JP5622592B2 - 多相ミキサ - Google Patents
多相ミキサ Download PDFInfo
- Publication number
- JP5622592B2 JP5622592B2 JP2010548442A JP2010548442A JP5622592B2 JP 5622592 B2 JP5622592 B2 JP 5622592B2 JP 2010548442 A JP2010548442 A JP 2010548442A JP 2010548442 A JP2010548442 A JP 2010548442A JP 5622592 B2 JP5622592 B2 JP 5622592B2
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- capacitor
- control signal
- mixers
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Description
と充電される。
れた2N個のミキサと、を備え、前記N個の第1積分素子のいずれにおいても、同じ第1積分素子に接続された2個のミキサは、180°位相の異なる同一周波数のパルス列で構成される駆動信号で制御される構成をとる。
本実施の形態は、DUTY比が50%未満となる制御信号、具体的には、DUTY比1/4(25%)の制御信号を用いて4つの電荷サンプリングミキサを駆動する直交復調器構成(4相ミキサ)において、前記電荷サンプリングミキサの前段に残留する電荷を利用して、FIRフィルタを形成し、局部発振周波数の偶数倍の高調波応答を抑圧する構成に関して説明するものである。
2より出力信号151を、出力端子133より出力信号152を、出力端子134より出力信号153を、出力端子135より出力信号154を、それぞれ出力する。
ように、局部発振信号の4の定数倍の周波数に生成される。例えば、図5では、電流積分効果による減衰極が、局部発振信号の周波数(600MHz)の4倍の周波数(2.4GHz)に生成されている。ここで、図5は、図2の多相ミキサ100、あるいは、図4の多相ミキサ300による減衰特性のシミュレーション結果である。また、図4に示す多相ミキサは、DUTY比1/4の制御信号のみで駆動するため、セルフミキシングを抑制する効果を有する。
本実施の形態は、DUTY比が50%未満となる制御信号、具体的には、DUTY比1/6の制御信号を用いて6つの電荷サンプリングミキサを駆動する6相ミキサにおいて、前記電荷サンプリングミキサの前段に残留する電荷を利用して、FIRフィルタを形成し、局部発振周波数の偶数倍の高調波応答を抑圧する構成に関して説明するものである。
本実施の形態は、DUTY比が50%未満となる制御信号、具体的には、DUTY比1/4の制御信号を用いて駆動する4相ミキサにおいて、隣接する位相差でアクティブ化されるミキサの出力を同一の負荷容量に充電することで、局部発振周波数の偶数倍の高調波
応答を抑圧する構成に関して説明するものである。
本実施の形態は、DUTY比が50%未満となる制御信号、具体的には、DUTY比1/6の制御信号を用いて駆動する6相ミキサにおいて、隣接する位相差でアクティブ化されるミキサの出力を同一の負荷容量に充電することで、局部発振周波数の偶数倍の高調波応答を抑圧する構成に関して説明するものである。すなわち、実施の形態3に示す4相ミキサ700を6相ミキサに拡張した構成を示すものである。
本実施の形態は、DUTY比が50%未満となる制御信号、具体的には、DUTY比1
/6の制御信号を用いて駆動する6相ミキサにおいて、180位相差でアクティブ化されるミキサの出力を同一の負荷容量に充電することで、局部発振周波数の3の整数倍の高調波応答を抑圧する構成に関して説明するものである。
本実施の形態は、実施の形態2と実施の形態4とを組み合わせたものである。
本実施の形態は、実施の形態2と実施の形態5とを組み合わせたものである。
容量903と、制御信号生成部514と、容量1101と、容量1102と、容量1103と、を備え、入力端子531より入力される信号を周波数変換して、出力端子932より出力信号951を、出力端子933より出力信号952を、出力端子932より出力信号951を、それぞれ出力する。ここで、実施の形態5の図15と同一の番号を付した構成要素については、動作、作用は同一であり、説明を省略する。
本実施の形態は、DUTY比が25%となる制御信号を用いて駆動する4相ミキサにおいて、180位相差でアクティブ化されるミキサの出力を同一の負荷容量に充電することで、制御信号の周波数の2倍の周波数を基準にして周波数変換を実施する構成について説明するものである。
3より出力信号1252を、それぞれ出力する。なお、以下では、容量1209を、第1積分素子と呼び、容量1206及び容量1207を第2積分素子と呼ぶ。
してもよい。NMOSスイッチを用いるため、制御信号がHiの期間(矩形波パルスの山の期間)にミキサをアクティブ状態にするとして説明しているが、ミキサとして、PMOS構成、あるいは、PMOSとNMOSの相補型のCMOS構成を用いる場合には、Hi期間をLow期間(矩形波パルスの谷の期間)として読みかえることで、PMOSを用いたミキサをアクティブ状態にすることができることは言うまでもない。いずれの場合でも、ミキサがアクティブ状態である期間はオン期間であり、ミキサが非アクティブ状態である期間はオフ期間と呼ぶことができる。
101、501、1201 TA
102、103、104、105、502、503、504、505、506、507、1202、1203、1204、1205 ミキサ
106、107、108、109、301、401、402、508、509、510、511、512、513、515、516、517、701、702、801、802、803、901、902、903、1001、1002、1003、1101、1102、1103、1206、1207、1209 容量
110、514、1208 制御信号生成部
131、531、1231 入力端子
132、133、134、135、532、533、534、535、536、537、732、733、832、833、932、933、934、1232、1233 出力端子
141、142、143、144、541、542、543、544、545、546、1241、1242、1243、1244 制御信号
151、152、153、154、551、552、553、554、555、556、751、752、851、852、951、952、953、1251、1252 出力信号
Claims (10)
- 電圧信号を電流信号に変換するトランスコンダクタアンプと、
前記トランスコンダクタアンプの後段に並列に接続されたN個(Nは2以上の自然数)の第1積分素子と、
前記N個の第1積分素子の各々に対して並列に2個ずつ接続された2N個のミキサと、を備え、
前記N個の第1積分素子のいずれにおいても、同じ第1積分素子に接続された2個のミキサは、180°位相の異なる同一周波数のパルス列で構成される駆動信号で制御され、
前記2N個のミキサは、互いに180/N(°)ずつ位相の異なる同一周波数のパルス列で構成される駆動信号で制御され、
前記2N個のミキサのうち、オン期間の位相差が180°であるパルス列で構成される駆動信号で制御される2個のミキサは、同一の第2積分素子に接続される、
多相ミキサ。 - 前記2N個のミキサを制御する前記駆動信号の各々は、1周期に対するオン期間の比が100/2N(%)である、
請求項1に記載の多相ミキサ。 - 電圧信号を電流信号に変換するトランスコンダクタアンプと、
前記トランスコンダクタアンプの後段に並列に接続された第1積分素子と、
前記第1積分素子に対して並列に接続され、互いにL°(Lは180未満の正の値)ずつ位相の異なる同一周波数のパルス列で構成される駆動信号で制御されるM個(Mは2以上の自然数)のミキサと、を備え、
LにMを乗算した値は360であり、
前記M個のミキサのうち、オン期間が隣り合うパルス列で構成される駆動信号で制御されるP個(Pは、M未満の自然数)のミキサは、同一の第2積分素子に接続される、
多相ミキサ。 - 前記M個のミキサを制御する前記駆動信号の各々は、1周期に対するオン期間の比が100/M(%)である、
請求項3に記載の多相ミキサ。 - 前記M個のミキサは、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される、
請求項3に記載の多相ミキサ。 - 前記Lは90であり、前記Mは4であり、前記Pは2である、
請求項3に記載の多相ミキサ。 - 前記Lは60であり、前記Mは6であり、前記Pは3である、
請求項3に記載の多相ミキサ。 - 電圧信号を電流信号に変換するトランスコンダクタアンプと、
前記トランスコンダクタアンプの後段に並列に接続された第1積分素子と、
前記第1積分素子に対して並列に接続され、互いにL°(Lは180未満の正の値)ずつ位相の異なる同一周波数のパルス列で構成される駆動信号で制御されるM個(Mは2以上の自然数)のミキサと、を備え、
LにMを乗算した値は360であり、
前記M個のミキサのうち、オン期間の位相差が180°であるパルス列で構成される駆動信号で制御される2個のミキサは、同一の第2積分素子に接続される、
多相ミキサ。 - 前記M個のミキサを制御する前記駆動信号の各々は、1周期に対するオン期間の比が100/M(%)である、
請求項8に記載の多相ミキサ。 - 前記M個のミキサは、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される、
請求項8に記載の多相ミキサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017899 | 2009-01-29 | ||
JP2009017899 | 2009-01-29 | ||
PCT/JP2010/000556 WO2010087201A1 (ja) | 2009-01-29 | 2010-01-29 | 多相ミキサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010087201A1 JPWO2010087201A1 (ja) | 2012-08-02 |
JP5622592B2 true JP5622592B2 (ja) | 2014-11-12 |
Family
ID=42395464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548442A Expired - Fee Related JP5622592B2 (ja) | 2009-01-29 | 2010-01-29 | 多相ミキサ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8476952B2 (ja) |
JP (1) | JP5622592B2 (ja) |
WO (1) | WO2010087201A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5623877B2 (ja) * | 2010-11-15 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
US10223139B2 (en) * | 2013-03-15 | 2019-03-05 | The Trustees Of The University Of Pennsylvania | Dynamically deployable wireless infrastructure in cloud environment |
EP2950447A1 (en) * | 2014-05-28 | 2015-12-02 | Nxp B.V. | Frequency converter |
US9817502B2 (en) * | 2014-12-29 | 2017-11-14 | Synaptics Incorporated | Switched-capacitor harmonic-reject mixer |
US10171034B2 (en) * | 2016-04-08 | 2019-01-01 | Mediatek Inc. | Phase-rotated harmonic-rejection mixer apparatus |
US10419046B2 (en) | 2016-05-26 | 2019-09-17 | Mediatek Singapore Pte. Ltd | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US10009050B2 (en) * | 2016-05-26 | 2018-06-26 | Mediatek Singapore Pte. Ltd. | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US11177988B2 (en) * | 2020-01-23 | 2021-11-16 | Shenzhen GOODIX Technology Co., Ltd. | Receiver circuits with blocker attenuating mixer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006211153A (ja) * | 2005-01-26 | 2006-08-10 | Sharp Corp | ミキサー |
WO2007148693A1 (ja) * | 2006-06-20 | 2007-12-27 | Panasonic Corporation | 離散フィルタ、サンプリングミキサおよび無線装置 |
JP2008236135A (ja) * | 2007-03-19 | 2008-10-02 | Toshiba Corp | 周波数コンバータ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3962551A (en) | 1974-03-28 | 1976-06-08 | Motorola, Inc. | Methods and systems for providing stereo decoding signals |
JPS5947349B2 (ja) | 1979-01-09 | 1984-11-19 | 日本ビクター株式会社 | 乗算方法及び装置 |
DE4041852C2 (de) | 1990-12-24 | 1995-05-04 | Telefunken Microelectron | Integrierter Stereodekoder mit Schaltungsanordnung zur Erzeugung eines digitalen Schaltsignals |
US7057540B2 (en) | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
US7272370B2 (en) | 2002-08-08 | 2007-09-18 | Nxp B.V. | Mixers with a plurality of local oscillators and systems based thereon |
EP1538741A1 (en) | 2003-12-05 | 2005-06-08 | Semiconductor Ideas to The Market (ItoM) BV | Multiplier device |
JP5267127B2 (ja) | 2006-09-14 | 2013-08-21 | 日本電気株式会社 | 増幅装置、出力制御方法、および制御プログラム |
-
2010
- 2010-01-29 US US13/146,085 patent/US8476952B2/en not_active Expired - Fee Related
- 2010-01-29 WO PCT/JP2010/000556 patent/WO2010087201A1/ja active Application Filing
- 2010-01-29 JP JP2010548442A patent/JP5622592B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006211153A (ja) * | 2005-01-26 | 2006-08-10 | Sharp Corp | ミキサー |
WO2007148693A1 (ja) * | 2006-06-20 | 2007-12-27 | Panasonic Corporation | 離散フィルタ、サンプリングミキサおよび無線装置 |
JP2008236135A (ja) * | 2007-03-19 | 2008-10-02 | Toshiba Corp | 周波数コンバータ |
Non-Patent Citations (1)
Title |
---|
JPN6013056320; Petrov,A.R.: 'System Approach for Low 1/f Noise, High IP2 Dynamic Range CMOS Mixer Design.' University/Government/Industry Microelectronics Symposium, 2003. Proceedings of the 15th Biennial. , 20030630, p.74-77 * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010087201A1 (ja) | 2012-08-02 |
US8476952B2 (en) | 2013-07-02 |
US20110279164A1 (en) | 2011-11-17 |
WO2010087201A1 (ja) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5622592B2 (ja) | 多相ミキサ | |
JP5436455B2 (ja) | ハーモニックリジェクションミキサ | |
EP1735905B1 (en) | Harmonic suppresion mixer and tuner | |
US9191127B2 (en) | Signal filtering | |
US8212602B2 (en) | System and method for signal mixing based on high order harmonics | |
US20090143031A1 (en) | Harmonic suppression mixer and tuner | |
JP5494370B2 (ja) | 多相クロック生成回路 | |
CN105723624B (zh) | 谐波抑制转移滤波器 | |
US8521221B2 (en) | Dual mode RF transceiver and receiving method of the same | |
JP5751255B2 (ja) | 信号処理回路、信号処理方法及び制御プログラムの記録媒体 | |
US11404780B2 (en) | Phase shifter and wireless communication apparatus | |
US11722160B2 (en) | Radio frequency receiver for carrier aggregation | |
EP2328269B1 (en) | Harmonic rejection mixer based on oversampled local oscillators | |
US10033348B2 (en) | Variable RF filter and wireless apparatus | |
WO2004064246A1 (en) | Regenerative divider for up and down conversion of radio frequency (rf) signals | |
EP3342039A1 (en) | Low power and area bootstrapped passive mixer with shared capacitances | |
Salem et al. | A multilevel N-path filter topology for low-power sinusoidal clocking with non-overlapping phases | |
Oshima et al. | A 30-MHz-to-3-GHz CMOS array receiver with frequency and spatial interference filtering for adaptive antenna systems | |
CN117063403A (zh) | 多频带无线电接收机 | |
CA2511819A1 (en) | Regenerative divider for up and down conversion of radio frequency (rf) signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140731 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5622592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |