JP3656990B2 - 信号分配位相切り換え回路及びアクティブアレイアンテナシステム - Google Patents

信号分配位相切り換え回路及びアクティブアレイアンテナシステム Download PDF

Info

Publication number
JP3656990B2
JP3656990B2 JP2001066553A JP2001066553A JP3656990B2 JP 3656990 B2 JP3656990 B2 JP 3656990B2 JP 2001066553 A JP2001066553 A JP 2001066553A JP 2001066553 A JP2001066553 A JP 2001066553A JP 3656990 B2 JP3656990 B2 JP 3656990B2
Authority
JP
Japan
Prior art keywords
circuit
signal
phase
switching circuit
phase shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001066553A
Other languages
English (en)
Other versions
JP2002271112A (ja
Inventor
隆文 山路
俊之 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001066553A priority Critical patent/JP3656990B2/ja
Publication of JP2002271112A publication Critical patent/JP2002271112A/ja
Application granted granted Critical
Publication of JP3656990B2 publication Critical patent/JP3656990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、無線通信に用いられる複数の素子アンテナと高周波回路を有するアクティブアレイアンテナシステムに関し、特に高周波回路内の周波数変換のために用いるローカル信号の位相を制御するための信号分配位相切り替え回路に関する。
【0002】
【従来の技術】
アクティブアレイアンテナシステムは、一般に複数の素子アンテナとこれに接続される高周波回路を含み、指向性ビームの走査を行ったり、任意の指向性ビームを実現したりする目的で、各素子アンテナの受信RF信号または送信RF信号に適当な位相差、あるいは位相差と利得差を与える機能を有するアンテナシステムである。
【0003】
従来のアクティブアレイアンテナシステムの一例として、受信用アンテナシステムを説明する。ここでは、複数の素子アンテナの数として、例えば4個の場合を述べる。
【0004】
各素子アンテナからの受信RF信号は、それぞれRFフィルタで帯域外の雑音成分が除去され、さらに低雑音増幅器により増幅された後、周波数変換回路によって搬送波周波数から中間周波数への周波数変換が行われる。周波数変換回路には、ローカル信号発生回路からローカル信号が供給される。ローカル信号は、信号分配機能を有する分配器と位相切り替え機能を有する可変移相回路とにより所定の位相が与えられる。すなわち、分配器により4つに分配されたローカル信号のそれぞれに対し、可変移相回路が所定の移相量を与えて出力する。この可変移相回路は、安価なシリコン集積回路により構成されるnビットディジタル制御移相器(nは任意の自然数)を用いることによって実現できる。
【0005】
次に、周波数変換回路から出力される中間周波数信号は、バンドバスフィルタにより所定の周波数成分のみが取り出される。各素子アンテナに対応してそれぞれ得られた中間周波数信号は、RSSI回路(Received Signal Strength Indicator)によりレベル測定されると共に、加算器により加算された後、受信回路で復調・検波される。そして、RSSI回路からのレベル測定結果と受信回路からの復調・検波出力は制御回路に入力され、この制御回路により可変移相回路の移相量が制御されると共に、受信信号が取り出される。
【0006】
上述した信号分配機能と位相切り替え機能を併せ持つ信号分配位相切り換え回路の一例としては、特開平11−330841号公報(以下、従来例という)の図10に開示されている回路が挙げられる。図10に開示されている信号分配位相切り換え回路は、第1及び第2の0−π/2移相量選択回路及び第1乃至第4の0−π/4移相量選択回路からなり、信号分配だけが目的の分配器は要しない。ローカル信号は同時に第1及び第2の0−π/2移相量選択回路に入る。第1の0−π/2移相量選択回路は、ローカル信号に対し移相量0又はπ/2のどちらか一方を与え、第1及び第2の0−π/4移相量選択回路へ同時に出力する。同様に、第2の0−π/2移相量選択回路は、ローカル信号に対し移相量0又はπ/2のどちらか一方を与え、第3及び第4の0−π/4移相量選択回路へ同時に出力する。第1乃至第4の0−π/4移相量選択回路それぞれは、一回移相されたローカル信号に対しさらに移相量0又はπ/4のどちらか一方を与え、対応する出力端子1乃至4に出力する。このツリー構造の信号分配位相切り換え回路によって、出力端子1乃至4には、ローカル信号に比べて0,π/4,π/2又は3π/4のいずれかに移相されたものが出力される。
【0007】
一方、このツリー構造の信号分配位相切り換え回路を使用しないで、従来例の図9のような、予め分配器によって4つに分配されたローカル信号の入力端子毎に0−π/2移相量選択回路及び0−π/4移相量選択回路を設けた信号分配位相切り換え回路の場合、移相量選択回路の数は入力端子毎に2個で、ローカル信号が4つに分配されていることから、2×4=8個になる。これに対して、ツリー構造の信号分配位相切り換え回路の場合、移相量選択回路の数は0−π/2移相量選択回路が2個、0−π/4移相量選択回路が4個の計6個と少なくなる。
【0008】
このように、ツリー構造の信号分配位相切り換え回路は必要な移相量選択回路の数も少なくなり、レイアウト面積の減少につながる。さらに、移相量選択回路は伝送線路若しくはフィルタを含むので、大きな面積を占有する。
【0009】
また、信号分配位相切り換え回路を集積回路で実現しようとした場合、集積回路のコストは占有面積にほぼ比例するので、大きな面積を占める移相量選択回路が多ければ、それだけコストが高くなる。したがって、レイアウト面積の減少につながるツリー構造の信号分配位相切り換え回路は低コスト化に有効である。これらの効果は、特に、ツリーの階層が増えるほど有効になる。
【0010】
【発明が解決しようとする課題】
しかし、ツリー構造の信号分配位相切り換え回路は、ヌルビームのパターンの自由度が小さくなるという問題点がある。
【0011】
そこで、本発明の目的は、ツリー構造の特徴・効果を維持したまま、ヌルビームパターンの自由度の減少を防ぐ信号分配位相切り換え回路を提供することである。
【0012】
【課題を解決するための手段】
第1の発明は、少なくとも1つの入力端子(130)と、複数の出力端子(170)と、複数の基本移相回路(140,150,160)をツリー状に接続されて、入力端子の入力信号から複数の互いに位相が異なる出力信号を出力する多相化回路(110)と、前記多相化回路の複数の出力信号の中から前記複数の出力端子に供給すべき出力信号を選択する信号選択器(120)と、前記出力端子に得られた複数の出力信号のそれぞれについて、さらに位相差を与える位相切り換え回路(510)とを備え、前記位相切り換え回路は、前記多相化回路に含まれる基本移相回路よりも位相差の小さい他の基本移相回路(540)と、前記信号選択器とは別の信号選択器(520)を含むことを特徴とする信号分配位相切り換え回路である。
【0018】
の発明は、複数の素子アンテナ又は単位アレイアンテナ(601)と、前記素子アンテナ又は単位アレイアンテナそれぞれに接続される高周波回路とを備えるアクティブアレイアンテナシステムにおいて、前記高周波回路は、前記素子アンテナ又は単位アレイアンテナそれぞれに対応して設けられ、ローカル信号を用いて周波数変換を行う複数の周波数変換回路(604)と、前記複数の周波数変換回路に供給する前記ローカル信号の位相を個別に制御する第の発明記載の信号分配位相切り換え回路(606)を有することを特徴とするアクティブアレイアンテナシステムである。
【0019】
の発明は、前記信号選択器を制御するための制御信号を供給する制御回路を更に備えたことを特徴とする第の発明記載のアクティブアレイアンテナシステムである。
【0020】
【発明の実施の形態】
(第1の実施の形態)図1は本発明の第1の実施形態に係る信号分配位相切り換え回路の概略構成図である。信号分配位相切り換え回路100は、ツリー構造の多相化回路110と信号選択器120を備える。
【0021】
多相化回路110は、1入力端子及び2出力端子を有する複数の基本移相回路からなるツリー構造となっている。図1の多相化回路は、信号分配位相切り換え回路の入力端子130に入力された入力信号(ここでは、単相信号とする)を位相がπ/4ずつ異なる8相の信号に変換するために、3階層の場合を示している。第1の階層には位相差πの基本移相回路140が1つある。第2の階層には位相差π/2の基本移相回路150が2つある。第3の階層には位相差π/4の基本移相回路160が4つある。図1では階層の数として3つの場合を説明するが、ツリー構造の信号分配位相切り換え回路は3階層に限定されるものではなく、入力端子と出力端子との間に複数の基本移相回路がツリー状に接続されて複数の階層構造となっていればよい。
【0022】
入力端子130からの入力信号は、位相差πの基本移相回路140で2つの出力信号の位相差がπのものが同時に出力される。次に、位相差π/2の基本移相回路150a,bそれぞれで、2つの出力信号の位相差がπ/2のものが同時に出力される。次に、位相差π/4の基本移相回路160a〜dそれぞれで、2つの出力信号の位相差がπ/4のものが同時に出力される。
【0023】
入力端子130からの入力信号は、多相化回路110によって、位相がπ/4ずつ異なる8相の信号に変換され、同時に出力される。信号選択器(例えばスイッチ)120は、この8相の信号のうちの1つを選択して、信号分配位相切り換え回路の出力端子170へ出力する。図1の場合、出力端子の数を4つとしたので、4つの信号選択器120a〜dにより選択した信号を出力端子170a〜dへ出力している。図1では出力端子170a〜dに、位相のずれが同じ信号を出力するように描かれているが、これに限定されるものではなく、位相のずれが異なる信号を各出力端子へ出力しても良いことは言うまでもない。同様に、出力端子の数も4つに限定されるものではない。
【0024】
図2は、1入力2出力の基本移相回路140,150,160の概略構成図である。基本移相回路は、複数の素子(抵抗素子R1,R2、容量素子(キャパシタ)C、演算増幅器(AMP)A1など)を図のように組合せ接続した構造からなり、入力信号の位相をシフトする第1の帯域通過フィルタ回路201と、この第1の帯域通過フィルタ回路201と同様の素子接続構造をとり、入力信号の位相をシフトする第2の帯域通過フィルタ回路202とからなる。
【0025】
ここで、各帯域通過フィルタ回路201,202における素子間の接続構造自体は等しく、一部の素子の値、この場合、キャパシタCの定数が異なるものである。各帯域通過フィルタ回路201,202は入力信号の周波数に対して所定の帯域通過特性と位相シフト特性とを有している。なお、キャパシタCではなく抵抗素子R1,R2の値を変えても良い。
【0026】
基本移相回路では、入力信号を分岐させて第1の帯域通過フィルタ回路201及び第2の帯域通過フィルタ回路202にそれぞれ入力させる。第1及び第2の帯域通過フィルタ回路201,202では、入力信号に応じて位相をシフトさせ、第1の出力信号S1及び第2の出力信号S2を出力する。
【0027】
ここで、例えば10MHzの入力信号を例えば位相差π/4の基本移相回路(図1の160)から出力する場合は、第1の帯域通過フィルタ回路201をR1=5kΩ、R2=10kΩ、C=1.74pFとし、第2の帯域通過フィルタ回路202をR1=5kΩ、R2=10kΩ、C=3.10pFとすれば良い。
【0028】
以下、本実施形態に係る信号分配位相切り換え回路と、従来例の図10に開示されている信号分配位相切り換え回路との相違点を説明する。
【0029】
従来例の図10に開示された信号分配位相切り換え回路に含まれる移相量選択回路は、指定した分だけ位相が変動した1つの信号を出力していた。
【0030】
これに対し、本実施形態の場合、基本移相回路(140,150,160)は互いに位相差が異なる複数の出力信号を出力する。信号選択器120は多相化回路110から出力された8信号から1つの信号を選ぶので8(2の3乗)通り、そして信号選択器120が4つあるので、(2の3乗)の4乗通りの出力信号の組合せが可能である。この出力信号は、[従来の技術]で説明したアクティブアレイアンテナシステム用のアンテナのビーム制御信号として使用される。ビーム制御信号は異なっていてもビームパターンとしては同じになるものが2の3乗通り(8通り)あるので、出力信号の種類は2の(3−1)×4乗通り、すなわち2の8乗通りになる。したがって、形成可能なビームパターンの種類も2の8乗通りになる。尚、ビーム制御信号は異なっていてもビームパターンとしては同じになるものとしては、例えば、(0度、10度、20度、30度)と、(40度、50度、60度、70度)が挙げられる。10度づつ位相がづれている点で共通だからである。だから一番端のアンテナの位相を0度にしたときにできるビームパターンの数と10度にしたときの数は一致する。つまり一番端のアンテナの移相量の数と同じ数のダブりがある。
【0031】
一方、従来例の図10に開示された技術は各移相量選択回路が1ビットで制御される(2信号のうちのどちらかしか出力しない)ので、本実施形態の多相化回路と同じ3階層にした場合、7ビットの制御信号が必要で制御信号としては2の7乗通りの組合せがあり、さらに同じビームパターンがないので、出力信号の種類は2の7乗通りになる。従って、形成可能なビームパターンの種類も2の7乗通りになる。
【0032】
この2の8乗(256)通りと2の7乗(128)通りとの差が本実施形態と従来例の図10に開示された技術とのビームパターンの自由度の差になる。
【0033】
通常、アクティブアレイアンテナシステムでは、所望信号を送受信する主ビームと、不要信号をカットするヌルとを備えている。本実施形態の場合は、主ビームを所望の方向に向ける主ビームパターンを128通りとした場合、同時にヌルを不要信号の到来方向に向けるヌルビームパターンも128通りできる。
【0034】
尚、本実施形態の回路規模は、従来例の図10に開示された技術よりも信号選択器120の分だけ大きくなる。しかし、信号選択器120自体の大きさは基本移相回路と比較して小さいため、本実施形態の実際の回路規模は従来例の図10に開示された技術とほとんど同じである。
【0035】
(第2の実施の形態)図3は本発明の第2の実施形態に係る信号分配位相切り換え回路の構成図である。信号分配位相切り換え回路300は、ツリー構造の多相化回路310と信号選択器320を備える。第1の実施形態と異なる入力信号に2相信号例えば、差動信号を用いている点である。多相化回路310は、2入力端子及び4出力端子を有する複数の基本移相回路を含むツリー構造となっている。図3の多相化回路は、信号分配位相切り換え回路の入力端子330に入力された入力信号(2相信号)を位相がπ/4ずつ異なる8相の信号すなわち、4組の2相信号に変換するために、2階層の場合を示している。第1の階層には位相差π/2の基本移相回路340が1つある。第2の階層には位相差π/4の基本移相回路350が2つある。図3では階層の数として2つの場合を説明するが、本実施形態は2階層に限定されるものではなく、階層の数はいくつであっても良いことは言うまでもない。
【0036】
入力端子330からの入力信号は、多相化回路310によって、位相がπ/4ずつ異なる8相の信号に変換され、同時に出力される。信号選択器(例えばスイッチ)320は、この8相の信号のうちの2つを選択して、信号分配位相切り換え回路の出力端子370へ出力する。図3の場合、2つの出力端子の2組(計4つの出力端子)としたので、4つの信号選択器320a〜dにより選択した信号を出力端子370a〜dへ出力している。図3では出力端子370a〜dに、位相のずれが同じ信号を出力するように描かれているが、これに限定されるものではなく、位相のずれが異なる信号を各出力端子へ出力しても良いことは言うまでもない。同様に、出力端子の数も4つに限定されるものではない。
図4は、2入力4出力の基本移相回路340,350の概略構成図である。この基本移相回路は、図4に示すように、第1の全域通過フィルタ回路401と第2の全域通過フィルタ回路402とを含む。第1の全域通過フィルタ回路401は、入力信号の周波数に応じて信号経路が変わるRCブリッジ回路403と、このRCブリッジ回路403から出力される信号を緩衝増幅する緩衝増幅回路(BUFFER AMP)A2とを含む。
【0037】
この基本移相回路の場合、第1及び第2の全域通過フィルタ回路401,402は、入力信号の周波数全域を通過させる全域通過特性を有するものなので、出力振幅は周波数に依存しない。したがって、2つの全域通過フィルタ回路401,402の出力振幅はほぼ等しくなる。但し、各RCブリッジ回路403,404から大きな信号電流を取り出す場合は、振幅や移相の誤差が大きくなるので、これを考慮して緩衝増幅回路(BUFFER AMP)A2を用いている。
【0038】
上述した第1の実施形態の基本移相回路(図2に示した帯域通過フィルタ回路201,202)では演算演算増幅回路A1などが必要であり、このような場合は、高周波での利用は困難であるが、この第2の実施形態では、緩衝増幅回路(BUFFER AMP)A2を用いており、この緩衝増幅回路(BUFFER AMP)は、高周波でも利用できるので、この第2の実施形態の信号分配移相器は、高周波での利用に適するものと言える。
【0039】
(第3の実施の形態)図5は本発明の第3の実施形態に係る信号分配位相切り換え回路の構成図である。本実施形態に係る信号分配位相切り換え回路500は、第2の実施形態に係る信号分配位相切り換え回路300にさらに位相切り換え回路510a,bを加えたものである。図5の場合、位相切り換え回路510は1ビット移相量選択回路580を2つ縦続接続した2ビット移相量選択回路である。1ビット移相量選択回路580は、2入力端子及び4出力端子を有する基本移相回路(位相差π/8の基本移相回路540又は位相差π/16の基本移相回路550)と信号選択器520とを含んでいる。
【0040】
入力端子330から入力された2相信号は、多相化回路310で位相がπ/4ずつ異なる8相の信号に変換される。この8相の信号のうち信号選択器320で任意に選ばれた2相信号は、位相切り換え回路510によって、さらに位相がπ/16の単位で異なるように位相を切り換えられ、出力端子570へ出力される。尚、位相切り換え回路510に関しては、位相差π/8の基本移相回路540と位相差π/16の基本移相回路550の順番を入れ替えても、機能としては同じになる。
【0041】
図5では移相切り換え回路510として2ビット移相量選択回路を2組備えた例を示したが、図1と同様に4出力を得るには信号選択器320と位相切り換え回路510をそれぞれ必要個数増やせばよい。さらに多数の出力を得る場合も同様である。また、位相切り換え回路510は縦続接続する1ビット移相量選択回路580の数を適宜増やしても良い。
【0042】
本実施形態のように、信号分配位相切り換え回路をすべて多相化回路にするのではなく、前段は多相化回路で、後段は位相切り換え回路510とすることにより、信号選択器320の配線が多くなるのを防ぐことができ、回路構成が複雑になるのを防ぐことができる。
【0043】
(第4の実施形態)図6は、本発明の第4の実施形態に係るアクティブアレイアンテナシステムの概略構成図である。本実施形態のアンテナシステムは第1〜第3の実施形態で説明した信号分配位相切り換え回路を備えることを特徴とする。図6では、一例として、受信用アンテナシステムについて説明し、図1の信号分配位相切り替え回路の出力端子数に合わせるため、複数の素子アンテナ又は単位アレイアンテナの数を4個とした。ここで、単位アレイアンテナとは、複数の素子アンテナを組み合せたものをいう。
【0044】
各素子アンテナ又は単位アレイアンテナ601からの受信RF信号は、それぞれRFフィルタ602で帯域外の雑音成分が除去され、さらに低雑音増幅器603により増幅された後、周波数変換回路604によって搬送波周波数から中間周波数への周波数変換が行われる。周波数変換回路604には、ローカル信号発生回路605から信号分配位相切り換え回路606を介してローカル信号がそれぞれ入力されている。この信号分配位相切り換え回路606が、第1〜第3の実施形態に係る信号分配位相切り換え回路に相当する。周波数変換回路604から出力される中間周波数信号は、バンドバスフィルタ607により所定の周波数成分のみが取り出される。
【0045】
このようにして各素子アンテナ又は単位アレイアンテナに対応してそれぞれ得られた中間周波数信号は、RSSI回路(Received Signal Strength Indicator)608によりレベル測定されると共に、加算器609により加算された後、受信回路610で復調・検波される。そして、RSSI回路からのレベル測定結果と受信回路からの復調・検波出力は制御回路611に入力され、この制御回路により信号分配位相切り換え回路606の移相量が制御されると共に、受信信号が取り出される。すなわち、制御回路からの制御信号によって、第1〜第3実施形態に係る信号分配位相切り換え回路の信号選択器が制御される。
【0046】
尚、本実施形態では受信用アンテナシステムについて説明したが、送信用アンテナシステムに適用できることは言うまでもない。
【0047】
【発明の効果】
本発明によれば、ツリー構造の効果は維持したまま、ヌルビームパターンの自由度の減少を防ぐ信号分配位相切り換え回路を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る信号分配位相切り換え回路の概略構成図。
【図2】 図1の1入力2出力の基本移相回路140,150,160の概略構成図。
【図3】 本発明の第1の実施形態に係る信号分配位相切り換え回路の概略構成図。
【図4】 図3の2入力4出力の基本移相回路340,350の概略構成図。
【図5】 本発明の第3の実施形態に係る信号分配位相切り換え回路の概略構成図。
【図6】 本発明の第4の実施形態に係るアクティブアレイアンテナシステムの概略構成図。
【符号の説明】
100,300,500,606 信号分配位相切り換え回路
110,310 多相化回路
120,320,520 信号選択器
130,330 入力端子
140,150,160,340,350,540,550 基本移相回路
170,370,570 出力端子
201,202 帯域通過フィルタ回路
401,402 全域通過フィルタ回路
403,404 RCブリッジ回路
510 位相切り換え回路
580 1ビット移相量選択回路
601 素子アンテナ又は単位アレイアンテナ
602 RFフィルタ
603 低雑音増幅器
604 周波数変換器
605 ローカル信号発生回路
607 バンドバスフィルタ
608 RSSI回路
609 加算器
610 受信回路
611 制御回路

Claims (3)

  1. 少なくとも1つの入力端子と、
    複数の出力端子と、
    複数の基本移相回路をツリー状に接続されて、入力端子の入力信号から複数の互いに位相が異なる出力信号を出力する多相化回路と、
    前記多相化回路の複数の出力信号の中から前記複数の出力端子に供給すべき出力信号を選択する信号選択器と、
    前記出力端子に得られた複数の出力信号のそれぞれについて、さらに位相差を与える位相切り換え回路とを備え、
    前記位相切り換え回路は、前記多相化回路に含まれる基本移相回路よりも位相差の小さい他の基本移相回路と、前記信号選択器とは別の信号選択器を含むことを特徴とする信号分配位相切り換え回路。
  2. 複数の素子アンテナ又は単位アレイアンテナと、前記素子アンテナ又は単位アレイアンテナそれぞれに接続される高周波回路とを備えるアクティブアレイアンテナシステムにおいて、
    前記高周波回路は、
    前記素子アンテナ又は単位アレイアンテナそれぞれに対応して設けられ、ローカル信号を用いて周波数変換を行う複数の周波数変換回路と、
    前記複数の周波数変換回路に供給する前記ローカル信号の位相を個別に制御する請求項記載の信号分配位相切り換え回路を有することを特徴とするアクティブアレイアンテナシステム。
  3. 前記信号選択器を制御するための制御信号を供給する制御回路を更に備えたことを特徴とする請求項記載のアクティブアレイアンテナシステム。
JP2001066553A 2001-03-09 2001-03-09 信号分配位相切り換え回路及びアクティブアレイアンテナシステム Expired - Fee Related JP3656990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001066553A JP3656990B2 (ja) 2001-03-09 2001-03-09 信号分配位相切り換え回路及びアクティブアレイアンテナシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001066553A JP3656990B2 (ja) 2001-03-09 2001-03-09 信号分配位相切り換え回路及びアクティブアレイアンテナシステム

Publications (2)

Publication Number Publication Date
JP2002271112A JP2002271112A (ja) 2002-09-20
JP3656990B2 true JP3656990B2 (ja) 2005-06-08

Family

ID=18925023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001066553A Expired - Fee Related JP3656990B2 (ja) 2001-03-09 2001-03-09 信号分配位相切り換え回路及びアクティブアレイアンテナシステム

Country Status (1)

Country Link
JP (1) JP3656990B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800963B2 (ja) * 2003-11-13 2011-10-26 カリフォルニア インスティテュート オヴ テクノロジー 通信とレーダー用のモノリシックシリコンベース位相配列受信機
JP4486035B2 (ja) 2005-12-12 2010-06-23 パナソニック株式会社 アンテナ装置
JP6325958B2 (ja) * 2014-10-03 2018-05-16 パナソニック株式会社 ダイバーシティ受信機

Also Published As

Publication number Publication date
JP2002271112A (ja) 2002-09-20

Similar Documents

Publication Publication Date Title
EP1224742B1 (en) Universal platform for software defined radio
JP4015750B2 (ja) アクティブアレイアンテナシステム
CA2208276C (en) Multiband mobile unit communication apparatus
KR100727273B1 (ko) 변조된 알에프 신호들을 복조하기 위한 방법 및 복조기
KR20120104143A (ko) 확장가능한 개수의 안테나 경로를 갖는 빔형성을 사용하는 ehf 무선 통신 수신기
KR20010082733A (ko) 안테나 신호의 위상 제어 합산 기능을 갖는 안테나다이버시티 시스템
US6714604B1 (en) Receiver
KR100282384B1 (ko) 안테나 어레이 수신 장치와 수신 신호의 위상 시프트량 보정 방법
JP2007531352A (ja) 受信機
JP3656990B2 (ja) 信号分配位相切り換え回路及びアクティブアレイアンテナシステム
JP2002135186A (ja) 受信機
US6862442B2 (en) Receiver
EP1011204B1 (en) Three-port junction receiver
US7039129B2 (en) Demodulator structure utilizing DC switches
EP1330042B1 (en) Five-port topology for direct down-conversion
CA2446483A1 (en) Demodulator and receiver using it
AU708483B2 (en) Circuit selection device
JP4417313B2 (ja) ダイバーシティ受信回路
WO2004040755A1 (ja) フィルタ回路及び無線装置
US20030003961A1 (en) Sequential signal selection system and method
EP1296458B1 (en) Five-port receiver with passive isolation
JPWO2002031965A1 (ja) 復調器およびそれを用いた受信機
EP0926812A1 (en) Six-port junction device
EP0957573A1 (en) Five-port junction device
JPH1051209A (ja) マイクロ波回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees