JP6322565B2 - 電源装置、及び電源制御方法 - Google Patents
電源装置、及び電源制御方法 Download PDFInfo
- Publication number
- JP6322565B2 JP6322565B2 JP2014259435A JP2014259435A JP6322565B2 JP 6322565 B2 JP6322565 B2 JP 6322565B2 JP 2014259435 A JP2014259435 A JP 2014259435A JP 2014259435 A JP2014259435 A JP 2014259435A JP 6322565 B2 JP6322565 B2 JP 6322565B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- control
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
図1は、本実施形態による電源装置1の一例を示すブロック図である。
この図に示すように、電源装置1は、三相交流電源(R、S、T)から所定の直流電圧を出力する電源装置である。電源装置1は、PFC(Power Factor Correction:力率改善)部2−1〜2−3と、DC/DCコンバータ10−1〜10−3とを備えている。
PFC部2は、力率改善回路であり、高周波電流成分を除去して、入力された交流電力を直流電力に変換して出力する。
なお、この図において、DC/DCコンバータ10−1、DC/DCコンバータ10−2、及びDC/DCコンバータ10−3は、同一の構成であり、電源装置1が備える任意のDC/DCコンバータを示す場合、又は特に区別しない場合にはDC/DCコンバータ10として説明する。
DC/DCコンバータ10は、例えば、PFC部2から供給された直流電力を所定の直流電圧に変換する直流−直流変換回路である。DC/DCコンバータ10は、フルブリッジ方式のDC/DCコンバータである。ここで、図2を参照して、DC/DCコンバータ10の構成例について説明する。
図2に示すように、DC/DCコンバータ10は、電流検出部11と、電圧検出部12と、制御部13と、フルブリッジ回路20と、ドライバ部40と、平滑コンデンサ(Ci、Co)と、トランスTL1と、直列リアクトルL1と、ダイオード(D5、D6)と、整流ダイオード(D7、D8)と、チョークコイルL2とを備えている。また、フルブリッジ回路20は、スイッチング素子Q1〜Q4と、共振コンデンサC5と、寄生容量C1〜C4と、ボディダイオードD1〜D4とを備えている。
一次側コイルTL11は、フルブリッジ回路20に接続される。一次側コイルTL11は、例えば、第1端が、共振コンデンサC5を介してスイッチング素子Q1及びスイッチング素子Q2に接続されている。すなわち、一次側コイルTL11の第1端は、共振コンデンサC5を介してノードN1に接続されている。また、一次側コイルTL11は、例えば、第2端がノードN3に接続され、第2端は、直列リアクトルL1を介してスイッチング素子Q3及びスイッチング素子Q4に接続されている。すなわち、一次側コイルTL11の第2端は、直列リアクトルL1を介してノードN2に接続されている。
直列リアクトルL1は、一次側コイルTL11と直列に接続され、寄生容量C1〜C4、及び配線容量との共振により、スイッチング素子Q1〜Q4のZVS(Zero Voltage Switching)動作を実現する。
ダイオードD6は、アノード端子が電源線GND1に接続され、カソード端子が一次側コイルTL11の第1端であるノードN3に接続されている。ダイオードD5は、クランプダイオードとして機能する。
整流ダイオードD7及び整流ダイオードD8は、整流回路30に含まれ、両波整流回路として機能する。
平滑コンデンサCoは、出力の電源線VOと、電源線GND2との間に接続され、出力電圧を平滑化する。
ここで、負荷RLは、DC/DCコンバータ10が出力する直流電力を消費する負荷を示している。
電圧検出部12は、DC/DCコンバータ10の出力電圧を検出して、フィードバック電圧信号である信号Voとして制御部13に出力する。電圧検出部12は、DC/DCコンバータ10の出力電圧を、基準電圧Vrefと比較するためにレベル変換して、信号Voを出力する。
また、制御部13は、軽負荷時に、スイッチング素子Q1及びスイッチング素子Q2をPWM(パルス幅変調)により制御するとともに、スイッチング素子Q3及びスイッチング素子Q4をOFF状態に制御する。なお、制御部13によるスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4の制御の詳細については後述する。
ドライバ42は、制御部13から出力されたスイッチング素子Q2の制御信号に基づいて、スイッチング素子Q2を駆動する駆動信号G2をスイッチング素子Q2のゲート信号に供給する。
ドライバ43は、制御部13から出力されたスイッチング素子Q3の制御信号に基づいて、スイッチング素子Q3を駆動する駆動信号G3をスイッチング素子Q3のゲート信号に供給する。
ドライバ44は、制御部13から出力されたスイッチング素子Q4の制御信号に基づいて、スイッチング素子Q4を駆動する駆動信号G4をスイッチング素子Q4のゲート信号に供給する。
図3は、本実施形態によるDC/DCコンバータ10の制御の一例を示すタイムチャートである。
この図において、波形W1〜W4の各波形は、上から順に、駆動信号G1〜G4の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
このように、制御部13は、軽負荷時でない場合に、第1の期間(例えば、期間DT1)において、スイッチング素子Q1を所定の固定のデューティによりON状態に制御するとともに、スイッチング素子Q4をカレントモード制御によりON状態に制御する。
このように、制御部13は、軽負荷時でない場合に、第2の期間(例えば、期間DT3)において、スイッチング素子Q2を所定のデューティによりON状態に制御するとともに、スイッチング素子Q3をカレントモード制御によりON状態に制御する。
図4は、本実施形態による制御部13の一例を示すブロック図である。
図4に示すように、制御部13は、制御信号生成部131と、コンパレータ(132、133)と、OR(オア)回路134と、RSフリップフロップ135とを備えている。
なお、この図に示す例は、説明上、駆動信号G1及び駆動信号G4を生成する構成について記載しているが、基本的には、駆動信号G2及び駆動信号G3を生成する構成も同様であり、ここではその説明を省略する。
また、制御信号生成部131は、カレントモード制御の際に後述するRSフリップフロップ135を周期的にセットする信号CLK1を生成し、生成した信号CLK1をRSフリップフロップ135のS端子(セット端子)に出力する。また、制御信号生成部131は、RSフリップフロップ135をリセットする信号RSTを生成し、生成した信号RSTをOR回路134に出力する。なお、制御信号生成部131は、カレントモード制御の際に信号RSTにL状態を出力する。
ここで、制御信号生成部131は、軽負荷時であるか否かを信号Viのレベルによって判定する。すなわち、制御信号生成部131は、例えば、信号Viが所定の値以下が維持される(すなわち、消費電流が少ない)場合に、軽負荷時であると判定する。
図5は、本実施形態によるカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、コンパレータ132の入力信号(S1、Vc1)、駆動信号G1、信号CLK1、コンパレータ133の入力信号(Vi、Vc2)、コンパレータ133の出力信号、及び駆動信号G4を示している。また、波形W5は、鋸歯状波信号S1の波形を示し、波形W6は、コントロール電圧Vc1の波形を示し、波形W7は、駆動信号G1の波形を示し、波形W8は、信号CLK1の波形を示している。また、波形W9は、コントロール電圧Vc2の波形を示し、波形W10は、信号Viの波形を示し、波形W11は、コンパレータ133の出力信号の波形を示し、波形W12は、駆動信号G4の波形を示している。
なお、この図に示す例は、説明上、駆動信号G1及び駆動信号G4を生成する場合の一例について記載しているが、基本的には、駆動信号G2及び駆動信号G3を生成する場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時(軽負荷時でない場合)であり、制御信号生成部131は、信号RSTにL状態を出力しているものとする。
これにより、スイッチング素子Q1及びスイッチング素子Q4がON状態になり、一次側コイルTL11に入力される電流波形に相当する信号Viが上昇する。
このように、通常の負荷時(軽負荷時でない場合)には、制御部13は、スイッチング素子Q1を所定の固定のデューティにより制御し、スイッチング素子Q4をカレントモード制御によるPWM(パルス幅変調)により制御する。なお、図示を省略するが、制御部13は、同様に、スイッチング素子Q2を所定の固定のデューティにより制御し、スイッチング素子Q3をカレントモード制御によるPWM(パルス幅変調)により制御する。
図6は、本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、三相分のコンパレータ133の入力信号(Vi、Vc2)、駆動信号G4(U相、V相、W相)を示している。また、波形W13は、コントロール電圧Vc2の波形を示し、波形W14は、U相の信号Vi(DC/DCコンバータ10−1の信号Vi)の波形を示している。波形W15は、V相の信号Vi(DC/DCコンバータ10−2の信号Vi)の波形を示し、また、波形W16は、W相の信号Vi(DC/DCコンバータ10−3の信号Vi)の波形を示している。また、波形W17は、U相の駆動信号G4(U)を示し、波形W18は、V相の駆動信号G4(V)を示し、波形W19は、W相の駆動信号G4(W)を示している。
なお、この図に示す例は、説明上、駆動信号G4についての一例について記載しているが、基本的には、駆動信号G3の場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時(軽負荷時でない場合)であり、制御信号生成部131は、信号RSTにL状態を出力しているものとする。
これにより、各DC/DCコンバータ10のスイッチング素子Q4がON状態になり、波形W14〜波形W15に示すように、各信号Viが上昇する。ここで、U相、V相、及びW相では、三相交流の位相が異なるため、各信号Viの上昇波形が異なる。ここで、コントロール電圧Vc2の電圧値は、波形W13に示すように、各DC/DCコンバータ10において等しい同一の電圧値である。
図7は、本実施形態によるDC/DCコンバータ10の軽負荷時の制御の一例を示すタイムチャートである。
この図において、波形W21〜W24の各波形は、上から順に、軽負荷時における駆動信号G1〜G4の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
次に、時刻T22において、鋸歯状波信号S1の電圧値が、コントロール電圧Vc1に達すると、コンパレータ132は、ドライバ41を介して、駆動信号G1をL状態にする。その結果、スイッチング素子Q1が、OFF状態に制御される。
次に、時刻T24において、鋸歯状波信号S2の電圧値が、コントロール電圧Vc1に達すると、コンパレータ132は、ドライバ41を介して、駆動信号G2をL状態にする。その結果、スイッチング素子Q2が、OFF状態に制御される。
この図に示す制御部13aは、制御信号生成部131aと、コンパレータ(133−1、133−2、133−3)と、OR回路(134−1、134−2、134−3)と、RSフリップフロップ(135−1、135−2、135−3)とを備えている。
なお、この図に示す例では、各DC/DCコンバータ10のスイッチング素子Q4を駆動する駆動信号G4について説明し、その他の部分の図示を省略している。
コンパレータ(133−1、133−2、133−3)は、制御信号生成部131aが一括して生成したコントロール電圧Vc2と、各DC/DCコンバータ10がそれぞれ検出した信号Vi(U)、信号Vi(V)、及びVi(W)とをそれぞれ比較する。コンパレータ(133−1、133−2、133−3)のそれぞれの構成は、上述したコンパレータ133と同一である。
RSフリップフロップ135−1は、ドライバ44−1を介して、U相の駆動信号G4(U)を出力し、RSフリップフロップ135−2は、ドライバ44−2を介して、V相の駆動信号G4(V)を出力する。また、RSフリップフロップ135−3は、ドライバ44−3を介して、W相の駆動信号G4(W)を出力する。
なお、ドライバ(44−1、44−2、44−3)のそれぞれの構成は、上述したドライバ44と同一である。
これにより、本実施形態による電源装置1は、フルブリッジ回路20をハーフブリッジ回路のように機能させることが可能である。本実施形態による電源装置1は、ハーフブリッジ回路と同等に変換効率を低下させることにより、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
これにより、本実施形態による電源装置1は、カレントモード制御を簡易な構成により行うことが可能になる。
これにより、電源装置1は、複数相の交流電源を入力とした場合であっても、各電流ピーク値が一致するようにカレントモード制御することにより、容易に電源の変換効率を向上させることができる。
これにより、本実施形態による電源装置1は、フルブリッジ回路20による簡易な制御により、電源の変換効率を向上させることができる。
これにより、本実施形態による電源装置1は、直列リアクトルL1と、寄生容量C1〜C4、及び配線容量との共振により、スイッチング素子Q1〜Q4及び整流ダイオード(D7、D8)をともにZVS動作させることができる。このことにより、本実施形態による電源装置1は、スイッチング損失を低減させることができるので、さらに電源の変換効率を向上させることができる。
これにより、本実施形態による電源制御方法は、上述した電源装置1と同様に、電源の変換効率を向上させることができるとともに、スイッチング素子(スイッチング素子)の応答を向上させることができる。
これにより、本実施形態による電源制御方法は、上述した電源装置1と同様に、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
例えば、本実施形態の一例として、図1に示す電源装置1及び図2に示すDC/DCコンバータ10の構成を説明したが、これらに限定されるものではない。例えば、電源装置1は、3つ以上のDC/DCコンバータ10を備えた複数相の交流電源に対応する構成であってもよいし、PFC部2を備えない構成であってもよい。
また、DC/DCコンバータ10は、直列リアクトルL1、共振コンデンサC5、及びダイオード(D5、D6)の一部又は全部を備えない構成であってもよい。
また、整流回路30は、両波整流回路である例を説明したが、これに限定されるものではなく、ダイオードブリッジなどの全波整流回路であってもよいし、他の方式の整流回路であってもよい。
また、制御信号生成部131は、PID制御に基づいて、コントロール電圧Vc2を生成する例を説明したが、他の制御方式によりコントロール電圧Vc2を生成してもよい。
また、上記の実施形態において、制御部13(13a)の各部の処理は、IC(Integrated Circuit)などの専用のハードウェアで実現してもよいし、ソフトウェア処理によって実現されてもよい。
2、2−1、2−2、2−3 PFC部
10、10−1、10−2、10−3 DC/DCコンバータ
11 電流検出部
12 電圧検出部
13、13a 制御部
20 フルブリッジ回路
30 整流回路
40 ドライバ部
41、42、43、44、44−1、44−2、44−3 ドライバ
131、131a 制御信号生成部
132、133、133−1、133−2、133−3 コンパレータ
134、134−1、134−2、134−3 OR回路
135、135−1、135−2、135−3 RSフリップフロップ
C1、C2、C3、C4 寄生容量
C5 共振コンデンサ
Ci、Co 平滑コンデンサ
D1、D2、D3、D4 ボディダイオード
D5、D6 ダイオード
D7、D8 整流ダイオード
L1 直列リアクトル
L2 チョークコイル
Q1、Q2、Q3、Q4 スイッチング素子
TL1 トランス
TL11 一次側コイル
TL12 二次側コイル
RL 負荷
Claims (8)
- フルブリッジ方式のDC/DCコンバータを備える電源装置であって、
前記DC/DCコンバータは、
第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、及び第4のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記トランスの前記一次側コイルの第1端に接続される前記第1のスイッチング素子及び前記第2のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び第4のスイッチング素子をカレントモード制御する制御部と
を備えることを特徴とする電源装置。 - 前記制御部は、
軽負荷時に、前記第1のスイッチング素子及び前記第2のスイッチング素子をパルス幅変調により制御するとともに、前記第3のスイッチング素子及び前記第4のスイッチング素子を非導通状態に制御する
ことを特徴とする請求項1に記載の電源装置。 - 前記制御部は、
前記第1のスイッチング素子及び前記第2のスイッチング素子を所定の固定のデューティにより制御し、前記第3のスイッチング素子及び前記第4のスイッチング素子をパルス幅変調により制御する
ことを特徴とする請求項1又は請求項2に記載の電源装置。 - 前記DC/DCコンバータを複数備え、
複数の前記DC/DCコンバータは、前記一次側コイルに流れる電流波形の各電流ピーク値が一致するように、前記第3のスイッチング素子及び第4のスイッチング素子をカレントモード制御する
ことを特徴とする請求項1から請求項3のいずれか一項に記載の電源装置。 - 前記第1のスイッチング素子及び前記第3のスイッチング素子は、第1の電源線に接続され、
前記第2のスイッチング素子及び前記第4のスイッチング素子は、第2の電源線に接続され、
前記制御部は、軽負荷時でない場合に、
第1の期間において、前記第1のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第4のスイッチング素子をカレントモード制御により導通状態に制御し、
第2の期間において、前記第2のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第3のスイッチング素子をカレントモード制御により導通状態に制御する
ことを特徴とする請求項1から請求項4のいずれか一項に記載の電源装置。 - フルブリッジ方式のDC/DCコンバータを備える電源装置であって、
前記DC/DCコンバータは、
第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、及び第4のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
軽負荷時に、前記トランスの前記一次側コイルの第1端に接続される前記第1のスイッチング素子及び前記第2のスイッチング素子をパルス幅変調により制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び前記第4のスイッチング素子を非導通状態に制御する制御部と
を備えることを特徴とする電源装置。 - フルブリッジ方式のDC/DCコンバータを備える電源装置の電源制御方法であって、
前記DC/DCコンバータは、
第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、及び第4のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記フルブリッジ回路が有する前記第1のスイッチング素子、前記第2のスイッチング素子、前記第3のスイッチング素子、及び前記第4のスイッチング素子の導通状態及び非導通状態を制御する制御部と
を備え、
前記制御部が、
第1の期間において、前記トランスの前記一次側コイルの第1端と第1の電源線との間に接続される前記第1のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第2端と第2の電源線との間に接続される前記第4のスイッチング素子をカレントモード制御により導通状態に制御し、
第2の期間において、前記一次側コイルの第1端と前記第2の電源線との間に接続される前記第2のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第2端と前記第1の電源線との間に接続される前記第3のスイッチング素子をカレントモード制御により導通状態に制御する
ことを特徴とする電源制御方法。 - フルブリッジ方式のDC/DCコンバータを備える電源装置の電源制御方法であって、
前記DC/DCコンバータは、
第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、及び第4のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記フルブリッジ回路が有する前記第1のスイッチング素子、前記第2のスイッチング素子、前記第3のスイッチング素子、及び前記第4のスイッチング素子の導通状態及び非導通状態を制御する制御部と
を備え、
前記制御部が、
軽負荷時における第1の期間において、前記トランスの前記一次側コイルの第1端と第1の電源線との間に接続される前記第1のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び前記第4のスイッチング素子を非導通状態に制御し、
前記軽負荷時における第2の期間において、前記トランスの前記一次側コイルの第1端と第2の電源線との間に接続される前記第2のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び前記第4のスイッチング素子を非導通状態に制御する
ことを特徴とする電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259435A JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259435A JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016119811A JP2016119811A (ja) | 2016-06-30 |
JP6322565B2 true JP6322565B2 (ja) | 2018-05-09 |
Family
ID=56244583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014259435A Active JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6322565B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6455079A (en) * | 1987-06-08 | 1989-03-02 | Amada Co Ltd | Method of driving pwm h-bridge inverter |
JP2002096167A (ja) * | 2000-09-21 | 2002-04-02 | Daihen Corp | アーク加工用電源制御方法及び電源装置 |
JP5950350B2 (ja) * | 2012-12-20 | 2016-07-13 | ニチコン株式会社 | Dc/dcコンバータ |
-
2014
- 2014-12-22 JP JP2014259435A patent/JP6322565B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016119811A (ja) | 2016-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2506420B1 (en) | Power conversion apparatus | |
US7969752B2 (en) | Switching power supply device using current sharing transformer | |
JP7328748B2 (ja) | 電力変換装置 | |
US20140241507A1 (en) | Electrical energy supply system | |
US20230299665A1 (en) | Power converting device | |
JP2018033229A (ja) | 電圧変換装置 | |
JPWO2019073904A1 (ja) | Ac−acコンバータ回路 | |
JP2006345641A (ja) | Dc/ac変換回路およびdc/ac変換方法 | |
US11165359B2 (en) | Power conversion system configured to perform power conversion between direct current and three-phase alternating current | |
JP2001224172A (ja) | 電力変換装置 | |
JP4110477B2 (ja) | Dc−dcコンバータ | |
JP6322565B2 (ja) | 電源装置、及び電源制御方法 | |
JP2020108246A (ja) | 制御回路、および、dc/dcコンバータ装置 | |
JP6493033B2 (ja) | 電力変換装置及び電力変換システム | |
JP6427448B2 (ja) | 電源装置、及び電源制御方法 | |
JP6314734B2 (ja) | 電力変換装置 | |
JP2008035656A (ja) | 電源回路 | |
JP7389642B2 (ja) | スイッチング電源装置 | |
JP4468933B2 (ja) | 電力変換装置 | |
JP2011109741A (ja) | 電力変換装置 | |
JP6507030B2 (ja) | 電源装置、及び電源制御方法 | |
JP7379131B2 (ja) | 電力変換装置 | |
TWI831624B (zh) | 電力轉換系統 | |
WO2023243321A1 (ja) | コンバータ装置 | |
JP2004159473A (ja) | 絶縁型電圧変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |