JP6322565B2 - 電源装置、及び電源制御方法 - Google Patents
電源装置、及び電源制御方法 Download PDFInfo
- Publication number
- JP6322565B2 JP6322565B2 JP2014259435A JP2014259435A JP6322565B2 JP 6322565 B2 JP6322565 B2 JP 6322565B2 JP 2014259435 A JP2014259435 A JP 2014259435A JP 2014259435 A JP2014259435 A JP 2014259435A JP 6322565 B2 JP6322565 B2 JP 6322565B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- control
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電源装置、及び電源制御方法に関する。
近年、三相交流から電力供給され、カレントモード制御を行うＤＣ／ＤＣコンバータを備える電源装置が知られている（特許文献１参照）。
しかしながら、上述した電源装置では、フルブリッジ方式のＤＣ／ＤＣコンバータ（以下、フルブリッジコンバータという）を用いた場合には、カレントモード制御を行うことが困難であり、フルブリッジコンバータを備える電源装置では、位相シフト制御を行うことが一般的であった。そのため、フルブリッジコンバータを備える電源装置では、多相交流から供給される各相における各コンバータの入力電流のピーク値を揃えることができず、電源の変換効率が低下することがあった。また、上述した電源装置では、スイッチング素子の応答が遅れることがあった。
本発明は、上記問題を解決すべくなされたもので、その目的は、電源の変換効率を向上させるとともに、スイッチング素子の応答を向上させることができる電源装置、及び電源制御方法を提供することにある。
上記問題を解決するために、本発明の一態様は、フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置であって、前記ＤＣ／ＤＣコンバータは、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び第４のスイッチング素子をカレントモード制御する制御部とを備えることを特徴とする電源装置である。
また、本発明の一態様は、上記の電源装置において、前記制御部は、軽負荷時に、前記第１のスイッチング素子及び前記第２のスイッチング素子をパルス幅変調により制御するとともに、前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御することを特徴とする。
また、本発明の一態様は、上記の電源装置において、前記制御部は、前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御し、前記第３のスイッチング素子及び前記第４のスイッチング素子をパルス幅変調により制御することを特徴とする。
また、本発明の一態様は、上記の電源装置において、前記ＤＣ／ＤＣコンバータを複数備え、複数の前記ＤＣ／ＤＣコンバータは、前記一次側コイルに流れる電流波形の各電流ピーク値が一致するように、前記第３のスイッチング素子及び第４のスイッチング素子をカレントモード制御することを特徴とする。
また、本発明の一態様は、上記の電源装置において、前記第１のスイッチング素子及び前記第３のスイッチング素子は、第１の電源線に接続され、前記第２のスイッチング素子及び前記第４のスイッチング素子は、第２の電源線に接続され、前記制御部は、軽負荷時でない場合に、第１の期間において、前記第１のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第４のスイッチング素子をカレントモード制御により導通状態に制御し、第２の期間において、前記第２のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第３のスイッチング素子をカレントモード制御により導通状態に制御することを特徴とする。
また、本発明の一態様は、フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置であって、前記ＤＣ／ＤＣコンバータは、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、軽負荷時に、前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子をパルス幅変調により制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御する制御部とを備えることを特徴とする電源装置である。
また、本発明の一態様は、フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、前記ＤＣ／ＤＣコンバータは、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、前記フルブリッジ回路が有する前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子の導通状態及び非導通状態を制御する制御部とを備え、前記制御部が、第１の期間において、前記トランスの前記一次側コイルの第１端と第１の電源線との間に接続される前記第１のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第２端と第２の電源線との間に接続される前記第４のスイッチング素子をカレントモード制御により導通状態に制御し、第２の期間において、前記一次側コイルの第１端と前記第２の電源線との間に接続される前記第２のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第２端と前記第１の電源線との間に接続される前記第３のスイッチング素子をカレントモード制御により導通状態に制御することを特徴とする電源制御方法である。
また、本発明の一態様は、フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、前記ＤＣ／ＤＣコンバータは、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、前記フルブリッジ回路が有する前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子の導通状態及び非導通状態を制御する制御部とを備え、前記制御部が、軽負荷時における第１の期間において、前記トランスの前記一次側コイルの第１端と第１の電源線との間に接続される前記第１のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御し、前記軽負荷時における第２の期間において、前記トランスの前記一次側コイルの第１端と第２の電源線との間に接続される前記第２のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御することを特徴とする電源制御方法である。
本発明によれば、第３のスイッチング素子及び第４のスイッチング素子をカレントモード制御するため、各相交流における各コンバータの電流のピーク値を揃えることができる。よって、電源の変換効率を向上させることができるとともに、スイッチング素子の応答を向上させることができる。
以下、本発明の一実施形態による電源装置について図面を参照して説明する。
図１は、本実施形態による電源装置１の一例を示すブロック図である。
この図に示すように、電源装置１は、三相交流電源（Ｒ、Ｓ、Ｔ）から所定の直流電圧を出力する電源装置である。電源装置１は、ＰＦＣ（Power Factor Correction：力率改善）部２−１〜２−３と、ＤＣ／ＤＣコンバータ１０−１〜１０−３とを備えている。
図１は、本実施形態による電源装置１の一例を示すブロック図である。
この図に示すように、電源装置１は、三相交流電源（Ｒ、Ｓ、Ｔ）から所定の直流電圧を出力する電源装置である。電源装置１は、ＰＦＣ（Power Factor Correction：力率改善）部２−１〜２−３と、ＤＣ／ＤＣコンバータ１０−１〜１０−３とを備えている。
ＰＦＣ部２−１は、Ｕ相用のＰＦＣ回路であり、ＰＦＣ部２−２は、Ｖ相用のＰＦＣ回路であり、ＰＦＣ部２−３は、Ｗ相用のＰＦＣ回路である。なお、この図において、ＰＦＣ部２−１、ＰＦＣ部２−２、及びＰＦＣ部２−３は、同一の構成であり、電源装置１が備える任意のＰＦＣ部を示す場合、又は特に区別しない場合にはＰＦＣ部２として説明する。
ＰＦＣ部２は、力率改善回路であり、高周波電流成分を除去して、入力された交流電力を直流電力に変換して出力する。
ＰＦＣ部２は、力率改善回路であり、高周波電流成分を除去して、入力された交流電力を直流電力に変換して出力する。
ＤＣ／ＤＣコンバータ１０−１は、ＰＦＣ部２−１から供給されるＵ相から変換した直流電力を、所定の直流電圧に変換して出力する。また、ＤＣ／ＤＣコンバータ１０−２は、ＰＦＣ部２−２から供給されるＶ相から変換した直流電力を、所定の直流電圧に変換して出力する。また、ＤＣ／ＤＣコンバータ１０−３は、ＰＦＣ部２−３から供給されるＷ相から変換した直流電力を、所定の直流電圧に変換して出力する。
なお、この図において、ＤＣ／ＤＣコンバータ１０−１、ＤＣ／ＤＣコンバータ１０−２、及びＤＣ／ＤＣコンバータ１０−３は、同一の構成であり、電源装置１が備える任意のＤＣ／ＤＣコンバータを示す場合、又は特に区別しない場合にはＤＣ／ＤＣコンバータ１０として説明する。
ＤＣ／ＤＣコンバータ１０は、例えば、ＰＦＣ部２から供給された直流電力を所定の直流電圧に変換する直流−直流変換回路である。ＤＣ／ＤＣコンバータ１０は、フルブリッジ方式のＤＣ／ＤＣコンバータである。ここで、図２を参照して、ＤＣ／ＤＣコンバータ１０の構成例について説明する。
なお、この図において、ＤＣ／ＤＣコンバータ１０−１、ＤＣ／ＤＣコンバータ１０−２、及びＤＣ／ＤＣコンバータ１０−３は、同一の構成であり、電源装置１が備える任意のＤＣ／ＤＣコンバータを示す場合、又は特に区別しない場合にはＤＣ／ＤＣコンバータ１０として説明する。
ＤＣ／ＤＣコンバータ１０は、例えば、ＰＦＣ部２から供給された直流電力を所定の直流電圧に変換する直流−直流変換回路である。ＤＣ／ＤＣコンバータ１０は、フルブリッジ方式のＤＣ／ＤＣコンバータである。ここで、図２を参照して、ＤＣ／ＤＣコンバータ１０の構成例について説明する。
図２は、本実施形態によるＤＣ／ＤＣコンバータ１０の一例を示すブロック図である。
図２に示すように、ＤＣ／ＤＣコンバータ１０は、電流検出部１１と、電圧検出部１２と、制御部１３と、フルブリッジ回路２０と、ドライバ部４０と、平滑コンデンサ（Ｃｉ、Ｃｏ）と、トランスＴＬ１と、直列リアクトルＬ１と、ダイオード（Ｄ５、Ｄ６）と、整流ダイオード（Ｄ７、Ｄ８）と、チョークコイルＬ２とを備えている。また、フルブリッジ回路２０は、スイッチング素子Ｑ１〜Ｑ４と、共振コンデンサＣ５と、寄生容量Ｃ１〜Ｃ４と、ボディダイオードＤ１〜Ｄ４とを備えている。
図２に示すように、ＤＣ／ＤＣコンバータ１０は、電流検出部１１と、電圧検出部１２と、制御部１３と、フルブリッジ回路２０と、ドライバ部４０と、平滑コンデンサ（Ｃｉ、Ｃｏ）と、トランスＴＬ１と、直列リアクトルＬ１と、ダイオード（Ｄ５、Ｄ６）と、整流ダイオード（Ｄ７、Ｄ８）と、チョークコイルＬ２とを備えている。また、フルブリッジ回路２０は、スイッチング素子Ｑ１〜Ｑ４と、共振コンデンサＣ５と、寄生容量Ｃ１〜Ｃ４と、ボディダイオードＤ１〜Ｄ４とを備えている。
平滑コンデンサＣｉは、入力の電源線ＶＩ（第１の電源線）と、電源線ＧＮＤ１（第２の電源線）との間に接続され、入力電圧を平滑化する。
スイッチング素子Ｑ１（第１のスイッチング素子の一例）は、ドレイン端子が電源線ＶＩに、ソース端子がノードＮ１に、ゲート端子が駆動信号Ｇ１の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ１は、電源線ＶＩと、後述する一次側コイルＴＬ１１の第１端との間に接続されている。また、スイッチング素子Ｑ１は、ドレイン端子−ソース端子間に、寄生容量Ｃ１及びボディダイオードＤ１を有している。
スイッチング素子Ｑ２（第２のスイッチング素子の一例）は、ドレイン端子がノードＮ１に、ソース端子が電源線ＧＮＤ１に、ゲート端子が駆動信号Ｇ２の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ２は、電源線ＧＮＤ１と、後述する一次側コイルＴＬ１１の第１端との間に接続されている。また、スイッチング素子Ｑ２は、ドレイン端子−ソース端子間に、寄生容量Ｃ２及びボディダイオードＤ２を有している。
スイッチング素子Ｑ３（第３のスイッチング素子の一例）は、ドレイン端子が電源線ＶＩに、ソース端子がノードＮ２に、ゲート端子が駆動信号Ｇ３の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ３は、電源線ＶＩと、後述する一次側コイルＴＬ１１の第２端（ノードＮ３）との間に接続されている。また、スイッチング素子Ｑ３は、ドレイン端子−ソース端子間に、寄生容量Ｃ３及びボディダイオードＤ３を有している。
スイッチング素子Ｑ４（第４のスイッチング素子の一例）は、ドレイン端子がノードＮ２に、ソース端子が電源線ＧＮＤ１に、ゲート端子が駆動信号Ｇ４の信号線に、それぞれ接続されている。すなわち、スイッチング素子Ｑ４は、電源線ＧＮＤ１と、後述する一次側コイルＴＬ１１の第２端（ノードＮ３）との間に接続されている。また、スイッチング素子Ｑ４は、ドレイン端子−ソース端子間に、寄生容量Ｃ４及びボディダイオードＤ４を有している。
トランスＴＬ１は、一次側コイルＴＬ１１と、センタタップ付きの二次側コイルＴＬ１２とを有し、一次側コイルＴＬ１１に供給された電力を変換して二次側コイルＴＬ１２に出力する。
一次側コイルＴＬ１１は、フルブリッジ回路２０に接続される。一次側コイルＴＬ１１は、例えば、第１端が、共振コンデンサＣ５を介してスイッチング素子Ｑ１及びスイッチング素子Ｑ２に接続されている。すなわち、一次側コイルＴＬ１１の第１端は、共振コンデンサＣ５を介してノードＮ１に接続されている。また、一次側コイルＴＬ１１は、例えば、第２端がノードＮ３に接続され、第２端は、直列リアクトルＬ１を介してスイッチング素子Ｑ３及びスイッチング素子Ｑ４に接続されている。すなわち、一次側コイルＴＬ１１の第２端は、直列リアクトルＬ１を介してノードＮ２に接続されている。
直列リアクトルＬ１は、一次側コイルＴＬ１１と直列に接続され、寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ４のＺＶＳ（Zero Voltage Switching）動作を実現する。
一次側コイルＴＬ１１は、フルブリッジ回路２０に接続される。一次側コイルＴＬ１１は、例えば、第１端が、共振コンデンサＣ５を介してスイッチング素子Ｑ１及びスイッチング素子Ｑ２に接続されている。すなわち、一次側コイルＴＬ１１の第１端は、共振コンデンサＣ５を介してノードＮ１に接続されている。また、一次側コイルＴＬ１１は、例えば、第２端がノードＮ３に接続され、第２端は、直列リアクトルＬ１を介してスイッチング素子Ｑ３及びスイッチング素子Ｑ４に接続されている。すなわち、一次側コイルＴＬ１１の第２端は、直列リアクトルＬ１を介してノードＮ２に接続されている。
直列リアクトルＬ１は、一次側コイルＴＬ１１と直列に接続され、寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ４のＺＶＳ（Zero Voltage Switching）動作を実現する。
二次側コイルＴＬ１２は、第１端がノードＮ４に接続され、第２端がノードＮ５に接続されている。また、二次側コイルＴＬ１２は、センタタップを有し、センタタップがノードＮ６に接続されている。なお、センタタップは、チョークコイルＬ２に接続されている。また、二次側コイルＴＬ１２は、後述する整流回路３０に接続されている。
ダイオードＤ５は、アノード端子が一次側コイルＴＬ１１の第１端であるノードＮ３に接続され、カソード端子が電源線ＶＩに接続されている。ダイオードＤ５は、クランプダイオードとして機能する。
ダイオードＤ６は、アノード端子が電源線ＧＮＤ１に接続され、カソード端子が一次側コイルＴＬ１１の第１端であるノードＮ３に接続されている。ダイオードＤ５は、クランプダイオードとして機能する。
ダイオードＤ６は、アノード端子が電源線ＧＮＤ１に接続され、カソード端子が一次側コイルＴＬ１１の第１端であるノードＮ３に接続されている。ダイオードＤ５は、クランプダイオードとして機能する。
整流ダイオードＤ７は、アノード端子が出力の電源線ＧＮＤ２に接続され、カソード端子が二次側コイルＴＬ１２の第１端であるノードＮ４に接続されている。また、整流ダイオードＤ８は、アノード端子が出力の電源線ＧＮＤ２に接続され、カソード端子が二次側コイルＴＬ１２の第２端であるノードＮ５に接続されている。
整流ダイオードＤ７及び整流ダイオードＤ８は、整流回路３０に含まれ、両波整流回路として機能する。
整流ダイオードＤ７及び整流ダイオードＤ８は、整流回路３０に含まれ、両波整流回路として機能する。
チョークコイルＬ２は、二次側コイルＴＬ１２のセンタタップに接続されたノードＮ６に第１端が接続され、第２端が出力の電源線ＶＯに接続されている。チョークコイルＬ２は、後述する平滑コンデンサＣｏとともに、ＤＣ／ＤＣコンバータ１０が出力する直流電力の平滑化に利用される。
平滑コンデンサＣｏは、出力の電源線ＶＯと、電源線ＧＮＤ２との間に接続され、出力電圧を平滑化する。
ここで、負荷ＲＬは、ＤＣ／ＤＣコンバータ１０が出力する直流電力を消費する負荷を示している。
平滑コンデンサＣｏは、出力の電源線ＶＯと、電源線ＧＮＤ２との間に接続され、出力電圧を平滑化する。
ここで、負荷ＲＬは、ＤＣ／ＤＣコンバータ１０が出力する直流電力を消費する負荷を示している。
電流検出部１１は、一次側コイルＴＬ１１に入力される電流を検出する。電流検出部１１は、検出した電流を電圧に変換した信号Ｖｉとして制御部１３に出力する。
電圧検出部１２は、ＤＣ／ＤＣコンバータ１０の出力電圧を検出して、フィードバック電圧信号である信号Ｖｏとして制御部１３に出力する。電圧検出部１２は、ＤＣ／ＤＣコンバータ１０の出力電圧を、基準電圧Ｖｒｅｆと比較するためにレベル変換して、信号Ｖｏを出力する。
電圧検出部１２は、ＤＣ／ＤＣコンバータ１０の出力電圧を検出して、フィードバック電圧信号である信号Ｖｏとして制御部１３に出力する。電圧検出部１２は、ＤＣ／ＤＣコンバータ１０の出力電圧を、基準電圧Ｖｒｅｆと比較するためにレベル変換して、信号Ｖｏを出力する。
制御部１３は、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などを含むプロセッサであり，フルブリッジ回路２０が有するスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４のＯＮ（オン）状態（導通状態）及びＯＦＦ（オフ）状態（非導通状態）を制御する。制御部１３は、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４のゲート端子の電圧を制御する駆動信号Ｇ１、駆動信号Ｇ２、駆動信号Ｇ３、及び駆動信号Ｇ４を、ドライバ部４０を介して出力する。
また、制御部１３は、通常の負荷時（軽負荷時でない場合）に、例えば、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティにより制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御する。すなわち、制御部１３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティにより制御し、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＰＷＭ（パルス幅変調）により制御する。
また、制御部１３は、軽負荷時に、スイッチング素子Ｑ１及びスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）により制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。なお、制御部１３によるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御の詳細については後述する。
また、制御部１３は、軽負荷時に、スイッチング素子Ｑ１及びスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）により制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。なお、制御部１３によるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御の詳細については後述する。
ドライバ部４０は、制御部１３から出力されたスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御用の信号を、各スイッチング素子の駆動用の電圧に変換して、各スイッチング素子のゲート端子に供給する。ドライバ部４０は、例えば、ドライバ４１〜４４を備えている。
ドライバ４１は、制御部１３から出力されたスイッチング素子Ｑ１の制御信号に基づいて、スイッチング素子Ｑ１を駆動する駆動信号Ｇ１をスイッチング素子Ｑ１のゲート信号に供給する。
ドライバ４２は、制御部１３から出力されたスイッチング素子Ｑ２の制御信号に基づいて、スイッチング素子Ｑ２を駆動する駆動信号Ｇ２をスイッチング素子Ｑ２のゲート信号に供給する。
ドライバ４３は、制御部１３から出力されたスイッチング素子Ｑ３の制御信号に基づいて、スイッチング素子Ｑ３を駆動する駆動信号Ｇ３をスイッチング素子Ｑ３のゲート信号に供給する。
ドライバ４４は、制御部１３から出力されたスイッチング素子Ｑ４の制御信号に基づいて、スイッチング素子Ｑ４を駆動する駆動信号Ｇ４をスイッチング素子Ｑ４のゲート信号に供給する。
ドライバ４２は、制御部１３から出力されたスイッチング素子Ｑ２の制御信号に基づいて、スイッチング素子Ｑ２を駆動する駆動信号Ｇ２をスイッチング素子Ｑ２のゲート信号に供給する。
ドライバ４３は、制御部１３から出力されたスイッチング素子Ｑ３の制御信号に基づいて、スイッチング素子Ｑ３を駆動する駆動信号Ｇ３をスイッチング素子Ｑ３のゲート信号に供給する。
ドライバ４４は、制御部１３から出力されたスイッチング素子Ｑ４の制御信号に基づいて、スイッチング素子Ｑ４を駆動する駆動信号Ｇ４をスイッチング素子Ｑ４のゲート信号に供給する。
次に、図３を参照して、制御部１３による通常の負荷時におけるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御について説明する。
図３は、本実施形態によるＤＣ／ＤＣコンバータ１０の制御の一例を示すタイムチャートである。
この図において、波形Ｗ１〜Ｗ４の各波形は、上から順に、駆動信号Ｇ１〜Ｇ４の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
図３は、本実施形態によるＤＣ／ＤＣコンバータ１０の制御の一例を示すタイムチャートである。
この図において、波形Ｗ１〜Ｗ４の各波形は、上から順に、駆動信号Ｇ１〜Ｇ４の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
時刻Ｔ１において、制御部１３は、まず、スイッチング素子Ｑ１の駆動信号Ｇ１及びスイッチング素子Ｑ４の駆動信号Ｇ４をＨ（Ｈｉｇｈ：ハイ）状態にする。なお、この場合、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２及びスイッチング素子Ｑ３の駆動信号Ｇ３をＬ（Ｌｏｗ：ロウ）状態に維持する。これにより、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がＯＮ状態になり、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がＯＦＦ状態になる。その結果、電源線ＶＩからスイッチング素子Ｑ１、共振コンデンサＣ５、一次側コイルＴＬ１１、直列リアクトルＬ１、及びスイッチング素子Ｑ４の経路により電流が流れる。これにより、一次側コイルＴＬ１１から二次側コイルＴＬ１２に電力が発生し、二次側コイルＴＬ１２は、整流回路３０を介してこの電力を整流し、チョークコイルＬ２及び平滑コンデンサＣｏを介して、平滑化された直流電圧を電源線ＶＯに出力する。
制御部１３は、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、電流検出部１１が検出した電流値が所定の値に達するまで、スイッチング素子Ｑ４のオン状態を維持する。また、制御部１３は、スイッチング素子Ｑ１のＯＮ状態の期間（ターンオン期間）が所定のデューティ（所定の固定のデューティ）になるようにスイッチング素子Ｑ１のオン状態を維持する。
時刻Ｔ２において、電流検出部１１が検出した電流値が所定の値に達し、制御部１３は、駆動信号Ｇ４をＬ状態にして、スイッチング素子Ｑ４をオフ状態にする。このスイッチング素子Ｑ４のＯＮ状態の期間ＤＴ２は、出力信号Ｖｏ及び負荷ＲＬの消費電流により変化する。すなわち、制御部１３は、カレントモード制御によりＰＷＭ（パルス幅変調）して、スイッチング素子Ｑ４のＯＮ状態の期間ＤＴ２を制御する。
また、時刻Ｔ３において、スイッチング素子Ｑ１のＯＮ状態の期間が所定のデューティに達し、制御部１３は、駆動信号Ｇ１をＬ状態にして、スイッチング素子Ｑ１をオフ状態にする。ここで、所定のデューティとは、例えば、期間ＴＴ１におけるオン状態の期間ＤＴ１の割合（例えば、５０％など）であり、予め定められた１周期（期間ＴＴ１）当たりの導通時間（期間ＤＴ１）の比率（ＤＴ１／ＴＴ１×１００）を示す時比率である。なお、本実施形態では、この所定のデューティを約５０％として説明する。
このように、制御部１３は、軽負荷時でない場合に、第１の期間（例えば、期間ＤＴ１）において、スイッチング素子Ｑ１を所定の固定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ４をカレントモード制御によりＯＮ状態に制御する。
このように、制御部１３は、軽負荷時でない場合に、第１の期間（例えば、期間ＤＴ１）において、スイッチング素子Ｑ１を所定の固定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ４をカレントモード制御によりＯＮ状態に制御する。
次に、時刻Ｔ４において、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２及びスイッチング素子Ｑ３の駆動信号Ｇ３をＨ状態にする。なお、この場合、制御部１３は、スイッチング素子Ｑ１の駆動信号Ｇ１及びスイッチング素子Ｑ４の駆動信号Ｇ４をＬ状態に維持する。これにより、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がＯＮ状態になり、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がＯＦＦ状態になる。その結果、電源線ＶＩからスイッチング素子Ｑ３、直列リアクトルＬ１、一次側コイルＴＬ１１、共振コンデンサＣ５、及びスイッチング素子Ｑ２の経路により電流が流れる。これにより、一次側コイルＴＬ１１から二次側コイルＴＬ１２に電力が発生し、二次側コイルＴＬ１２は、整流回路３０を介してこの電力を整流し、チョークコイルＬ２及び平滑コンデンサＣｏを介して、平滑化された直流電圧を電源線ＶＯに出力する。
制御部１３は、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、電流検出部１１が検出した電流値が所定のピーク値に達するまで、スイッチング素子Ｑ３のオン状態を維持する。また、制御部１３は、スイッチング素子Ｑ２のＯＮ状態の期間（ターンオン期間）が所定のデューティ（所定の固定のデューティ）になるようにスイッチング素子Ｑ２のオン状態を維持する。
時刻Ｔ５において、電流検出部１１が検出した電流値が所定の値に達し、制御部１３は、駆動信号Ｇ３をＬ状態にして、スイッチング素子Ｑ３をオフ状態にする。このスイッチング素子Ｑ３のＯＮ状態の期間ＤＴ４は、出力信号Ｖｏ及び負荷ＲＬの消費電流により変化する。すなわち、制御部１３は、カレントモード制御によりＰＷＭ（パルス幅変調）して、スイッチング素子Ｑ３のＯＮ状態の期間ＤＴ４を制御する。
また、時刻Ｔ６において、スイッチング素子Ｑ２のＯＮ状態の期間が所定のデューティに達し、制御部１３は、駆動信号Ｇ２をＬ状態にして、スイッチング素子Ｑ２をオフ状態にする。
このように、制御部１３は、軽負荷時でない場合に、第２の期間（例えば、期間ＤＴ３）において、スイッチング素子Ｑ２を所定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ３をカレントモード制御によりＯＮ状態に制御する。
このように、制御部１３は、軽負荷時でない場合に、第２の期間（例えば、期間ＤＴ３）において、スイッチング素子Ｑ２を所定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ３をカレントモード制御によりＯＮ状態に制御する。
続く時刻Ｔ７〜時刻Ｔ１２までの処理は、上述した時刻Ｔ１〜時刻Ｔ６までの処理と同様であるので、ここではその説明を省略する。このように、制御部１３は、第１の期間（期間ＤＴ１）の処理と第２の期間（期間ＤＴ３）の処理とを交互に繰り返して、フルブリッジ回路２０が有するスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４のＯＮ状態及びＯＦＦ状態を制御する。
なお、図３において、時刻Ｔ２から時刻Ｔ４の期間に、スイッチング素子Ｑ３がＺＶＳ動作し、時刻Ｔ５から時刻Ｔ７の期間に、スイッチング素子Ｑ４がＺＶＳ動作する。また、時刻Ｔ３から時刻Ｔ４の期間に、スイッチング素子Ｑ２がＺＶＳ動作し、時刻Ｔ６から時刻Ｔ７の期間に、スイッチング素子Ｑ１がＺＶＳ動作する。また、これらの各期間（ΔＴ）は、負荷電流値により予め設定されているものとする。
次に、図４を参照して、上述のような制御を行う制御部１３の構成例について説明する。
図４は、本実施形態による制御部１３の一例を示すブロック図である。
図４に示すように、制御部１３は、制御信号生成部１３１と、コンパレータ（１３２、１３３）と、ＯＲ（オア）回路１３４と、ＲＳフリップフロップ１３５とを備えている。
なお、この図に示す例は、説明上、駆動信号Ｇ１及び駆動信号Ｇ４を生成する構成について記載しているが、基本的には、駆動信号Ｇ２及び駆動信号Ｇ３を生成する構成も同様であり、ここではその説明を省略する。
図４は、本実施形態による制御部１３の一例を示すブロック図である。
図４に示すように、制御部１３は、制御信号生成部１３１と、コンパレータ（１３２、１３３）と、ＯＲ（オア）回路１３４と、ＲＳフリップフロップ１３５とを備えている。
なお、この図に示す例は、説明上、駆動信号Ｇ１及び駆動信号Ｇ４を生成する構成について記載しているが、基本的には、駆動信号Ｇ２及び駆動信号Ｇ３を生成する構成も同様であり、ここではその説明を省略する。
制御信号生成部１３１は、駆動信号Ｇ１及び駆動信号Ｇ４を制御するための各種制御信号を生成する。制御信号生成部１３１は、例えば、スイッチング素子Ｑ１を所定のデューティによりＯＮ状態にするために、コントロール電圧Ｖｃ１に、所定の電圧値を出力する。また、制御信号生成部１３１は、上述した周期（期間ＴＴ１）により鋸歯状波信号Ｓ１を生成する。制御信号生成部１３１は、生成したコントロール電圧Ｖｃ１及び鋸歯状波信号Ｓ１をコンパレータ１３２の入力信号として出力する。
また、制御信号生成部１３１は、例えば、基準電圧Ｖｒｅｆと、フィードバック電圧信号である信号Ｖｏとに基づいて、カレントモード制御のコントロール電圧Ｖｃ２を生成する。制御信号生成部１３１は、例えば、ＰＩＤ（Proportional-Integral-Derivative）制御に基づいて、コントロール電圧Ｖｃ２を生成する。制御信号生成部１３１は、信号Ｖｏが基準電圧Ｖｒｅｆに一致するように、コントロール電圧Ｖｃ２の電圧値を変更する。制御信号生成部１３１は、生成したコントロール電圧Ｖｃ２をコンパレータ１３３の入力信号（−入力端子の入力信号）として出力する。
また、制御信号生成部１３１は、カレントモード制御の際に後述するＲＳフリップフロップ１３５を周期的にセットする信号ＣＬＫ１を生成し、生成した信号ＣＬＫ１をＲＳフリップフロップ１３５のＳ端子（セット端子）に出力する。また、制御信号生成部１３１は、ＲＳフリップフロップ１３５をリセットする信号ＲＳＴを生成し、生成した信号ＲＳＴをＯＲ回路１３４に出力する。なお、制御信号生成部１３１は、カレントモード制御の際に信号ＲＳＴにＬ状態を出力する。
また、制御信号生成部１３１は、カレントモード制御の際に後述するＲＳフリップフロップ１３５を周期的にセットする信号ＣＬＫ１を生成し、生成した信号ＣＬＫ１をＲＳフリップフロップ１３５のＳ端子（セット端子）に出力する。また、制御信号生成部１３１は、ＲＳフリップフロップ１３５をリセットする信号ＲＳＴを生成し、生成した信号ＲＳＴをＯＲ回路１３４に出力する。なお、制御信号生成部１３１は、カレントモード制御の際に信号ＲＳＴにＬ状態を出力する。
なお、制御部１３は、軽負荷時に、スイッチング素子Ｑ１及びスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）により制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。そのため、制御信号生成部１３１は、軽負荷時に、例えば、基準電圧Ｖｒｅｆと、フィードバック電圧信号である信号Ｖｏとに基づいて、スイッチング素子Ｑ１をＰＷＭ制御するコントロール電圧Ｖｃ１を生成する。この場合、制御信号生成部１３１は、信号Ｖｏが基準電圧Ｖｒｅｆに一致するように、コントロール電圧Ｖｃ１の電圧値を変更する。また、制御信号生成部１３１は、軽負荷時に、スイッチング素子Ｑ４をＯＦＦ状態に制御するために、信号ＲＳＴにＨ状態を出力する。
ここで、制御信号生成部１３１は、軽負荷時であるか否かを信号Ｖｉのレベルによって判定する。すなわち、制御信号生成部１３１は、例えば、信号Ｖｉが所定の値以下が維持される（すなわち、消費電流が少ない）場合に、軽負荷時であると判定する。
ここで、制御信号生成部１３１は、軽負荷時であるか否かを信号Ｖｉのレベルによって判定する。すなわち、制御信号生成部１３１は、例えば、信号Ｖｉが所定の値以下が維持される（すなわち、消費電流が少ない）場合に、軽負荷時であると判定する。
コンパレータ１３２は、−入力端子が上述した鋸歯状波信号Ｓ１の信号線に接続され、＋入力端子が上述したコントロール電圧Ｖｃ１の信号線に接続される。コンパレータ１３２は、鋸歯状波信号Ｓ１の電圧と、コントロール電圧Ｖｃ１の電圧値とを比較して、鋸歯状波信号Ｓ１の電圧値がコントロール電圧Ｖｃ１の電圧値未満である場合にＨ状態を出力する。また、コンパレータ１３２は、鋸歯状波信号Ｓ１の電圧値がコントロール電圧Ｖｃ１の電圧値以上である場合にＬ状態を出力する。コンパレータ１３２の出力信号は、ドライバ４１を介して駆動信号Ｇ１として出力される。
コンパレータ１３３は、−入力端子が上述したコントロール電圧Ｖｃ２の信号線に接続され、＋入力端子が上述した信号Ｖｉの信号線に接続される。コンパレータ１３３は、信号Ｖｉの電圧値と、コントロール電圧Ｖｃ２の電圧値とを比較して、信号Ｖｉの電圧値がコントロール電圧Ｖｃ２の電圧値未満である場合にＬ状態を出力する。コンパレータ１３３は、信号Ｖｉの電圧値がコントロール電圧Ｖｃ２の電圧値以上である場合にＨ状態を出力する。
ＯＲ回路１３４は、２つの入力信号をＯＲ論理演算（論理和演算）する演算回路である。ＯＲ回路１３４は、２つの入力端子に、上述した信号ＲＳＴ及びコンパレータ１３３の出力信号が供給され、当該２つの信号をＯＲ論理演算した出力信号をＲＳフリップフロップ１３５のＲ端子（リセット端子）に出力する。
ＲＳフリップフロップ１３５は、信号ＣＬＫ１がＨ状態になると、出力信号ＱをＨ状態に変更し、Ｒ端子がＨ状態になるまで、出力信号ＱをＨ状態に保持する。また、ＲＳフリップフロップ１３５は、ＯＲ回路１３４の出力信号がＨ状態になると、出力信号ＱをＬ状態に変更し、Ｓ端子がＨ状態になるまで、出力信号ＱをＬ状態に保持する。ＲＳフリップフロップ１３５の出力信号Ｑは、ドライバ４４を介して駆動信号Ｇ４として出力される。
なお、図４に示す例では、図示を省略しているが、制御部１３は、駆動信号Ｇ２を駆動信号Ｇ１と同様に生成し、駆動信号Ｇ３を駆動信号Ｇ４と同様に生成する。
次に、図５を参照して、上述した制御部１３のカレントモード制御の動作について説明する。
図５は、本実施形態によるカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、コンパレータ１３２の入力信号（Ｓ１、Ｖｃ１）、駆動信号Ｇ１、信号ＣＬＫ１、コンパレータ１３３の入力信号（Ｖｉ、Ｖｃ２）、コンパレータ１３３の出力信号、及び駆動信号Ｇ４を示している。また、波形Ｗ５は、鋸歯状波信号Ｓ１の波形を示し、波形Ｗ６は、コントロール電圧Ｖｃ１の波形を示し、波形Ｗ７は、駆動信号Ｇ１の波形を示し、波形Ｗ８は、信号ＣＬＫ１の波形を示している。また、波形Ｗ９は、コントロール電圧Ｖｃ２の波形を示し、波形Ｗ１０は、信号Ｖｉの波形を示し、波形Ｗ１１は、コンパレータ１３３の出力信号の波形を示し、波形Ｗ１２は、駆動信号Ｇ４の波形を示している。
図５は、本実施形態によるカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、コンパレータ１３２の入力信号（Ｓ１、Ｖｃ１）、駆動信号Ｇ１、信号ＣＬＫ１、コンパレータ１３３の入力信号（Ｖｉ、Ｖｃ２）、コンパレータ１３３の出力信号、及び駆動信号Ｇ４を示している。また、波形Ｗ５は、鋸歯状波信号Ｓ１の波形を示し、波形Ｗ６は、コントロール電圧Ｖｃ１の波形を示し、波形Ｗ７は、駆動信号Ｇ１の波形を示し、波形Ｗ８は、信号ＣＬＫ１の波形を示している。また、波形Ｗ９は、コントロール電圧Ｖｃ２の波形を示し、波形Ｗ１０は、信号Ｖｉの波形を示し、波形Ｗ１１は、コンパレータ１３３の出力信号の波形を示し、波形Ｗ１２は、駆動信号Ｇ４の波形を示している。
この図において、横軸は時間を示し、縦軸は入力信号（Ｓ１、Ｖｃ１）及び入力信号（Ｖｉ、Ｖｃ２）が電圧を示し、その他の信号は、論理レベルを示している。ここで、時刻Ｔ１〜時刻Ｔ３、期間ＴＴ１、期間ＤＴ１、及び期間ＤＴ２は、図３と同様である。
なお、この図に示す例は、説明上、駆動信号Ｇ１及び駆動信号Ｇ４を生成する場合の一例について記載しているが、基本的には、駆動信号Ｇ２及び駆動信号Ｇ３を生成する場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時（軽負荷時でない場合）であり、制御信号生成部１３１は、信号ＲＳＴにＬ状態を出力しているものとする。
なお、この図に示す例は、説明上、駆動信号Ｇ１及び駆動信号Ｇ４を生成する場合の一例について記載しているが、基本的には、駆動信号Ｇ２及び駆動信号Ｇ３を生成する場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時（軽負荷時でない場合）であり、制御信号生成部１３１は、信号ＲＳＴにＬ状態を出力しているものとする。
時刻Ｔ１において、鋸歯状波信号Ｓ１が０Ｖになると、コンパレータ１３２の出力がＨ状態になり、ドライバ４１は、波形Ｗ７に示すように、Ｈ状態を出力する。なお、コントロール電圧Ｖｃ１（波形Ｗ６）は、スイッチング素子Ｑ１が所定のデューティ（例えば、５０％）によりＨ状態になるように、制御信号生成部１３１は、所定の電圧値を出力する。
また、時刻Ｔ１において、制御信号生成部１３１は、波形Ｗ８に示すように、信号ＣＬＫ１を所定の期間、Ｈ状態にする。これにより、ＲＳフリップフロップ１３５は、Ｈ状態を出力し、ドライバ４４が、駆動信号Ｇ４をＨ状態にする。
これにより、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がＯＮ状態になり、一次側コイルＴＬ１１に入力される電流波形に相当する信号Ｖｉが上昇する。
これにより、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がＯＮ状態になり、一次側コイルＴＬ１１に入力される電流波形に相当する信号Ｖｉが上昇する。
次に、時刻Ｔ２において、信号Ｖｉの電圧値が、コントロール電圧Ｖｃ２に達すると、コンパレータ１３３は、波形Ｗ１１に示すように、Ｈ状態を出力する。これにより、ＲＳフリップフロップ１３５は、リセットされてＬ状態を出力し、ドライバ４４が、駆動信号Ｇ４をＬ状態にする。その結果、スイッチング素子Ｑ４が、ＯＦＦ状態に制御される。
次に、時刻Ｔ３において、鋸歯状波信号Ｓ１の電圧値がコントロール電圧Ｖｃ１に達すると、コンパレータ１３２は、Ｌ状態を出力し、ドライバ４１が、駆動信号Ｇ１をＬ状態にする。その結果、スイッチング素子Ｑ１が、ＯＦＦ状態に制御される。
このように、通常の負荷時（軽負荷時でない場合）には、制御部１３は、スイッチング素子Ｑ１を所定の固定のデューティにより制御し、スイッチング素子Ｑ４をカレントモード制御によるＰＷＭ（パルス幅変調）により制御する。なお、図示を省略するが、制御部１３は、同様に、スイッチング素子Ｑ２を所定の固定のデューティにより制御し、スイッチング素子Ｑ３をカレントモード制御によるＰＷＭ（パルス幅変調）により制御する。
このように、通常の負荷時（軽負荷時でない場合）には、制御部１３は、スイッチング素子Ｑ１を所定の固定のデューティにより制御し、スイッチング素子Ｑ４をカレントモード制御によるＰＷＭ（パルス幅変調）により制御する。なお、図示を省略するが、制御部１３は、同様に、スイッチング素子Ｑ２を所定の固定のデューティにより制御し、スイッチング素子Ｑ３をカレントモード制御によるＰＷＭ（パルス幅変調）により制御する。
次に、図６を参照して、本実施形態による三相のカレントモード制御について説明する。
図６は、本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、三相分のコンパレータ１３３の入力信号（Ｖｉ、Ｖｃ２）、駆動信号Ｇ４（Ｕ相、Ｖ相、Ｗ相）を示している。また、波形Ｗ１３は、コントロール電圧Ｖｃ２の波形を示し、波形Ｗ１４は、Ｕ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−１の信号Ｖｉ）の波形を示している。波形Ｗ１５は、Ｖ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−２の信号Ｖｉ）の波形を示し、また、波形Ｗ１６は、Ｗ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−３の信号Ｖｉ）の波形を示している。また、波形Ｗ１７は、Ｕ相の駆動信号Ｇ４（Ｕ）を示し、波形Ｗ１８は、Ｖ相の駆動信号Ｇ４（Ｖ）を示し、波形Ｗ１９は、Ｗ相の駆動信号Ｇ４（Ｗ）を示している。
図６は、本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、三相分のコンパレータ１３３の入力信号（Ｖｉ、Ｖｃ２）、駆動信号Ｇ４（Ｕ相、Ｖ相、Ｗ相）を示している。また、波形Ｗ１３は、コントロール電圧Ｖｃ２の波形を示し、波形Ｗ１４は、Ｕ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−１の信号Ｖｉ）の波形を示している。波形Ｗ１５は、Ｖ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−２の信号Ｖｉ）の波形を示し、また、波形Ｗ１６は、Ｗ相の信号Ｖｉ（ＤＣ／ＤＣコンバータ１０−３の信号Ｖｉ）の波形を示している。また、波形Ｗ１７は、Ｕ相の駆動信号Ｇ４（Ｕ）を示し、波形Ｗ１８は、Ｖ相の駆動信号Ｇ４（Ｖ）を示し、波形Ｗ１９は、Ｗ相の駆動信号Ｇ４（Ｗ）を示している。
また、この図において、横軸は時間を示し、縦軸は入力信号（Ｖｉ、Ｖｃ２）が電圧を示し、その他の信号は、論理レベルを示している。
なお、この図に示す例は、説明上、駆動信号Ｇ４についての一例について記載しているが、基本的には、駆動信号Ｇ３の場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時（軽負荷時でない場合）であり、制御信号生成部１３１は、信号ＲＳＴにＬ状態を出力しているものとする。
なお、この図に示す例は、説明上、駆動信号Ｇ４についての一例について記載しているが、基本的には、駆動信号Ｇ３の場合も同様であり、ここではその説明を省略する。
また、この図に示す例は、通常の負荷時（軽負荷時でない場合）であり、制御信号生成部１３１は、信号ＲＳＴにＬ状態を出力しているものとする。
時刻Ｔ１５において、各ＤＣ／ＤＣコンバータ１０の制御信号生成部１３１は、信号ＣＬＫ１を所定の期間、Ｈ状態にする。これにより、各ＲＳフリップフロップ１３５は、Ｈ状態を出力し、各ドライバ４４が、波形Ｗ１７〜波形Ｗ１９に示すように、各駆動信号Ｇ４（駆動信号Ｇ４（Ｕ）、駆動信号Ｇ４（Ｖ）、駆動信号Ｇ４（Ｗ））をＨ状態にする。
これにより、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４がＯＮ状態になり、波形Ｗ１４〜波形Ｗ１５に示すように、各信号Ｖｉが上昇する。ここで、Ｕ相、Ｖ相、及びＷ相では、三相交流の位相が異なるため、各信号Ｖｉの上昇波形が異なる。ここで、コントロール電圧Ｖｃ２の電圧値は、波形Ｗ１３に示すように、各ＤＣ／ＤＣコンバータ１０において等しい同一の電圧値である。
これにより、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４がＯＮ状態になり、波形Ｗ１４〜波形Ｗ１５に示すように、各信号Ｖｉが上昇する。ここで、Ｕ相、Ｖ相、及びＷ相では、三相交流の位相が異なるため、各信号Ｖｉの上昇波形が異なる。ここで、コントロール電圧Ｖｃ２の電圧値は、波形Ｗ１３に示すように、各ＤＣ／ＤＣコンバータ１０において等しい同一の電圧値である。
次に、時刻Ｔ１６において、Ｕ相の信号Ｖｉの電圧値が、コントロール電圧Ｖｃ２に達すると、Ｕ相のコンパレータ１３３は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ１７に示すように、駆動信号Ｇ４（Ｕ）をＬ状態にする。これにより、Ｕ相のＤＣ／ＤＣコンバータ１０−１のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。
また、時刻Ｔ１７において、Ｖ相の信号Ｖｉの電圧値が、コントロール電圧Ｖｃ２に達すると、Ｖ相のコンパレータ１３３は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ１８に示すように、駆動信号Ｇ４（Ｖ）をＬ状態にする。これにより、Ｖ相のＤＣ／ＤＣコンバータ１０−２のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。
また、時刻Ｔ１８において、Ｗ相の信号Ｖｉの電圧値が、コントロール電圧Ｖｃ２に達すると、Ｗ相のコンパレータ１３３は、Ｈ状態を出力し、ドライバ４４が、波形Ｗ１９に示すように、駆動信号Ｇ４（Ｗ）をＬ状態にする。これにより、Ｗ相のＤＣ／ＤＣコンバータ１０−３のスイッチング素子Ｑ４がカレントモード制御によりＯＦＦ状態になる。
このように、本実施形態による三相のカレントモード制御の場合、ＤＣ／ＤＣコンバータ１０（１０−１、１０−２、１０−３）は、一次側コイルＴＬ１１に流れる電流波形の各電流ピーク値が三相で一致するように、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御する。
次に、図７を参照して、制御部１３による軽負荷時におけるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４の制御について説明する。
図７は、本実施形態によるＤＣ／ＤＣコンバータ１０の軽負荷時の制御の一例を示すタイムチャートである。
この図において、波形Ｗ２１〜Ｗ２４の各波形は、上から順に、軽負荷時における駆動信号Ｇ１〜Ｇ４の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
図７は、本実施形態によるＤＣ／ＤＣコンバータ１０の軽負荷時の制御の一例を示すタイムチャートである。
この図において、波形Ｗ２１〜Ｗ２４の各波形は、上から順に、軽負荷時における駆動信号Ｇ１〜Ｇ４の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
時刻Ｔ２１において、制御部１３は、まず、スイッチング素子Ｑ１の駆動信号Ｇ１をＨ状態にする。なお、この場合、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２、スイッチング素子Ｑ３の駆動信号Ｇ３、及びスイッチング素子Ｑ４の駆動信号Ｇ４をＬ状態に維持する。これにより、スイッチング素子Ｑ１がＯＮ状態になり、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４がＯＦＦ状態になる。この場合、フルブリッジ回路２０は、例えば、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４が有する寄生容量により、ハーフブリッジ回路のように動作する。その結果、一次側コイルＴＬ１１から二次側コイルＴＬ１２に電力が発生し、二次側コイルＴＬ１２は、整流回路３０を介してこの電力を整流し、チョークコイルＬ２及び平滑コンデンサＣｏを介して、平滑化された直流電圧を電源線ＶＯに出力する。
制御部１３は、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、制御信号生成部１３１が生成したコントロール電圧Ｖｃ１の電圧値に、鋸歯状波信号Ｓ１の電圧値が達するまで、スイッチング素子Ｑ１のオン状態を維持する。すなわち、制御部１３は、フィードバック電圧Ｖｏに基づいて、スイッチング素子Ｑ１のＯＮ状態（期間ＤＴ５）をＰＷＭ制御により制御する。
次に、時刻Ｔ２２において、鋸歯状波信号Ｓ１の電圧値が、コントロール電圧Ｖｃ１に達すると、コンパレータ１３２は、ドライバ４１を介して、駆動信号Ｇ１をＬ状態にする。その結果、スイッチング素子Ｑ１が、ＯＦＦ状態に制御される。
次に、時刻Ｔ２２において、鋸歯状波信号Ｓ１の電圧値が、コントロール電圧Ｖｃ１に達すると、コンパレータ１３２は、ドライバ４１を介して、駆動信号Ｇ１をＬ状態にする。その結果、スイッチング素子Ｑ１が、ＯＦＦ状態に制御される。
また、時刻Ｔ２３において、制御部１３は、スイッチング素子Ｑ２の駆動信号Ｇ２をＨ状態にする。この場合、制御部１３は、スイッチング素子Ｑ１の駆動信号Ｇ１、スイッチング素子Ｑ３の駆動信号Ｇ３、及びスイッチング素子Ｑ４の駆動信号Ｇ４をＬ状態に維持する。これにより、スイッチング素子Ｑ２がＯＮ状態になり、スイッチング素子Ｑ１、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４がＯＦＦ状態になる。この場合、フルブリッジ回路２０は、例えば、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４が有する寄生容量により、ハーフブリッジ回路のように動作する。その結果、一次側コイルＴＬ１１から二次側コイルＴＬ１２に電力が発生し、二次側コイルＴＬ１２は、整流回路３０を介してこの電力を整流し、チョークコイルＬ２及び平滑コンデンサＣｏを介して、平滑化された直流電圧を電源線ＶＯに出力する。
制御部１３は、この場合も、電圧検出部１２の出力信号Ｖｏと、基準電圧Ｖｒｅｆとが一致するように、制御信号生成部１３１が生成したコントロール電圧Ｖｃ１の電圧値に、鋸歯状波信号（例えば、信号Ｓ１とは位相の異なる信号Ｓ２）の電圧値が達するまで、スイッチング素子Ｑ２のオン状態を維持する。すなわち、制御部１３は、フィードバック電圧Ｖｏに基づいて、スイッチング素子Ｑ２のＯＮ状態（期間ＤＴ７）をＰＷＭ制御により制御する。
次に、時刻Ｔ２４において、鋸歯状波信号Ｓ２の電圧値が、コントロール電圧Ｖｃ１に達すると、コンパレータ１３２は、ドライバ４１を介して、駆動信号Ｇ２をＬ状態にする。その結果、スイッチング素子Ｑ２が、ＯＦＦ状態に制御される。
次に、時刻Ｔ２４において、鋸歯状波信号Ｓ２の電圧値が、コントロール電圧Ｖｃ１に達すると、コンパレータ１３２は、ドライバ４１を介して、駆動信号Ｇ２をＬ状態にする。その結果、スイッチング素子Ｑ２が、ＯＦＦ状態に制御される。
続く時刻Ｔ２５〜時刻Ｔ２８までの処理は、上述した時刻Ｔ２１〜時刻Ｔ２４までの処理と同様であるので、ここではその説明を省略する。ここで、時刻Ｔ２１から時刻Ｔ２３までの期間を期間ＤＴ６（第１の期間）とし、時刻Ｔ２３から時刻Ｔ２５までの期間を期間ＤＴ８（第２の期間）とする。このように、制御部１３は、第１の期間（期間ＤＴ６）の処理と第２の期間（期間ＤＴ８）の処理とを交互に繰り返して、フルブリッジ回路２０が有するスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４のＯＮ状態及びＯＦＦ状態を制御する。
すなわち、制御部１３は、軽負荷時における第１の期間（期間ＤＴ６）において、トランスＴＬ１の一次側コイルＴＬ１１の第１端と電源線ＶＩとの間に接続されるスイッチング素子Ｑ１をＰＷＭ（パルス幅変調）によりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。また、制御部１３は、軽負荷時における第２の期間（期間ＤＴ８）において、トランスＴＬ１の一次側コイルＴＬ１１の第１端と電源線ＧＮＤ１との間に接続されるスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）によりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。
なお、上述した本実施形態の一例では、三相の各ＤＣ／ＤＣコンバータ１０がそれぞれ制御部１３を備える例を説明したが、本実施形態では、制御部１３の一部を共用して、三相を一括制御することが可能である。ここで、図８を参照して、本実施形態による三相を一括制御する場合の一例について説明する。
図８は、本実施形態による三相一括制御の一例を示すブロック図である。
この図に示す制御部１３ａは、制御信号生成部１３１ａと、コンパレータ（１３３−１、１３３−２、１３３−３）と、ＯＲ回路（１３４−１、１３４−２、１３４−３）と、ＲＳフリップフロップ（１３５−１、１３５−２、１３５−３）とを備えている。
なお、この図に示す例では、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４を駆動する駆動信号Ｇ４について説明し、その他の部分の図示を省略している。
この図に示す制御部１３ａは、制御信号生成部１３１ａと、コンパレータ（１３３−１、１３３−２、１３３−３）と、ＯＲ回路（１３４−１、１３４−２、１３４−３）と、ＲＳフリップフロップ（１３５−１、１３５−２、１３５−３）とを備えている。
なお、この図に示す例では、各ＤＣ／ＤＣコンバータ１０のスイッチング素子Ｑ４を駆動する駆動信号Ｇ４について説明し、その他の部分の図示を省略している。
制御信号生成部１３１ａは、三相のＤＣ／ＤＣコンバータ１０において処理を共用しており、生成した信号ＲＳＴ、信号ＣＬＫ１、及び信号Ｖｃ２を三相のＤＣ／ＤＣコンバータ１０に供給する。また、信号Ｖｉ（Ｕ）、信号Ｖｉ（Ｖ）、及びＶｉ（Ｗ）は、三相の各ＤＣ／ＤＣコンバータ１０に検出された信号Ｖｉである。
コンパレータ（１３３−１、１３３−２、１３３−３）は、制御信号生成部１３１ａが一括して生成したコントロール電圧Ｖｃ２と、各ＤＣ／ＤＣコンバータ１０がそれぞれ検出した信号Ｖｉ（Ｕ）、信号Ｖｉ（Ｖ）、及びＶｉ（Ｗ）とをそれぞれ比較する。コンパレータ（１３３−１、１３３−２、１３３−３）のそれぞれの構成は、上述したコンパレータ１３３と同一である。
コンパレータ（１３３−１、１３３−２、１３３−３）は、制御信号生成部１３１ａが一括して生成したコントロール電圧Ｖｃ２と、各ＤＣ／ＤＣコンバータ１０がそれぞれ検出した信号Ｖｉ（Ｕ）、信号Ｖｉ（Ｖ）、及びＶｉ（Ｗ）とをそれぞれ比較する。コンパレータ（１３３−１、１３３−２、１３３−３）のそれぞれの構成は、上述したコンパレータ１３３と同一である。
また、ＯＲ回路（１３４−１、１３４−２、１３４−３）のそれぞれの構成は、上述したＯＲ回路１３４と同一であり、ＲＳフリップフロップ（１３５−１、１３５−２、１３５−３）のそれぞれの構成は、上述したＲＳフリップフロップ１３５と同一である。
ＲＳフリップフロップ１３５−１は、ドライバ４４−１を介して、Ｕ相の駆動信号Ｇ４（Ｕ）を出力し、ＲＳフリップフロップ１３５−２は、ドライバ４４−２を介して、Ｖ相の駆動信号Ｇ４（Ｖ）を出力する。また、ＲＳフリップフロップ１３５−３は、ドライバ４４−３を介して、Ｗ相の駆動信号Ｇ４（Ｗ）を出力する。
なお、ドライバ（４４−１、４４−２、４４−３）のそれぞれの構成は、上述したドライバ４４と同一である。
ＲＳフリップフロップ１３５−１は、ドライバ４４−１を介して、Ｕ相の駆動信号Ｇ４（Ｕ）を出力し、ＲＳフリップフロップ１３５−２は、ドライバ４４−２を介して、Ｖ相の駆動信号Ｇ４（Ｖ）を出力する。また、ＲＳフリップフロップ１３５−３は、ドライバ４４−３を介して、Ｗ相の駆動信号Ｇ４（Ｗ）を出力する。
なお、ドライバ（４４−１、４４−２、４４−３）のそれぞれの構成は、上述したドライバ４４と同一である。
このように、本実施形態では、上述した制御信号生成部１３１ａのように、複数のＤＣ／ＤＣコンバータ１０における制御信号を共用することで、制御部の構成を簡略化することができる。
以上説明したように、本実施形態による電源装置１は、フルブリッジ方式のＤＣ／ＤＣコンバータ１０を備える。ＤＣ／ＤＣコンバータ１０は、フルブリッジ回路２０と、トランスＴＬ１と、制御部１３とを備えている。フルブリッジ回路２０は、スイッチング素子Ｑ１（第１のスイッチング素子）、スイッチング素子Ｑ２（第２のスイッチング素子）、スイッチング素子Ｑ３（第３のスイッチング素子）、及びスイッチング素子Ｑ４（第４のスイッチング素子）を有する。トランスＴＬ１は、フルブリッジ回路２０が一次側コイルＴＬ１１に接続され、二次側コイルＴＬ１２からの出力を整流する整流回路３０が二次側コイルＴＬ１２に接続される。制御部１３は、トランスＴＬ１の一次側コイルＴＬ１１の第１端に接続されるスイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティにより制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御する。
これにより、本実施形態による電源装置１は、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御するため、例えば、複数相の交流電源を入力とした場合に、各相交流における各コンバータの電流のピーク値を揃えることができる。また、本実施形態による電源装置１は、各スイッチング素子の制御信号の生成に位相シフトを行う必要がないので、スイッチング素子の応答を向上させることができる。よって、本実施形態による電源装置１は、電源の変換効率を向上させることができるとともに、スイッチング素子の応答を向上させることができる。
また、本実施形態では、制御部１３は、軽負荷時に、スイッチング素子Ｑ１及びスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）により制御するとともに、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。
これにより、本実施形態による電源装置１は、フルブリッジ回路２０をハーフブリッジ回路のように機能させることが可能である。本実施形態による電源装置１は、ハーフブリッジ回路と同等に変換効率を低下させることにより、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
これにより、本実施形態による電源装置１は、フルブリッジ回路２０をハーフブリッジ回路のように機能させることが可能である。本実施形態による電源装置１は、ハーフブリッジ回路と同等に変換効率を低下させることにより、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
また、本実施形態では、制御部１３は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を所定の固定のデューティにより制御し、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をＰＷＭ（パルス幅変調）により制御する。
これにより、本実施形態による電源装置１は、カレントモード制御を簡易な構成により行うことが可能になる。
これにより、本実施形態による電源装置１は、カレントモード制御を簡易な構成により行うことが可能になる。
また、本実施形態では、電源装置１は、ＤＣ／ＤＣコンバータ１０を複数備える。複数のＤＣ／ＤＣコンバータ１０は、一次側コイルＴＬ１１に流れる電流波形の各電流ピーク値が一致するように、スイッチング素子Ｑ３及びスイッチング素子Ｑ４をカレントモード制御する。
これにより、電源装置１は、複数相の交流電源を入力とした場合であっても、各電流ピーク値が一致するようにカレントモード制御することにより、容易に電源の変換効率を向上させることができる。
これにより、電源装置１は、複数相の交流電源を入力とした場合であっても、各電流ピーク値が一致するようにカレントモード制御することにより、容易に電源の変換効率を向上させることができる。
また、本実施形態では、スイッチング素子Ｑ１及びスイッチング素子Ｑ３は、電源線ＶＩ（第１の電源線）に接続され、スイッチング素子Ｑ２及びスイッチング素子Ｑ４は、電源線ＧＮＤ１（第２の電源線）に接続される。制御部１３は、軽負荷時でない場合に、第１の期間（期間ＤＴ１）において、スイッチング素子Ｑ１を所定の固定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ４をカレントモード制御によりＯＮ状態に制御する。また、制御部１３は、軽負荷時でない場合に、第２の期間（期間ＤＴ３）において、スイッチング素子Ｑ２を前記所定の固定のデューティによりＯＮ状態に制御するとともに、スイッチング素子Ｑ３をカレントモード制御によりＯＮ状態に制御する。
これにより、本実施形態による電源装置１は、フルブリッジ回路２０による簡易な制御により、電源の変換効率を向上させることができる。
これにより、本実施形態による電源装置１は、フルブリッジ回路２０による簡易な制御により、電源の変換効率を向上させることができる。
また、本実施形態では、ＤＣ／ＤＣコンバータ１０は、一次側コイルＴＬ１１と直列に接続されている直列リアクトルＬ１を備えている。
これにより、本実施形態による電源装置１は、直列リアクトルＬ１と、寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ４及び整流ダイオード（Ｄ７、Ｄ８）をともにＺＶＳ動作させることができる。このことにより、本実施形態による電源装置１は、スイッチング損失を低減させることができるので、さらに電源の変換効率を向上させることができる。
これにより、本実施形態による電源装置１は、直列リアクトルＬ１と、寄生容量Ｃ１〜Ｃ４、及び配線容量との共振により、スイッチング素子Ｑ１〜Ｑ４及び整流ダイオード（Ｄ７、Ｄ８）をともにＺＶＳ動作させることができる。このことにより、本実施形態による電源装置１は、スイッチング損失を低減させることができるので、さらに電源の変換効率を向上させることができる。
また、本実施形態による電源制御方法は、フルブリッジ方式のＤＣ／ＤＣコンバータ１０を備える電源装置１の電源制御方法である。ここで、ＤＣ／ＤＣコンバータ１０は、上述したフルブリッジ回路２０と、トランスＴＬ１と、制御部１３とを備えている。本実施形態による電源制御方法では、制御部１３が、第１の期間（期間ＤＴ１）において、トランスＴＬ１の一次側コイルＴＬ１１の第１端と電源線ＶＩ（第１の電源線）との間に接続されるスイッチング素子Ｑ１を所定の固定のデューティによりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端と電源線ＧＮＤ１（第２の電源線）との間に接続されるスイッチング素子Ｑ４をカレントモード制御によりＯＮ状態に制御する。そして、制御部１３が、第２の期間（期間ＤＴ３）において、一次側コイルＴＬ１１の第１端と電源線ＧＮＤ１との間に接続されるスイッチング素子Ｑ２を所定の固定のデューティによりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端と電源線ＶＩとの間に接続されるスイッチング素子Ｑ３をカレントモード制御によりＯＮ状態に制御する。
これにより、本実施形態による電源制御方法は、上述した電源装置１と同様に、電源の変換効率を向上させることができるとともに、スイッチング素子（スイッチング素子）の応答を向上させることができる。
これにより、本実施形態による電源制御方法は、上述した電源装置１と同様に、電源の変換効率を向上させることができるとともに、スイッチング素子（スイッチング素子）の応答を向上させることができる。
また、本実施形態による電源制御方法では、制御部１３が、軽負荷時における第１の期間（期間ＤＴ６）において、一次側コイルＴＬ１１の第１端と電源線ＶＩ（第１の電源線）との間に接続されるスイッチング素子Ｑ１をＰＷＭ（パルス幅変調）によりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。そして、制御部１３が、軽負荷時における第２の期間（期間ＤＴ８）において、一次側コイルＴＬ１１の第１端と電源線ＧＮＤ１（第２の電源線）との間に接続されるスイッチング素子Ｑ２をＰＷＭ（パルス幅変調）によりＯＮ状態に制御するとともに、一次側コイルＴＬ１１の第２端に接続されるスイッチング素子Ｑ３及びスイッチング素子Ｑ４をＯＦＦ状態に制御する。
これにより、本実施形態による電源制御方法は、上述した電源装置１と同様に、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
これにより、本実施形態による電源制御方法は、上述した電源装置１と同様に、軽負荷時に、出力電圧が上昇してしまうことを抑制することができ、適切な出力電圧を出力することが可能になる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、本実施形態の一例として、図１に示す電源装置１及び図２に示すＤＣ／ＤＣコンバータ１０の構成を説明したが、これらに限定されるものではない。例えば、電源装置１は、３つ以上のＤＣ／ＤＣコンバータ１０を備えた複数相の交流電源に対応する構成であってもよいし、ＰＦＣ部２を備えない構成であってもよい。
また、ＤＣ／ＤＣコンバータ１０は、直列リアクトルＬ１、共振コンデンサＣ５、及びダイオード（Ｄ５、Ｄ６）の一部又は全部を備えない構成であってもよい。
例えば、本実施形態の一例として、図１に示す電源装置１及び図２に示すＤＣ／ＤＣコンバータ１０の構成を説明したが、これらに限定されるものではない。例えば、電源装置１は、３つ以上のＤＣ／ＤＣコンバータ１０を備えた複数相の交流電源に対応する構成であってもよいし、ＰＦＣ部２を備えない構成であってもよい。
また、ＤＣ／ＤＣコンバータ１０は、直列リアクトルＬ１、共振コンデンサＣ５、及びダイオード（Ｄ５、Ｄ６）の一部又は全部を備えない構成であってもよい。
また、トランスＴＬ１は、センタタップ付きの二次側コイルＴＬ１２を備える例を説明したが、センタタップを有さないものであってもよい。
また、整流回路３０は、両波整流回路である例を説明したが、これに限定されるものではなく、ダイオードブリッジなどの全波整流回路であってもよいし、他の方式の整流回路であってもよい。
また、整流回路３０は、両波整流回路である例を説明したが、これに限定されるものではなく、ダイオードブリッジなどの全波整流回路であってもよいし、他の方式の整流回路であってもよい。
また、上記の実施形態では、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を第１のスイッチング素子及び第２のスイッチング素子として説明したが、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を第１のスイッチング素子及び第２のスイッチング素子としてもよい。また、スイッチング素子Ｑ３及びスイッチング素子Ｑ４を第３のスイッチング素子及び第４のスイッチング素子として説明したが、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を第３のスイッチング素子及び第４のスイッチング素子としてもよい。
また、制御信号生成部１３１は、ＰＩＤ制御に基づいて、コントロール電圧Ｖｃ２を生成する例を説明したが、他の制御方式によりコントロール電圧Ｖｃ２を生成してもよい。
また、制御信号生成部１３１は、ＰＩＤ制御に基づいて、コントロール電圧Ｖｃ２を生成する例を説明したが、他の制御方式によりコントロール電圧Ｖｃ２を生成してもよい。
また、上記の制御部１３は、図４に示す回路構成に限定されるものではなく、他の回路構成により実現されてもよい。
また、上記の実施形態において、制御部１３（１３ａ）の各部の処理は、ＩＣ（Integrated Circuit）などの専用のハードウェアで実現してもよいし、ソフトウェア処理によって実現されてもよい。
また、上記の実施形態において、制御部１３（１３ａ）の各部の処理は、ＩＣ（Integrated Circuit）などの専用のハードウェアで実現してもよいし、ソフトウェア処理によって実現されてもよい。
上述の電源装置１は内部に、コンピュータシステムを有している。そして、上述した制御部１３（１３ａ）の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
１ 電源装置
２、２−１、２−２、２−３ ＰＦＣ部
１０、１０−１、１０−２、１０−３ ＤＣ／ＤＣコンバータ
１１ 電流検出部
１２ 電圧検出部
１３、１３ａ 制御部
２０ フルブリッジ回路
３０ 整流回路
４０ ドライバ部
４１、４２、４３、４４、４４−１、４４−２、４４−３ ドライバ
１３１、１３１ａ 制御信号生成部
１３２、１３３、１３３−１、１３３−２、１３３−３ コンパレータ
１３４、１３４−１、１３４−２、１３４−３ ＯＲ回路
１３５、１３５−１、１３５−２、１３５−３ ＲＳフリップフロップ
Ｃ１、Ｃ２、Ｃ３、Ｃ４ 寄生容量
Ｃ５ 共振コンデンサ
Ｃｉ、Ｃｏ 平滑コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ボディダイオード
Ｄ５、Ｄ６ ダイオード
Ｄ７、Ｄ８ 整流ダイオード
Ｌ１ 直列リアクトル
Ｌ２ チョークコイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチング素子
ＴＬ１ トランス
ＴＬ１１ 一次側コイル
ＴＬ１２ 二次側コイル
ＲＬ 負荷
２、２−１、２−２、２−３ ＰＦＣ部
１０、１０−１、１０−２、１０−３ ＤＣ／ＤＣコンバータ
１１ 電流検出部
１２ 電圧検出部
１３、１３ａ 制御部
２０ フルブリッジ回路
３０ 整流回路
４０ ドライバ部
４１、４２、４３、４４、４４−１、４４−２、４４−３ ドライバ
１３１、１３１ａ 制御信号生成部
１３２、１３３、１３３−１、１３３−２、１３３−３ コンパレータ
１３４、１３４−１、１３４−２、１３４−３ ＯＲ回路
１３５、１３５−１、１３５−２、１３５−３ ＲＳフリップフロップ
Ｃ１、Ｃ２、Ｃ３、Ｃ４ 寄生容量
Ｃ５ 共振コンデンサ
Ｃｉ、Ｃｏ 平滑コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ボディダイオード
Ｄ５、Ｄ６ ダイオード
Ｄ７、Ｄ８ 整流ダイオード
Ｌ１ 直列リアクトル
Ｌ２ チョークコイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチング素子
ＴＬ１ トランス
ＴＬ１１ 一次側コイル
ＴＬ１２ 二次側コイル
ＲＬ 負荷
Claims (8)
- フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置であって、
前記ＤＣ／ＤＣコンバータは、
第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び第４のスイッチング素子をカレントモード制御する制御部と
を備えることを特徴とする電源装置。 - 前記制御部は、
軽負荷時に、前記第１のスイッチング素子及び前記第２のスイッチング素子をパルス幅変調により制御するとともに、前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御する
ことを特徴とする請求項１に記載の電源装置。 - 前記制御部は、
前記第１のスイッチング素子及び前記第２のスイッチング素子を所定の固定のデューティにより制御し、前記第３のスイッチング素子及び前記第４のスイッチング素子をパルス幅変調により制御する
ことを特徴とする請求項１又は請求項２に記載の電源装置。 - 前記ＤＣ／ＤＣコンバータを複数備え、
複数の前記ＤＣ／ＤＣコンバータは、前記一次側コイルに流れる電流波形の各電流ピーク値が一致するように、前記第３のスイッチング素子及び第４のスイッチング素子をカレントモード制御する
ことを特徴とする請求項１から請求項３のいずれか一項に記載の電源装置。 - 前記第１のスイッチング素子及び前記第３のスイッチング素子は、第１の電源線に接続され、
前記第２のスイッチング素子及び前記第４のスイッチング素子は、第２の電源線に接続され、
前記制御部は、軽負荷時でない場合に、
第１の期間において、前記第１のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第４のスイッチング素子をカレントモード制御により導通状態に制御し、
第２の期間において、前記第２のスイッチング素子を前記所定の固定のデューティにより導通状態に制御するとともに、前記第３のスイッチング素子をカレントモード制御により導通状態に制御する
ことを特徴とする請求項１から請求項４のいずれか一項に記載の電源装置。 - フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置であって、
前記ＤＣ／ＤＣコンバータは、
第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
軽負荷時に、前記トランスの前記一次側コイルの第１端に接続される前記第１のスイッチング素子及び前記第２のスイッチング素子をパルス幅変調により制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御する制御部と
を備えることを特徴とする電源装置。 - フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、
前記ＤＣ／ＤＣコンバータは、
第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記フルブリッジ回路が有する前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子の導通状態及び非導通状態を制御する制御部と
を備え、
前記制御部が、
第１の期間において、前記トランスの前記一次側コイルの第１端と第１の電源線との間に接続される前記第１のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第２端と第２の電源線との間に接続される前記第４のスイッチング素子をカレントモード制御により導通状態に制御し、
第２の期間において、前記一次側コイルの第１端と前記第２の電源線との間に接続される前記第２のスイッチング素子を所定の固定のデューティにより導通状態に制御するとともに、前記一次側コイルの第２端と前記第１の電源線との間に接続される前記第３のスイッチング素子をカレントモード制御により導通状態に制御する
ことを特徴とする電源制御方法。 - フルブリッジ方式のＤＣ／ＤＣコンバータを備える電源装置の電源制御方法であって、
前記ＤＣ／ＤＣコンバータは、
第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子を有するフルブリッジ回路と、
前記フルブリッジ回路が一次側コイルに接続され、二次側コイルからの出力を整流する整流回路が前記二次側コイルに接続されるトランスと、
前記フルブリッジ回路が有する前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子の導通状態及び非導通状態を制御する制御部と
を備え、
前記制御部が、
軽負荷時における第１の期間において、前記トランスの前記一次側コイルの第１端と第１の電源線との間に接続される前記第１のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御し、
前記軽負荷時における第２の期間において、前記トランスの前記一次側コイルの第１端と第２の電源線との間に接続される前記第２のスイッチング素子をパルス幅変調により導通状態に制御するとともに、前記一次側コイルの第２端に接続される前記第３のスイッチング素子及び前記第４のスイッチング素子を非導通状態に制御する
ことを特徴とする電源制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014259435A JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014259435A JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016119811A JP2016119811A (ja) | 2016-06-30 |
| JP6322565B2 true JP6322565B2 (ja) | 2018-05-09 |
Family
ID=56244583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014259435A Active JP6322565B2 (ja) | 2014-12-22 | 2014-12-22 | 電源装置、及び電源制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6322565B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455079A (en) * | 1987-06-08 | 1989-03-02 | Amada Co Ltd | Method of driving pwm h-bridge inverter |
| JP2002096167A (ja) * | 2000-09-21 | 2002-04-02 | Daihen Corp | アーク加工用電源制御方法及び電源装置 |
| JP5950350B2 (ja) * | 2012-12-20 | 2016-07-13 | ニチコン株式会社 | Ｄｃ／ｄｃコンバータ |
-
2014
- 2014-12-22 JP JP2014259435A patent/JP6322565B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016119811A (ja) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2506420B1 (en) | Power conversion apparatus | |
| US7969752B2 (en) | Switching power supply device using current sharing transformer | |
| JP7328748B2 (ja) | 電力変換装置 | |
| US20140241507A1 (en) | Electrical energy supply system | |
| US20230299665A1 (en) | Power converting device | |
| JP2018033229A (ja) | 電圧変換装置 | |
| JPWO2019073904A1 (ja) | Ａｃ−ａｃコンバータ回路 | |
| JP2006345641A (ja) | Ｄｃ／ａｃ変換回路およびｄｃ／ａｃ変換方法 | |
| US11165359B2 (en) | Power conversion system configured to perform power conversion between direct current and three-phase alternating current | |
| JP2001224172A (ja) | 電力変換装置 | |
| JP4110477B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6322565B2 (ja) | 電源装置、及び電源制御方法 | |
| JP2020108246A (ja) | 制御回路、および、ｄｃ／ｄｃコンバータ装置 | |
| JP6493033B2 (ja) | 電力変換装置及び電力変換システム | |
| JP6427448B2 (ja) | 電源装置、及び電源制御方法 | |
| JP6314734B2 (ja) | 電力変換装置 | |
| JP2008035656A (ja) | 電源回路 | |
| JP7389642B2 (ja) | スイッチング電源装置 | |
| JP4468933B2 (ja) | 電力変換装置 | |
| JP2011109741A (ja) | 電力変換装置 | |
| JP6507030B2 (ja) | 電源装置、及び電源制御方法 | |
| JP7379131B2 (ja) | 電力変換装置 | |
| TWI831624B (zh) | 電力轉換系統 | |
| WO2023243321A1 (ja) | コンバータ装置 | |
| JP2004159473A (ja) | 絶縁型電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6322565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |