以下、本発明の好ましい実施の形態を、本発明に係る制御回路をDC/DCコンバータ装置に用いた場合を例として、添付図面を参照して具体的に説明する。
図1および図2は、第1実施形態に係るDC/DCコンバータ装置を説明するための図である。図1は、第1実施形態に係るDC/DCコンバータ装置の概略を示す回路図である。図2は、第1実施形態に係る制御回路の各部の信号の波形を示すタイムチャートである。
図1に示すように、DC/DCコンバータ装置A1は、インバータ回路1、トランス2、整流平滑回路3、および制御回路4を備えている。DC/DCコンバータ装置A1は、直流電源Bより入力される直流をインバータ回路1で交流に変換してトランス2の一次側端子に入力し、トランス2の2次側端子から出力される交流を整流平滑回路3で直流に変換して、負荷Cに供給する。制御回路4は、DC/DCコンバータ装置A1の出力端子間の電圧を検出し、当該電圧が目標電圧になるように、インバータ回路1に駆動信号を出力することで、フィードバック制御を行っている。これにより、DC/DCコンバータ装置A1は、目標電圧に制御された直流電圧を負荷Cに供給する。
インバータ回路1は、ハーフブリッジ型のインバータであり、直流電源Bから入力される直流を交流に変換して、トランス2に出力する。インバータ回路1は、2つのスイッチング素子11,12を備えたハーフブリッジ回路および共振回路15を備えている。ハーフブリッジ回路は、2つのスイッチング素子11,12を備えている。本実施形態では、スイッチング素子11,12としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を使用している。なお、スイッチング素子11,12はMOSFETに限定されず、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)などであってもよい。スイッチング素子11とスイッチング素子12とは、スイッチング素子11のソース端子とスイッチング素子12のドレイン端子とが接続されて、直列接続されている。スイッチング素子11のドレイン端子は直流電源Bの正極側に接続され、スイッチング素子12のソース端子は直流電源Bの負極側に接続されて、ブリッジ構造を形成している。各スイッチング素子11,12には、フライホイールダイオードが逆並列に接続されている。スイッチング素子11,12のゲート端子には、制御回路4から駆動信号が入力される。スイッチング素子11とスイッチング素子12との接続点には共振回路15が接続されている。スイッチング素子11がON状態でスイッチング素子12がOFF状態の場合、接続点の電位は直流電源Bの正極側の電位となる。一方、スイッチング素子11がOFF状態でスイッチング素子12がON状態の場合、接続点の電位は直流電源Bの負極側の電位となる。これにより、直流電源Bの正極側の電位と負極側の電位とが切り替えられたパルス状の交流信号が接続点から出力される。共振回路15は、インダクタとコンデンサとを直列接続した直列共振回路である。共振回路15の共振特性により、ハーフブリッジ回路から入力される交流信号は、共振周波数(クロック周波数)の正弦波信号になって出力される。また、スイッチング素子11およびスイッチング素子12がともにOFF状態を継続する場合、インバータ回路1は停止して、正弦波信号の出力を停止する。なお、インバータ回路1の構成は限定されない。
トランス2は、インバータ回路1と整流平滑回路3とを絶縁するためのものである。トランス2の一次側巻線は、インバータ回路1の出力端子と直流電源Bの負極側の間に接続されている。また、トランス2の二次側巻線は、整流平滑回路3の入力端子間に接続されている。トランス2は、インバータ回路1と整流平滑回路3とを絶縁した状態で、インバータ回路1が出力する信号を整流平滑回路3に入力する。
整流平滑回路3は、トランス2より入力される交流を直流に変換する。整流平滑回路3は、4つのダイオードをブリッジ接続した全波整流回路、および、インダクタとコンデンサとを備えた平滑回路を備えている。整流平滑回路3は、トランス2より入力される交流を全波整流回路で整流し、平滑回路で平滑して、負荷Cに出力する。なお、整流平滑回路3の構成は限定されず、交流を直流に変換するものであればよい。例えば、全波整流回路の代わりに半波整流回路などの他の整流回路を用いてもよい。また、整流平滑回路3を、倍電圧整流回路やコッククロフト・ウォルトン回路としてもよい。
制御回路4は、インバータ回路1に駆動信号を出力して、出力電圧のフィードバック制御を行う。図1に示すように、制御回路4は、コンパレータ41a、コンパレータ41b、論理積回路42、クロック生成部43、Dフリップフロップ44、フォトカプラ45、駆動信号生成部46、電圧センサ47、および電流センサ48を備えている。
電圧センサ47は、DC/DCコンバータ装置A1の出力電圧を検出する。電圧センサ47は、例えば分圧回路を有し、DC/DCコンバータ装置A1の出力端子間の電圧を分圧して、出力電圧信号Vとして出力する。なお、「電圧センサ47」は、本発明の「第1検出手段」の一例に相当する。また、DC/DCコンバータ装置A1の出力電圧は、本発明の「電気情報」の一例に相当する。電流センサ48は、DC/DCコンバータ装置A1の出力電流を検出する。電流センサ48は、検出した出力電流に対応する電圧を出力電流信号Iとして出力する。「電流センサ48」は、本発明の「第2検出手段」の一例に相当する。また、DC/DCコンバータ装置A1の出力電流は、本発明の「他の電気情報」の一例に相当する。
コンパレータ41aは、電圧センサ47が検出した出力電圧信号Vと目標電圧Vrefとを比較する。コンパレータ41aの反転入力端子には、電圧センサ47が接続されて、電圧センサ47が検出した出力電圧信号Vが入力される。コンパレータ41aの非反転入力端子には、電圧用基準電源が接続されて、目標電圧Vrefが入力される。コンパレータ41aは、出力電圧信号Vと目標電圧Vrefとの比較結果に応じてハイレベル信号とローレベル信号とを切り替えて、状態信号として出力する。コンパレータ41aは、ヒステリシスを有しており、目標電圧Vrefのヒステリシスの範囲を電圧VHから電圧VLとする。コンパレータ41aは、出力電圧信号Vが目標電圧Vrefより低い電圧VL未満になるとハイレベル信号を出力する。そして、出力電圧信号Vが目標電圧Vrefより高い電圧VH以下の状態を継続している間はハイレベル信号を継続する。出力電圧信号Vが電圧VHを超過するとローレベル信号を出力し、出力電圧信号Vが電圧VL以上の状態を継続している間はローレベル信号を継続する。コンパレータ41aの出力端子は論理積回路42の一方の入力端子に接続されており、コンパレータ41aは、状態信号を論理積回路42に出力する。なお、「コンパレータ41a」は、本発明の「状態判定手段」の一例(一部の場合を含む)に相当する。
図2(a)は、コンパレータ41aに入力される出力電圧信号Vおよび目標電圧Vrefの波形を示している。また、目標電圧Vrefのヒステリシスの範囲を示す電圧VHおよび電圧VLを示している。図2(b)は、コンパレータ41aが出力する状態信号の波形を示している。状態信号は、時刻t1でV<VLとなったことでハイレベル信号(本発明の第2状態信号の一例)に切り替り、時刻t3でV>VHになるまでハイレベル信号を継続している。すなわち、V≦VHの状態を継続している間は、ハイレベル信号を継続している。そして、時刻t3でV>VHになりローレベル信号に切り替った後は、時刻t5でV<VLとなるまでローレベル信号(本発明の第1状態信号の一例)を継続している。すなわち、V≧VLの状態を継続している間は、ローレベル信号を継続している。
コンパレータ41bは、過電流を検出するものであり、電流センサ48が検出した出力電流信号Iと、過電流検出のための閾値Irefとを比較する。コンパレータ41bの反転入力端子には、電流センサ48が接続されて、電流センサ48が検出した出力電流信号Iが入力される。コンパレータ41bの非反転入力端子には、電流用基準電源が接続されて、電流用閾値Irefが入力される。コンパレータ41bは、出力電流信号Iと電流用閾値Irefとの比較結果に応じてハイレベル信号とローレベル信号とを切り替えて、過電流検出信号として出力する。コンパレータ41bは、出力電流信号Iが電流用閾値Irefより低い間はハイレベル信号を出力し、出力電流信号Iが電流用閾値Irefより高くなるとローレベル信号を出力する。つまり、コンパレータ41bは、過電流検出信号として、通常時にはハイレベル信号を出力し、過電流が検出された場合にローレベル信号を出力する。コンパレータ41bの出力端子は論理積回路42の他方の入力端子に接続されており、コンパレータ41bは、過電流検出信号を論理積回路42に出力する。なお、「コンパレータ41b」は、本発明の「異常判定手段」の一例(一部の場合を含む)に相当する。
論理積回路42は、論理回路であり、コンパレータ41aより入力される状態信号と、コンパレータ41bより入力される過電流検出信号との論理積を出力する。論理積回路42の出力信号は、状態信号と過電流検出信号がともにハイレベル信号の場合に、ハイレベル信号になり、それ以外の場合はローレベル信号になる。論理積回路42の出力端子は、Dフリップフロップ44のD入力端子に接続されており、論理積回路42は、出力信号をDフリップフロップ44に出力する。なお、「論理積回路42」は、本発明の「状態判定手段」の一例(一部の場合を含む)に相当する。
クロック生成部43は、クロックパルス信号を生成する。本実施形態では、クロックパルス信号の周波数を、例えば170kHzとしている。なお、クロックパルス信号の周波数は限定されない。クロック生成部43の出力端子は、Dフリップフロップ44のクロック入力端子に接続されており、クロック生成部43は、生成したクロックパルス信号をDフリップフロップ44に出力する。また、クロック生成部43は、生成したクロックパルス信号を駆動信号生成部46にも出力する。図2(c)は、クロック生成部43が出力するクロックパルス信号の波形を示している。なお、「クロック生成部43」は、本発明の「クロック生成手段」の一例に相当する。
Dフリップフロップ44は、Dタイプのフリップフロップであり、D入力をクロックに同期して読み込み、次のクロックが入力されるまで保持する。Dフリップフロップ44のD入力端子は論理積回路42の出力端子に接続しているので、論理積回路42の出力信号がD入力に入力される。Dフリップフロップ44のクロック入力端子はクロック生成部43の出力端子に接続しているので、クロック生成部43が生成したクロックパルス信号がクロック入力端子に入力される。本実施形態では、クロックパルス信号の立ち上がりのタイミングで、読み込みを行う。したがって、論理積回路42の出力信号のハイレベル信号からローレベル信号への切り替り、および、ローレベル信号からハイレベル信号への切り替りのタイミングが、クロックパルス信号の立ち上がりのタイミングまで遅延する。すなわち、切り替りのタイミングがクロックパルス信号のタイミングに同期される。そして、切り替りのタイミングが遅延された信号が、Dフリップフロップ44のQ出力から、ON/OFFコントロール信号として出力される。ON/OFFコントロール信号は、クロックパルス信号の周期の自然数倍のハイレベル期間を有する信号になる。Dフリップフロップ44のQ出力端子はフォトカプラ45の入力端子に接続しており、Q出力から出力されるON/OFFコントロール信号は、フォトカプラ45を介して、駆動信号生成部46に入力される。なお、「Dフリップフロップ44」は、本発明の「切替タイミング調整手段」の一例に相当する。
図2(d)は、Dフリップフロップ44が出力するON/OFFコントロール信号の波形を示している。過電流が検出されていない状態(過電流検出信号がハイレベル信号の状態)では、コンパレータ41aが出力する状態信号(図2(b)参照)が、Dフリップフロップ44のD入力端子に入力される。また、クロック生成部43が出力するクロックパルス信号(図2(c)参照)が、Dフリップフロップ44のクロック入力端子に入力される。ON/OFFコントロール信号は、状態信号(図2(b)参照)において、ローレベル信号からハイレベル信号への切り替りのタイミング、および、ハイレベル信号からローレベル信号への切り替りのタイミングが、クロックパルス信号(図2(c)参照)の立ち上がりのタイミングまで遅延した信号になっている。状態信号は時刻t1(t5)でハイレベル信号に切り替っているが、ON/OFFコントロール信号は、時刻t1(t5)の後のクロックパルス信号の立ち上がりタイミングである時刻t2(t6)でハイレベル信号に切り替っている。また、状態信号は時刻t3でローレベル信号に切り替っているが、ON/OFFコントロール信号は、時刻t3の後のクロックパルス信号の立ち上がりタイミングである時刻t4でローレベル信号に切り替っている。図2に示した例では、スイッチングON期間(時刻t2から時刻t4)は、クロックパルス信号の周期の4倍になっている。
フォトカプラ45は、Dフリップフロップ44と駆動信号生成部46とを電気的に絶縁したまま、信号を伝達する。フォトカプラ45は、発光素子と受光素子とを備え、入力された電気信号を発光素子により光に変換し、その光を受光した受光素子が電気信号に戻して出力する。Dフリップフロップ44が出力したON/OFFコントロール信号は、フォトカプラ45を介して、駆動信号生成部46に入力される。
駆動信号生成部46は、フォトカプラ45を介してDフリップフロップ44より入力されるON/OFFコントロール信号と、クロック生成部43より入力されるクロックパルス信号とに基づいて、スイッチング素子11,12を駆動するための駆動信号を生成する。なお、「駆動信号生成部46」は、本発明の「駆動信号生成手段」の一例に相当する。
図2(e)は、駆動信号生成部46が生成する第1駆動信号の波形を示している。駆動信号生成部46は、ON/OFFコントロール信号のローレベル期間にはローレベル信号を、ON/OFFコントロール信号のハイレベル期間には所定の周期で発生させるハイレベルの駆動パルス信号とローレベル信号とを交互に発生させた信号を、スイッチング素子11を駆動するための第1駆動信号として生成して出力する。なお、ON/OFFコントロール信号のハイレベル期間は、各スイッチング素子にスイッチングを行わせる期間なので、「スイッチングON期間」と記載する場合がある。また、ON/OFFコントロール信号のローレベル期間は、各スイッチング素子のスイッチングを停止させる期間なので「スイッチングOFF期間」と記載する場合がある。
第1駆動信号の駆動パルス信号は、例えば、クロック生成部43より入力されるクロックパルス信号の周期Tと同じ周期で発生させるパルス信号である。以下では、駆動パルス信号の周期をT’とする(本実施形態では、T’=T)。クロックパルス信号の周期Tは、クロックパルス信号の立ち上がりタイミングから次のクロックパルス信号の立ち上がりタイミングまでの時間である。以下では、クロックパルス信号の立ち上がりタイミングから次のクロックパルス信号の立ち上がりタイミングまでを1周期とする。
駆動パルス信号は、スイッチング素子11とスイッチング素子12とが同時にONになることを防ぐためのデッドタイムが設けられているので、パルス幅が1周期T’の1/2未満になっている。なお、デッドタイムは駆動パルス信号の1周期と比較してごく短い時間なので、図2(e)においては表れていない(図2(f)、図3(e),(f)、および、図5(e),(f)、(g)、(h)においても同様)。本実施形態では、デッドタイムは、各駆動パルス信号の前に設けられている。したがって、第1駆動信号の駆動パルス信号は、クロックパルス信号が規定する周期の開始タイミング(クロックパルス信号の立ち上がりタイミング)からデッドタイムが経過したタイミングで立ち上る。なお、デッドタイムは、各駆動パルス信号の後に設けられていてもよい。この場合、第1駆動信号の駆動パルス信号は、クロックパルス信号が規定する周期の開始タイミングで立ち上る。また、クロックパルス信号が規定する周期内における駆動パルス信号の位置は限定されない。
図2(f)は、駆動信号生成部46が生成する第2駆動信号の波形を示している。駆動信号生成部46は、スイッチングOFF期間にはローレベル信号を、スイッチングON期間には所定の周期で発生させるハイレベルの駆動パルス信号とローレベル信号とを交互に発生させた信号を、スイッチング素子12を駆動するための第2駆動信号として生成して出力する。第2駆動信号の駆動パルス信号は、周期およびパルス幅が第1駆動信号の駆動パルス信号と同じで、デッドタイムが設けられたパルス信号である。第2駆動信号の駆動パルス信号は、スイッチングON期間において、第1駆動信号のローレベル期間内に配置されている。つまり、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号とは重ならないようになっている。本実施形態では、駆動信号生成部46は、第1駆動信号の駆動パルス信号に対してクロックパルス信号の半周期だけ駆動パルス信号を遅らせた信号を、第2駆動信号として生成して出力する。その結果、スイッチングON期間には、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号とが同数だけ生成される。図2に示した例では、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号とは、それぞれ4つ生成されている。
図2(e)に示す第1駆動信号がスイッチング素子11に入力され、図2(f)に示す第2駆動信号がスイッチング素子12に入力される。時刻t2から時刻t4までの期間は、スイッチング素子11およびスイッチング素子12がON/OFF動作するので、インバータ回路1が交流電圧を出力する。したがって、整流平滑回路3から直流電圧が出力され、出力電圧信号Vが上昇している(図2(a)参照)。一方、時刻t4から時刻t6までの期間は、スイッチング素子11およびスイッチング素子12がON/OFF動作を停止するので、インバータ回路1が交流電圧を出力しない。したがって、整流平滑回路3から直流電圧が出力されず、出力電圧信号Vが下降している(図2(a)参照)。
次に、本実施形態に係るDC/DCコンバータ装置A1の作用および効果について説明する。
本実施形態によると、制御回路4は、過電流が検出されていないとき(過電流検出信号がハイレベル信号のとき)は、コンパレータ41aの状態信号に基づいて、第1駆動信号および第2駆動信号を生成して、それぞれ、スイッチング素子11およびスイッチング素子12に出力する。出力電圧信号Vが低いときには、スイッチング素子11およびスイッチング素子12がON/OFF動作するので出力電圧が上昇し、出力電圧信号Vが高いときには、スイッチング素子11およびスイッチング素子12がON/OFF動作を停止するので出力電圧が下降する。これにより、出力電圧が目標電圧に近づくように制御される。また、スイッチングON期間は、クロックパルス信号の周期Tの自然数倍になっており、第1駆動信号および第2駆動信号の駆動パルス信号の周期T’はクロックパルス信号の周期Tと同じである。したがって、スイッチングON期間には、第1駆動信号および第2駆動信号の駆動パルス信号が、周期T’の自然数倍だけ含まれている。また、第1駆動信号の駆動パルス信号の数と第2駆動信号の駆動パルス信号の数は、クロックパルス信号が規定する1周期内で同じ数である。また、各駆動信号の駆動パルス信号のパルス幅はいずれも同じである。したがって、各スイッチング素子がONとなる期間の長さにアンバランスが生じない。そのため、トランス2に偏磁が生じて飽和してしまうことを抑制することができる。
また、本実施形態によると、過電流を検出したとき(過電流検出信号がローレベル信号のとき)は、コンパレータ41aから出力される状態信号に関係なく、論理積回路42の出力信号がローレベル信号になるので、第1駆動信号および第2駆動信号がローレベル信号となって、スイッチング素子11およびスイッチング素子12のON/OFF動作は停止する。したがって、過電流検出時に、DC/DCコンバータ装置A1の出力を停止させることができる。なお、DC/DCコンバータ装置A1の出力電圧が過電圧になった場合、出力電圧信号Vが目標電圧Vrefと比べて高い状態が継続するので、状態信号はローレベル信号の状態が継続する。したがって、この場合も、論理積回路42の出力信号がローレベル信号になり、第1駆動信号および第2駆動信号がローレベル信号になるので、スイッチング素子11およびスイッチング素子12のON/OFF動作は停止する。つまり、コンパレータ41aは、過電圧検出回路としても機能する。
本実施形態によると、出力電圧信号Vが高いときにはスイッチング素子11およびスイッチング素子12がON/OFF動作を停止するので、PWM制御の場合と比べて、スイッチング回数を低減することができる。すなわち、PWM制御では負荷に関係なくスイッチング素子11,12は同じ周期でON/OFF動作を繰り返すが、本実施形態における制御では、負荷が小さくなるとスイッチングOFF期間が長くなるのでスイッチング素子11,12のON/OFF動作が停止する期間が長くなる。したがって、PWM制御の場合より、スイッチング損失を低減することができる。また、本実施形態によると、PWM制御の場合のように発振を防ぐための設計などが必要ない。したがって、PWM制御の場合より、設計が容易であり、設計にかける時間を短縮することができる。
なお、本実施形態においては、第1駆動信号および第2駆動信号の駆動パルス信号の周期T’をクロックパルス信号の周期Tと同じ周期としているが、これに限られない。各駆動パルス信号の周期T’をクロックパルス信号の周期Tの1/2倍や1/3倍としてもよく、クロックパルス信号の周期Tが駆動パルス信号の周期T’の自然数倍となればよい。つまり周波数で言うと、各駆動パルス信号の周波数(1/T’)は、クロックパルス信号の周波数(1/T)の自然数倍であればよい。駆動パルス信号の周波数がクロックパルス信号の周波数のN倍の場合(Nは自然数)、第1駆動信号および第2駆動信号の駆動パルス信号は、クロックパルス信号が規定する1周期内にそれぞれN個含まれることになる。したがって、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号とは、1つのスイッチングON期間において、同じ数だけ含まれることになる。
また、本実施形態においては、状態信号の切り替りのタイミングをクロックパルス信号の立ち上がりのタイミングまで遅延した信号をON/OFFコントロール信号としているが、これに限られない。状態信号の切り替りのタイミングをクロックパルス信号の立ち下がりのタイミングまで遅延した信号をON/OFFコントロール信号としてもよい。この場合、クロックパルス信号が規定する1周期は、クロックパルス信号の立ち下がりタイミングから次のクロックパルス信号の立ち下がりタイミングまでになる。
本実施形態においては、コンパレータ41aがヒステリシスを有する場合について説明したが、これに限られない。コンパレータ41aは、ヒステリシスを有していなくてもよい。図3は、コンパレータ41aがヒステリシスを有さない場合の、制御回路4の各部の信号の波形を示すタイムチャートである。図3(a)は、コンパレータ41aに入力される出力電圧信号Vおよび目標電圧Vrefの波形を示している。図3(b)は状態信号の波形を示し、図3(c)はクロックパルス信号の波形を示し、図3(d)はON/OFFコントロール信号の波形を示し、図3(e)は第1駆動信号の波形を示し、図3(f)は第2駆動信号の波形を示している。出力電圧信号Vが目標電圧Vrefより高い間(図3(a)参照)、状態信号はローレベル信号になり(図3(b)参照)、出力電圧信号Vが目標電圧Vrefより低い間(図3(a)参照)、状態信号はハイレベル信号になる(図3(b)参照)。この場合も、Dフリップフロップ44は、状態信号の切り替りのタイミングをクロックパルス信号の立ち上がりのタイミングまで遅延したON/OFFコントロール信号を出力する(図3(d)参照)。そして、このON/OFFコントロール信号に基づいて、駆動信号生成部46は、第1駆動信号および第2駆動信号を生成する。この場合も、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号とは、1つのスイッチングON期間において、同じ数だけ含まれることになる。また、第1駆動信号の駆動パルス信号の数と第2駆動信号の駆動パルス信号の数は、クロックパルス信号が規定する1周期内で同じ数である。また、各駆動信号の駆動パルス信号のパルス幅はいずれも同じである。したがって、各スイッチング素子がONとなる期間の長さにアンバランスが生じない。そのため、トランス2に偏磁が生じて飽和してしまうことを抑制することができる。
本実施形態においては、DC/DCコンバータ装置A1の出力電圧を目標電圧に制御する場合について説明したが、これに限られない。DC/DCコンバータ装置A1の出力電流を目標電流に制御するようにしてもよい。この場合、図1に示す制御回路4において、コンパレータ41bにヒステリシスを持たせて、閾値Irefの代わりに目標電流を設定し、コンパレータ41aの目標電圧Vrefの代わりに過電圧検出のための閾値を設定すればよい。なお、この場合、「電流センサ48」は本発明の「第1検出手段」の一例に相当し、「電圧センサ47」は本発明の「第2検出手段」の一例に相当する。また、DC/DCコンバータ装置A1の出力電流が本発明の「電気情報」の一例に相当し、出力電圧が本発明の「他の電気情報」の一例に相当する。
また、DC/DCコンバータ装置A1の出力電力を目標電力に制御するようにしてもよい。この場合、DC/DCコンバータ装置A1の出力電力を検出する電力センサ、または、電圧センサ47が検出した出力電圧信号Vと電流センサ48が検出した出力電流信号Iとから乗算により出力電力を検出する乗算部を設け、検出された出力電力信号と、目標電力とを比較するコンパレータを設けて、その出力を論理積回路42の入力に追加し、コンパレータ41aおよびコンパレータ41bはそれぞれ過電圧検出回路および過電流検出回路として機能させればよい。なお、出力電力を検出する電力センサ、または、電圧センサ47、電流センサ48および乗算部が、本発明の「第1検出手段」の一例に相当する。また、目標電力と比較するコンパレータが、本発明の「状態判定手段」の一例に相当する。また、DC/DCコンバータ装置A1の出力電力が、本発明の「電気情報」の一例に相当する。
図4および図5は、第2実施形態に係るDC/DCコンバータ装置を説明するための図である。図4は、第2実施形態に係るDC/DCコンバータ装置A2の概略を示す回路図である。図5は、第2実施形態に係る制御回路の各部の信号の波形を示すタイムチャートである。図4において、第1実施形態に係るDC/DCコンバータ装置A1(図1参照)と同一または類似の要素には、同一の符号を付している。なお、図4においては、制御回路4の内部構成を省略して記載している。
図4に示すように、DC/DCコンバータ装置A2は、ハーフブリッジ型のインバータ回路1に代えて、フルブリッジ型のインバータ回路1’を備えている点で、第1実施形態に係るDC/DCコンバータ装置A1と異なる。インバータ回路1’は、インバータ回路1に、2つのスイッチング素子13,14のブリッジ構造を追加したフルブリッジ型のインバータである。
図5において、(a)〜(f)は、図2における(a)〜(f)と同じ信号の波形を示している。図5(g)は、駆動信号生成部46(図示略)が生成する第3駆動信号の波形を示している。第3駆動信号は、スイッチング素子13を駆動するための駆動信号であり、スイッチング素子13のゲート端子に入力される。本実施形態では、第3駆動信号は、第2駆動信号と同じ信号である。図5(h)は、駆動信号生成部46が生成する第4駆動信号の波形を示している。第4駆動信号は、スイッチング素子14を駆動するための駆動信号であり、スイッチング素子14のゲート端子に入力される。本実施形態では、第4駆動信号は、第1駆動信号と同じ信号である。スイッチング素子11とスイッチング素子12とが同時にONになることを防ぐために、第1駆動信号および第2駆動信号の駆動パルス信号にはデッドタイムが設けられており、スイッチング素子13とスイッチング素子14とが同時にONになることを防ぐために、第3駆動信号および第4駆動信号の駆動パルス信号にはデッドタイムが設けられている。
本実施形態によると、制御回路4は、過電流が検出されていないとき(過電流検出信号がハイレベル信号のとき)は、コンパレータ41a(図示略)の状態信号に基づいて、第1〜第4駆動信号を生成して、それぞれ、スイッチング素子11〜14に出力する。出力電圧信号Vが低いときには、スイッチング素子11〜14がON/OFF動作するので出力電圧が上昇し、出力電圧信号Vが高いときには、スイッチング素子11〜14がON/OFF動作を停止するので出力電圧が下降する。これにより、出力電圧が目標電圧に制御される。また、第1駆動信号と第2駆動信号とは、1つのスイッチングON期間において、同じ数の駆動パルス信号を含むことになる。また、第1駆動信号の駆動パルス信号の数と第2駆動信号の駆動パルス信号の数は、クロックパルス信号が規定する1周期内で同じ数である。また、各駆動信号の駆動パルス信号のパルス幅はいずれも同じである。したがって、各スイッチング素子がONとなる期間の長さにアンバランスが生じない。そのため、トランス2に偏磁が生じて飽和してしまうことを抑制することができる。また、第3駆動信号と第4駆動信号とは、1つのスイッチングON期間において、同じ数の駆動パルス信号を含むことになる。また、第3駆動信号の駆動パルス信号の数と第4駆動信号の駆動パルス信号の数は、クロックパルス信号が規定する1周期内で同じ数である。また、各駆動信号の駆動パルス信号のパルス幅はいずれも同じである。したがって、各スイッチング素子がONとなる期間の長さにアンバランスが生じない。そのため、トランス2に偏磁が生じて飽和してしまうことを抑制することができる。
また、本実施形態においても、過電流を検出したとき(過電流検出信号がローレベル信号のとき)や、出力電圧が過電圧になった場合、第1〜第4駆動信号がローレベル信号となって、スイッチング素子11〜14のON/OFF動作は停止する。したがって、DC/DCコンバータ装置A1の出力を停止させることができる。また、本実施形態においても、出力電圧信号Vが高いときにはスイッチング素子11〜14がON/OFF動作を停止するので、PWM制御の場合と比べて、スイッチング回数を低減することができ、スイッチング損失を低減することができる。また、本実施形態によると、PWM制御の場合のように発振を防ぐための設計などが必要ない。したがって、PWM制御の場合より、設計が容易であり、設計にかける時間を短縮することができる。
本実施形態では、第1駆動信号と第4駆動信号とが同じ信号(位相が一致)であり、第2駆動信号と第3駆動信号とが同じ信号(位相が一致)である場合について説明したが、これに限られない。第1駆動信号と第4駆動信号とで位相をずらし、それに合わせて第2駆動信号と第3駆動信号とで位相をずらしてもよい。
なお、DC/DCコンバータ装置を、プッシュプルコンバータなどを用いたものとしてもよい。これらの場合でも、第1実施形態と同様の効果を奏することができる。
図6は、第3実施形態に係るインターリーブ・マルチフェーズコンバータ装置A3の概略を示す回路図である。図6において、第1実施形態に係るDC/DCコンバータ装置A1(図1参照)と同一または類似の要素には、同一の符号を付している。なお、図6においては、制御回路4の内部構成を省略して記載している。
図6に示すように、インターリーブ・マルチフェーズコンバータ装置A3は、インバータ回路1、トランス2および整流平滑回路3に代えて、インターリーブ・マルチフェーズコンバータ回路1”を備えている点で、第1実施形態に係るDC/DCコンバータ装置A1と異なる。インターリーブ・マルチフェーズコンバータ回路1”は、3つのスイッチング素子11,12,13を備えている。スイッチング素子11,12,13は、それぞれ、ダイオードを直列接続され(ソース端子をダイオードのカソード端子に接続)、ドレイン端子を直流電源Bの正極側に接続されている。そして、各ダイオードは、アノード端子を直流電源Bの負極側に接続されている。各スイッチング素子11,12,13のダイオードとの接続点と、インターリーブ・マルチフェーズコンバータ回路1”の一方の出力端子との間には、それぞれインダクタが接続されている。また、一方の出力端子と、直流電源Bの負極側に接続される他方の出力端子との間には、コンデンサが並列接続されている。つまり、インターリーブ・マルチフェーズコンバータ回路1”は、3個の降圧コンバータ回路を並列接続した構造となっている。
制御回路4の内部構成は第1実施形態に係る制御回路4と同様なので、図6においては制御回路4の内部構成を省略しているが、第3実施形態に係る制御回路4は、駆動信号生成部46が3つの駆動信号を生成する点で、第1実施形態に係る制御回路4と異なる。駆動信号生成部46(図示略)は、Dフリップフロップ44(図示略)より出力されるON/OFFコントロール信号のスイッチングOFF期間にはローレベル信号を、スイッチングON期間には所定の周期で発生させるハイレベルの駆動パルス信号とローレベル信号とを交互に発生させた信号を、スイッチング素子11を駆動するための第1駆動信号として生成して出力する。
本実施形態における駆動パルス信号においても、周期T’は、第1実施形態と同様、クロックパルス信号の周期Tと同じ周期である。駆動パルス信号のパルスは、クロックパルス信号が規定する1周期内に収まるように配置されている。一方、本実施形態における駆動パルス信号は、1つのアームに配置されているスイッチング素子が1つだけなので、デッドタイムが設けられていない。第1駆動信号の駆動パルス信号は、クロックパルス信号が規定する1周期の開始タイミング(クロックパルス信号の立ち上がりタイミング)でパルスが立ち上る。なお、1周期における駆動パルス信号のパルスの位置は限定されない。本実施形態では、駆動パルス信号のパルス幅は、1周期の1/3としている。なお、駆動パルス信号のパルス幅は限定されない。
また、駆動信号生成部46は、スイッチングOFF期間にはローレベル信号を、スイッチングON期間には所定の周期で発生させるハイレベルの駆動パルス信号とローレベル信号とを交互に発生させた信号を、スイッチング素子12を駆動するための第2駆動信号として生成して出力する。また、駆動信号生成部46は、スイッチングOFF期間にはローレベル信号を、スイッチングON期間には所定の周期で発生させるハイレベルの駆動パルス信号とローレベル信号とを交互に発生させた信号を、スイッチング素子13を駆動するための第3駆動信号として生成して出力する。第2駆動信号および第3駆動信号の駆動パルス信号は、周期およびパルス幅が第1駆動信号の駆動パルス信号と同じである。第2駆動信号の駆動パルス信号は、スイッチングON期間において、第1駆動信号の駆動パルス信号の間のローレベル期間内に配置されている。また、第3駆動信号の駆動パルス信号は、スイッチングON期間において、第1駆動信号の駆動パルス信号の間のローレベル期間内であり、かつ、第2駆動信号の駆動パルス信号の間のローレベル期間内に配置されている。つまり、第1駆動信号の駆動パルス信号と第2駆動信号の駆動パルス信号と第3駆動信号の駆動パルス信号とは重ならないようになっている。なお、各駆動パルス信号は重なっていてもよい。また、各駆動パルス信号のパルス幅は、1周期の1/3に限定されず、1周期の0%より大きく、1周期の100%より小さければよい。また、第2駆動信号の駆動パルス信号、および、第3駆動信号の駆動パルス信号は、それぞれ、クロックパルス信号が規定する1周期内に収まるように配置されている。本実施形態では、駆動信号生成部46は、第1駆動信号の駆動パルス信号に対してクロックパルス信号の1/3周期だけ駆動パルス信号を遅らせた信号を第2駆動信号として生成して出力し、第1駆動信号の駆動パルス信号に対してクロックパルス信号の2/3周期だけ駆動パルス信号を遅らせた信号を第3駆動信号として生成して出力する。
図7は、第3実施形態に係る制御回路4の各部の信号の波形を示すタイムチャートである。図7(a)は、コンパレータ41aに入力される出力電圧信号Vおよび目標電圧Vrefの波形を示している。図7(b)は状態信号の波形を示し、図7(c)はクロックパルス信号の波形を示し、図7(d)はON/OFFコントロール信号の波形を示している。また、図7(e)はスイッチング素子11に入力する第1駆動信号の波形を示し、図7(f)はスイッチング素子12に入力する第2駆動信号の波形を示し、図7(g)はスイッチング素子13に入力する第3駆動信号の波形を示している。第2駆動信号は、第1駆動信号に対してクロックパルス信号(図7(c)参照)の1/3周期だけ遅らせた信号になっており、第3駆動信号は、第1駆動信号に対してクロックパルス信号の2/3周期だけ遅らせた信号になっている。
本実施形態によると、スイッチングON期間は、クロックパルス信号の周期Tの自然数倍になっており、第1〜第3駆動信号のパルス信号の周期T’はクロックパルス信号の周期Tと同じである。したがって、スイッチングON期間には、第1〜第3駆動信号の駆動パルス信号が、周期T’の自然数倍だけ含まれている。また、第1〜第3駆動信号の駆動パルス信号は、クロックパルス信号が規定する1周期内に収まるように配置されている。したがって、第1〜第3駆動信号は、1つのスイッチングON期間において、同じ数の駆動パルス信号を含むことになる。また、第1〜第3駆動信号の各駆動パルス信号の数は、クロックパルス信号が規定する1周期内で同じ数である。また、各駆動信号の駆動パルス信号のパルス幅はいずれも同じである。したがって、各スイッチング素子がONとなる期間の長さにアンバランスが生じない。そのため、各スイッチング素子11,12、13の寿命にアンバランスが生じることを抑制することができる。
なお、本実施形態では、スイッチング素子が3個の場合について説明したが、これに限られない。スイッチング素子の数は、2個でもいいし、4個以上でもいい。これらの場合でも、各スイッチング素子を駆動するための駆動信号の駆動パルス信号が、1つのスイッチングON期間において、いずれも同じ数のパルスを含み、いずれもパルス幅が同じであればよい。
上記第1〜第3実施形態においては、本発明に係る制御回路をDC/DCコンバータ装置に用いた場合を例として説明したが、これに限られない。本発明に係る制御回路は、その他の電力変換装置にも用いることができる。
本発明に係る制御回路およびDC/DCコンバータ装置は、上述した実施形態に限定されるものではない。本発明に係る制御回路およびDC/DCコンバータ装置の各部の具体的な構成は、種々に設計変更自在である。