以下、図面を参照して、本発明の実施形態に係るシフトレジスタについて説明する。以下の説明では、トランジスタの導通端子がソース端子にもドレイン端子にもなる場合には、一方の導通端子を固定的にソース端子と呼び、他方の導通端子を固定的にドレイン端子と呼ぶ。また、ある端子経由で入力または出力される信号を当該端子と同じ名称で呼ぶ(例えば、クロック端子CKA経由で入力される信号をクロック信号CKAという)。また、ゲート端子に与えたときにトランジスタがオンする電位をオン電位、トランジスタがオフする電位をオフ電位という。例えば、Nチャネル型トランジスタについては、ハイレベル電位がオン電位、ローレベル電位がオフ電位である。また、トランジスタの閾値電圧をVth、ハイレベル電位をVDD、ローレベル電位をVSSとする。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るシフトレジスタの構成を示すブロック図である。図1に示すシフトレジスタ10は、n個(nは2以上の整数)の単位回路11を多段接続した構成を有する。単位回路11は、入力端子IN、クロック端子CKA、CKB、初期化端子INIT、全オン制御端子AON、AONB、および、出力端子OUTを有する。シフトレジスタ10には外部から、スタート信号ST、2相のクロック信号CK1、CK2、初期化信号INIT、全オン制御信号AON、および、全オン制御信号の否定信号AONB(以下、否定信号AONBと略称する)が供給される。以下、i段目(iは1以上n以下の整数)の単位回路をSRiともいう。
スタート信号STは、初段の単位回路11の入力端子INに与えられる。クロック信号CK1は、奇数段目の単位回路11のクロック端子CKAと、偶数段目の単位回路11のクロック端子CKBとに与えられる。クロック信号CK2は、奇数段目の単位回路11のクロック端子CKBと、偶数段目の単位回路11のクロック端子CKAとに与えられる。初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、n個の単位回路11の初期化端子INIT、および、全オン制御端子AON、AONBにそれぞれ与えられる。単位回路11の出力信号OUTは、出力信号O1〜Onとして外部に出力されると共に、次段の単位回路11の入力端子INに与えられる。n個の単位回路11には、電源回路(図示せず)からハイレベル電位VDDとローレベル電位VSSが供給される。
シフトレジスタ10には、電源回路からハイレベル電位VDDとローレベル電位VSSが供給され、外部から(例えば、外部に設けられた表示制御回路から)クロック信号と制御信号が供給される。ここで、外部から供給される制御信号とは、スタート信号ST、初期化信号INIT、全オン制御信号AON、および、これらの信号の否定信号などを意味する。外部から供給される制御信号には、クロック信号および電源回路から供給される電位は含まれない。
図2は、単位回路11の回路図である。単位回路11は、12個のNチャネル型トランジスタTr1〜Tr8、Tr10〜Tr13、コンデンサC1、および、抵抗R1を含んでいる。トランジスタTr1のドレイン端子は、クロック端子CKAに接続される。トランジスタTr1のソース端子は、トランジスタTr2のドレイン端子、トランジスタTr8のゲート端子、トランジスタTr12のソース端子、および、出力端子OUTに接続される。トランジスタTr1のゲート端子は、トランジスタTr13の一方の導通端子(図2では右側の端子)に接続される。トランジスタTr13の他方の導通端子は、トランジスタTr3のソース端子、および、トランジスタTr4、Tr10のドレイン端子に接続される。トランジスタTr2のゲート端子は、トランジスタTr4のゲート端子、トランジスタTr5、Tr8、Tr11のドレイン端子、トランジスタTr7のソース端子、および、抵抗R1の一端(図2では下端)に接続される。トランジスタTr3のドレイン端子は全オン制御端子AONBに接続され、トランジスタTr3、Tr5のゲート端子は入力端子INに接続される。トランジスタTr6のゲート端子はクロック端子CKBに接続され、トランジスタTr6のソース端子は抵抗R1の他端に接続される。トランジスタTr7のドレイン端子とゲート端子は、初期化端子INITに接続される。トランジスタTr10〜Tr12のゲート端子は全オン制御端子AONに接続され、トランジスタTr10、Tr11のソース端子は初期化端子INITに接続される。トランジスタTr6、Tr12のドレイン端子、および、トランジスタTr13のゲート端子には、ハイレベル電位VDDが固定的に印加される。トランジスタTr2、Tr4、Tr5、Tr8のソース端子には、ローレベル電位VSSが固定的に印加される。コンデンサC1は、トランジスタTr1のゲート端子とソース端子の間に設けられ、ブートストラップ容量として機能する。以下、トランジスタTr1のゲート端子が接続されたノードをn1、トランジスタTr2のゲート端子が接続されたノードをn2、トランジスタTr3のソース端子が接続されたノードをn3という。
単位回路11において、トランジスタTr3〜Tr8、Tr10、Tr11、Tr13、および、抵抗R1は、ノードn1、n2の電位を制御するノード制御部として機能する。トランジスタTr1は、クロック端子CKAに接続されたドレイン端子と、出力端子OUTに接続されたソース端子と、ノードn1に接続されたゲート端子とを有し、出力トランジスタとして機能する。トランジスタTr2は、出力端子OUTに接続されたドレイン端子と、オフ電位(ローレベル電位VSS)が印加されたソース端子と、ノードn2に接続されたゲート端子とを有し、出力リセットトランジスタとして機能する。
トランジスタTr3は、入力信号INに応じてノードn3にオン電位(ハイレベル電位VDD)を印加することにより、ノードn1の電位をオンレベルに制御する第1トランジスタとして機能する。トランジスタTr4は、ノードn2の電位に応じてノードn1の電位をオフレベルに制御する第2トランジスタとして機能する。トランジスタTr5は、入力信号INに応じてノードn2の電位をオフレベルに制御する第3トランジスタとして機能する。トランジスタTr6は、クロック信号CKBに応じてノードn2の電位をオンレベルに制御する第4トランジスタとして機能する。トランジスタTr7は、初期化信号INITに応じてノードn2の電位をオンレベルに制御する第5トランジスタとして機能する。トランジスタTr13は、ノードn1に接続された導通端子と、トランジスタTr3のソース端子およびトランジスタTr4のドレイン端子に接続された導通端子と、オン電位が固定的に印加されたゲート端子とを有する。
トランジスタTr8は、ノードn2に接続されたドレイン端子と、オフ電位が印加されたソース端子と、出力端子OUTに接続されたゲート端子とを有する。トランジスタTr12は、全オン制御信号AONに応じて出力端子OUTの電位をオンレベルに制御する。トランジスタTr10は、ノードn1に対応して設けられ、全オン制御信号AONに応じてノードn3に初期化信号INITを与えることにより、ノードn1の電位を第1導通端子を介して制御する。トランジスタTr11は、ノードn2に対応して設けられ、全オン制御信号AONに応じてノードn2に初期化信号INITを与えることにより、ノードn2の電位を第1導通端子を介して制御する。トランジスタTr10、Tr11は、それぞれ、第1および第2制御トランジスタとして機能する。
シフトレジスタ10は、外部から供給された制御信号に従い動作する。より詳細には、シフトレジスタ10は、初期化信号INITがハイレベルのときには初期化を行い、初期化信号INITと全オン制御信号AONがローレベルのときには通常動作を行い、全オン制御信号AONがハイレベルのときには全オン出力(すべての出力信号O1〜Onをオンレベル(ここではハイレベル)にする動作)を行う。なお、初期化信号INITと全オン制御信号AONが共にハイレベルになることはない。
図3は、シフトレジスタ10のタイミングチャートである。通常動作時には、初期化信号INITと全オン制御信号AONはローレベルであるので、トランジスタTr7、Tr10〜Tr12はオフする。このため、これらのトランジスタは、シフトレジスタ10の通常動作に影響を与えない。トランジスタTr3のドレイン端子には、ハイレベルの否定信号AONBが与えられる。
通常動作時には、クロック信号CK1は、所定の周期でハイレベルとローレベルになる。クロック信号CK1のハイレベル期間は、1/2周期よりも短い。クロック信号CK2は、クロック信号CK1を1/2周期遅延させた信号である。スタート信号STは、期間t0内のクロック信号CK2のハイレベル期間でハイレベルになる。
以下、初段の単位回路SR1の通常動作を説明する。単位回路SR1では、スタート信号STが入力信号IN、クロック信号CK1がクロック信号CKA、クロック信号CK2がクロック信号CKBである。
期間t0において、入力信号INはハイレベルに変化する。このため、トランジスタTr3はオンする。否定信号AONBはハイレベルであるので、トランジスタTr3がオンすると、ノードn3の電位は(VDD−Vth)まで上昇する。トランジスタTr13のゲート端子にはハイレベル電位VDDが印加されるので、ノードn1とノードn3は電気的に接続される。このため、ノードn1の電位も(VDD−Vth)まで上昇する。ノードn1の電位が(VDD−Vth)になると、トランジスタTr13はオフし、ノードn1、n3はフローティング状態になる。途中でノードn1の電位がトランジスタのオンレベルを超えると、トランジスタTr1はオンする。このときクロック信号CKAはローレベルであるので、出力信号OUTはローレベルのままである。
また、入力信号INがハイレベルに変化すると、トランジスタTr5はオンする。このときクロック信号CKBはハイレベルであるので、トランジスタTr6もオンする。トランジスタTr6のソース端子とノードn2との間には抵抗R1が設けられているので、トランジスタTr5、Tr6がオンすると、ノードn2の電位はローレベル電位VSSに近い電位(トランジスタのオフ電位)になる。このため、トランジスタTr2、Tr4はオフする。期間t0の後半部で、入力信号INはローレベルに変化する。このため、トランジスタTr3、Tr5はオフする。これ以降、ノードn1、n3はフローティング状態でハイレベル電位を保持する。
期間t1では、クロック信号CKAはハイレベルに変化する。このときトランジスタTr1はオン状態であるので、出力端子OUTの電位は上昇し、出力信号OUTはハイレベルになる。これに伴い、コンデンサC1やトランジスタTr1の寄生容量を介して、フローティング状態であるノードn1の電位が突き上げられ、ノードn1の電位は(VDD−Vth+α)(αは突き上げ電圧)まで上昇する(ブートストラップ動作)。ノードn1の電位が(VDD+Vth)より高くなるので、出力端子OUTの電位はクロック信号CKAのハイレベル電位VDD(閾値落ちのないハイレベル電位)に等しくなる。このとき、トランジスタTr8はオンし、ノードn2の電位をローレベル電位VSSに固定する。期間t1の後半部で、クロック信号CKAはローレベルに変化する。このため、出力信号OUTはローレベルになり、ノードn1の電位は期間t0と同じ電位(VDD−Vth)に戻り、トランジスタTr8はオフする。
期間t2では、クロック信号CKBはハイレベルに変化する。このため、トランジスタTr6はオンし、ノードn2にはハイレベル電位が印加される。このときトランジスタTr5はオフ状態であるので、ノードn2の電位は(VDD−Vth)になる。このため、トランジスタTr4がオンし、ノードn1、n3の電位はローレベルになり、トランジスタTr1はオフする。途中でノードn2の電位がトランジスタのオンレベルを超えると、トランジスタTr2がオンし、出力信号OUTは再びローレベルに固定される。
期間t2の後半部で、クロック信号CKBはローレベルに変化する。このため、トランジスタTr6はオフする。これ以降、クロック信号CKBのハイレベル期間では、トランジスタTr6がオンし、ノードn2にはハイレベル電位が印加される。クロック信号CKBのローレベル期間では、ノードn2はフローティング状態でハイレベル電位を保持する。このように単位回路SR1の出力信号OUTは、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。
単位回路SR1の出力信号OUTは、2段目の単位回路SR2の入力端子INに与えられる。単位回路SR2は、期間t1〜t3において、単位回路SR1の期間t0〜t2と同様に動作する。単位回路SR2の出力信号OUTは、3段目の単位回路SR3の入力端子INに与えられる。単位回路SR3は、期間t2〜t4において、単位回路SR1の期間t0〜t2と同様に動作する。n個の単位回路11は、クロック信号CK1の1/2周期ずつ遅れながら同様の動作を順に行う。したがって、シフトレジスタ10の出力信号O1〜Onは、クロック信号CK1の1/2周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。
なお、ブートストラップ動作によってノードn1の電位が(VDD−Vth+α)まで上昇したときでも、トランジスタTr13の作用により、ノードn3の電位は(VDD−Vth)のままである。このため、ノードn3に接続されたトランジスタTr3、Tr4、Tr10の端子間に、駆動電圧(VDD−VSS)よりも高い電圧は印加されない。ノードn1に接続されたトランジスタTr1の3個の端子にはハイレベル電位が印加されるので、トランジスタTr1の端子間に駆動電圧(VDD−VSS)よりも高い電圧は印加されない。このように、トランジスタTr13を設けることにより、ノードn3に接続されたトランジスタの端子間に高電圧が印加されることを防止し、シフトレジスタ10の信頼性を高くすることができる。なお、トランジスタTr13を削除し、ノードn1とノードn3を短絡しても、シフトレジスタ10は上記と同様に動作する。
次に、シフトレジスタ10の初期化について説明する。シフトレジスタ10の初期化は、シフトレジスタ10の状態が不定であるときや、シフトレジスタ10のすべての出力信号O1〜Onをすべて一旦オフレベル(ここではローレベル)にするときに行われる。初期化時には、初期化信号INITがハイレベルになる。
単位回路11では、初期化信号INITがハイレベルに変化すると、トランジスタTr7はオンし、ノードn2の電位は(VDD−Vth)になる。このため、トランジスタTr4はオンし、ノードn1、n3の電位はローレベルになり、トランジスタTr1はオフする。また、トランジスタTr2がオンし、出力信号OUTはローレベルになる。このように初期化を行うことにより、ノードn1〜n3の電位を確定させ、シフトレジスタ10の出力信号O1〜Onをローレベルにすることができる。
図3には、電源オン時のオンシーケンスにおいて初期化を行うときのタイミングが記載されている。オンシーケンス実行時に初期化信号INITがハイレベルに変化すると、ノードn1〜n3の電位が確定し、出力信号OUTはローレベルになる。初期化信号INITは、初期化時以外では常にローレベルになる。
次に、シフトレジスタ10の全オン出力について説明する。単位回路11では、全オン制御信号AONがハイレベルに変化すると、トランジスタTr10、Tr11はオンする。このときトランジスタTr10のソース端子にはローレベルの初期化信号INITが与えられるので、ノードn1、n3の電位はローレベルになり、トランジスタTr1はオフする。トランジスタTr11のソース端子にもローレベルの初期化信号INITが与えられるので、ノードn2の電位はローレベルになり、トランジスタTr2、Tr4はオフする。また、全オン制御信号AONがハイレベルに変化すると、トランジスタTr12がオンし、出力信号OUTはハイレベルになる。このため、トランジスタTr8はオンし、ノードn2の電位はローレベルに固定される。
初段の単位回路SR1の入力信号INはスタート信号STであり、2段目以降の単位回路SR2〜SRnの入力信号INは前段の単位回路の出力信号OUTである。このため、全オン出力時に、2段目以降の単位回路SR2〜SRnでは、入力信号INがハイレベルになり、トランジスタTr3はオンする。初段の単位回路SR1では、トランジスタTr3の状態はスタート信号STのレベルによる。全オン出力時にトランジスタTr3がトランジスタTr10と共にオンする場合、初期化端子INITと全オン制御端子AONBは電気的に接続される。この場合でも、初期化信号INITと否定信号AONBはローレベルであるので、ノードn1、n3の電位は安定的にローレベルになる。
図3には、電源オフ時のオフシーケンスにおいて全オン出力を行うときのタイミングが記載されている。オフシーケンス実行時に全オン制御信号AONがハイレベルに変化すると、ノードn1〜n3の電位はローレベルに固定され、出力信号OUTはハイレベル(電位は(VDD−Vth))になる。全オン制御信号AONは、全オン出力時以外では常にローレベルになる。
電源回路は、オフシーケンス実行後にオフする。このため、電源回路から供給される電位は、ハイレベル電位VDDまたはローレベル電位VSSから自然に接地電位GNDに変化する。単位回路11内のノードn1〜n3の電位や出力信号OUTの電位は、電源回路から供給される電位の変化に合わせて変化し、最終的に接地電位GNDになる。シフトレジスタ10を走査線駆動回路として備えた表示装置では、シフトレジスタ10が全オン出力を行うことにより、すべての走査線を一括して選択し、表示領域内のすべての画素回路に含まれる書き込み制御トランジスタをオンさせて、画素回路に蓄積された電荷をデータ線に放電することができる。
なお、図3では、シフトレジスタ10は、オンシーケンス実行時に初期化を行うこととしたが、これに代えて、オフシーケンス実行時にまず全オン出力を行い、その後に初期化を行ってもよい。あるいは、シフトレジスタ10は、オンシーケンス実行時に全オン出力を行ってもよい。これにより、シフトレジスタ10を走査線駆動回路として備えた表示装置では、画素回路に蓄積された電荷を確実に放電した後に初期化を行うことができる。
単位回路11では、全オン出力時にノードn1〜n3の電位をローレベルに制御する必要がある。単位回路11では、トランジスタTr3のドレイン端子には全オン制御端子AONBに接続され、トランジスタTr10、Tr11のソース端子は初期化端子INITに接続される。全オン出力時に、トランジスタTr3、Tr10、Tr11はオンする。このときトランジスタTr3のドレイン端子にはローレベルの否定信号AONBが与えられ、トランジスタTr10、Tr11のソース端子にはローレベルの初期化信号INITが与えられる。したがって、ノードn1〜n3の電位は、全オン出力時にローレベルになる。
全オン出力時にノードn1〜n3の電位をローレベルに制御する単位回路として、図4に示す単位回路911が考えられる。単位回路911では、トランジスタTr10、Tr11のソース端子にはローレベル電位VSSが固定的に印加される。以下、単位回路911を多段接続したシフトレジスタ(以下、比較例に係るシフトレジスタという)と対比して、単位回路11を多段接続したシフトレジスタ10の効果を説明する。
シフトレジスタを走査線駆動回路として備えた表示装置では、電源回路から供給されるローレベル電位VSSにはノイズが載りやすい。単位回路11、911では、ノードn1、n3がフローティング状態でハイレベル電位を保持する期間、ノードn2がフローティング状態でハイレベル電位を保持する期間、および、ノードn2がフローティング状態でローレベル電位を保持する期間がある(以下、順に第1〜第3保持期間という)。例えば、図3に示すタイミングチャートでは、期間t1は単位回路SR1の第1保持期間であり、期間t3、t5、…は単位回路SR1の第2保持期間であり、期間t0内のスタート信号STのローレベル期間は単位回路SR1の第3保持期間である。
単位回路911では、第1保持期間内にローレベル電位VSSにノイズが載り、ローレベル電位VSSが一時的に大幅に低下すると、トランジスタTr10のゲート−ソース間電圧が閾値電圧Vthを超え、トランジスタTr10がオンすることがある。トランジスタTr10がオンすると、ノードn1、n3に蓄積された電荷が放電され(ノードn1、n3からの電荷抜け)、ノードn1、n3の電位は低下する。ノードn1、n3の電位がトランジスタのオン電位よりも低くなると、比較例に係るシフトレジスタは誤動作する。また、単位回路911では、第2保持期間内にローレベル電位VSSにノイズが載り、ローレベル電位VSSが一時的に大幅に低下すると、トランジスタTr11のゲート−ソース間電圧が閾値電圧Vthを超え、トランジスタTr11がオンすることがある。トランジスタTr11がオンすると、ノードn2に蓄積された電荷が放電され(ノードn2からの電荷抜け)、ノードn2の電位は低下する。ノードn2の電位がトランジスタのオン電位よりも低くなると、比較例に係るシフトレジスタは誤動作する。
これに対して単位回路11では、トランジスタTr10、Tr11のソース端子には初期化信号INITが与えられる。初期化信号INITは、電源回路からではなく、外部に設けられた表示制御回路(電源回路以外の回路)から供給される。電源回路から供給される信号とは異なり、電源回路以外の回路から供給される初期化信号INITにはノイズがほとんど載らない。このため、第1保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr10は安定的にオフ状態を保つ。第2保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr11は安定的にオフ状態を保つ。したがって、シフトレジスタ10によれば、第1保持期間におけるノードn1、n3からの電荷抜けや、第2保持期間におけるノードn2からの電荷抜けを防止し、誤動作を防止することができる。
また、初期化信号INITは、通常動作時は常にローレベルである。このため、第3保持期間においてトランジスタTr11にオフリーク電流が流れる場合でも、ノードn2の電位はローレベルに保たれる。したがって、シフトレジスタ10によれば、第3保持期間におけるノードn2の電位の上昇を防止し、誤動作を防止することができる。
以上に示すように、本実施形態に係るシフトレジスタ10の単位回路11は、クロック信号を入力するためのクロック端子に接続された第1導通端子と、クロック信号を出力するための出力端子に接続された第2導通端子と、第1ノード(ノードn1)に接続された制御端子とを有する出力トランジスタ(トランジスタTr1)と、出力端子に接続された第1導通端子と、オフ電位が印加された第2導通端子と、第2ノード(ノードn2)に接続された制御端子とを有する出力リセットトランジスタ(トランジスタTr2)と、第1および第2ノードの電位を制御するノード制御部(トランジスタTr3〜Tr8、Tr10、Tr11、Tr13、および、抵抗R1)とを備えている。ノード制御部は、第1ノードに対応して設けられ、第1ノードの電位を第1導通端子を介して制御する第1制御トランジスタ(トランジスタTr10)と、第2ノードに対応して設けられ、第2ノードの電位を第1導通端子を介して制御する第2制御トランジスタ(トランジスタTr11)とを含んでいる。第1および第2制御トランジスタは、外部から供給される制御信号のうち少なくとも通常動作時にオフレベルになる第1制御信号(全オン制御信号AON)が与えられた制御端子と、外部から供給される制御信号のうち第1制御信号がオンレベルのときにオフレベルになる第2制御信号(初期化信号INIT)が与えられた第2導通端子とを有する。
このように第1および第2制御トランジスタを設けることにより、第1制御信号がオンレベルのときに第1および第2ノードの電位をオフレベルに制御することができる。また、第1および第2制御トランジスタの制御端子と第2導通端子に外部から供給された制御信号を与えることにより、電源回路から供給される電位に載るノイズによる第1および第2ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
また、第1制御信号は、全オン出力時にオンレベルになる全オン制御信号であり、第2制御信号は、初期化時にオンレベルになる初期化信号である。したがって、全オン出力時に第1および第2ノードの電位をオフレベルに制御することができる。
また、ノード制御部は、単位回路の入力信号に応じて第1ノードの電位をオンレベルに制御する第1トランジスタ(トランジスタTr3)と、第2ノードの電位に応じて第1ノードの電位をオフレベルに制御する第2トランジスタ(トランジスタTr4)と、入力信号に応じて第2ノードの電位をオフレベルに制御する第3トランジスタ(トランジスタTr5)と、単位回路の第2クロック信号に応じて第2ノードの電位をオンレベルに制御する第4トランジスタ(トランジスタTr6)とを含んでいる。したがって、入力信号と第2クロック信号に基づき、単位回路の状態を第1ノードの電位がオンレベルで第2ノードの電位がオフレベルである状態と、その逆の状態とに切り替えることができる。
また、ノード制御部は、初期化信号に応じて第2ノードの電位をオンレベルに制御する第5トランジスタ(トランジスタTr7)と、第2ノードに接続された第1導通端子と、オフ電位が印加された第2導通端子と、出力端子に接続された制御端子とを有するトランジスタTr8とを含んでいる。単位回路11は、全オン制御信号に応じて出力端子の電位をオンレベルに制御するトランジスタTr12を備えている。したがって、初期化時に第2ノードの電位をオンレベルに制御し、出力端子の電位がオンレベルのときに第2ノードの電位を安定化させ、全オン出力時に出力端子の電位をオンレベルに制御することができる。
また、第1トランジスタは、入力信号に応じて第1ノードに全オン制御信号の否定信号を与える。通常動作時に全オン制御信号の否定信号はオンレベルになるので、これを用いて第1ノードの電位をオンレベルに制御することができる。また、ノード制御部は、第1ノードに接続された導通端子と、第1および第2トランジスタの一方の導通端子に接続された導通端子と、オン電位が固定的に印加された制御端子とを有するトランジスタTr13を含んでいる。したがって、第1および第2トランジスタを用いて第1ノードの電位を制御すると共に、第1ノードに接続されるトランジスタの端子間に高電圧が印加されることを防止することができる。
本実施形態に係るシフトレジスタ10については、以下の変形例を構成することができる。変形例に係るシフトレジスタは、図5〜図8に示す単位回路を多段接続した構成を有する。第1変形例に係る単位回路12(図5)では、トランジスタTr7のドレイン端子にはハイレベル電位VDDが印加される。第2変形例に係る単位回路13(図6)では、トランジスタTr12のドレイン端子は、ゲート端子と共に全オン制御端子AONに接続される。単位回路12、13は、単位回路11と同様に動作する。
第3変形例に係る単位回路14(図7)は、単位回路11からトランジスタTr10を削除したものである。単位回路14では、全オン制御信号AONがハイレベルに変化すると、トランジスタTr11、Tr12はオンし、ノードn2の電位はローレベルになり、トランジスタTr2はオフする。このとき、ノードn1、n3の電位は不定であるので、トランジスタTr1の状態は不明である。トランジスタTr1がオフ状態の場合、出力信号OUTはトランジスタTr12の作用によりハイレベルになる。トランジスタTr1がオン状態で、クロック信号CKAがハイレベルの場合も、出力信号OUTはハイレベルになる。トランジスタTr1がオン状態で、クロック信号CKAがローレベルの場合、出力端子OUTにはトランジスタTr12からハイレベル電位が供給され、トランジスタTr1からローレベル電位が供給される。このため、出力信号OUTの電位は、最初は中間電位(ハイレベル電位とローレベル電位の間の電位)になる。
単位回路14の入力信号INは、前段の単位回路14の出力信号OUTである。入力信号INの電位が中間電位になると、トランジスタTr3は少しだけオン状態に近づく。トランジスタTr3のドレイン端子にはローレベルの否定信号AONBが与えられるので、ノードn1、n3の電位は少しだけローレベルに近づき、トランジスタTr1は少しだけオフ状態に近づき、出力信号OUTの電位はトランジスタTr12の作用により少しだけハイレベルに近づく。以上の動作を繰り返すことにより、最終的にトランジスタTr1はオフし、出力信号OUTはハイレベルになる。このように、トランジスタTr10を含まない単位回路14でも、全オン制御信号AONをハイレベルにすることにより、時間はかかるが、出力信号OUTは最終的にハイレベルになる。
第4変形例に係る単位回路15(図8)は、単位回路11からトランジスタTr11を削除したものである。単位回路15では、全オン制御信号AONがハイレベルに変化すると、トランジスタTr10、Tr12はオンし、ノードn1、n3の電位はローレベルになり、トランジスタTr1はオフする。このとき、ノードn2の電位は不定であるので、トランジスタTr2の状態は不明である。トランジスタTr2がオフ状態の場合、出力信号OUTはトランジスタTr12の作用によりハイレベルになる。トランジスタTr2がオン状態の場合、出力端子OUTにはトランジスタTr12からハイレベル電位が供給され、トランジスタTr2からローレベル電位が供給される。このため、出力信号OUTは最初は中間電位になる。
単位回路15の入力信号INは、前段の単位回路15の出力信号OUTである。入力信号INの電位が中間電位になると、トランジスタTr5は少しだけオン状態に近づく。このため、ノードn2の電位は少しだけローレベルに近づき、トランジスタTr2は少しだけオフ状態に近づき、出力信号OUTの電位は少しだけハイレベルに近づく。以上の動作を繰り返すことにより、最終的にトランジスタTr2はオフし、出力信号OUTはハイレベルになる。このように、トランジスタTr11を含まない単位回路15でも、全オン制御信号AONをハイレベルにすることにより、時間はかかるが、出力信号OUTは最終的にハイレベルになる。
初段の単位回路SR1では、スタート信号STが入力信号INである。単位回路SR1において全オン制御信号AONがハイレベルに変化するときに、スタート信号STがローレベルである場合、出力信号OUTがハイレベルに変化した後も、トランジスタTr3、Tr5はオフ状態を保つ。このため、単位回路SR1が単位回路14である場合、全オン制御信号AONがハイレベルに変化しても、ノードn1、n3の電位がローレベルにならず、トランジスタTr1がオフしないことがある。また、単位回路SR1が単位回路15である場合、全オン制御信号AONがハイレベルに変化すると、出力信号OUTはハイレベルになり、トランジスタTr8はオンし、ノードn2の電位はローレベルになる。しかし、トランジスタTr1が必ずオフするとは限らないので、単位回路SR1の出力信号OUTの電位がトランジスタのオン電位まで上昇するかは不明である。
これらの問題点を解決するために、単位回路14または単位回路15を多段接続したシフトレジスタでは、全オン制御信号AONがハイレベルに変化するときにスタート信号STをハイレベルに固定すればよい。あるいは、初段の単位回路SR1にはトランジスタTr10、Tr11の両方を含む回路を使用し、2段目以降の単位回路SR2〜SRnにはトランジスタTr10、Tr11の一方を含む回路を使用してもよい。このように2段目以降の単位回路SR2〜SRnではトランジスタTr10、Tr11のうちの一方を削除することにより、シフトレジスタの回路規模を削減することができる。第3および第4変形例に示すように、単位回路のノード制御部は、第1および第2ノードの一方に対応して制御トランジスタを含んでいてもよい。このように単位回路のノード制御部は、第1および第2ノードの少なくとも一方に対応して制御トランジスタを含んでいればよい。
第5変形例に係る単位回路(図示せず)は、単位回路11からトランジスタTr13を削除したものである。この場合、第1および第2トランジスタの一方の導通端子(トランジスタTr3のソース端子、および、トランジスタTr4のドレイン端子)は、第1ノードに接続される。したがって、第1および第2トランジスタを用いて第1ノードの電位を直接制御することができる。なお、以下に示す各実施形態に係るシフトレジスタについても、上記第1〜第5変形例を構成することができる。
(第2の実施形態)
本発明の第2の実施形態に係るシフトレジスタは、図1に示す構成を有する。ただし、本実施形態に係るシフトレジスタは、単位回路11に代えて、図9に示す単位回路21を備えている。単位回路21は、単位回路11において、トランジスタTr10、Tr11のソース端子の接続先を全オン制御端子AONBに変更したものである。
単位回路11では、全オン制御信号AONがハイレベルのときに、トランジスタTr10、Tr11のソース端子にはローレベルの初期化信号INITが与えられる。単位回路21では、全オン制御信号AONがハイレベルのときに、トランジスタTr10、Tr11のソース端子にはローレベルの否定信号AONBが与えられる。したがって、全オン制御信号AONがハイレベルのときに、単位回路21は単位回路11と同じ全オン出力を行う。単位回路21は、初期化時および通常動作時に単位回路11と同じ動作を行う。
単位回路21では、通常動作時に、トランジスタTr10、Tr11のソース端子にはハイレベルの否定信号AONBが与えられる。このため、第1保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr10のゲート−ソース間には逆バイアスがかかるので、トランジスタTr10は確実にオフする。第2保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr11のゲート−ソース間には逆バイアスがかかるので、トランジスタTr11は確実にオフする。したがって、本実施形態に係るシフトレジスタによれば、第1保持期間におけるノードn1、n3からの電荷抜けや、第2保持期間におけるノードn2からの電荷抜けを防止し、誤動作を防止することができる。
通常動作時には否定信号AONBがハイレベルであるので、第3保持期間では、トランジスタTr11を流れるオフリーク電流によって、ノードn2の電位は上昇する。しかし、トランジスタTr11を流れるオフリーク電流は、電源回路から供給されるローレベル電位VSSに載るノイズによってトランジスタTr11を流れるリーク電流と比べて非常に小さい。このため、ノードn2に付随する容量がトランジスタTr11のリーク電流を許容できるほど大きい場合や、第3保持期間が短い場合には、ノードn2の電位はトランジスタTr11を流れるリーク電流によってほとんど上昇しない。このため、本実施形態に係るシフトレジスタは、第3保持期間におけるノードn2の電位の上昇によって誤動作しない。
以上に示すように、本実施形態に係るシフトレジスタの単位回路21では、制御トランジスタTr10、Tr11の制御端子に与えられる第1制御信号は、全オン出力時にオンレベルになる全オン制御信号AONであり、制御トランジスタの第2導通端子に与えられる第2制御信号は、全オン制御信号の否定信号AONBである。本実施形態に係るシフトレジスタによれば、全オン出力時に第1および第2ノード(ノードn1、n2)の電位をオフレベルに制御することができる。また、第1の実施形態と同様に、電源回路から供給される電位に載るノイズによる第1および第2ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
(第3の実施形態)
図10は、本発明の第3の実施形態に係るシフトレジスタの構成を示すブロック図である。図10に示すシフトレジスタ30は、n個の単位回路31を多段接続した構成を有する。単位回路31は、入力端子IN、クロック端子CKA、CKB、初期化端子INIT、全オン制御端子AON、AONB、スタート端子ST、および、出力端子OUTを有する。シフトレジスタ30には外部から、スタート信号ST、2相のクロック信号CK1、CK2、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。
クロック信号CK1、CK2、初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様でn個の単位回路31に与えられる。スタート信号STは、初段の単位回路31の入力端子INと、n個の単位回路31のスタート端子STとに与えられる。
図11は、単位回路31の回路図である。単位回路31は、単位回路11において、トランジスタTr10、Tr11のソース端子の接続先をスタート端子STに変更したものである。単位回路31では、全オン制御信号AONがハイレベルのときに、トランジスタTr10、Tr11のソース端子に与えられるスタート信号STはローレベルに制御される。したがって、全オン制御信号AONがハイレベルであるときに、単位回路31は単位回路11と同じ全オン出力を行う。単位回路31は、初期化時および通常動作時に単位回路11と同じ動作を行う。
図3に示すように、スタート信号STがハイレベルになるまで、ノードn1、n3の電位と出力信号OUTはローレベル、ノードn2の電位はハイレベルである。通常動作時にスタート信号STがハイレベルに変化するときに、全オン制御信号AONはローレベルであるので、トランジスタTr10、Tr11はオフ状態のままである。このため、単位回路31は、トランジスタTr10、Tr11のソース端子に与えられたスタート信号STの影響を受けずに通常動作を行う。
単位回路31では、通常動作時に、トランジスタTr10、Tr11のソース端子にはハイレベルとローレベルに変化するスタート信号STが与えられる。スタート信号STは電源回路以外の回路から供給されるので、スタート信号STにはノイズが載らない。このため、第1保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr10は安定的にオフ状態を保つ。第2保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr11は安定的にオフ状態を保つ。したがって、シフトレジスタ30によれば、第1保持期間におけるノードn1、n3からの電荷抜けや、第2保持期間におけるノードn2からの電荷抜けを防止し、誤動作を防止することができる。
また、初期化信号INITは、通常動作時は常にローレベルである。このため、第3保持期間においてトランジスタTr11にオフリーク電流が流れる場合でも、ノードn2の電位はローレベルに保たれる。したがって、シフトレジスタ30によれば、第3保持期間におけるノードn2の電位の上昇による誤動作を防止することができる。
なお、初段の単位回路SR1では、スタート信号ST(入力信号IN)がハイレベルに変化すると、トランジスタTr5がオンする。このため、トランジスタTr11にオフリーク電流が流れても、ノードn2の電位はローレベルを保つ。また、単位回路SR1においてスタート信号STがハイレベルに変化すると、トランジスタTr3がオンし、ノードn1、n3の電位はハイレベルになる。このため、トランジスタTr10にオフリーク電流が流れて、トランジスタTr10のソース端子に印加されたハイレベル電位がノードn1、n3に供給されても、問題はない。また、2段目以降の単位回路SR2〜SRnでは、スタート信号STがハイレベルのときには、ノードn2の電位はハイレベルである。このため、トランジスタTr11にリーク電流が流れて、スタート信号STのハイレベル電位がノードn2に供給されても、問題はない。また、このときトランジスタTr4はオンするので、トランジスタTr10にリーク電流が流れても、ノードn1、n3の電位はローレベルを保つ。
以上に示すように、本実施形態に係るシフトレジスタの単位回路31では、制御トランジスタTr10、Tr11の制御端子に与えられる第1制御信号は、全オン出力時にオンレベルになる全オン制御信号AONであり、制御トランジスタの第2導通端子に与えられる第2制御信号は、シフト開始時にオンレベルになるスタート信号STである。本実施形態に係るシフトレジスタによれば、全オン出力時に第1および第2ノード(ノードn1、n2)の電位をオフレベルに制御することができる。また、第1の実施形態と同様に、電源回路から供給される電位に載るノイズによる第1および第2ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
(第4の実施形態)
本発明の第4の実施形態に係るシフトレジスタは、図1に示す構成を有する。ただし、本実施形態に係るシフトレジスタは、単位回路11に代えて、図12に示す単位回路41を備えている。単位回路41は、単位回路11にトランジスタTr9を追加したものである。トランジスタTr9のドレイン端子はノードn3に接続され、トランジスタTr9のソース端子は全オン制御端子AONに接続され、トランジスタTr9のゲート端子は初期化端子INITに接続される。
トランジスタTr9は、ノードn1に対応して設けられ、初期化信号INITに応じてノードn3に全オン制御信号を与えることにより、ノードn1の電位を第1導通端子を介して制御する。トランジスタTr9は、トランジスタTr10、Tr11と同様に、制御トランジスタとして機能する。
単位回路11では、初期化信号INITがハイレベルに変化すると、トランジスタTr7がオンし、ノードn2の電位はハイレベルになる。このため、トランジスタTr4がオンし、ノードn1、n3の電位はローレベルになる。単位回路41では、初期化信号INITがハイレベルに変化すると、同様の理由により、ノードn1、n3の電位はローレベルになる。これに加えて、単位回路41では、初期化信号INITがハイレベルに変化すると、トランジスタTr9がオンする。このときトランジスタTr9のソース端子にはローレベルの全オン制御信号AONが与えられるので、ノードn1、n3の電位はローレベルになる。したがって、本実施形態に係るシフトレジスタによれば、初期化を直ちに行うことができる。
単位回路41では、トランジスタTr9のソース端子に全オン制御信号AONが与えられる。全オン制御信号AONは電源回路以外の回路から供給されるので、全オン制御信号AONにはノイズが載らない。このため、第1保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr9はオフ状態を保つ。したがって、本実施形態に係るシフトレジスタによれば、第1保持期間におけるノードn1、n3からの電荷抜けを防止し、誤動作を防止することができる。なお、トランジスタTr9のソース端子にスタート信号STを与えても、初期化信号INITの否定信号を与えても、同様の効果が得られる。
以上に示すように、本実施形態に係るシフトレジスタの単位回路41は、第1ノード(ノードn1)に対応した制御トランジスタ(トランジスタTr9)を備えている。制御トランジスタの制御端子に与えられる第1制御信号は、初期化時にオンレベルになる初期化信号INITであり、制御トランジスタの第2導通端子に与えられる第2制御信号は、全オン出力を行うときにオンレベルになる全オン制御信号AON、シフト開始時にオンレベルになるスタート信号ST、および、初期化信号の否定信号のいずれかである。したがって、初期化時に第1ノードの電位をオフレベルにすることができる。また、電源回路から供給される電位に載るノイズによる第1ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
(第5の実施形態)
図13は、本発明の第5の実施形態に係るシフトレジスタの構成を示すブロック図である。図13に示すシフトレジスタ50は、第1の実施形態に係るシフトレジスタ10において、初段の単位回路11を単位回路51に置換したものである。シフトレジスタ50は、単位回路51と(n−1)個の単位回路11を多段接続した構成を有する。図14は、シフトレジスタ50の他の構成を示すブロック図である。図13では、信号や電源電位は、初段の単位回路SR1の側から供給される。これに対して図14では、信号や電源電位は、最終段の単位回路SRnの側から供給される。
図15は、初段の単位回路51の回路図である。単位回路51は、単位回路11において、トランジスタTr5のソース端子の接続先を初期化端子INITに変更したものである。トランジスタTr3、Tr5のゲート端子には、入力信号INとしてスタート信号STが与えられる。
一般に、電源回路から供給される電位に載るノイズは電源配線の抵抗が高いほど大きく、電源配線の抵抗は電源配線が長いほど大きい。このため、電源回路から初段の単位回路SR1に供給されるローレベル電位VSSに載るノイズは、図13に示す構成よりも図14に示す構成において大きくなる。
単位回路11では、トランジスタTr5のソース端子には、電源回路から供給されたローレベル電位VSSが印加される。電源回路と初段の単位回路SR1を接続する電源配線の抵抗が低い場合(例えば、図13に示す場合)には、電源回路から初段の単位回路SR1に供給されるローレベル電位VSSに載るノイズは小さい。このため、スタート信号STがローレベルのときに、トランジスタTr5はオンしない。これに対して、電源回路と初段の単位回路SR1を接続する電源配線の抵抗が高い場合(例えば、図14に示す場合)には、電源回路から初段の単位回路SR1に供給されるローレベル電位VSSに載るノイズは大きい。このため、スタート信号STがローレベルのときでも、ローレベル電位VSSがノイズによって一時的に大幅に低下すると、トランジスタTr5のゲート−ソース間電圧が閾値電圧Vthを超え、トランジスタTr5がオンすることがある。トランジスタTr5がオンすると、ノードn2に蓄積された電荷が放電され、ノードn2の電位は低下する。このため、ノイズレベルを考慮して適切な設計を行わなければ、電源回路から初段の単位回路SR1に供給されるローレベル電位VSSに載るノイズによって、シフトレジスタ10が誤動作する可能性がある。
これに対して単位回路51では、トランジスタTr5のソース端子には初期化信号INITが与えられる。初期化信号INITは電源回路以外の回路から供給されるので、初期化信号INITにはノイズが載らない。このため、第2保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr5は安定的にオフ状態を保つ。したがって、シフトレジスタ50によれば、第2保持期間における単位回路51内のノードn2からの電荷抜けを防止し、誤動作を防止することができる。
以上に示すように、本実施形態に係るシフトレジスタ50の初段の単位回路51では、第3トランジスタの第2導通端子(トランジスタTr5のソース端子)に外部から供給された第2制御信号(初期化信号INIT)が与えられる。したがって、電源回路から供給される電位に載るノイズによる初段の単位回路内の第2ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
本実施形態に係るシフトレジスタ50については、以下の変形例を構成することができる。変形例に係るシフトレジスタの初段の単位回路では、トランジスタTr5のソース端子を全オン制御端子AONに接続してもよい。また、変形例に係るシフトレジスタの2段目以降の単位回路SR2〜SRnは、初段と同じく単位回路51でもよく、他の実施形態に係る単位回路でもよい。これらの変形例に係るシフトレジスタでも、シフトレジスタ50と同様の効果が得られる。
(第6の実施形態)
図16は、本発明の第6の実施形態に係るシフトレジスタおよび初期化信号生成回路の構成を示すブロック図である。図16に示すシフトレジスタ60は、n個の単位回路61を多段接続した構成を有する。単位回路61は、入力端子IN、クロック端子CKA、CKB、初期化端子INIT、全オン制御端子AON、AONB、スタート端子ST、および、出力端子OUTを有する。シフトレジスタ60には外部から、スタート信号ST、2相のクロック信号CK1、CK2、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。
初期化信号生成回路62は、スタート信号STと全オン制御信号AONに基づき、シフトレジスタに供給される初期化信号INITを生成する。初期化信号生成回路62は、全オン制御信号AONがハイレベルに変化した後、スタート信号STがハイレベルに変化するまでの期間ではハイレベルの初期化信号INITを出力し、それ以外ではローレベルの初期化信号INITを出力する。初期化信号INITは、n個の単位回路61の初期化端子INITに与えられる。スタート信号STは、初段の単位回路61の入力端子INに与えられる。クロック信号CK1、CK2、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様でn個の単位回路61に与えられる。
図17は、単位回路61の回路図である。図17に示す単位回路61は、13個のNチャネル型トランジスタTr1〜Tr8、Tr11〜Tr15、コンデンサC1、および、抵抗R1を含んでいる。単位回路61は、以下の点で単位回路11と相違する。単位回路61では、トランジスタTr2のゲート端子には、トランジスタTr5、Tr8、Tr11のドレイン端子、および、トランジスタTr14の一方の導通端子(図17では右側の端子)が接続される。トランジスタTr14の他方の導通端子は、トランジスタTr4のゲート端子、トランジスタTr7のソース端子、および、抵抗R1の一端(図17では下端)に接続される。トランジスタTr3のドレイン端子は、トランジスタTr15のソース端子に接続される。トランジスタTr15のドレイン端子にはハイレベル電位VDDが印加され、トランジスタTr14、Tr15のゲート端子は全オン制御端子AONBに接続される。トランジスタTr11のソース端子は、スタート端子STに接続される。以下、トランジスタTr4のゲート端子が接続されたノードをn4という。
単位回路61において、トランジスタTr3〜Tr8、Tr11、Tr13〜Tr15、および、抵抗R1は、ノードn1、n2の電位を制御するノード制御部として機能する。トランジスタTr1〜Tr8、Tr12、Tr13の機能は、単位回路11の場合と同じである。トランジスタTr11の機能は、単位回路31の場合と同じである。ただし、トランジスタTr7は、初期化信号INITに応じてノードn4の電位をオンレベル(ハイレベル)に制御することにより、ノードn2の電位をオンレベルに制御する。トランジスタTr15は、否定信号AONBに応じて第1トランジスタ(トランジスタTr3)にオン電位を供給する。トランジスタTr14は、ノードn2に接続された導通端子と、ノードn4(第3ノードに相当)に接続された導通端子と、否定信号AONBが与えられた制御端子とを有する。
図18は、シフトレジスタ60のタイミングチャートである。シフトレジスタ60は、初期化信号INITがハイレベルで、全オン制御信号AONがローレベルのときには初期化を行い、初期化信号INITと全オン制御信号AONがローレベルのときには通常動作を行い、全オン制御信号AONがハイレベルのときには全オン出力を行う。なお、初期化信号INITがローレベルで、全オン制御信号AONがハイレベルになることはない。
通常動作時には、初期化信号INITと全オン制御信号AONはローレベル、否定信号AONBはハイレベルになる。このため、トランジスタTr7、Tr11、Tr12はオフし、トランジスタTr14、Tr15はオンする。したがって、トランジスタTr3のドレイン端子にはハイレベル電位VDDが印加され、ノードn2とノードn4は電気的に接続される。単位回路61は、通常動作時に単位回路11と同じ回路になり、単位回路11と同じ動作を行う。
図18に示すオンシーケンスでは、シフトレジスタ60は、全オン出力と初期化を行う。オンシーケンス実行前には、スタート信号ST、初期化信号INIT、および、全オン制御信号AONはローレベル、否定信号AONBはハイレベルである。まず、全オン制御信号AONがハイレベルに変化し、否定信号AONBがローレベルに変化する。これに伴い、初期化信号生成回路62は、初期化信号INITをハイレベルに変化させる。このため、トランジスタTr7、Tr11、Tr12はオンし、トランジスタTr14、Tr15はオフし、ノードn2とノードn4は電気的に切り離される。ノードn4の電位は、トランジスタTr7の作用によりハイレベルになる。ノードn2の電位はトランジスタTr11の作用によりローレベルになり、トランジスタTr2はオフする。
ノードn4の電位がハイレベルになると、トランジスタTr4はオンし、ノードn1、n3の電位はローレベルになる。なお、このときトランジスタTr15はオフ状態にあるので、トランジスタTr3がオンしても、トランジスタTr3、Tr15を介してノードn3にハイレベル電位が印加されることはない。ノードn1の電位がローレベルになると、トランジスタTr1はオフする。このようにトランジスタTr1、Tr2がオフし、トランジスタTr12がオンするので、出力信号OUTはハイレベルになり、トランジスタTr8はオンする。このようにオンシーケンス実行時に全オン制御信号AONをハイレベルにすることにより、初期化信号INITをハイレベルに変化させて、シフトレジスタ60の出力信号O1〜Onをハイレベルにすることができる。
次に、初期化信号INITがハイレベルである間に、全オン制御信号AONがローレベルに変化し、否定信号AONBがハイレベルに変化する。このため、トランジスタTr11、Tr12はオフし、トランジスタTr14、Tr15はオンする。トランジスタTr12がオフした後、出力端子OUTはフローティング状態になる。このとき出力端子OUTに蓄積された電荷は保持されるので、出力信号OUTはハイレベルを保ち、トランジスタTr8はオン状態を保つ。
トランジスタTr14がオンする前は、ノードn4の電位はハイレベルであり、ノードn2の電位はローレベルである。トランジスタTr14がオンすると、トランジスタTr7、Tr14、Tr8を介して、ハイレベル電位を有する初期化端子INITとローレベル電位を有するトランジスタTr8のソース端子とが瞬間的に短絡する。
単位回路61は、トランジスタTr7の駆動能力がトランジスタTr8の駆動能力よりも高くなるように設計される。例えば、トランジスタTr7のチャネル幅は、トランジスタTr8のチャネル幅よりも大きく設計される。このため、トランジスタTr14がオンすると、ノードn2の電位は上昇してトランジスタのオン電位を超え、トランジスタTr2はオンする。これに伴い、出力端子OUTに蓄積された電荷は放電され、出力信号OUTはローレベルになる。したがって、トランジスタTr8はオフし、ノードn2の電位は最終的に(VDD−Vth)になる。
単位回路61の入力信号INは、前段の単位回路61の出力信号OUTである。このため、前段の単位回路61の出力信号OUTがローレベルに変化すると、トランジスタTr3はオフする。このようにトランジスタTr15がオンするときに、入れ替わりにトランジスタTr3がオフするので、トランジスタTr3、Tr15を介してノードn3にハイレベル電位VDDが印加されることはない。また、トランジスタTr4はオン状態を保つので、ノードn1、n3の電位はローレベルを保ち、トランジスタTr1はオフ状態を保つ。このように初期化信号INITをハイレベルに保ちながら、全オン制御信号AONをローレベルに変化させることにより、シフトレジスタ60を初期化し、出力信号OUTをローレベルにすることができる。
次に、スタート信号STがハイレベルに変化する。これに伴い、初期化信号生成回路62は、初期化信号INITをローレベルに変化させる。このため、トランジスタTr7はオフする。これ以降、シフトレジスタ60は通常動作を行う。
図18に示すオフシーケンスでは、シフトレジスタ60は全オン出力を行う。このとき、全オン制御信号AONはハイレベルに変化し、初期化信号生成回路62は初期化信号INITをハイレベルに変化させる。初期化信号INITと全オン制御信号AONをハイレベルにすることにより、シフトレジスタ60の出力信号O1〜Onをハイレベルにすることができる。
シフトレジスタ60によれば、第3の実施形態に係るシフトレジスタ30と同様に、第2保持期間におけるノードn2からの電荷抜けを防止し、誤動作を防止することができる。また、第3保持期間におけるノードn2の電位の上昇による誤動作も防止することができる。なお、トランジスタTr11のソース端子に全オン制御信号の否定信号AONBを与えても、同様の効果が得られる。
図19は、初期化信号生成回路62の回路図である。図19に示す初期化信号生成回路62は、9個のトランジスタTr21〜Tr29、および、抵抗R2を含んでいる。トランジスタTr21のソース端子は、トランジスタTr22のドレイン端子、抵抗R2の一端(図19では上端)、および、出力端子INITに接続される。トランジスタTr21のゲート端子は、トランジスタTr29の一方の導通端子(図19では右側の端子)に接続される。トランジスタTr29の他方の導通端子は、トランジスタTr23のソース端子、トランジスタTr24、Tr27のドレイン端子、および、トランジスタTr28のゲート端子に接続される。トランジスタTr22のゲート端子は、トランジスタTr25のソース端子、トランジスタTr26、Tr28のドレイン端子、および、トランジスタTr27のゲート端子に接続される。トランジスタTr23、Tr26のゲート端子、および、トランジスタTr24のソース端子は、全オン制御端子AONに接続される。トランジスタTr24、Tr25のゲート端子、および、トランジスタTr26のソース端子は、スタート端子STに接続される。トランジスタTr21、Tr23のドレイン端子、および、トランジスタTr29のゲート端子には、ハイレベル電位VDDが印加される。トランジスタTr22、Tr27、Tr28のソース端子、および、抵抗R2の他端には、ローレベル電位VSSが印加される。以下、トランジスタTr21のゲート端子に接続されたノードをn21、トランジスタTr22のゲート端子に接続されたノードをn22、トランジスタTr23のソース端子に接続されたノードをn23という。
図20は、シフトレジスタ60の電源オン時のタイミングチャートである。図20には、初期化信号生成回路62内のノードn21、n22の電位の変化が記載されている。なお、図面の記載の都合上、図18と図20では初期化信号INITのハイレベル期間の長さが異なる。
図20を参照して、オンシーケンス実行時の初期化信号生成回路62の動作を説明する。オンシーケンス実行前には、ノードn21〜n23の電位は不定である。全オン制御信号AONがハイレベルに変化すると、トランジスタTr23、Tr26はオンする。このときトランジスタTr26のソース端子にはローレベルのスタート信号STが与えられるので、トランジスタTr26がオンすると、ノードn22の電位はローレベルになり、トランジスタTr22、Tr27はオフする。一方、トランジスタTr23がオンすると、ノードn23の電位は(VDD−Vth)になり、トランジスタTr28はオンする。トランジスタTr29のゲート端子にはハイレベル電位VDDが印加されるので、ノードn21とノードn23は電気的に接続される。このため、ノードn21の電位も(VDD−Vth)まで上昇する。ノードn21の電位が(VDD−Vth)まで上昇すると、トランジスタTr29はオフし、ノードn21はフローティング状態になる。途中でノードn21の電位がトランジスタのオンレベルを超えると、トランジスタTr21はオンする。このため、出力端子INITの電位はハイレベルになる。このとき、ノードn21と出力端子INITの間の寄生容量によって、ノードn21の電位は突き上げられる。ノードn21の電位は(VDD+Vth)より高くなるので、出力端子INITの電位はハイレベル電位VDD(閾値落ちのないハイレベル電位)に等しくなる。
次に全オン制御信号AONがローレベルに変化すると、トランジスタTr23、Tr26はオフする。これ以降、ノードn21、n23はフローティング状態でハイレベル電位を保持し、ノードn22はフローティング状態でローレベル電位を保持する。
次にスタート信号STがハイレベルに変化すると、トランジスタTr24、Tr25はオンする。このときトランジスタTr24のソース端子にはローレベルの全オン制御信号AONが与えられるので、トランジスタTr24がオンすると、ノードn21、n23の電位はローレベルになり、トランジスタTr21、Tr28はオフする。一方、トランジスタTr25がオンすると、ノードn22の電位は(VDD−Vth)になり、トランジスタTr22、Tr27はオンする。したがって、出力信号INITはローレベルになる。
次にスタート信号STがローレベルに変化すると、トランジスタTr24、Tr25はオフする。これ以降、ノードn21、n23はフローティング状態でローレベル電位を保持し、ノードn22はフローティング状態でハイレベル電位を保持する。
このようにして初期化信号生成回路62は、全オン制御信号AONがハイレベルに変化した後、スタート信号STがハイレベルに変化するまでの間はハイレベルの初期化信号INITを出力し、それ以外ではローレベルの初期化信号INITを出力する。
初期化を行う前に初期化信号INITの電位がハイレベル電位VDDに近い場合には、トランジスタTr21がオンしたときの初期化信号INITの電位の変化量が小さい。このため、ノードn21の電位の突き上げ量が小さく、初期化信号INITの電位はハイレベル電位VDDまで上昇しないことがある。抵抗R2は、初期化を行う前に初期化信号INITをローレベルに固定する機能を有する。抵抗R2を含む初期化信号生成回路62では、トランジスタTr21がオンしたときの初期化信号INITの電位の変化量が大きい。このため、ノードn21の電位の突き上げ量が大きく、初期化信号INITの電位はハイレベル電位VDDまで上昇する。なお、抵抗R2を削除しても、初期化信号生成回路62は上記と同様に動作する。
トランジスタTr29は、ノードn21の電位が突き上げられたときに、ノードn23の電位を(VDD−Vth)以下に抑え、トランジスタTr24、Tr27に高電圧が印加されることを防止するために設けられる。トランジスタTr29を削除し、ノードn21とノードn23を短絡しても、初期化信号生成回路62は上記と同様に動作する。
図21は、比較例に係る初期化信号生成回路の回路図である。図21に示す初期化信号生成回路962では、トランジスタTr24、Tr26のソース端子にはローレベル電位VSSが固定的に印加される。以下に示すように、初期化信号生成回路62は、初期化信号生成回路962よりもノイズに強い。
シフトレジスタを走査線駆動回路として備えた表示装置では、電源回路から供給されるローレベル電位VSSにノイズが載りやすい。初期化信号生成回路962では、トランジスタTr24のソース端子には、電源回路から供給されたローレベル電位VSSが印加される。ノードn21、n23がフローティング状態でハイレベル電位を保持している間に、ローレベル電位VSSにノイズが載り、ローレベル電位VSSが一時的に大幅に低下すると、トランジスタTr24のゲート−ソース間電圧が閾値電圧Vthを超え、トランジスタTr24がオンすることがある。トランジスタTr24がオンすると、ノードn21、n23に蓄積された電荷が放電され(ノードn21、n23からの電荷抜け)、ノードn21、n23の電位は低下する。ノードn21、n23の電位がトランジスタのオン電位よりも低くなると、トランジスタTr21はオフし、出力される初期化信号INITの電位が不定になるので、シフトレジスタは誤動作する。
また、ノードn22がフローティング状態でハイレベル電位を保持している間に、ローレベル電位VSSにノイズが載り、ローレベル電位VSSが一時的に大幅に低下すると、トランジスタTr26のゲート−ソース間電圧が閾値電圧Vthを超え、トランジスタTr26がオンすることがある。トランジスタTr26がオンすると、ノードn22に蓄積された電荷が放電され(ノードn22からの電荷抜け)、ノードn22の電位は低下する。ノードn22の電位がトランジスタのオン電位よりも低くなると、トランジスタTr22はオフし、出力される初期化信号INITの電位が不定になるので、シフトレジスタは誤動作する。
これに対して初期化信号生成回路62では、トランジスタTr24のソース端子には全オン制御信号AONが与えられ、トランジスタTr26のソース端子にはスタート信号STが与えられる。スタート信号STと初期化信号INITは電源回路以外の回路から供給されるので、スタート信号STと初期化信号INITにはノイズが載らない。
このため、ノードn21、n23がフローティング状態でハイレベル電位を保持している間に、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr24は安定的にオフ状態を保つ。また、ノードn21、n23がフローティング状態でローレベル電位を保持しているときには、全オン制御信号AONはローレベルである。このため、トランジスタTr24を流れるオフリーク電流によって、ノードn21、n23の電位は上昇しない。したがって、初期化信号生成回路62によれば、ノードn21、n23からの電荷抜けによる誤動作や、ノードn21、n23の電位の上昇による誤動作を防止することができる。
また、ノードn22がフローティング状態でハイレベル電位を保持している間に、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr26は安定的にオフ状態を保つ。また、ノードn22がフローティング状態でローレベル電位を保持しているときには、スタート信号STはローレベルである。このため、トランジスタTr26を流れるオフリーク電流によって、ノードn22の電位は上昇しない。したがって、初期化信号生成回路62によれば、ノードn22からの電荷抜けによる誤動作や、ノードn22の電位の上昇に起因する誤動作を防止することができる。
以上に示すように、本実施形態に係るシフトレジスタ60の単位回路61は、第2ノード(ノードn2)に対応した制御トランジスタ(トランジスタTr11)を備えている。制御トランジスタの制御端子に与えられる第1制御信号は、全オン出力時にオンレベルになる全オン制御信号AONであり、制御トランジスタの第2導通端子に与えられる第2制御信号は、シフト開始時にオンレベルになるスタート信号ST、および、全オン制御信号の否定信号AONBのいずれかである。したがって、全オン出力時に第2ノードの電位をオフレベルに制御することができる。また、電源回路から供給される電位に載るノイズによる第2ノードからの電荷抜けを防止し、シフトレジスタ60の誤動作を防止することができる。
また、単位回路61のノード制御部は、全オン制御信号の否定信号AONBに応じて第1トランジスタにオン電位を供給するトランジスタTr15と、第2ノードに接続された導通端子と、第3ノード(ノードn4)に接続された導通端子と、全オン制御信号の否定信号AONBが与えられた制御端子とを有するトランジスタTr14と、全オン制御信号AONに応じて第2ノードの電位をオフレベルに制御するトランジスタTr11とを含んでいる。第2トランジスタの制御端子(トランジスタTr4のゲート端子)、第4トランジスタの第2導通端子(トランジスタTr6のソース端子)、および、第5トランジスタの第2導通端子(トランジスタTr7のソース端子)は、第3ノードに接続される。したがって、通常動作時には、第2ノードと第3ノードは電気的に接続され、第1トランジスタは入力信号に応じて第1ノードの電位をオンレベルに制御する。全オン出力時には、第3ノードの電位はオンレベル、第1および第2ノードの電位はオフレベルになり、出力トランジスタはオフし、出力端子の電位はオンレベルになる。このようにしてシフトレジスタ60は、通常動作と全オン出力を選択的に行うことができる。
また、図16に示す回路は、シフトレジスタ60と、シフトレジスタ60に供給される制御信号(初期化信号INIT)を生成する制御信号生成回路(初期化信号生成回路62)とを備えている。制御信号生成回路は、ノード(ノードn21、n22)にオン電位を印加するセットトランジスタ(トランジスタTr23、Tr25)と、ノードに接続された第1導通端子と、少なくとも通常動作時にオフレベルになる第1制御信号(スタート信号ST、全オン制御信号AON)が外部から与えられた制御端子と、第1制御信号がオンレベルのときにオフレベルになる第2制御信号(全オン制御信号AON、スタート信号ST)が外部から与えられた第2導通端子とを有するリセットトランジスタ(トランジスタTr24、Tr26)とを含んでいる。
したがって、リセットトランジスタの制御端子と第2導通端子に外部から供給された制御信号を与えることにより、電源回路から供給される電位に載るノイズによるノードからの電荷抜けを防止することができる。これにより、制御信号生成回路の誤動作を防止し、シフトレジスタの誤動作を防止することができる。
本実施形態に係るシフトレジスタ60については、以下の変形例を構成することができる。変形例に係るシフトレジスタの初段の単位回路では、トランジスタTr5のソース端子を初期化端子INITまたは全オン制御端子AONに接続してもよい。
(第7の実施形態)
本発明の第7の実施形態に係るシフトレジスタは、図1に示す構成を有する。ただし、本実施形態に係るシフトレジスタは、単位回路11に代えて、図22に示す単位回路71を備えている。
図22に示す単位回路71は、9個のNチャネル型トランジスタTr1〜Tr3、Tr9、Tr10、Tr12、Tr15〜Tr17、および、コンデンサC1を含んでいる。トランジスタTr1のドレイン端子は、クロック端子CKAに接続される。トランジスタTr1のソース端子は、トランジスタTr2、Tr16のドレイン端子、トランジスタTr12のソース端子、および、出力端子OUTに接続される。トランジスタTr1のゲート端子は、トランジスタTr3のソース端子、および、トランジスタTr9、Tr10、Tr17のドレイン端子に接続される。トランジスタTr3のドレイン端子は、トランジスタTr15のソース端子に接続される。トランジスタTr2、Tr17のゲート端子は、クロック端子CKBに接続される。トランジスタTr3のゲート端子、トランジスタTr15のドレイン端子、および、トランジスタTr17のソース端子は、入力端子INに接続される。トランジスタTr9、Tr16のゲート端子は、初期化端子INITに接続される。トランジスタTr9のソース端子、トランジスタTr10、Tr12のゲート端子、および、トランジスタTr12のドレイン端子は、全オン制御端子AONに接続される。トランジスタTr10のソース端子、および、トランジスタTr15のゲート端子は、全オン制御端子AONBに接続される。トランジスタTr2、Tr16のソース端子には、ローレベル電位VSSが固定的に印加される。コンデンサC1は、トランジスタTr1のゲート端子とソース端子の間に設けられ、ブートストラップ容量として機能する。
単位回路71において、トランジスタTr3、Tr9、Tr10、Tr15、Tr17は、ノードn1の電位を制御するノード制御部として機能する。トランジスタTr1は、クロック端子CKAに接続されたドレイン端子と、出力端子OUTに接続されたソース端子と、ノードn1に接続されたゲート端子とを有し、出力トランジスタとして機能する。トランジスタTr2は、出力端子OUTに接続されたドレイン端子と、オフ電位(ローレベル電位VSS)が印加されたソース端子と、クロック信号CKBが与えられたゲート端子とを有し、出力リセットトランジスタとして機能する。
トランジスタTr3は、入力信号INに応じてノードn1の電位をオンレベルに制御する第1トランジスタとして機能する。トランジスタTr17は、クロック信号CKBに応じてノードn1の電位をオフレベルに制御する第2トランジスタとして機能する。トランジスタTr12は、全オン制御信号AONに応じて出力端子OUTの電位をオンレベルに制御する。トランジスタTr16は、初期化信号INITに応じて出力端子OUTの電位をオフレベルに制御する。トランジスタTr15は、全オン制御信号の否定信号AONBに応じて第1トランジスタのドレイン端子に入力信号INを与える。トランジスタTr10は、全オン制御信号AONに応じてノードn1の電位を第1導通端子を介して制御する。トランジスタTr9は、初期化信号INITに応じてノードn1の電位を第1導通端子を介して制御する。トランジスタTr9、Tr10は、制御トランジスタとして機能する。
本実施形態に係るシフトレジスタは、初期化信号INITがハイレベルのときには初期化を行い、初期化信号INITと全オン制御信号AONがローレベルのときには通常動作を行い、全オン制御信号AONがハイレベルのときには全オン出力を行う。なお、初期化信号INITと全オン制御信号AONが共にハイレベルになることはない。
本実施形態に係るシフトレジスタは、図3に示すタイミングチャート(ただし、ノードn2の電位の変化を除く)に従い動作する。通常動作時には、初期化信号INITと全オン制御信号AONはローレベルであるので、トランジスタTr9、Tr10、Tr12、Tr16はオフする。このため、これらのトランジスタは、シフトレジスタ10の通常動作に影響を与えない。また、トランジスタTr15はオンするので、トランジスタTr3のドレイン端子には、入力信号INが与えられる。
以下、初段の単位回路SR1の通常動作を説明する。期間t0において、入力信号IN(スタート信号ST)はハイレベルに変化する。このため、トランジスタTr3はオンし、ノードn1の電位はハイレベルになり、トランジスタTr1はオンする。また、クロック信号CKBと入力信号INが共にハイレベルであるので、ノードn1の電位はトランジスタTr17の作用によってもハイレベルになる。このときクロック信号CKAはローレベルであるので、出力信号OUTはローレベルのままである。期間t0の後半部で、入力信号INはローレベルに変化する。このため、トランジスタTr3はオフする。これ以降、ノードn1はフローティング状態でハイレベル電位を保持する。
期間t1では、クロック信号CKAはハイレベルに変化する。このときトランジスタTr1はオン状態であるので、出力信号OUTはハイレベルになる。ブートストラップ動作により、出力端子OUTの電位はクロック信号CKAのハイレベル電位VDDに等しくなる。期間t1の後半部で、クロック信号CKAはローレベルに変化する。このため、出力信号OUTはローレベルになり、ノードn1の電位は期間t0と同じ電位(VDD−Vth)に戻る。
期間t2では、クロック信号CKBはハイレベルに変化する。このため、トランジスタTr2、Tr17はオンし、出力信号OUTはローレベルになる。このとき入力信号INはローレベルであるので、ノードn1の電位はローレベルになり、トランジスタTr1はオフする。期間t2の後半部で、クロック信号CKBはローレベルに変化する。このため、トランジスタTr2、Tr17はオフする。
このように単位回路SR1の出力信号OUTは、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。第1の実施形態に係るシフトレジスタ10と同様に、本実施形態に係るシフトレジスタの出力信号O1〜Onは、クロック信号CK1の1/2周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。
初期化時には、初期化信号INITがハイレベルになる。このため、トランジスタTr9、Tr16がオンする。このとき全オン制御信号AONはローレベルであるので、ノードn1の電位はローレベルになり、トランジスタTr1はオフする。このときトランジスタTr12もオフするので、出力信号OUTはトランジスタTr16の作用によりローレベルになる。
全オン出力時には、全オン制御信号AONがハイレベル、否定信号AONBがローレベルになる。このため、トランジスタTr10、Tr12はオンし、トランジスタTr15はオフする。このとき否定信号AONBはローレベルであるので、ノードn1の電位はトランジスタTr10の作用によりローレベルになり、トランジスタTr1はオフする。このときトランジスタTr16もオフするので、出力信号OUTはトランジスタTr12の作用によりハイレベルになる。
単位回路71では、トランジスタTr10のソース端子には否定信号AONBが与えられ、トランジスタTr9のソース端子には全オン制御信号AONが与えられる。全オン制御信号AONと否定信号AONBは、外部に設けられた表示制御回路から供給される。このため、全オン制御信号AONと否定信号AONBにはノイズがほとんど載らない。したがって、第1保持期間(ノードn1がフローティング状態でハイレベル電位を保持する期間)において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr9、Tr10は安定的にオフ状態を保つ。したがって、本実施形態に係るシフトレジスタによれば、第1保持期間におけるノードn1からの電荷抜けを防止し、誤動作を防止することができる。
なお、トランジスタTr10のソース端子に否定信号AONBに代えて、初期化信号INITやスタート信号STを与えてもよい。また、トランジスタTr9のソース端子に全オン制御信号AONに代えて、スタート信号STを与えてもよく、初期化信号の否定信号を与えてもよい。これら変形例に係るシフトレジスタでも、本実施形態に係るシフトレジスタと同様の効果が得られる。
以上に示すように、本実施形態に係るシフトレジスタの単位回路71は、クロック信号を入力するためのクロック端子に接続された第1導通端子と、クロック信号を出力するための出力端子に接続された第2導通端子と、第1ノード(ノードn1)に接続された制御端子とを有する出力トランジスタ(トランジスタTr1)と、出力端子に接続された第1導通端子と、オフ電位が印加された第2導通端子と、第2クロック信号が与えられた制御端子とを有する出力リセットトランジスタ(トランジスタTr2)と、第1ノードの電位を制御するノード制御部(トランジスタTr3、Tr9、Tr10、Tr15、Tr17)とを備えている。ノード制御部は、第1ノードの電位を第1導通端子を介して制御する制御トランジスタ(トランジスタTr9、Tr10)を含んでいる。制御トランジスタは、外部から供給される制御信号のうち少なくとも通常動作時にオフレベルになる第1制御信号(初期化信号INIT、全オン制御信号AON)が与えられた制御端子と、外部から供給される制御信号のうち第1制御信号がオンレベルのときにオフレベルになる第2制御信号(全オン制御信号AON、否定信号AONB)が与えられた第2導通端子とを有する。
このように制御トランジスタを設けることにより、第1制御信号がオンレベルのときに第1ノードの電位をオフレベルに制御することができる。また、制御トランジスタの制御端子と第2導通端子に外部から供給された制御信号を与えることにより、電源回路から供給される電位に載るノイズによる第1ノードからの電荷抜けを防止し、シフトレジスタの誤動作を防止することができる。
また、第1制御信号は、全オン出力時にオンレベルになる全オン制御信号であり、第2制御信号は、初期化時にオンレベルになる初期化信号、全オン制御信号の否定信号、および、シフト開始時にオンレベルになるスタート信号のいずれかである。したがって、全オン出力時に第1ノードの電位をオフレベルに制御することができる。
また、第1制御信号は、初期化時にオンレベルになる初期化信号であり、第2制御信号は、全オン出力時にオンレベルになる全オン制御信号、シフト開始時にオンレベルになるスタート信号、および、初期化信号の否定信号のいずれかである。したがって、初期化時に第1ノードの電位をオフレベルに制御することができる。
また、ノード制御部は、単位回路の入力信号に応じて第1ノードの電位をオンレベルに制御する第1トランジスタ(トランジスタTr3)と、第2クロック信号に応じて第1ノードの電位をオフレベルに制御する第2トランジスタ(トランジスタTr17)をと含んでいる。したがって、入力信号と第2クロック信号に基づき、単位回路の状態を第1ノードの電位がオンレベルである状態と、第1ノードの電位がオフレベルである状態とに切り替えることができる。
また、単位回路は、全オン制御信号に応じて出力端子の電位をオンレベルに制御するトランジスタTr12と、初期化時にオンレベルになる初期化信号に応じて出力端子の電位をオフレベルに制御するトランジスタTr16とを備えている。ノード制御部は、全オン制御信号の否定信号に応じて第1トランジスタの第1導通端子(トランジスタTr3のドレイン端子)に入力信号を与えるトランジスタTr15を含んでいる。したがって、初期化時に出力端子の電位をオフレベルに制御し、全オン出力時に出力端子の電位をオンレベルに制御し、通常動作時に第1トランジスタの第1導通端子に入力信号を与えることができる。
本実施形態に係るシフトレジスタについては、以下の変形例を構成することができる。変形例に係るシフトレジスタの単位回路では、ノード制御部は、トランジスタTr1のゲート端子に接続された導通端子と、トランジスタTr3のソース端子、および、トランジスタTr9、Tr10、Tr17のドレイン端子に接続された導通端子と、ハイレベル電位VDDが固定的に印加された制御端子(ゲート端子)とを有するトランジスタを含んでいてもよい。これにより、トランジスタTr3、Tr9、Tr10、Tr17の端子間に高電圧が印加されることを防止することができる。
(第8の実施形態)
第8の実施形態では、1個の単位回路から複数の出力信号を出力するシフトレジスタについて説明する。第1の実施形態に係るシフトレジスタ10と同様に、本実施形態に係るシフトレジスタは、初期化信号INITがハイレベルのときには初期化を行い、初期化信号INITと全オン制御信号AONがローレベルのときには通常動作を行い、全オン制御信号AONがハイレベルのときには全オン出力を行う。
図23は、本実施形態の第1例に係るシフトレジスタの構成を示すブロック図である。図23に示すシフトレジスタ80は、(n/2)個の単位回路81を多段接続した構成を有する。単位回路81は、入力端子IN、クロック端子CKA、CKB、CKC、初期化端子INIT、全オン制御端子AON、AONB、および、出力端子OUT1、OUT2を有する。シフトレジスタ80には外部から、スタート信号ST、3相のクロック信号CK1〜CK3、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。シフトレジスタ80は、3相のクロック信号に基づき動作し、1個の単位回路から2個の出力信号を出力する。
スタート信号STは、初段の単位回路81の入力端子INに与えられる。初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様で(n/2)個の単位回路81に与えられる。1以上n/3以下の整数をkとしたとき、クロック信号CK1は、(3k−2)段目の単位回路81のクロック端子CKA、(3k−1)段目の単位回路81のクロック端子CKB、および、3k段目の単位回路81のクロック端子CKCに与えられる。クロック信号CK2は、(3k−2)段目の単位回路81のクロック端子CKB、(3k−1)段目の単位回路81のクロック端子CKC、および、3k段目の単位回路81のクロック端子CKAに与えられる。クロック信号CK3は、(3k−2)段目の単位回路81のクロック端子CKC、(3k−1)段目の単位回路81のクロック端子CKA、および、3k段目の単位回路81のクロック端子CKBに与えられる。単位回路81の出力信号OUT1、OUT2は、出力信号O1〜Onとして外部に出力される。出力信号OUT2は、次段の単位回路81の入力端子INに与えられる。
図24は、単位回路81の回路図である。図24に示す単位回路81は、単位回路13(図6)において、出力端子OUTを出力端子OUT1に名称変更し、トランジスタTr16、Tr1b、Tr2b、Tr8b、Tr12b、Tr13b、Tr16bとコンデンサC1bを追加し、トランジスタTr6のゲート端子の接続先をクロック端子CKCに変更したものである。トランジスタTr16のドレイン端子は出力端子OUT1などに接続され、トランジスタTr16のソース端子にはローレベル電位VSSが印加され、トランジスタTr16のゲート端子は初期化端子INITに接続される。トランジスタTr1b、Tr2b、Tr8b、Tr12b、Tr13b、Tr16bとコンデンサC1bは、トランジスタTr1、Tr2、Tr8、Tr12、Tr13、Tr16とコンデンサC1と同じ態様に接続される。ただし、トランジスタTr1bのドレイン端子は、クロック端子CKBに接続される。
図25は、シフトレジスタ80の通常動作時のタイミングチャートである。図25に示すように、通常動作時には、クロック信号CK1は、所定の周期でハイレベルとローレベルになる。クロック信号CK1のハイレベル期間は、1/3周期よりも短い。クロック信号CK2はクロック信号CK1を1/3周期遅延させた信号であり、クロック信号CK3はクロック信号CK1を2/3周期遅延させた信号である。スタート信号STは、期間t0内のクロック信号CK3のハイレベル期間でハイレベルになる。
通常動作時には、初期化信号INITと全オン制御信号AONはローレベルであるので、トランジスタTr7、Tr10〜Tr12、Tr16、Tr12b、Tr16bはオフする。このため、これらのトランジスタは、シフトレジスタ80の通常動作に影響を与えない。トランジスタTr3のドレイン端子には、ハイレベルの否定信号AONBが与えられる。
以下、初段の単位回路SR1の通常動作を説明する。期間t0、t1では、単位回路SR1は、第1の実施形態に係るシフトレジスタ10の初段の単位回路11と同様に動作する。期間t0において、単位回路SR1の入力信号IN(スタート信号ST)はハイレベルに変化する。このため、ノードn1、n1b、n3の電位は(VDD−Vth)になり、ノードn2の電位はローレベル電位VSSに近い電位になり、トランジスタTr1、Tr1bはオンする。期間t0では、単位回路SR1のクロック信号CKA、CKB(クロック信号CK1、CK2)はローレベルであるので、出力信号OUT1、OUT2はローレベルのままである。期間t0の後半部で、入力信号INはローレベルに変化する。これ以降、ノードn1、n1b、n3はフローティング状態でハイレベル電位を保持する。
期間t1では、単位回路SR1のクロック信号CKAはハイレベルに変化する。このとき、ノードn1の電位はブートストラップ動作によって(VDD−Vth)よりも高くなり、出力端子OUT1の電位はクロック信号CKAのハイレベル電位VDDに等しくなる。期間t1の後半部で、クロック信号CKAはローレベルに変化する。このため、出力信号OUT1はローレベルになり、ノードn1の電位は(VDD−Vth)に戻る。
期間t2では、単位回路SR1のクロック信号CKBはハイレベルに変化する。このとき、ノードn1bの電位はブートストラップ動作によって(VDD−Vth)よりも高くなり、出力端子OUT2の電位はクロック信号CKBのハイレベル電位VDDに等しくなる。期間t2の後半部で、クロック信号CKBはローレベルに変化する。このため、出力信号OUT2はローレベルになり、ノードn1bの電位は(VDD−Vth)に戻る。
期間t3では、単位回路SR1のクロック信号CKC(クロック信号CK3)はハイレベルに変化する。このため、ノードn2の電位はハイレベル、ノードn1、n1b、n3の電位はローレベルになり、トランジスタTr1、Tr1bはオフし、トランジスタTr2、Tr2bはオンする。出力信号OUT1、OUT2は、ローレベルに固定される。期間t3の後半部で、クロック信号CKCはローレベルに変化する。これ以降、ノードn2はフローティング状態でハイレベル電位を保持する。
単位回路SR1の出力信号OUT1は、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。単位回路SR1の出力信号OUT2は、期間t2内のクロック信号CK2のハイレベル期間でハイレベル(電位はVDD)になる。このように単位回路SR1は、クロック信号CK1の1/3周期だけ遅らせて、2個の出力信号OUT1、OUT2を順にハイレベルにする。2段目以降の単位回路SR2〜SRn/2は、前段の単位回路81からクロック信号CK1の2/3周期だけ遅れて同様に動作する。したがって、シフトレジスタ80の出力信号O1〜Onは、クロック信号CK1の1/3周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。
シフトレジスタ80は、初期化時および全オン出力時に、第1の実施形態に係るシフトレジスタ10と同様に動作する。なお、トランジスタTr16、Tr16bは、初期化信号INITがハイレベルに変化したときに、出力信号OUT1、OUT2を直ちにローレベルにするために設けられている。
トランジスタTr16、Tr16bを含まない単位回路でも、初期化信号INITがハイレベルに変化すると、時間はかかるが、出力信号OUT1、OUT2は最終的にローレベルになる。初期化を行う前に出力信号OUT1、OUT2がハイレベルである場合、トランジスタTr8、Tr8bはオン状態にある。このため、初期化信号INITがハイレベルに変化すると、ノードn2にはトランジスタTr7を介してハイレベル電位が印加され、トランジスタTr8、Tr8bを介してローレベル電位が印加されるので、ノードn2の電位は中間電位になる。このため、トランジスタTr2、Tr2bは少しだけオン状態に近づき、出力端子OUT1、OUT2の電位は少しだけローレベルに近づき、トランジスタTr8、Tr8bは少しだけオフ状態に近づく。以上の動作を繰り返すことにより、最終的にトランジスタTr8、Tr8bはオフし、ノードn2の電位はハイレベル、出力信号OUT1、OUT2はローレベルになる。
図26は、本実施形態の第2例に係るシフトレジスタの構成を示すブロック図である。図26に示すシフトレジスタ82は、(n/3)個の単位回路83を多段接続した構成を有する。単位回路83は、入力端子IN、クロック端子CKA、CKB、CKC、CKD、初期化端子INIT、全オン制御端子AON、AONB、および、出力端子OUT1〜OUT3を有する。シフトレジスタ82には外部から、スタート信号ST、4相のクロック信号CK1〜CK4、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。シフトレジスタ82は、4相のクロック信号に基づき動作し、1個の単位回路から3個の出力信号を出力する。
スタート信号STは、初段の単位回路83の入力端子INに与えられる。初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様で(n/3)個の単位回路83に与えられる。1以上n/4以下の整数をkとしたとき、クロック信号CK1は、(4k−3)段目の単位回路83のクロック端子CKA、(4k−2)段目の単位回路83のクロック端子CKB、(4k−1)段目の単位回路83のクロック端子CKC、および、4k段目の単位回路83のクロック端子CKDに与えられる。クロック信号CK2は、(4k−3)段目の単位回路83のクロック端子CKB、(4k−2)段目の単位回路83のクロック端子CKC、(4k−1)段目の単位回路83のクロック端子CKD、および、4k段目の単位回路83のクロック端子CKAに与えられる。クロック信号CK3は、(4k−3)段目の単位回路83のクロック端子CKC、(4k−2)段目の単位回路83のクロック端子CKD、(4k−1)段目の単位回路83のクロック端子CKA、および、4k段目の単位回路83のクロック端子CKBに与えられる。クロック信号CK4は、(4k−3)段目の単位回路83のクロック端子CKD、(4k−2)段目の単位回路83のクロック端子CKA、(4k−1)段目の単位回路83のクロック端子CKB、および、4k段目の単位回路83のクロック端子CKCに与えられる。単位回路83の出力信号OUT1〜OUT3は、出力信号O1〜Onとして外部に出力される。出力信号OUT3は、次段の単位回路83の入力端子INに与えられる。
図27は、単位回路83の回路図である。図27に示す単位回路83は、単位回路81に対して、トランジスタTr1c、Tr2c、Tr8c、Tr12c、Tr13c、Tr16cとコンデンサC1cを追加し、トランジスタTr6のゲート端子の接続先をクロック端子CKDに変更したものである。トランジスタTr1c、Tr2c、Tr8c、Tr12c、Tr13c、Tr16cとコンデンサC1cは、トランジスタTr1、Tr2、Tr8、Tr12、Tr13、Tr16とコンデンサC1と同じ態様に接続される。ただし、トランジスタTr1cのドレイン端子は、クロック端子CKCに接続される。
図28は、シフトレジスタ82の通常動作時のタイミングチャートである。図28に示すように、通常動作時には、クロック信号CK1は、所定の周期でハイレベルとローレベルになる。クロック信号CK1のハイレベル期間は、1/4周期よりも短い。クロック信号CK2はクロック信号CK1を1/4周期遅延させた信号であり、クロック信号CK3はクロック信号CK1を1/2周期遅延させた信号であり、クロック信号CK4はクロック信号CK1を3/4周期遅延させた信号である。スタート信号STは、期間t0内のクロック信号CK4のハイレベル期間でハイレベルになる。
通常動作時には、初期化信号INITと全オン制御信号AONはローレベルであるので、トランジスタTr7、Tr10〜Tr12、Tr16、Tr12b、Tr16b、Tr12c、Tr16cはオフする。このため、これらのトランジスタは、シフトレジスタ82の通常動作に影響を与えない。トランジスタTr3のドレイン端子には、ハイレベルの否定信号AONBが与えられる。
シフトレジスタ82は、通常動作時にシフトレジスタ80と同様に動作する。単位回路SR1の出力信号OUT1は、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。単位回路SR1の出力信号OUT2は、期間t2内のクロック信号CK2のハイレベル期間でハイレベル(電位はVDD)になる。単位回路SR1の出力信号OUT3は、期間t3内のクロック信号CK3のハイレベル期間でハイレベル(電位はVDD)になる。このように初段の単位回路SR1は、クロック信号CK1の1/4周期だけ遅らせて、3個の出力信号OUT1〜OUT3を順にハイレベルにする。2段目以降の単位回路SR2〜SRn/3は、前段の単位回路83からクロック信号CK1の3/4周期だけ遅れて同様に動作する。したがって、シフトレジスタ82の出力信号O1〜Onは、クロック信号CK1の1/4周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。シフトレジスタ82は、初期化時および全オン出力時に、第1の実施形態に係るシフトレジスタ10と同様に動作する。
図29は、本実施形態の第3例に係るシフトレジスタの構成を示すブロック図である。図29に示すシフトレジスタ84は、(n/2)個の単位回路81を多段接続した構成を有する。シフトレジスタ84には外部から、スタート信号ST、4相のクロック信号CK1〜CK4、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。シフトレジスタ84は、4相のクロック信号に基づき動作し、1個の単位回路から2個の出力信号を出力する。
スタート信号STは、初段の単位回路81の入力端子INに与えられる。初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様で(n/2)個の単位回路81に与えられる。クロック信号CK1は、奇数段目の単位回路81のクロック端子CKAと、偶数段目の単位回路81のクロック端子CKCとに与えられる。クロック信号CK2は、奇数段目の単位回路81のクロック端子CKBに与えられる。クロック信号CK3は、奇数段目の単位回路81のクロック端子CKCと、偶数段目の単位回路81のクロック端子CKAとに与えられる。クロック信号CK4は、偶数段目の単位回路81のクロック端子CKBに与えられる。単位回路81の出力信号OUT1、OUT2は、出力信号O1〜Onとして外部に出力される。出力信号OUT2は、次段の単位回路81の入力端子INに与えられる。
図30は、シフトレジスタ84の通常動作時のタイミングチャートである。図30に示すように、スタート信号STとクロック信号CK1〜CK4は、シフトレジスタ82の場合と同様に変化する。シフトレジスタ84は、通常動作時にシフトレジスタ80、82と同様に動作する。単位回路SR1の出力信号OUT1は、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。単位回路SR1の出力信号OUT2は、期間t2内のクロック信号CK2のハイレベル期間でハイレベル(電位はVDD)になる。このように初段の単位回路SR1は、クロック信号CK1の1/4周期だけ遅らせて、2個の出力信号OUT1、OUT2を順にハイレベルにする。2段目以降の単位回路SR2〜SRn/2は、前段の単位回路81からクロック信号CK1の1/2周期だけ遅れて同様に動作する。したがって、シフトレジスタ84の出力信号O1〜Onは、クロック信号CK1の1/4周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。シフトレジスタ84は、初期化時および全オン出力時に、第1の実施形態に係るシフトレジスタ10と同様に動作する。
図31は、本実施形態の第4例に係るシフトレジスタの構成を示すブロック図である。図31に示すシフトレジスタ86は、(n/2)個の単位回路81を多段接続した構成を有する。シフトレジスタ86には外部から、スタート信号ST、4相のクロック信号CK1〜CK4、初期化信号INIT、全オン制御信号AON、および、否定信号AONBが供給される。シフトレジスタ86は、4相のクロック信号に基づき動作し、1個の単位回路から2個の出力信号を出力する。
スタート信号STは、初段の単位回路81の入力端子INに与えられる。初期化信号INIT、全オン制御信号AON、および、否定信号AONBは、第1の実施形態に係るシフトレジスタ10と同じ態様で(n/2)個の単位回路81に与えられる。クロック信号CK1は、奇数段目の単位回路81のクロック端子CKAに与えられる。クロック信号CK2は、奇数段目の単位回路81のクロック端子CKBと、偶数段目の単位回路81のクロック端子CKCとに与えられる。クロック信号CK3は、偶数段目の単位回路81のクロック端子CKAに与えられる。クロック信号CK4は、奇数段目の単位回路81のクロック端子CKCと、偶数段目の単位回路81のクロック端子CKBとに与えられる。単位回路81の出力信号OUT1、OUT2は、出力信号O1〜Onとして外部に出力される。出力信号OUT2は、次段の単位回路81の入力端子INに与えられる。
図32は、シフトレジスタ86の通常動作時のタイミングチャートである。図32に示すように、スタート信号STとクロック信号CK1〜CK4は、シフトレジスタ82、84の場合と同様に変化する。シフトレジスタ86は、通常動作時にシフトレジスタ80、82、84と同様に動作する。単位回路SR1の出力信号OUT1は、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。単位回路SR1の出力信号OUT2は、期間t2内のクロック信号CK2のハイレベル期間でハイレベル(電位はVDD)になる。このように初段の単位回路SR1は、クロック信号CK1の1/4周期だけ遅らせて、2個の出力信号OUT1、OUT2を順にハイレベルにする。2段目以降の単位回路SR2〜SRn/2は、前段の単位回路81からクロック信号CK1の1/2周期だけ遅れて同様に動作する。したがって、シフトレジスタ86の出力信号O1〜Onは、クロック信号CK1の1/4周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。なお、シフトレジスタ86では、シフトレジスタ84と比べて、ノードn1、n1bの電位がハイレベルで、ノードn2の電位がローレベルである期間が、クロック信号CK1の1/4周期だけ長い。シフトレジスタ86は、初期化時および全オン出力時に、第1の実施形態に係るシフトレジスタ10と同様に動作する。
1個の単位回路から複数の出力信号を出力するシフトレジスタでは、第1保持期間(ノードn1、n3などがフローティング状態でハイレベル電位を保持する期間)が長くなる。例えば、図28では、期間t0〜t3が初段の単位回路83の第1保持期間になる。このため、ノイズ対策を行わないシフトレジスタは、第1保持期間におけるノードn1、n3からの電荷抜けによって誤動作することがある。
これに対して、本実施形態に係るシフトレジスタ80、82、84、86では、トランジスタTr10、Tr11のソース端子には初期化信号INITが与えられる。初期化信号INITは電源回路以外の回路から供給されるので、初期化信号INITにはノイズが載らない。このため、第1保持期間において、電源回路から供給されるローレベル電位VSSにノイズが載る場合でも、トランジスタTr10は安定的にオフ状態を保つ。したがって、本実施形態に係るシフトレジスタ80、82、84、86によれば、第1保持期間におけるノードn1、n3からの電荷抜けを防止し、誤動作を防止することができる。
以上に示すように、本実施形態に係るシフトレジスタ80、82、84、86では、単位回路81、83は、出力トランジスタ、および、出力リセットトランジスタ(トランジスタTr1、Tr2)を複数個ずつ備える。したがって、1個の単位回路から複数の信号を出力することにより、シフトレジスタの回路量を削減することができる。
本実施形態に係るシフトレジスタ80、82、84、86については、以下の変形例を構成することができる。変形例に係るシフトレジスタの単位回路では、トランジスタTr10、Tr11のソース端子を全オン制御端子AONBまたはスタート端子STに接続してもよい。また、上記と同様の方法を用いて、5相以上のクロック信号に基づき動作し、1個の単位回路から複数の出力信号を出力する他のシフトレジスタを構成してもよい。シフトレジスタ80、86の単位回路81やシフトレジスタ82の単位回路83のように、トランジスタTr5、Tr6が共にオンする単位回路には、トランジスタTr6とノードn2の間に抵抗R1を設ける必要がある。これに対して、シフトレジスタ84の単位回路81のように、トランジスタTr5、Tr6が共にオンすることがない単位回路には抵抗R1を設ける必要がない。
(第9の実施形態)
本発明の第9の実施形態に係るシフトレジスタは、図1に示す構成を有する。ただし、本実施形態に係るシフトレジスタは、単位回路11に代えて、図33に示す単位回路91を備えている。単位回路91は、単位回路11をPチャネル型トランジスタを用いて構成したものである。単位回路91は、12個のPチャネル型トランジスタTrp1〜Trp8、Trp10〜Trp13、コンデンサC1、および、抵抗R1を含んでいる。
一般に、Nチャネル型トランジスタを用いて構成された回路をPチャネル型トランジスタを用いて構成するためには、Nチャネル型トランジスタをPチャネル型トランジスタに置換し、電源の極性を入れ替え(ハイレベル電位VDDとローレベル電位VSSを逆にする)、入力信号の極性を反転させればよい(ハイレベルとローレベルを逆にする)。図34は、本実施形態に係るシフトレジスタのタイミングチャートである。図34に示すタイミングチャートは、図3に示すタイミングチャートについて、信号とノードの電位の極性を反転させたものである。
本実施形態に係るシフトレジスタによれば、Pチャネル型トランジスタを用いて構成されたシフトレジスタについて、電源回路から供給されるハイレベル電位VDDに載るノイズによる誤動作を防止することができる。なお、ここでは、例として、第1の実施形態に係る単位回路11をPチャネル型トランジスタを用いて構成する場合について説明したが、第2〜第8の実施形態に係る単位回路についても同様の方法を適用することができる。
(第10の実施形態)
第10の実施形態では、シフトレジスタを備えた表示装置の例を説明する。図35は、本実施形態に係る液晶表示装置の構成を示すブロック図である。図35に示す液晶表示装置100は、n本の走査線GL1〜GLn、m本(mは2以上の整数)のデータ線SL1〜SLm、(m×n)個の画素回路101、表示制御回路102、シフトレジスタ103、および、データ線駆動回路104を備えている。シフトレジスタ103は、走査線駆動回路として機能する。シフトレジスタ103には、上述したシフトレジスタのいずれかが使用される。図35では、第1の実施形態に係るシフトレジスタ10が使用される。
走査線GL1〜GLnは互いに平行に配置され、データ線SL1〜SLmは走査線GL1〜GLnと直交するように互いに平行に配置される。(m×n)個の画素回路101は、走査線GL1〜GLnとデータ線SL1〜SLmの交点に対応して配置される。画素回路101は、Nチャネル型トランジスタTw(書き込み制御トランジスタ)、液晶容量Clc、および、補助容量Ccsを含んでいる。トランジスタTwのゲート端子は1本の走査線に接続され、トランジスタTwのソース端子は1本のデータ線に接続される。トランジスタTwのドレイン端子は、液晶容量Clcと補助容量Ccsの一端に接続される。補助容量Ccsの他端は、補助容量線CSに接続される。
以下、画素回路101の配置領域を表示領域という。シフトレジスタ103は、表示領域の一辺(図35では左辺)に沿って配置される。データ線駆動回路104は、表示領域の他の一辺(図35では上辺)に沿って配置される。表示制御回路102は、シフトレジスタ103に対してスタート信号ST、2相のクロック信号CK1、CK2、初期化信号INIT、全オン制御信号AON、および、否定信号AONBを供給し、データ線駆動回路104に対して制御信号SCとデータ信号DTを供給する。
シフトレジスタ103の出力端子O1〜Onは、それぞれ、走査線GL1〜GLnの一端(図35では左端)に接続される。シフトレジスタ103は、初期化信号INIT、全オン制御信号AON、および、否定信号AONBに応じて、初期化、通常動作、および、全オン出力を選択的に行う。シフトレジスタ103は、通常動作時には、スタート信号STと2相のクロック信号CK1、CK2に基づき、走査線GL1〜GLnを駆動する。データ線駆動回路104は、制御信号SCとデータ信号DTに基づき、データ線SL1〜SLmを駆動する。
シフトレジスタ103の出力信号O1〜Onは、1個ずつ順にハイレベルになる。電源回路は、走査線GL1〜GLnのうち1本にハイレベル電位VDDを供給し、残り(n−1)本にローレベル電位VSSを供給する。走査線GL1〜GLnとデータ線SL1〜SLmは表示領域内で交差し、データ線SL1〜SLmの電位はデータ信号DTに応じて(表示画像に応じて)変化する。このため、電源回路から供給されるローレベル電位VSSにはノイズが載りやすい。シフトレジスタ103によれば、電源回路から供給されるローレベル電位VSSに載るノイズによる誤動作を防止することができる。したがって、シフトレジスタ103を用いて、液晶表示装置100の信頼性を高くすることができる。
図36は、本実施形態に係る液晶表示装置の他の構成を示すブロック図である。図36に示す液晶表示装置110は、2n本の走査線GL1〜GL2n、m本のデータ線SL1〜SLm、(m×2n)個の画素回路101、表示制御回路(図示せず)、シフトレジスタ111、112、および、データ線駆動回路104を備えている。走査線GL1〜GL2n、データ線SL1〜SLm、(m×2n)個の画素回路101、および、データ線駆動回路104は、液晶表示装置100と同じ態様に配置される。シフトレジスタ111、112は、走査線駆動回路として機能する。シフトレジスタ111、112には、第8の実施形態の第3例に係るシフトレジスタ84が使用される。
シフトレジスタ111は表示領域の一辺(図36では左辺)に沿って配置され、シフトレジスタ112は表示領域の対向する辺(図36では右辺)に沿って配置される。シフトレジスタ111、112は、それぞれ、n個の出力端子O1〜Onを有する。シフトレジスタ111のi番目(iは1以上n以下の整数)の出力端子Oiは、奇数番目の走査線GL2i−1の一端(図36では左端)に接続される。シフトレジスタ111は、奇数番目の走査線GL2i−1を一端側から駆動する。シフトレジスタ112のi番目の出力端子Oiは、偶数番目の走査線GL2iの他端(図36では右端)に接続される。シフトレジスタ112は、偶数番目の走査線GL2iを他端側から駆動する。このように液晶表示装置110では、奇数番目の走査線GL2i−1はシフトレジスタ111を用いて一端側から駆動され、偶数番目の走査線GL2iはシフトレジスタ112を用いて他端側から駆動される。このような走査線の駆動方法は、櫛歯駆動とも呼ばれる。
液晶表示装置110は、1個の単位回路から複数の出力信号を出力するシフトレジスタ111、112を含んでいる。第8の実施形態で述べたように、1個の単位回路から複数の出力信号を出力するシフトレジスタでは、第1保持期間が長くなるので、第1保持期間においてノードn1、n3からの電荷抜けによる誤動作が発生しやすい。シフトレジスタ111、112によれば、電源回路から供給されるローレベル電位VSSに載るノイズによる誤動作を防止することができる。したがって、シフトレジスタ111、112を用いて、液晶表示装置110の信頼性を高くすることができる。
シフトレジスタ111にはスタート信号STLと4相のクロック信号CK1L〜CK4Lが供給され、シフトレジスタ112にはスタート信号STRと4相のクロック信号CK1R〜CK4Rが供給される。液晶表示装置110では、シフトレジスタ111に供給される5個の信号の位相と、シフトレジスタ112に供給される5個の信号の位相とを揃えてもよく、クロック信号の1/8周期だけ異ならせてもよい。後者の駆動方法は、2倍パルス駆動とも呼ばれる。液晶表示装置110が2倍パルス駆動を行う場合のタイミングチャートは、図37に示すようになる。
液晶表示装置110が櫛歯駆動を行う場合、隣接する2本の走査線の間でハイレベル期間が重なるので、画素回路101に対する書き込み時間を長くして、高品位の表示を行うことができる。しかし、画素回路101内のトランジスタTwがオン状態のときには、トランジスタTwを介して画素回路101(あるいは、データ線SL1〜SLm)と走査線GL1〜GL2nの間の寄生容量が大きくなる。走査線GL1〜GL2nのハイレベル期間が重なると、オン状態のトランジスタTwの個数が増え、走査線GL1〜GL2nに大きなノイズが発生する。本実施形態に係る液晶表示装置110では、走査線GL1〜GL2nに大きなノイズが発生しても、シフトレジスタ111、112は誤動作しない。したがって、高品位の表示を行うことができる。
以上に示すように、本実施形態に係る表示装置は、互いに平行に配置された複数の走査線と、走査線と直交するように互いに平行に配置された複数のデータ線と、走査線およびデータ線の交点に対応して配置された複数の画素回路と、走査線を駆動する走査線駆動回路として、上述したいずれかのシフトレジスタとを備えている。したがって、電源回路から供給される電位に載るノイズによる誤動作を防止したシフトレジスタを用いて、信頼性の高い表示装置を構成することができる。
なお、以上に述べたシフトレジスタについては、複数の単位回路の特徴をその性質に反しない限り任意に組み合わせて、各種の変形例に係るシフトレジスタを構成することができる。