CN104137170B - 显示装置 - Google Patents

Abstract

实现与以往相比不增加电路元件的数量并且不降低耐压可靠性就能进行栅极总线的全选择驱动的显示装置。在构成栅极驱动器内的移位寄存器的级构成电路中，对薄膜晶体管(Tr4)和薄膜晶体管(Tr3)的源极端子提供用于使全部栅极总线同时为选择状态的全选择信号(ALL‑ON)，全选择信号(ALL‑ON)为低电位电源，薄膜晶体管(Tr4)用于使QB节点为低电平，QB节点是为了使扫描信号(OUT)为低电平而设置的；薄膜晶体管(Tr3)用于使Q节点为低电平，Q节点是为了使扫描信号(OUT)为高电平而设置的。对栅极驱动器提供低电位电源的配线(ALL‑ON配线)和对栅极驱动器以外的电路提供低电位电源的配线(VSS配线)是相互独立的电源线。

Description

显示装置

技术领域

本发明涉及显示装置，更详细地说，涉及具有使全部扫描信号线同时为激活状态的功能的显示装置。

背景技术

一般，有源矩阵型的液晶显示装置具备包括夹持液晶层的2个基板的液晶面板，在该2个基板中的一方基板上以格子状配置有多条栅极总线(扫描信号线)和多条源极总线(视频信号线)，设有与该多条栅极总线和多条源极总线的交叉点分别对应地以矩阵状配置的多个像素形成部。各像素形成部包括薄膜晶体管(TFT)、用于保持像素值的像素电容等，上述薄膜晶体管(TFT)是栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的开关元件。另外，在上述2个基板中的另一方基板上设有作为被上述多个像素形成部共用地设置的相对电极的共用电极。在有源矩阵型的液晶显示装置中还设有驱动上述多条栅极总线的栅极驱动器(扫描信号线驱动电路)和驱动上述多条源极总线的源极驱动器(视频信号线驱动电路)。

表示像素值的视频信号通过源极总线传输，但是无法将表示多行的量的像素值的视频信号在一个时间(同时)传输到各源极总线。因此，按每1行依次对上述矩阵状配置的像素形成部内的像素电容写入视频信号。因此，栅极驱动器由包括多个级的移位寄存器构成，使得多条栅极总线按每规定期间依次被选择。并且，从移位寄存器的各级(以下，将构成移位寄存器的各级电路称为“级构成电路”)依次输出激活的扫描信号，由此如上述那样按每1行依次对像素电容写入视频信号。

在这种液晶显示装置中，即使由使用者断电，有时也不会立即清除显示，而是保留残影般的图像。其理由是当装置断电时，像素电容中保持的电荷的放电路径被隔断，残留电荷被存储在像素形成 部内。另外，在像素形成部内存储有残留电荷的状态下使装置通电时，会由基于该残留电荷的杂质偏差而导致发生闪烁等发生显示质量的降低。

因此，提出了在断电、通电时使全部栅极总线为选择状态(激活状态)从而使全部像素形成部内的残留电荷放电的液晶显示装置(参照国际公开2009/028353号小册子)。此外，以下将使全部栅极总线为选择状态的驱动称为“全选择驱动”。

在国际公开2009/028353号小册子公开的液晶显示装置中，栅极驱动器的概要构成如图16所示。如上所述，栅极驱动器由包括多个级的移位寄存器构成。此外，图16示出了从第(n-1)级到第(n+2)级的级构成电路SR(n-1)～SR(n+2)。对各级构成电路输入置位信号S、复位信号R、时钟信号CK(第1栅极时钟信号GCK1或者第2栅极时钟信号GCK2中的一方)和全选择信号ALL-ON。置位信号S是使级构成电路为激活的信号，复位信号R是用于使级构成电路为非激活的信号。另外，从各级构成电路输出扫描信号OUT。从各级构成电路输出的扫描信号OUT不仅施加到对应的栅极总线，还如图16所示，作为置位信号S提供给后级的级构成电路，作为复位信号R提供给前级的级构成电路。即，从各级构成电路输出的高电平的扫描信号使后级的级构成电路为激活，使前级的级构成电路为非激活。级构成电路的概要构成如图17所示。在逻辑部中，生成2个信号(为了方便而称为“Q信号”、“QB信号”。)。Q信号控制输出部内的开关SW1的状态，QB信号控制输出部内的开关SW2的状态。根据开关SW1、开关SW2、时钟信号CK和全选择信号ALL-ON的状态从输出部输出扫描信号OUT。

在如上所述的构成中，在通常时，全选择信号ALL-ON维持低电平(参照图18)。在通常时，在级构成电路为非激活时，Q信号为低电平并且QB信号为高电平。由此，开关SW1为截止状态并且开关SW2为导通状态，因此扫描信号OUT为低电平。另一方面，在通常时，在级构成电路为激活时，Q信号为高电平并且QB信号为低电平。由此，开关SW1为导通状态并且开关SW2为截止状态，因此在 时钟信号CK为高电平的期间中，扫描信号OUT为高电平。如上所述，在通常时，对栅极驱动器提供如图18所示的波形的时钟信号(第1栅极时钟信号GCK1和第2栅极时钟信号GCK2)，由此从栅极驱动器内的构成移位寄存器的多个级构成电路输出的扫描信号按每规定期间依次为高电平。然而，在开关SW1为截止状态并且开关SW2为导通状态时，若全选择信号ALL-ON为高电平，则从该级构成电路输出的扫描信号OUT为高电平。因此，在想要进行全选择驱动时，使全选择信号ALL-ON为高电平，由此能在各级构成电路为非激活状态下使图18所示全部扫描信号为高电平。这样，显示部内的全部像素形成部内的残留电荷被除去。

现有技术文献

专利文献

专利文献1：国际公开2009/028353号小册子

发明内容

发明要解决的问题

但是，根据现有技术，在进行全选择驱动时有时会对级构成电路内的薄膜晶体管施加超过耐压(不引起绝缘击穿的极限电压)的电压而可靠性降低。以下说明这种情况。

图19是示出现有的级构成电路的一个构成例的图。该级构成电路具备6个薄膜晶体管Tr91～Tr96。另外，该级构成电路除了高电位电源用的输入端子以外还具有4个输入端子91～94和1个输出端子99。对接收全选择信号ALL-ON的输入端子标注附图标记91，对接收时钟信号CK的输入端子标注附图标记92，对接收置位信号S的输入端子标注附图标记93，对接收复位信号R的输入端子标注附图标记94。此外，为了方便而将薄膜晶体管Tr91的源极端子、薄膜晶体管Tr93的漏极端子和薄膜晶体管Tr95的栅极端子相互连接的区域(配线)称为“Q节点”。另外，为了方便而将薄膜晶体管Tr92的源极端子、薄膜晶体管Tr93的栅极端子、薄膜晶体管Tr94的漏极端子和薄膜晶体管Tr96的栅极端子相互连接的区域(配线)称为 “QB节点”。

参照图19和图20的A部说明现有的级构成电路的通常时的动作。此外，假设图20中时点t3～时点t4的期间是与该级构成电路连接的栅极总线应被选择的期间。另外，假设对该级构成电路的输入端子92提供第1栅极时钟信号GCK1。

在时点t1以前的期间，Q节点的电位维持低电平，QB节点的电位维持高电平。到时点t1而置位信号S从低电平变化为高电平时，薄膜晶体管Tr91、Tr94为导通状态。薄膜晶体管Tr91为导通状态，由此Q节点的电位从低电平变化为高电平。另外，薄膜晶体管Tr94为导通状态，由此QB节点的电位从高电平变化为低电平。

在时点t2置位信号S从高电平变化为低电平后，到时点t3时，第1栅极时钟信号GCK1从低电平变化为高电平。此时，薄膜晶体管Tr95为导通状态，因此输出端子99的电位(扫描信号OUT的电位)随着输入端子92的电位的上升而上升。在薄膜晶体管Tr95的栅极-源极间、栅极-漏极间存在寄生电容，因此Q节点的电位也随着输出端子99的电位的上升而上升(Q节点自举)。其结果是，Q节点的电位为“VDD×2-Vth”(Vth是薄膜晶体管Tr91的阈值电压。)。由此，不会对薄膜晶体管Tr95的栅极端子施加大的电压而发生所谓的阈值电压下降(源极电位仅上升到比漏极电位低阈值电压的量的电位为止)，输出端子99的电位上升到第1栅极时钟信号GCK1的高电平的电位为止。这样，与该级构成电路的输出端子99连接的栅极总线为选择状态。

如上述那样，Q节点的电位通过自举而显著上升。因此，有时会对薄膜晶体管Tr93的漏极-源极间施加超过耐压的电压。因此，在薄膜晶体管Tr95的栅极端子与薄膜晶体管Tr93的漏极端子之间设有图21所示薄膜晶体管Tr97，由此抑制对薄膜晶体管Tr93施加超过耐压的电压。究其原因，薄膜晶体管Tr97发挥分压单元的功能，即使Q节点的电位比VDD高，与薄膜晶体管Tr93的漏极端子连接的Q2节点的电位也不会比VDD高。

接下来，参照图19和图20的B部说明现有的级构成电路的全选择驱动时的动作。此外，假设在图20中时点t11到时点t12的期间是全部栅极总线应为选择状态的期间。在时点t11以前的期间，Q节点的电位为低电平，QB节点的电位为高电平。到时点t11时，全选择信号ALL-ON从低电平变化为高电平。此时，薄膜晶体管Tr96的寄生电容引起自举，由此QB节点的电位从VDD上升到“VDD×2-Vth”。由此，不会对薄膜晶体管Tr96的栅极端子施加大的电压而发生所谓的阈值电压下降，输出端子99的电位(扫描信号OUT的电位)上升到全选择信号ALL-ON的电位为止。这种动作在全部级构成电路中进行，在时点t11到时点t12的期间，全部栅极总线为选择状态。

然而，薄膜晶体管Tr93和薄膜晶体管Tr94的源极端子的电位为VSS，因此在时点t11到时点t12的期间有可能会对薄膜晶体管Tr93、薄膜晶体管Tr94施加超过耐压的电压。当对级构成电路内的薄膜晶体管施加超过耐压的电压时，电路的可靠性会降低。因此，考虑在薄膜晶体管Tr96的栅极端子和薄膜晶体管Tr94的漏极端子之间设置图22所示薄膜晶体管Tr98。然而，级构成电路内的电路元件的数量增加，因此难以小型化、降低成本。

因此，本发明的目的在于实现与以往相比能不增加电路元件的数量并且不降低耐压可靠性地进行栅极总线的全选择驱动的显示装置。

用于解决问题的方案

本发明的第1方面是一种显示装置，其特征在于，

具备显示面板，上述显示面板包括：配设有多条扫描信号线和多条视频信号线的显示部、驱动上述多条扫描信号线的扫描信号线驱动电路和驱动上述多条视频信号线的视频信号线驱动电路，

上述显示面板包括用于在通常时对上述扫描信号线驱动电路提供第1电位电源的第1种第1电位电源线和用于对上述扫描信号线驱动电路以外的电路提供第1电位电源的第2种第1电位电源线，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器包括用于基于时钟信号对上述多条扫描信号线依次输出导通电平的扫描信号的多个级，

构成上述移位寄存器的各级的级构成电路具有：

输出节点，其与上述扫描信号线连接；

输出节点截止用开关元件，其第2电极与上述输出节点连接，第3电极与上述第1种第1电位电源线连接，上述输出节点截止用开关元件用于基于第1电极的电位使上述输出节点的电位向截止电平变化；

输出节点导通用开关元件，其第2电极被提供上述时钟信号，第3电极与上述输出节点连接，上述输出节点导通用开关元件用于基于第1电极的电位使上述输出节点的电位向导通电平变化；

输出控制节点，其用于控制从上述输出节点输出的扫描信号的电位，包括第1控制节点和第2控制节点，其中，作为上述输出控制节点的第1控制节点，其与上述输出节点截止用开关元件的第1电极连接，作为上述输出控制节点的第2控制节点，其与上述输出节点导通用开关元件的第1电极连接；

第1控制节点导通部，其用于使上述第1控制节点的电位向导通电平变化；

第2控制节点导通部，其用于使上述第2控制节点的电位向导通电平变化；以及

输出控制节点截止用开关元件，其包括第1控制节点截止用开关元件和第2控制节点截止用开关元件，其中，作为上述输出控制节点截止用开关元件的第1控制节点截止用开关元件，其第2电极与上述第1控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第1控制节点截止用开关元件用于基于第1电极的电位使上述第1控制节点的电位向截止电平变化，作为上述输出控制节点截止用开关元件的第2控制节点截止用开关元件，其第2电极直接或者通过分压单元与上述第2控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第2控制节点截止用开关元件用于基于第1 电极的电位使上述第2控制节点的电位向截止电平变化，

上述第2控制节点截止用开关元件的第1电极与上述第1控制节点连接，

构成为：在提供给上述扫描信号线驱动电路的第2电位电源的电位比提供给上述扫描信号线驱动电路的第1电位电源的电位高的情况下，上述输出控制节点的第1控制节点会被提供比提供给上述扫描信号线驱动电路的第2电位电源的电位高的电位，或者

构成为：在提供给上述扫描信号线驱动电路的第2电位电源的电位比提供给上述扫描信号线驱动电路的第1电位电源的电位低的情况下，上述输出控制节点的第1控制节点会被提供比提供给上述扫描信号线驱动电路的第2电位电源的电位低的电位，

上述第1种第1电位电源线和上述第2种第1电位电源线是相互独立的电源线，

在通常时以外的全选择驱动时，使控制是否进行上述全选择驱动的全选择信号为导通电平，提供给上述第1种第1电位电源线。

本发明的第2方面的特征在于，在本发明的第1方面中，

上述级构成电路具有：

输出节点截止用开关元件，其第2电极与上述输出节点连接，第3电极与上述第1种第1电位电源线连接，上述输出节点截止用开关元件用于基于第1电极的电位使上述输出节点的电位向截止电平变化；

作为上述输出控制节点的第1控制节点，其与上述输出节点截止用开关元件的第1电极连接；

第1控制节点导通部，其用于使上述第1控制节点的电位向导通电平变化；以及

作为上述输出控制节点截止用开关元件的第1控制节点截止用开关元件，其第2电极与上述第1控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第1控制节点截止用开关元件用于基于第1电极的电位使上述第1控制节点的电位向截止电平变化。

本发明的第3方面的特征在于，在本发明的第2方面中，

上述级构成电路还具有：

输出节点导通用开关元件，其第2电极被提供上述时钟信号，第3电极与上述输出节点连接，上述输出节点导通用开关元件用于基于第1电极的电位使上述输出节点的电位向导通电平变化；

作为上述输出控制节点的第2控制节点，其与上述输出节点导通用开关元件的第1电极连接；

第2控制节点导通部，其使上述第2控制节点的电位向导通电平变化；以及

作为上述输出控制节点截止用开关元件的第2控制节点截止用开关元件，其第2电极直接或者通过分压单元与上述第2控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第2控制节点截止用开关元件用于基于第1电极的电位使上述第2控制节点的电位向截止电平变化，

上述第2控制节点截止用开关元件的第1电极与上述第1控制节点连接。

本发明的第4方面的特征在于，在本发明的第3方面中，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

控制是否进行上述全选择驱动的全选择信号被提供给上述第1种第1电位电源线，

上述级构成电路所包含的第2控制节点导通部基于开始指示信号或者从前级的输出节点输出的扫描信号使上述第2控制节点的电位向导通电平变化，

上述级构成电路所包含的第1控制节点截止用开关元件的第1电极被提供上述开始指示信号或者从前级的输出节点输出的扫描信号，

在上述全选择驱动时，上述全选择信号、上述时钟信号和上述开始指示信号为导通电平。

本发明的第5方面的特征在于，在本发明的第3方面中，

在上述第2控制节点截止用开关元件的第2电极通过分压单元 与上述第2控制节点连接的情况下，上述级构成电路具有分压用开关元件作为上述分压单元，上述分压用开关元件的第1电极被提供高电位电源，第2电极与上述第2控制节点截止用开关元件的第2电极连接，第3电极与上述输出节点导通用开关元件的第1电极连接。

本发明的第6方面的特征在于，在本发明的第3方面中，

上述移位寄存器构成为对上述多条扫描信号线提供导通电平的扫描信号的顺序能在正顺序和逆顺序之间切换，

上述级构成电路被提供切换控制信号，上述切换控制信号用于切换对上述多条扫描信号线提供导通电平的扫描信号的顺序，在导通电平和截止电平之间变化，

上述级构成电路所包含的第2控制节点导通部包括：

第2控制节点导通用开关元件，其第2电极被提供高电位电源，第3电极直接或者通过上述分压单元与上述第2控制节点连接，上述第2控制节点导通用开关元件用于基于第1电极的电位使上述第2控制节点的电位向导通电平变化；

第4控制节点，其与上述第2控制节点导通用开关元件的第1电极连接；以及

第2切换控制用开关元件，其第1电极被提供上述切换控制信号，第2电极被提供从其它级的输出节点输出的扫描信号，第3电极与上述第4控制节点连接，

用于对上述切换控制信号提供截止电平的电位的信号线与上述第1种第1电位电源线连接。

本发明的第7方面的特征在于，在本发明的第6方面中，

上述级构成电路所包含的第1控制节点导通部包括：

第1控制节点导通用开关元件，其第2电极被提供高电位电源，第3电极与上述第1控制节点连接，上述第1控制节点导通用开关元件用于基于第1电极的电位使上述第1控制节点的电位向导通电平变化；

第3控制节点，其与上述第1控制节点导通用开关元件的第1电极连接；以及

第1切换控制用开关元件，其第1电极被提供上述切换控制信号，第2电极被提供从其它级的输出节点输出的扫描信号，第3电极与上述第3控制节点连接。

本发明的第8方面的特征在于，在本发明的第6或者第7方面中，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

控制是否进行上述全选择驱动的全选择信号被提供给上述第1种第1电位电源线，

在上述全选择驱动时，上述全选择信号和上述切换控制信号为导通电平。

本发明的第9方面的特征在于，在本发明的第2方面中，

上述级构成电路还具有初始化用开关元件，上述初始化用开关元件构成为其第2电极被提供高电位电源，第3电极与上述第1控制节点连接，第1电极被提供规定的初始化信号。

本发明的第10方面的特征在于，在本发明的第9方面中，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

控制是否进行上述全选择驱动的全选择信号被提供给上述第1种第1电位电源线，

在上述全选择驱动时，上述全选择信号和上述初始化信号为导通电平。

本发明的第11方面的特征在于，在本发明的第1方面中，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

控制是否进行上述全选择驱动的全选择信号被提供给上述第1种第1电位电源线，

本发明的第12方面的特征在于，在本发明的第11方面中，

在检查上述显示面板时进行上述全选择驱动。

本发明的第13方面的特征在于，在本发明的第11方面中，

还具备面板控制电路，上述面板控制电路与上述第1种第1电位 电源线连接，用于控制上述显示面板的动作，

上述面板控制电路在来自外部的供电开始或者停止时使上述全选择信号为导通电平。

发明效果

根据本发明的第1方面，在显示面板上设有用于对扫描信号线驱动电路提供第1电位电源(在开关元件采用n沟道型晶体管的情况下为低电位电源，在开关元件采用p沟道型晶体管的情况下为高电位电源)的第1种第1电位电源线和用于对扫描信号线驱动电路以外的电路提供第1电位电源的第2种第1电位电源线。另外，构成扫描信号线驱动电路内的移位寄存器的级构成电路具有：输出节点、用于控制扫描信号的电位的输出控制节点和用于使输出控制节点的电位向截止电平变化的输出控制节点截止用开关元件。输出控制节点截止用开关元件的第3电极与第1种第1电位电源线连接。在此，第1种第1电位电源线和第2种第1电位电源线相互独立。因此，即使为了控制扫描信号的状态而利用第1种第1电位电源线提供的电源的电位变化，也不会引起扫描信号线驱动电路以外的电路中的异常动作。另外，能根据输出控制节点的电位的变化来使输出控制节点截止用开关元件的第3电极的电位也发生变化，与以往相比不增加电路元件就能抑制对输出控制节点截止用开关元件施加超过耐压的电压。

根据本发明的第2方面，在构成移位寄存器的级构成电路中设有用于将输出节点的电位设为截止电平的开关元件、节点的构成的显示装置中，与以往相比不增加电路元件就能抑制耐压可靠性的降低。

根据本发明的第3方面，在构成移位寄存器的级构成电路中设有用于将输出节点的电位设为导通电平的开关元件、节点的构成的显示装置中，与以往相比不增加电路元件就能抑制耐压可靠性的降低。

根据本发明的第4方面，在进行全选择驱动时，不仅全选择信号成为导通电平，时钟信号和开始指示信号也成为导通电平，因此 能可靠地抑制对设于构成移位寄存器的级构成电路的开关元件施加超过耐压的电压。

根据本发明的第5方面，在第2控制节点的电位大幅上升时，能抑制第2控制节点截止用开关元件的第2电极的电位上升。由此，能抑制对第2控制节点截止用开关元件施加超过耐压的电压。

根据本发明的第6方面，在能切换扫描信号线的扫描顺序的显示装置中，能得到与本发明的第1至第3方面同样的效果。

根据本发明的第7方面，在能切换扫描信号线的扫描顺序的显示装置中，能得到与本发明的第1至第3方面同样的效果。

根据本发明的第8方面，在能切换扫描信号线的扫描顺序的显示装置中，在进行全选择驱动时，能抑制对为了切换扫描顺序而设置的开关元件施加超过耐压的电压。

根据本发明的第9方面，能按所希望的定时对构成移位寄存器的级构成电路进行初始化。

根据本发明的第10方面，在进行全选择驱动时，能抑制对为了移位寄存器的初始化而设置的开关元件施加超过耐压的电压。

根据本发明的第11方面，能实现与以往相比不增加电路元件的数量并且不降低耐压可靠性而能进行扫描信号线的全选择驱动的显示装置。

根据本发明的第12方面，即使像素形成部内存在残留电荷也能不对显示面板的检查结果造成影响。

根据本发明的第13方面，在通电或者断电时除去像素形成部内的残留电荷，因此能抑制残留电荷的存在导致显示质量的降低。

附图说明

图1是示出本发明的第1实施方式的有源矩阵型的液晶显示装置中的级构成电路的构成(移位寄存器的一级的构成)的电路图。

图2是示出上述第1实施方式中液晶显示装置的整体构成的框图。

图3是用于说明上述第1实施方式中的栅极驱动器的构成的框 图。

图4是用于说明上述第1实施方式中的栅极驱动器的动作的信号波形图。

图5是用于说明上述第1实施方式中的级构成电路的动作的信号波形图。

图6是示出上述第1实施方式的变形例的级构成电路的构成的电路图。

图7是示出本发明的第2实施方式的级构成电路的构成的电路图。

图8是用于说明上述第2实施方式中的用于生成逆顺序指示信号的电路的构成的电路图。

图9是示出上述第2实施方式中的基于时钟信号CKB使QB节点充电的情况下的级构成电路的构成的电路图。

图10是示出本发明的第3实施方式的级构成电路的构成的电路图。

图11是示出上述第3实施方式中基于时钟信号CKB使QB节点充电的情况下的级构成电路的构成的电路图。

图12是示出使用p沟道型晶体管的情况下的级构成电路的一个构成例的电路图。

图13是用于说明使用p沟道型晶体管的情况下的级构成电路的动作的信号波形图。

图14是示出液晶面板的整体构成的变形例的图。

图15是用于说明在检查液晶面板时进行全选择驱动的例子的图。

图16是示出栅极驱动器的概要构成图。

图17是示出现有例子中的级构成电路的概要构成图。

图18是用于说明现有例子中的栅极驱动器的动作的信号波形图。

图19是示出现有的级构成电路的一个构成例图。

图20是用于说明现有例子中的级构成电路的动作的信号波形 图。

图21是示出现有的级构成电路的一个构成例的图。

图22是示出现有的级构成电路的一个构成例的图。

具体实施方式

以下，参照附图说明本发明的实施方式。在以下的说明中，薄膜晶体管的栅极端子(栅极电极)相当于第1电极，漏极端子(漏极电极)相当于第2电极，源极端子(源极电极)相当于第3电极。此外，一般来说，将漏极和源极中的电位较高的一方称为漏极，但是在以下的说明中，将一方定义为漏极，将另一方定义为源极，因此有时源极电位也会比漏极电位高。另外，只要没有特别提示，按移位寄存器内设置的薄膜晶体管均为n沟道型来进行说明。

＜1.第1实施方式＞

＜1.1整体构成和动作＞

图2是示出本发明的第1实施方式的有源矩阵型的液晶显示装置的整体构成的框图。该液晶显示装置包括液晶面板5和控制基板6。液晶面板5中包括：显示部100、栅极驱动器(扫描信号线驱动电路)200、源极驱动器(视频信号线驱动电路)300、用于针对静电保护面板内的电路的保护电路400和电平移位器等控制电路501、502。控制基板6中包括面板控制电路600。

在显示部100中包括：多条(j条)源极总线(视频信号线)SL1～SLj、多条(i条)栅极总线(扫描信号线)GL1～GLi以及与这些源极总线SL1～SLj和栅极总线GL1～GLi的交叉点分别对应地设置的多个(i×j个)像素形成部。在各像素形成部中，包括：薄膜晶体管(TFT)10，其栅极端子与通过对应的交叉点的栅极总线GL连接，并且其源极端子与通过该交叉点的源极总线SL连接；像素电极11，其与该薄膜晶体管10的漏极端子连接；共用电极14和辅助电容电极15，其以被上述多个像素形成部共用的方式设置；液晶电容12，其由像素电极11和共用电极14形成；以及辅助电容13，其由像素电极11和辅助电容电极15形成。另外，利用液晶电容12和辅助电容13 形成像素电容。并且，在各薄膜晶体管10的栅极端子从栅极总线GL接收激活的扫描信号时，基于该薄膜晶体管10的源极端子从源极总线SL接收的视频信号，在像素电容中保持表示像素值的电压。此外，在图2的显示部100内仅示出与1个像素形成部对应的构成要素。

面板控制电路600接受电源PW的提供，生成液晶面板5内的各电路所需的高电位电源VDD和低电位电源VSS，并且生成全选择信号ALL-ON。面板控制电路600还接收从外部发送的图像信号DAT和水平同步信号、垂直同步信号等定时信号群TG，生成数字视频信号(未图示)和用于控制栅极驱动器200、源极驱动器300的动作的各种控制信号(未图示)。在各种控制信号中包括控制栅极驱动器200的动作的栅极开始脉冲信号、栅极时钟信号、控制源极驱动器300的动作的源极开始脉冲信号、源极时钟信号等。由面板控制电路600生成的高电位电源VDD、低电位电源VSS、全选择信号ALL-ON、数字视频信号和各种控制信号通过保护电路400提供给液晶面板5内的电路。此外，为了便于说明，将用于提供全选择信号ALL-ON的配线称为“ALL-ON配线”，将用于提供低电位电源VSS的配线称为“VSS配线”。在图2中，对ALL-ON配线标注附图标记L1，对VSS配线标注附图标记L2。ALL-ON配线L1和VSS配线L2相互处于电分离状态。即，ALL-ON配线L1与VSS配线L2是相互独立的电源线。另外，在液晶面板5内的各电路中设有低电位电源用输入端子，但仅有栅极驱动器200的低电位电源用输入端子与ALL-ON配线L1连接，栅极驱动器200以外的电路的低电位电源用输入端子与VSS配线L2连接。

保护电路400针对静电保护液晶面板5内的电路。控制电路501、502通过栅极驱动器200、源极驱动器300进行所希望的动作，例如进行电源电位的电平变换等。栅极驱动器200基于从面板控制电路600输出的控制信号，以1垂直扫描期间为周期反复对各栅极总线GL1～GLi施加激活的扫描信号。源极驱动器300基于从面板控制电路600输出的数字视频信号和控制信号，对各源极总线SL1～SLj施加驱动用视频信号。

如上所述，对各源极总线SL1～SLj施加驱动用视频信号，对各栅极总线GL1～GLi施加扫描信号，由此在显示部100中显示基于从外部发送的图像信号DAT的图像。此外，在本实施方式中，利用ALL-ON配线L1实现第1种第1电位电源线，利用VSS配线L2实现第2种第1电位电源线。另外，低电位电源相当于第1电位电源，高电位电源相当于第2电位电源。

＜1.2栅极驱动器的构成和动作＞

接下来，参照图3、图4和图16说明本实施方式的栅极驱动器200的构成和动作的概要。如图3所示，栅极驱动器200由包括多个级的移位寄存器210构成。在显示部100中形成有i行×j列的像素矩阵。以与这些像素矩阵的各行1对1对应的方式设有移位寄存器210的各级。即，在移位寄存器210中包括i个级构成电路SR(1)～SR(i)。这i个级构成电路SR(1)～SR(i)相互以串联的方式连接。

栅极驱动器200的概要构成如图16所示，是与以往同样的构成。在各级构成电路中设有：用于接收置位信号S的输入端子、用于接收时钟信号CK的输入端子、用于接收全选择信号ALL-ON的输入端子、用于接收复位信号R的输入端子、用于输出扫描信号OUT的输出端子。对各级构成电路提供从前级的级构成电路输出的扫描信号OUT作为置位信号S，提供从后级的级构成电路输出的扫描信号OUT作为复位信号R。全选择信号ALL-ON以共用的方式提供给全部级构成电路。另外，作为时钟信号CK，将第1栅极时钟信号GCK1和第2栅极时钟信号GCK2按每1级交替地提供给级构成电路。此外，对第1级的级构成电路提供栅极开始脉冲信号(开始指示信号)作为置位信号S。

在如上的构成中，当对移位寄存器210的第1级提供作为置位信号S的栅极开始脉冲信号的脉冲时，基于导通占空比设为50％左右的值的第1栅极时钟信号GCK1和第2栅极时钟信号GCK2，栅极开始脉冲信号所包含的脉冲被依次传送到第1级至第i级。并且，与该脉冲的传送相应，从各级输出的扫描信号OUT依次为高电平。由此，如图4所示，按每规定期间依次为高电平的扫描信号OUT1～OUTi 被提供给显示部100内的栅极总线GL1～GLi。

＜1.3级构成电路的构成＞

图1是示出本实施方式的级构成电路的构成(移位寄存器210的一级的构成)的电路图。如图1所示，该级构成电路具备7个薄膜晶体管Tr1～Tr7。另外，该级构成电路除了高电位电源用的输入端子以外，还具有4个输入端子21～24和1个输出端子39。在此，对接收全选择信号ALL-ON的输入端子标注附图标记21，对接收时钟信号CK的输入端子标注附图标记22，对接收置位信号S的输入端子标注附图标记23，对接收复位信号R的输入端子标注附图标记24。

接下来，说明该级构成电路内的构成要素间的连接关系。薄膜晶体管Tr2的源极端子、薄膜晶体管Tr3的栅极端子、薄膜晶体管Tr4的漏极端子和薄膜晶体管Tr6的栅极端子相互连接。此外，为了方便，将它们相互连接的区域(配线)称为“QB节点”。薄膜晶体管Tr5的栅极端子和薄膜晶体管Tr7的源极端子相互连接。此外，为了方便，将它们相互连接的区域(配线)称为“Q节点”。薄膜晶体管Tr1的源极端子、薄膜晶体管Tr3的漏极端子和薄膜晶体管Tr7的漏极端子相互连接。此外，为了方便，将它们相互连接的区域(配线)称为“Q2节点”。

关于薄膜晶体管Tr1，栅极端子与输入端子23连接，漏极端子与高电位电源用的输入端子连接，源极端子与Q2节点连接。关于薄膜晶体管Tr2，栅极端子与输入端子24连接，漏极端子与高电位电源用的输入端子连接，源极端子与QB节点连接。关于薄膜晶体管Tr3，栅极端子与QB节点连接，漏极端子与Q2节点连接，源极端子与输入端子21连接。关于薄膜晶体管Tr4，栅极端子与输入端子23连接，漏极端子与QB节点连接，源极端子与输入端子21连接。关于薄膜晶体管Tr5，栅极端子与Q节点连接，漏极端子与输入端子22连接，源极端子与输出端子39连接。关于薄膜晶体管Tr6，栅极端子与QB节点连接，漏极端子与输出端子39连接，源极端子与输入端子21连接。关于薄膜晶体管Tr7，栅极端子与高电位电源用的输入端子连接，漏极端子与Q2节点连接，源极端子与Q节点连接。

接下来说明通常时各构成要素的功能。薄膜晶体管Tr1在置位信号S为高电平时，使Q2节点的电位向高电平变化。薄膜晶体管Tr2在复位信号R为高电平时，使QB节点的电位向高电平变化。薄膜晶体管Tr3在QB节点的电位为高电平时，使Q2节点的电位向低电平变化。薄膜晶体管Tr4在置位信号S为高电平时，使QB节点的电位向低电平变化。薄膜晶体管Tr5在Q节点的电位为高电平时，将时钟信号CK的电位提供给输出端子39。薄膜晶体管Tr6在QB节点的电位为高电平时，使输出端子39的电位向低电平变化。薄膜晶体管Tr7发挥分压单元的功能，即使Q节点的电位显著变高也不会对薄膜晶体管Tr3的漏极-源极间施加耐压以上的电压。

此外，在本实施方式中，利用薄膜晶体管Tr1实现第2控制节点导通部，利用薄膜晶体管Tr2实现第1控制节点导通部，利用薄膜晶体管Tr3实现第2控制节点截止用开关元件，利用薄膜晶体管Tr4实现第1控制节点截止用开关元件。另外，利用薄膜晶体管Tr5实现输出节点导通用开关元件，利用薄膜晶体管Tr6实现输出节点截止用开关元件。而且，利用薄膜晶体管Tr7实现分压用开关元件。而且，利用输出端子39实现输出节点，利用QB节点实现第1控制节点，利用Q节点实现第2控制节点。

＜1.4通常时的级构成电路的动作＞

接下来，参照图1和图5的A部说明通常时的级构成电路的动作。此外，假设时点t3～时点t4的期间是与该级构成电路连接的栅极总线应被选择的期间。另外，假设对该级构成电路的输入端子22提供第1栅极时钟信号GCK1。全选择信号ALL-ON在通常时维持低电平。

在时点t1以前的期间，Q节点的电位和Q2节点的电位维持低电平，QB节点的电位维持高电平。当到时点t1，置位信号S从低电平变化为高电平时，薄膜晶体管Tr1、Tr4为导通状态。薄膜晶体管Tr1为导通状态，由此Q2节点的电位从低电平变化为高电平。此时，薄膜晶体管Tr7为导通状态，Q节点的电位也从低电平变化为高电平。另外，薄膜晶体管Tr4为导通状态，由此QB节点的电位从高电平变化为低电平。

在时点t2置位信号S从高电平变化为低电平后，当到时点t3时，第1栅极时钟信号GCK1从低电平变化为高电平。此时，薄膜晶体管Tr5为导通状态，因此输出端子39的电位(扫描信号OUT的电位)随着输入端子22的电位的上升而上升。在薄膜晶体管Tr5的栅极-源极间、栅极-漏极间存在寄生电容，因此Q节点的电位也随着输出端子39的电位的上升而上升(Q节点自举)。其结果是，Q节点的电位为“(VDD×2)-Vth”。由此，不会对薄膜晶体管Tr5的栅极端子施加大的电压而发生所谓的阈值电压下降，输出端子39的电位上升到第1栅极时钟信号GCK1的高电平的电位为止。这样，与该级构成电路的输出端子39连接的栅极总线为选择状态。

此外，在时点t3～时点t4的期间，复位信号R为低电平，因此薄膜晶体管Tr2维持截止状态。因此，在该期间中，QB节点维持低电平，薄膜晶体管Tr3、Tr6维持截止状态。因此，在该期间中Q2节点、Q节点和输出端子39的电位不会降低。另外，在本实施方式中，在薄膜晶体管Tr5的栅极端子与薄膜晶体管Tr3的漏极端子之间设有薄膜晶体管Tr7。因此，即使在时点t3～时点t4的期间由于自举而Q节点的电位比VDD高，由于薄膜晶体管Tr7发挥分压单元的功能，因此不会对薄膜晶体管Tr3施加超过耐压的电压。

当到时点t4时，第1栅极时钟信号GCK1从高电平变化为低电平。由此，输出端子39的电位随着输入端子22的电位的降低而降低。因此，Q节点的电位也通过薄膜晶体管Tr5的寄生电容而降低。随之，Q2节点的电位也降低。当到时点t5时，复位信号R从低电平变化为高电平。由此，薄膜晶体管Tr2为导通状态。其结果是，QB节点的电位从低电平变化为高电平。由此，薄膜晶体管Tr3为导通状态，因此Q2节点的电位和Q节点的电位进一步降低。另外，薄膜晶体管Tr6为导通状态，因此将输出端子39的电位拉到低电平。

由移位寄存器210内的各级构成电路进行如上所述的动作，由此如上所述，按每规定期间依次将成为高电平的扫描信号OUT1～OUTi提供给显示部100内的栅极总线GL1～GLi。

＜1.5全选择驱动时的级构成电路的动作＞

接下来，参照图1和图5的B部说明全选择驱动时的级构成电路的动作。此外，假设时点t11至时点t12的期间是应使全部栅极总线为选择状态的期间。在时点t11以前的期间，Q节点的电位为低电平，QB节点的电位为高电平。到时点t11时，全选择信号ALL-ON从低电平变化为高电平。此时，通过薄膜晶体管Tr6的寄生电容导致的自举，QB节点的电位从VDD上升到“VDD×2-Vth”。由此，不会对薄膜晶体管Tr6的栅极端子施加大的电压而发生所谓的阈值电压下降，输出端子39的电位(扫描信号OUT的电位)上升到全选择信号ALL-ON的电位位置。这种动作在全部级构成电路中进行，在时点t11至时点t12为止的期间全部栅极总线为选择状态。在此，本实施方式中，薄膜晶体管Tr3的源极端子和薄膜晶体管Tr4的源极端子与接收全选择信号ALL-ON的输入端子21连接。因此，即使QB节点的电位上升到“VDD×2-Vth”，也不会对薄膜晶体管Tr3、薄膜晶体管Tr4施加超过耐压的电压。

然而，对各级构成电路提供从前级的级构成电路输出的扫描信号OUT作为置位信号S，因此在进行全选择驱动的期间中，薄膜晶体管Tr1为导通状态，Q2节点的电位和Q节点的电位为高电平。由此，薄膜晶体管Tr5为导通状态。另外，如上述那样，薄膜晶体管Tr6也为导通状态。因此，在时点t11～时点t12的期间中，第1栅极时钟信号GCK1和第2栅极时钟信号GCK2为高电平。究其原因，是由于如果使第1栅极时钟信号GCK1、第2栅极时钟信号GCK2为低电平，则会在输入端子21和输入端子22之间流过大的电流。

另外，在时点t11至时点t12的期间中，在各级构成电路中，置位信号S(栅极开始脉冲信号或者从前级的级构成电路输出的扫描信号OUT)为高电平并且复位信号R(从后级的级构成电路输出的扫描信号OUT)为高电平，因此在Q2节点、Q节点和QB节点，虽然会发生所谓的阈值电压下降，但是被提供高电位电源VDD。因此，在各级构成电路中，不存在浮置节点(电悬浮状态的节点)。因此，能长期间维持全部栅极总线被选择的状态。

＜1.6效果＞

根据本实施方式，在具备能进行栅极总线的全选择驱动的栅极驱动器200的液晶显示装置中，构成栅极驱动器200内的移位寄存器210的级构成电路所包含的一部分薄膜晶体管的源极端子与全选择信号ALL-ON用的输入端子21连接。详细地说，如图1所示，栅极端子与QB节点(与用于使输出端子39的电位为低电平的薄膜晶体管Tr6的栅极端子连接的节点)连接的薄膜晶体管Tr3的源极端子和漏极端子与QB节点连接的薄膜晶体管Tr4的源极端子与全选择信号ALL-ON用的输入端子21连接。因此，即使由于全选择信号ALL-ON从低电平变化为高电平而导致QB节点的电位显著上升，也不会对薄膜晶体管Tr3、薄膜晶体管Tr4施加超过耐压的电压。然而，在现有技术中，为了防止在QB节点的电位显著上升时对薄膜晶体管施加超过耐压的电压，在级构成电路内设有发挥分压单元的功能的薄膜晶体管(图22的薄膜晶体管Tr98)。而在本实施方式中，在级构成电路内未设有相当于图22的薄膜晶体管Tr98的薄膜晶体管。根据上述内容，与以往相比不增加电路元件的数量，并且不降低耐压可靠性，就能进行栅极总线的全选择驱动。

另外，在本实施方式中，用于提供全选择信号ALL-ON的ALL-ON配线L1和用于提供低电位电源VSS的VSS配线L2为相互电分离的状态。并且，仅有栅极驱动器200的低电位电源用输入端子与ALL-ON配线L1连接，栅极驱动器200以外的电路的低电位电源用输入端子与VSS配线L2连接。因此，在进行全选择驱动时，即使全选择信号ALL-ON从低电平变化为高电平，也不会引起异常动作(例如，控制电路501、502的误动作、在保护电路400中流过大的电流而导致的异常动作)。

＜1.7变形例＞

在上述第1实施方式中，构成为基于复位信号R对QB节点充电，但本发明不限于此。例如，也可以基于与2相的时钟信号(第1栅极时钟信号GCK1和第2栅极时钟信号GCK2)中的提供给输入端子22的时钟信号不同的时钟信号CKB对QB节点充电。在本变形例中，如图6所示，薄膜晶体管Tr2的栅极端子与用于接收时钟信号CKB的 输入端子25连接，薄膜晶体管Tr2的漏极端子通过电阻器与高电位电源用的输入端子连接。根据本变形例，在全选择驱动时，时钟信号CKB为高电平。由此，在QB节点，虽然会发生所谓的阈值电压下降，但是被提供高电位电源VDD。这样，在本变形例中，也能在进行全选择驱动时以长期间维持全部栅极总线被选择的状态。

＜2.第2实施方式＞

＜2.1构成＞

说明本发明的第2实施方式。此外，仅对与上述第1实施方式不同的方面进行说明，对与上述第1实施方式同样的方面省略说明。在本实施方式中，能切换栅极总线的扫描顺序。扫描顺序的切换是指切换从显示部100的一端(例如上端)向另一端(例如下端)使每1条栅极总线分别成为选择状态的正顺序扫描和从显示部100的另一端向一端使每1条栅极总线分别成为选择状态的逆顺序扫描。

图7是示出本实施方式的级构成电路的构成的电路图。如图7所示，该级构成电路除了上述第1实施方式的构成要素以外，还具有4个薄膜晶体管Tr8～Tr11和6个输入端子26～31。对输入端子26输入在正顺序扫描时成为高电平的正顺序指示信号UD。对输入端子27输入正顺序扫描用的置位信号SU。对输入端子28输入在逆顺序扫描时成为高电平的逆顺序指示信号UDB。对输入端子29输入逆顺序扫描用的置位信号SD。对输入端子30输入正顺序扫描用的复位信号RU。对输入端子31输入逆顺序扫描用的复位信号RD。此外，为了方便而将薄膜晶体管Tr1的栅极端子、薄膜晶体管Tr4的栅极端子、薄膜晶体管Tr8的源极端子和薄膜晶体管Tr9的源极端子相互连接的区域(配线)称为“QS节点”。另外，为了方便而将薄膜晶体管Tr2的栅极端子、薄膜晶体管Tr10的源极端子和薄膜晶体管Tr11的源极端子相互连接的区域(配线)称为“QR节点”。

此外，利用薄膜晶体管Tr8、Tr9实现第2切换控制用开关元件，利用晶体管Tr10、r11实现第1切换控制用开关元件。另外，利用正顺序指示信号UD和逆顺序指示信号UDB来实现切换控制信号。

接下来，说明该级构成电路内的构成要素间的连接关系。薄膜 晶体管Tr3～Tr7与上述第1实施方式同样。关于薄膜晶体管Tr1，栅极端子与QS节点连接，漏极端子与高电位电源用的输入端子连接，源极端子与Q2节点连接。关于薄膜晶体管Tr2，栅极端子与QR节点连接，漏极端子与高电位电源用的输入端子连接，源极端子与QB节点连接。关于薄膜晶体管Tr8，栅极端子与输入端子26连接，漏极端子与输入端子27连接，源极端子与QS节点连接。关于薄膜晶体管Tr9，栅极端子与输入端子28连接，漏极端子与输入端子29连接，源极端子与QS节点连接。关于薄膜晶体管Tr10，栅极端子与输入端子26连接，漏极端子与输入端子30连接，源极端子与QR节点连接。关于薄膜晶体管Tr11，栅极端子与输入端子28连接，漏极端子与输入端子31连接，源极端子与QR节点连接。

在本实施方式中，在各级构成电路中，从前级的级构成电路输出的扫描信号OUT作为正顺序扫描用的置位信号SU提供给输入端子27，并且作为逆顺序扫描用的复位信号RD提供给输入端子31。另外，在各级构成电路中，从后级的级构成电路输出的扫描信号OUT作为逆顺序扫描用的置位信号SD提供给输入端子29，并且作为正顺序扫描用的复位信号RU提供给输入端子30。

＜2.2级构成电路的动作＞

在通常时，在进行正顺序扫描时，正顺序指示信号UD为高电平并且逆顺序指示信号UDB为低电平。此时，薄膜晶体管Tr8、Tr10为导通状态，薄膜晶体管Tr9、Tr11为截止状态。由此，级构成电路基于正顺序扫描用的置位信号SU和正顺序扫描用的复位信号RU进行动作。在通常时，在进行逆顺序扫描时，正顺序指示信号UD为低电平并且逆顺序指示信号UDB为高电平。此时，薄膜晶体管Tr8、Tr10为截止状态，薄膜晶体管Tr9、Tr11为导通状态。由此，级构成电路基于逆顺序扫描用的置位信号SD和逆顺序扫描用的复位信号RD进行动作。这样，提供给QS节点的信号发挥上述第1实施方式中的置位信号S的功能，提供给QR节点的信号发挥上述第1实施方式中的复位信号R的功能，由此级构成电路以与上述第1实施方式同样的动作进行。

在全选择驱动，与上述第1实施方式同样，全选择信号ALL-ON从低电平变化为高电平。此时，由于薄膜晶体管Tr4的寄生电容导致的自举，QS节点的电位比VDD高。同样，由于薄膜晶体管Tr2的寄生电容导致的自举，QR节点的电位比VDD高。在此，例如，在进行正顺序扫描的情况下逆顺序指示信号UDB为低电平，因此有可能对薄膜晶体管Tr9、Tr11的栅极-源极间施加超过耐压的电压。因此，在本实施方式中，在全选择信号ALL-ON维持高电平的期间中，正顺序指示信号UD和逆顺序指示信号UDB为高电平。

然而，在栅极驱动器200的内部设有图8所示的构成的电路，由此能在栅极驱动器200的内部基于正顺序指示信号UD较容易地生成逆顺序指示信号UDB。在图8所示的构成中，在全选择信号ALL-ON为低电平时即通常时，如果正顺序指示信号UD为高电平，薄膜晶体管Tr20就为导通状态，因此逆顺序指示信号UDB为低电平。另外，如果正顺序指示信号UD为低电平，薄膜晶体管Tr20就为截止状态，因此逆顺序指示信号UDB为高电平。另外，在全选择信号ALL-ON为高电平时即全选择驱动时，与正顺序指示信号UD的逻辑电平无关，逆顺序指示信号UDB为高电平。

＜2.3效果＞

根据本实施方式，在能切换栅极总线的扫描顺序的液晶显示装置中，与以往相比不增加电路元件的量并且不降低耐压可靠性就能进行栅极总线的全选择驱动。此外，与上述第1实施方式同样，在本实施方式中，也可以基于时钟信号CKB对QB节点充电(参照图9)。

＜3.第3实施方式＞

说明本发明的第3实施方式。在本实施方式中，能进行移位寄存器210的初始化。图10是示出本实施方式的级构成电路的构成的电路图。如图10所示，在本实施方式的级构成电路中，除了上述第2实施方式(参照图7)的构成要素以外，还设有用于使级构成电路为非激活的薄膜晶体管Tr12和输入端子33。此外，利用薄膜晶体管Tr12实现初始化用开关元件。关于薄膜晶体管Tr12，栅极端子与用 于接收初始化信号INIT的输入端子33连接，漏极端子与高电位电源用的输入端子连接，源极端子与QB节点连接。此外，对构成移位寄存器210的全部级构成电路提供共用的初始化信号INIT。在这种构成中，例如在装置通电紧后，初始化信号INIT就为高电平。由此，薄膜晶体管Tr12为导通状态，QB节点的电位为高电平。当QB节点的电位为高电平时，薄膜晶体管Tr3为导通状态，因此Q2节点的电位和Q节点的电位为低电平。如上所述，Q2节点的电位为低电平并且QB节点的电位为高电平。这样，在本实施方式中，使初始化信号INIT为高电平，由此能使构成移位寄存器210的全部级构成电路为非激活。

在如上构成中，与上述第1实施方式同样，在全选择驱动时QB节点的电位显著变高。即，QB节点的电位比VDD高。因此，假设当初始化信号INIT为低电平时，有可能对薄膜晶体管Tr12的栅极-源极间施加超过耐压的电压。因此，在本实施方式中，在全选择信号ALL-ON维持高电平的期间中，初始化信号INIT为高电平。由此，能抑制对薄膜晶体管Tr12施加超过耐压的电压。

此外，与上述第1和第2实施方式同样，在本实施方式中，也可以基于时钟信号CKB对QB节点充电(参照图11)。

＜4.变形例，其它＞

＜4.1关于薄膜晶体管的类型＞

在上述各实施方式中，举例说明了各级构成电路内的薄膜晶体管为n沟道型晶体管的情况，但是本发明不限于此。如果使电源(高电位/低电位)和信号逻辑(高/低)与上述各实施方式相反，则也能采用p沟道型晶体管作为各级构成电路内的薄膜晶体管。例如，在使用p沟道型晶体管来实现与图1所示的级构成电路同等的电路的情况下，其电路构成如图12所示。在这种情况下，如图13所示，在全选择驱动时，全选择信号ALL-ON会从高电平向低电平变化。此时，由于薄膜晶体管Tr6的寄生电容导致的自举，QB节点的电位显著降低到低电平。由此，不会发生所谓的阈值电压下降，输出端子69的电位(扫描信号OUT的电位)降低到全选择信号ALL-ON的 电位为止。这种动作由全部级构成电路进行，在时点t11到时点t12的期间全部栅极总线为选择状态。此外，在本变形例中，高电位电源相当于第1电位电源，低电位电源相当于第2电位电源。

＜4.2液晶面板的整体构成＞

在上述说明中，举例说明了在保护电路400和栅极驱动器200之间和保护电路400与源极驱动器300之间设有控制电路501、502的构成(参照图2)，但是本发明不限于此。如图14所示，在液晶面板5内未设有与栅极驱动器200、源极驱动器300独立的控制电路的情况下，也能应用本发明。不过，在这种情况下，ALL-ON配线L1和VSS配线L2也为相互电分离的状态，仅有栅极驱动器200的低电位电源用输入端子与ALL-ON配线L1连接。

＜4.3进行全选择驱动的定时＞

＜4.3.1第1种情况＞

作为进行全选择驱动的典型的定时，能举出装置断电时和装置通电时。即，典型地说，在断电顺序(断电时执行的一系列处理)、通电顺序(通电时执行的一系列处理)中引入全选择驱动。

如图2所示，面板控制电路600接收来自外部的电源PW的提供。在面板控制电路600接收来自外部的电源PW的提供的期间中，该面板控制电路600使全选择信号ALL-ON维持低电平。另一方面，在来自外部的电源PW的提供开始或者断开时，面板控制电路600使全选择信号ALL-ON成为高电平(导通电平)。这样，在装置开机或者停机时进行全选择驱动，除去显示部内的全部像素形成部内的残留电荷。

＜4.3.2第2种情况＞

全选择驱动也可以在检查液晶面板5时进行。例如，在液晶面板5的各种检查中，希望像素形成部内的残留电荷不会对检查结果造成影响。在这种情况下，对设于液晶面板5的端子中的全选择信号ALL-ON用的端子(参照图15)提供高电平的电位，由此除去显示部内的全部像素形成部内的残留电荷。另外，不用引入时钟等就能进行检查，因此能简易地进行检查。

附图标记说明

5： 液晶面板

100： 显示部

200： 栅极驱动器

210： 移位寄存器

400： 保护电路

600： 面板控制电路

Tr1～Tr12： 薄膜晶体管

ALL-ON： 全选择信号

CK： 时钟信号

OUT： 扫描信号

S： 置位信号

R： 复位信号

Claims (10)

1.一种显示装置，具备显示面板，上述显示面板包括：配设有多条扫描信号线和多条视频信号线的显示部、驱动上述多条扫描信号线的扫描信号线驱动电路和驱动上述多条视频信号线的视频信号线驱动电路，上述显示装置的特征在于，

上述显示面板包括用于在通常时对上述扫描信号线驱动电路提供第1电位电源的第1种第1电位电源线和用于对上述扫描信号线驱动电路以外的电路提供第1电位电源的第2种第1电位电源线，

上述扫描信号线驱动电路构成为能进行对全部上述多条扫描信号线输出导通电平的扫描信号的全选择驱动，

上述扫描信号线驱动电路包括移位寄存器，上述移位寄存器包括用于基于时钟信号对上述多条扫描信号线依次输出导通电平的扫描信号的多个级，

构成上述移位寄存器的各级的级构成电路具有：

输出节点，其与上述扫描信号线连接；

输出节点截止用开关元件，其第2电极与上述输出节点连接，第3电极与上述第1种第1电位电源线连接，上述输出节点截止用开关元件用于基于第1电极的电位使上述输出节点的电位向截止电平变化；

输出节点导通用开关元件，其第2电极被提供上述时钟信号，第3电极与上述输出节点连接，上述输出节点导通用开关元件用于基于第1电极的电位使上述输出节点的电位向导通电平变化；

输出控制节点，其用于控制从上述输出节点输出的扫描信号的电位，包括第1控制节点和第2控制节点，其中，作为上述输出控制节点的第1控制节点，其与上述输出节点截止用开关元件的第1电极连接，作为上述输出控制节点的第2控制节点，其与上述输出节点导通用开关元件的第1电极连接；

第1控制节点导通部，其用于使上述第1控制节点的电位向导通电平变化；

第2控制节点导通部，其用于使上述第2控制节点的电位向导通电平变化；以及

输出控制节点截止用开关元件，其包括第1控制节点截止用开关元件和第2控制节点截止用开关元件，其中，作为上述输出控制节点截止用开关元件的第1控制节点截止用开关元件，其第2电极与上述第1控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第1控制节点截止用开关元件用于基于第1电极的电位使上述第1控制节点的电位向截止电平变化，作为上述输出控制节点截止用开关元件的第2控制节点截止用开关元件，其第2电极直接或者通过分压单元与上述第2控制节点连接，第3电极与上述第1种第1电位电源线连接，上述第2控制节点截止用开关元件用于基于第1电极的电位使上述第2控制节点的电位向截止电平变化，

上述第2控制节点截止用开关元件的第1电极与上述第1控制节点连接，

构成为：在提供给上述扫描信号线驱动电路的第2电位电源的电位比提供给上述扫描信号线驱动电路的第1电位电源的电位高的情况下，上述输出控制节点的第1控制节点会被提供比提供给上述扫描信号线驱动电路的第2电位电源的电位高的电位，或者

构成为：在提供给上述扫描信号线驱动电路的第2电位电源的电位比提供给上述扫描信号线驱动电路的第1电位电源的电位低的情况下，上述输出控制节点的第1控制节点会被提供比提供给上述扫描信号线驱动电路的第2电位电源的电位低的电位，

上述第1种第1电位电源线和上述第2种第1电位电源线是相互独立的电源线，

在通常时以外的全选择驱动时，使控制是否进行上述全选择驱动的全选择信号为导通电平，提供给上述第1种第1电位电源线。

2.根据权利要求1所述的显示装置，其特征在于，

上述级构成电路所包含的第2控制节点导通部基于开始指示信号或者从前级的输出节点输出的扫描信号使上述第2控制节点的电位向导通电平变化，

上述级构成电路所包含的第1控制节点截止用开关元件的第1电极被提供上述开始指示信号或者从前级的输出节点输出的扫描信号，

在上述全选择驱动时，上述全选择信号、上述时钟信号和上述开始指示信号为导通电平。

3.根据权利要求1所述的显示装置，其特征在于，

在上述第2控制节点截止用开关元件的第2电极通过分压单元与上述第2控制节点连接的情况下，上述级构成电路具有分压用开关元件作为上述分压单元，上述分压用开关元件的第1电极被提供高电位电源，第2电极与上述第2控制节点截止用开关元件的第2电极连接，第3电极与上述输出节点导通用开关元件的第1电极连接。

4.根据权利要求1所述的显示装置，其特征在于，

上述移位寄存器构成为对上述多条扫描信号线提供导通电平的扫描信号的顺序能在正顺序和逆顺序之间切换，

上述级构成电路被提供切换控制信号，上述切换控制信号用于切换对上述多条扫描信号线提供导通电平的扫描信号的顺序，在导通电平和截止电平之间变化，

上述级构成电路所包含的第2控制节点导通部包括：

第2控制节点导通用开关元件，其第2电极被提供高电位电源，第3电极直接或者通过上述分压单元与上述第2控制节点连接，上述第2控制节点导通用开关元件用于基于第1电极的电位使上述第2控制节点的电位向导通电平变化；

第4控制节点，其与上述第2控制节点导通用开关元件的第1电极连接；以及

第2切换控制用开关元件，其第1电极被提供上述切换控制信号，第2电极被提供从其它级的输出节点输出的扫描信号，第3电极与上述第4控制节点连接，

用于对上述切换控制信号提供截止电平的电位的信号线与上述第1种第1电位电源线连接。

5.根据权利要求4所述的显示装置，其特征在于，

上述级构成电路所包含的第1控制节点导通部包括：

第1控制节点导通用开关元件，其第2电极被提供高电位电源，第3电极与上述第1控制节点连接，上述第1控制节点导通用开关元件用于基于第1电极的电位使上述第1控制节点的电位向导通电平变化；

第3控制节点，其与上述第1控制节点导通用开关元件的第1电极连接；以及

第1切换控制用开关元件，其第1电极被提供上述切换控制信号，第2电极被提供从其它级的输出节点输出的扫描信号，第3电极与上述第3控制节点连接。

6.根据权利要求4或者5所述的显示装置，其特征在于，

在上述全选择驱动时，上述全选择信号和上述切换控制信号为导通电平。

7.根据权利要求1所述的显示装置，其特征在于，

上述级构成电路还具有初始化用开关元件，上述初始化用开关元件构成为其第2电极被提供高电位电源，第3电极与上述第1控制节点连接，第1电极被提供规定的初始化信号。

8.根据权利要求7所述的显示装置，其特征在于，

在上述全选择驱动时，上述全选择信号和上述初始化信号为导通电平。

9.根据权利要求1所述的显示装置，其特征在于，

在检查上述显示面板时进行上述全选择驱动。

10.根据权利要求1所述的显示装置，其特征在于，

还具备面板控制电路，上述面板控制电路与上述第1种第1电位电源线连接，用于控制上述显示面板的动作，

上述面板控制电路在来自外部的供电开始或者停止时使上述全选择信号为导通电平。