CN102834871B - 移位寄存器 - Google Patents
移位寄存器 Download PDFInfo
- Publication number
- CN102834871B CN102834871B CN201180017672.8A CN201180017672A CN102834871B CN 102834871 B CN102834871 B CN 102834871B CN 201180017672 A CN201180017672 A CN 201180017672A CN 102834871 B CN102834871 B CN 102834871B
- Authority
- CN
- China
- Prior art keywords
- transistor
- node
- current potential
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
将单位电路(11)进行级联，以构成移位寄存器。单位电路(11)所包含的电容(Cap2)的一个电极与晶体管(T2)的栅极端子(节点(N1))相连接，其另一个电极与节点(N2)相连接。在节点(N1)的电位为低电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)提供时钟信号(CKB)，在节点(N1)的电位为高电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)施加低电平电位。由此，即使在晶体管(T2)的栅极电位随着时钟信号(CK)的变化而发生变化时，也会经由电容(Cap2)来提供抵消该变化的信号，从而使晶体管(T2)的栅极电位保持稳定。由此，来防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化。
Description
技术领域
本发明涉及移位寄存器，特别涉及适用于显示装置的驱动电路等的移位寄存器。
背景技术
有源矩阵型的显示装置以行为单位选择配置成二维形状的像素电路，并对所选出的像素电路写入对应于视频信号的灰度电压，从而显示图像。在这样的显示装置中，为了以行为单位选择像素电路，设置有包含移位寄存器的扫描信号线驱动电路。
另外，作为使显示装置实现小型化的方法，已知有利用用于形成像素电路内的TFT(Thin Film Transistor：薄膜晶体管)的制造工艺、来将扫描信号线驱动电路与像素电路一起在显示面板上形成为一体的方法。例如利用非晶硅TFT来形成扫描信号线驱动电路。将扫描信号线驱动电路形成为一体而得的显示面板也被称为栅极驱动器单片面板。
关于扫描信号线驱动电路所包含的移位寄存器，以往已知有各种电路(例如，专利文献1～3)。在专利文献1中，记载有将图15所示的单位电路91进行级联而形成的移位寄存器。单位电路91包含五个晶体管Q1～Q5、以及电容C1。晶体管Q2具有作为使移位寄存器的输出信号OUT变为规定电平(这里为高电平)的输出晶体管的功能。在专利文献2和专利文献3中，也记载有将包含输出晶体管的单位电路进行级联而形成的移位寄存器。
图16是表示输出晶体管的连接方式的图。如图16所示，对输出晶体管Qo的漏极端子施加时钟信号CK，栅极端子与节点N1相连接，源极端子与输出端子OUT相连接。在该电路中，在输出晶体管Qo的栅极－漏极之间会产生寄生电容Cp。因此，若时钟信号CK发生变化，则节点N1的电位也会经由寄生电容Cp而发生变化。特别是若在节点N1的电位为低电平的期间内，时 钟信号CK变为高电平，则节点N1的电位会变得比正常的低电平电位要高。因此，输出晶体管Qo的漏电流会增加，输出信号OUT的低电平电位会变得不稳定。
为了解决该问题，单位电路91包含有晶体管Q5。在单位电路91中，若时钟信号CK变为高电平，则晶体管Q5成为导通状态，从而对节点N1施加输出信号OUT的低电平电位。这样，对节点N1反复施加低电平电位，从而能使输出信号OUT的低电平电位保持稳定。
专利文献1：日本专利特开2005－50502号公报
专利文献2：国际公开第92/15992号刊物
专利文献3：日本专利特开平8－87897号公报
发明内容
然而，在将单位电路91进行级联而形成的现有的移位寄存器中，存在以下问题。在单位电路91中，晶体管Q5的阈值电压会因老化(随时间劣化)而升高。因此，若使现有的移位寄存器长时间动作，则由于晶体管Q5的导通电流会减小，因此，在时钟信号CK为高电平的期间内，无法将节点N1的电位下拉成低电平。另外，由于在晶体管Q5的栅极－漏极之间会产生新的寄生电容，因此，还存在以下问题：即，在时钟信号CK发生变化时，节点N1的电位会变得更容易发生变化。
因此，本发明的目的在于，提供一种能防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化的移位寄存器。
本发明的第1方面是一种移位寄存器，该移位寄存器具有将多个单位电路进行级联而形成的结构，并基于多个时钟信号来进行动作，其特征在于，
所述单位电路包括：
输出晶体管，对该输出晶体管的第一导通端子提供一个时钟信号，其第二导通端子与输出节点相连接；
置位晶体管，该置位晶体管根据所施加的置位信号，来对所述输出晶体管的控制端子施加导通电位；
复位晶体管，该复位晶体管根据所施加的复位信号，来对所述输出晶 体管的控制端子施加截止电位；以及
电容，该电容的一个电极与所述输出晶体管的控制端子相连接，对其另一个电极提供用于使所述输出晶体管的控制端子的截止电位保持稳定的信号。
本发明的第2方面的特征在于，在本发明的第1方面中，
对所述电容的另一个电极提供向与提供给所述输出晶体管的时钟信号相反的方向变化的信号。
本发明的第3方面的特征在于，在本发明的第2方面中，
所述单位电路还包括补偿电路，在所述输出晶体管的控制端子电位为截止电位时，该补偿电路对与所述电容的另一个电极相连接的节点提供与提供给所述输出晶体管的时钟信号反相的反相时钟信号，在所述控制端子电位为导通电位时，该补偿电路对所述节点施加截止电位。
本发明的第4方面的特征在于，在本发明的第3方面中，
所述补偿电路包括：第一晶体管，该第一晶体管根据所述时钟信号，来对所述节点施加截止电位；第二晶体管，该第二晶体管根据所述反相时钟信号，来对所述节点施加导通电位；以及第三晶体管，在所述输出晶体管的控制端子电位为导通电位时，该第三晶体管对所述节点施加截止电位。
本发明的第5方面的特征在于，在本发明的第4方面中，
所述补偿电路还包括第四晶体管，在所述节点的电位为导通电位时，该第四晶体管对所述输出晶体管的控制端子施加截止电位。
本发明的第6方面的特征在于，在本发明的第2方面中，
所述电容具有与所述输出晶体管的第一导通端子和控制端子之间的寄生电容相同程度的电容量。
本发明的第7方面的特征在于，在本发明的第1方面中，
对所述电容的另一个电极提供下一级的单位电路的输出信号。
本发明的第8方面的特征在于，在本发明的第1方面中，
所述单位电路所包含的晶体管由底栅型晶体管构成，
所述电容与连接于所述输出晶体管的控制端子的晶体管分开形成。
本发明的第9方面的特征在于，在本发明的第1方面中，
所述单位电路所包含的晶体管由底栅型晶体管构成，
形成所述电容，以作为与所述输出晶体管的控制端子相连接的一个晶体管的控制端子和一个导通端子之间的寄生电容。
本发明的第10方面的特征在于，在本发明的第1方面中，
所述单位电路还包括输出复位晶体管，该输出复位晶体管根据所述复位信号，来对所述输出节点施加截止电位。
根据本发明的第1方面，经由电容，对输出晶体管的控制端子提供用于使该控制端子的截止电位保持稳定的信号。由此，即使在输出晶体管的控制端子电位随着时钟信号的变化而发生变化时，也能经由电容来提供抵消该变化的信号，从而能使输出晶体管的控制端子电位保持稳定。另外，在对输出晶体管的控制端子提供上述信号时使用电容，从而即使在经过长时间后，也能维持使输出晶体管的控制端子电位保持稳定的能力。
根据本发明的第2方面，经由电容，对输出晶体管的控制端子提供向与提供给输出晶体管的时钟信号相反的方向变化的信号。由此，即使在输出晶体管的控制端子电位随着时钟信号的变化而发生变化时，也能经由电容来提供抵消该变化的信号，从而能使输出晶体管的控制端子电位保持稳定。
根据本发明的第3方面，使用根据输出晶体管的控制端子电位来切换并提供反相时钟信号和截止电位的补偿电路，从而能在控制端子电位为导通电位时将输出信号正确进行输出，并能在控制端子电位为截止电位时使控制端子电位稳定于截止电位。
根据本发明的第4方面，能利用三个晶体管来构成补偿电路，所述补偿电路根据输出晶体管的控制端子电位来切换并提供反相时钟信号和截止电位。
根据本发明的第5方面，设置第四晶体管，从而能防止输出晶体管的控制端子电位随着输出信号的变化而发生变化。
根据本发明的第6方面，设置具有与输出晶体管的第一导通端子和控制端子之间的寄生电容相同程度的电容量的电容，从而能有效防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化。
根据本发明的第7方面，对电容的另一个电极提供下一级的单位电路的 输出信号，从而即使在输出晶体管的控制端子电位随着时钟信号的变化而发生变化时，也能经由电容来提供抵消该变化的信号，从而能使输出晶体管的控制端子电位保持稳定。
根据本发明的第8或第9方面，能利用与底栅型晶体管相同的制造工序，来容易地形成一个电极与输出晶体管的控制端子相连接的电容。
根据本发明的第10方面，设置输出复位晶体管，从而能更可靠地将输出信号的电位控制在截止电位。
附图说明
图1是表示本发明的实施方式所涉及的液晶显示装置的结构的框图。
图2是表示本发明的实施方式1所涉及的移位寄存器的结构的框图。
图3是表示输入图2所示的移位寄存器的时钟信号的时序图。
图4是图2所示的移位寄存器的单位电路的电路图。
图5是图2所示的移位寄存器的时序图。
图6是表示图4所示的单位电路的一部分的图。
图7是将图5所示的时序图的一部分进行放大来表示的图。
图8是本发明的实施方式2所涉及的移位寄存器的单位电路的电路图。
图9是表示图8所示的单位电路的一部分的图。
图10A是图8所示的单位电路所包含的晶体管和电容的布局图(例1)。
图10B是图8所示的单位电路所包含的晶体管和电容的布局图(例2)。
图11是表示本发明的实施方式3所涉及的移位寄存器的结构的框图。
图12是图11所示的移位寄存器的单位电路的电路图。
图13是图11所示的移位寄存器的时序图。
图14A是图12所示的单位电路所包含的晶体管和电容的布局图(例1)。
图14B是图12所示的单位电路所包含的晶体管和电容的布局图(例2)。
图15是现有的移位寄存器的单位电路的电路图。
图16是表示移位寄存器的单位电路所包含的输出晶体管的连接方式的图。
具体实施方式
图1是表示本发明的实施方式所涉及的液晶显示装置的结构的框图。图1所示的液晶显示装置是包括电源1、DC/DC变换器2、显示控制电路3、扫描信号线驱动电路4、视频信号线驱动电路5、公共电极驱动电路6、以及像素区域7的有源矩阵型的显示装置。也将扫描信号线驱动电路4和视频信号线驱动电路5分别称为栅极驱动器电路和源极驱动器电路。以下，将ｍ及ｎ设为2以上的整数。
像素区域7包含m根扫描信号线GL1～GLm、n根视频信号线SL1～SLn、以及(m×n)个像素电路P。将扫描信号线GL1～GLm互相平行地进行配置，将视频信号线SL1～SLn互相平行且与扫描信号线GL1～GLm正交地进行配置。将(m×n)个像素电路P对应于扫描信号线GL1～GLm与视频信号线SL1～SLn的交叉点而配置成二维形状。
像素电路P包含晶体管Tp、以及液晶电容Clc。将晶体管Tp的栅极端子与相对应的扫描信号线相连接，将源极端子与相对应的视频信号线相连接，将漏极端子与液晶电容Clc的一个电极相连接。液晶电容Clc的另一个电极是与所有像素电路P相对的公共电极Ec。像素电路P具有作为一个像素(或一个子像素)的功能。此外，像素电路P也可以包含与液晶电容Clc并联的辅助电容。
电源1对DC/DC变换器2、显示控制电路3、以及公共电极驱动电路6提供规定的电源电压。DC/DC变换器2基于由电源1所提供的电源电压来生成规定的直流电压，并将其提供给扫描信号线驱动电路4和视频信号线驱动电路5。公共电极驱动电路6对公共电极Ec施加规定的电位Vcom。
显示控制电路3基于由外部所提供的图像信号DAT和定时信号组TG，来输出数字视频信号DV和多个控制信号。在定时信号组TG中，包含水平同步信号、垂直同步信号等。在从显示控制电路3输出的控制信号中，包含源极起始脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极时钟信号GCK、栅极起始脉冲信号GSP、以及栅极终止脉冲信号GEP。
扫描信号线驱动电路4基于从显示控制电路3输出的栅极时钟信号GCK、栅极起始脉冲信号GSP、以及栅极终止脉冲信号GEP，从扫描信号线GL1～GLm之中依次选择一根扫描信号线，并对所选出的扫描信号线施加晶体管Tp成为导通状态的电位(高电平电位)。由此，来一并选择与所选出的扫描信号线相连接的n个像素电路P。
视频信号线驱动电路5基于从显示控制电路3输出的数字视频信号DV、源极起始脉冲信号SSP、源极时钟信号SCK、以及锁存选通信号LS，来分别对视频信号线SL1～SLn施加对应于数字视频信号DV的n个灰度电压。由此，分别对利用扫描信号线驱动电路4所选出的n个像素电路P写入n个灰度电压。利用扫描信号线驱动电路4和视频信号线驱动电路5来对像素区域7内的所有像素电路P写入灰度电压，从而能基于图像信号DAT来将图像显示于像素区域7。
将扫描信号线驱动电路4在形成有像素区域7的液晶面板8上形成为一体。例如利用非晶硅来形成扫描信号线驱动电路4所包含的晶体管(TFT)。此外，也可以将液晶显示装置所包含的其他电路的全部或一部分在液晶面板8上形成为一体。
扫描信号线驱动电路4包含移位寄存器，该移位寄存器具有将多个单位电路进行级联而形成的结构，并基于多个时钟信号来进行动作。本发明的实施方式所涉及的液晶显示装置的特征在于扫描信号线驱动电路4所包含的移位寄存器的电路结构。下面，对扫描信号线驱动电路4所包含的移位寄存器进行说明。
(实施方式1)
图2是表示本发明的实施方式1所涉及的移位寄存器的结构的框图。图2所示的移位寄存器10包含并排配置成一维形状的m个单位电路11。下面，将配置为第i个(i是1以上m以下的整数)的单位电路11称为第i个单位电路。
对移位寄存器10提供两根栅极时钟信号GCK1、GCK2，以作为栅极时钟信号GCK。另外，对移位寄存器10提供栅极起始脉冲信号GSP、栅极终止脉冲信号GEP、以及低电平电位VSS。图3是栅极时钟信号GCK1、GCK2的时序图。如图3所示，栅极时钟信号GCK2是与栅极时钟信号GCK1反相的时钟信号。栅极时钟信号GCK1、GCK2的周期是两个水平扫描期间。
对各单位电路11输入时钟信号CK、CKB、置位信号S、复位信号R、以 及低电平电位VSS，从各单位电路11将输出信号Q进行输出。更详细而言，对第奇数个单位电路分别输入栅极时钟信号GCK1、GCK2，以作为时钟信号CK、CKB。对第偶数个单位电路分别输入栅极时钟信号GCK2、GCK1，以作为时钟信号CK、CKB。对第一个单位电路输入栅极起始脉冲信号GSP，以作为置位信号S。对除第一个以外的单位电路输入上一级的单位电路的输出信号Q，以作为置位信号S。对第m个单位电路输入栅极终止脉冲信号GEP，以作为复位信号R。对除第m个以外的单位电路输入下一级的单位电路的输出信号Q，以作为复位信号R。
图4是单位电路11的电路图。如图4所示，单位电路11包含七个晶体管T1～T7、以及两个电容Cap1、Cap2。晶体管T1～T7是N沟道型TFT。在N沟道型TFT中，高电平电位成为导通电位，低电平电位成为截止电位。
将晶体管T1的源极端子、晶体管T6的漏极端子、晶体管T2、T4的栅极端子、以及电容Cap1、Cap2的一个电极与一个节点(以下称为节点N1)相连接。将晶体管T3的源极端子、晶体管T4、T5的漏极端子、以及电容Cap2的另一个电极与另一个节点(以下称为节点N2)相连接。将晶体管T2的源极端子、晶体管T7的漏极端子、以及电容Cap 1的另一个电极与输出端子Q相连接。
对晶体管T1的栅极端子和漏极端子提供置位信号S。对晶体管T2的漏极端子和晶体管T5的栅极端子提供时钟信号CK。对晶体管T3的栅极端子和漏极端子提供时钟信号CKB。对晶体管T6、T7的栅极端子提供复位信号R。对晶体管T4～T7的源极端子固定地施加低电平电位VSS。晶体管T1、T2、T6、T7分别具有作为置位晶体管、输出晶体管、复位晶体管、以及输出复位晶体管的功能。
图5是移位寄存器10的时序图。如图5所示，输入单位电路11的时钟信号CK、CKB每隔一个水平扫描期间成为高电平。在t1时刻之前，节点N1、N2的电位为低电平。在t1时刻，置位信号S(上一级单位电路的输出信号)变为高电平。由于晶体管T1进行二极管连接，因此，若置位信号S成为高电平，则节点N1的电位成为高电平。晶体管T2、T4随之成为导通状态。
另外，在t1时刻，时钟信号CK变为低电平，时钟信号CKB变为高电平。 由于晶体管T3进行二极管连接，因此，若时钟信号CKB成为高电平，则节点N2的电位被拉向高电平方向。另外，在t1时刻以后，由于晶体管T4为导通状态，因此，节点N2的电位也被拉向低电平方向。决定晶体管T3、T4的驱动能力，使得此时节点N2的电位成为低电平。因此，节点N2的电位在t1时刻以后也保持低电平。
在t2时刻，时钟信号CK变为高电平，时钟信号CKB和置位信号S变为低电平。晶体管T1、T3随之成为截止状态。对晶体管T2的漏极端子施加时钟信号CK，在晶体管T2的栅极－漏极之间存在寄生电容(未图示)。另外，此时，节点N1为浮置状态。因此，若晶体管T2的漏极电位上升，则节点N1的电位也会上升，会变得比正常的高电平电位要高(自举效应)。由于时钟信号CK在t2～t3时刻成为高电平，因此，节点N1的电位几乎在相同期间内变得比正常的高电平电位要高，输出信号Q几乎在相同期间内成为高电平。此时，施加有输出信号Q的扫描信号线成为选择状态，对与该扫描信号线相连接的多个像素电路P进行视频信号写入。
在t3时刻，时钟信号CK变为低电平，时钟信号CKB和复位信号R(下一级单位电路的输出信号)变为高电平。若复位信号R成为高电平，则晶体管T6、T7成为导通状态。若晶体管T6成为导通状态，则节点N1的电位成为低电平，晶体管T4成为截止状态。若晶体管T7成为导通状态，则输出信号Q成为低电平。另外，由于晶体管T4为截止状态，因此，若时钟信号CKB成为高电平，则节点N2的电位成为高电平。
在t4时刻，时钟信号CK变为高电平，时钟信号CKB和复位信号R变为低电平。晶体管T5随之成为导通状态，晶体管T6、T7随之成为截止状态。若晶体管T5成为导通状态，则节点N2的电位成为低电平。将节点N2的低电平电位经由电容Cap2施加于节点N1。
在t3时刻以后，在下一次置位信号S成为高电平之前的期间内(以下称为非选择期间)，节点N1的电位保持低电平。因而，在非选择期间内，即使时钟信号CK成为高电平，输出信号Q也保持低电平。另外，在非选择期间内，晶体管T4始终为截止状态。因而，在非选择期间内，在时钟信号CK变为高电平时，节点N2的电位成为低电平，在时钟信号CKB变为高电平时，节点 N2的电位成为高电平。
通过晶体管T3～T5的作用，在节点N1的电位为高电平时，节点N2的电位成为低电平，在节点N1的电位为低电平时，节点N2的电位与时钟信号CKB的电位相等。图6是表示单位电路11的一部分的图。在图6中，记载有具有与晶体管T3～T5相同功能的逻辑门12。逻辑门12的一个输入端子与节点N1相连接，对另一个输入端子提供时钟信号CKB。电容Cap2的一个电极与节点N1相连接，逻辑门12的输出端子与电容Cap2的另一个电极相连接。这样，晶体管T3～T5具有作为补偿电路的功能，所述补偿电路在晶体管T2的栅极电位为低电平时，将时钟信号CKB提供给电容Cap2的另一个电极，在该栅极电位为高电平时，将低电平电位施加于电容Cap2的另一个电极。
以下，参考图6和图7，对本实施方式所涉及的移位寄存器10的效果进行说明。如图6所示，在晶体管T2的栅极－漏极之间，会产生寄生电容Cp。因此，若时钟信号CK发生变化，则节点N1的电位也会经由寄生电容Cp而发生变化。特别是若在节点N1的电位为低电平的期间内，时钟信号CK变为高电平，则节点N1的电位会变得比正常的低电平电位要高(时钟信号CK所引起的上举，参照图7)。因此，晶体管T2的漏电流会增加，输出信号Q的低电平电位会变得不稳定。
为了解决该问题，单位电路11包含有由晶体管T3～T5所构成的补偿电路、以及电容Cap2。在节点N1的电位为低电平时，补偿电路对节点N2提供时钟信号CKB(与提供给晶体管T2的时钟信号反相的时钟信号)，在节点N1的电位为高电平时，补偿电路对节点N2施加低电平电位。将节点N2的电位经由电容Cap2，施加于节点N1。
如图7所示，在时钟信号CK变为高电平时，时钟信号CKB变为低电平。因此，若在节点N1的电位为低电平的期间内，时钟信号CK变为高电平，则节点N2的电位会变为低电平。将节点N2的低电平电位经由电容Cap2施加于节点N1。由此，节点N1的电位被拉向变低的方向(节点N2所引起的下拉)。因而，将与时钟信号CK反相的时钟信号CKB经由电容Cap2提供给节点N1，从而能利用由节点N2所引起的下拉来抵消由时钟信号CK所引起的上举，能使节点N1的低电平电位保持稳定。由此，能使输出信号Q的低电平电位保持稳定。
另外，当在节点N1的电位为高电平的期间内时钟信号CKB发生变化时，节点N2的电位会保持低电平。因此，即使时钟信号CKB发生变化，节点N1的电位也不会受其影响。因而，节点N1的电位因自举效应而变得比正常的高电平电位要高，输出信号Q的电位正确地成为高电平。
另外，在将图15所示的单位电路91进行级联而形成的现有的移位寄存器中，经由晶体管Q5，对节点N1施加输出信号OUT的低电平电位。因此，在现有的移位寄存器中，使节点N1的电位稳定于低电平的能力会因老化而下降。与此不同的是，在本实施方式所涉及的移位寄存器10中，在将输出信号Q的低电平电位施加于节点N1时，使用电容Cap2。在电容Cap2中，不可能发生阈值电压因老化而变高、或导通电流因老化而减小的情况。因而，根据本实施方式所涉及的移位寄存器10，即使经过长时间后，也能维持使节点N1的电位保持稳定的能力。
此外，在本实施方式所涉及的移位寄存器10中，时钟信号CK的电位的振幅与节点N2的电位的振幅基本相等。因而，为了有效防止节点N1的电位随着时钟信号CK的变化而发生变化，优选为电容Cap2具有与晶体管T2的栅极－漏极之间的寄生电容Cp相同程度的电容量。
(实施方式2)
本发明的实施方式2所涉及的移位寄存器具有与实施方式1所涉及的移位寄存器相同的结构(图2)，并包含有与实施方式1所涉及的移位寄存器不同的单位电路。下面，对本实施方式与实施方式1之间的不同点进行说明。
图8是本实施方式所涉及的移位寄存器所包含的单位电路的电路图。图8所示的单位电路21对实施方式1所涉及的单位电路11(图4)追加了晶体管T8。将晶体管T8的漏极端子与节点N1相连接，将栅极端子与节点N2相连接。对晶体管T8的源极端子固定地施加低电平电位VSS。在节点N2的电位为高电平时，晶体管T8对节点N1施加低电平电位。
图9是表示单位电路21的一部分的图。在单位电路21中，在晶体管T2的栅极－源极之间设置有电容Cap1，在晶体管T2的栅极－漏极之间会产生寄生电容Cp。另外，在晶体管T2的栅极－源极之间也会产生寄生电容Cq。在图9中，将电容Cap 1和寄生电容Cq记载作为一个电容。
如上所述，若提供给晶体管T2的漏极端子的时钟信号CK发生变化，则节点N1的电位也会经由寄生电容Cp而发生变化。除此以外，在从晶体管T2的源极端子输出的输出信号Q发生变化时，节点N1的电位也会经由电容Cap1和寄生电容Cq而发生变化。特别是若在节点N1的电位为低电平、输出信号Q为低电平的期间内，输出信号Q稍稍变高，则节点N1的电位会变得比正常的低电平电位要高(输出信号Q所引起的上举)。因时钟信号CK而发生上举的时刻、与由输出信号Q所引起的上举的时刻不同。因此，在实施方式1所涉及的移位寄存器10中，往往由输出信号Q所引起的上举会导致晶体管T2的栅极电位发生变化。
因此，本实施方式所涉及的移位寄存器包含有包含晶体管T8的单位电路21。在节点N2的电位为高电平时，晶体管T8对节点N1施加低电平电位。因而，根据本实施方式所涉及的移位寄存器，不仅是在因时钟信号CK而发生上举的情况下，即使是在因输出信号Q而发生上举的情况下，也能使节点N1的低电平电位保持稳定。
此外，在用底栅型晶体管来形成单位电路21所包含的TFT的情况下，也可以如图10A所示，分开形成晶体管T8和电容Cap2。或者，也可以如图10B所示，增大晶体管T8的漏极电极(节点N1)与栅极电极(节点N2)之间的寄生电容，并将该寄生电容用作为电容Cap2。
(实施方式3)
图11是表示本发明的实施方式3所涉及的移位寄存器的结构的框图。图11所示的移位寄存器30包含并排配置成一维形状的m个单位电路31。下面，对本实施方式与实施方式1之间的不同点进行说明。
对各单位电路31输入时钟信号CK、置位信号S、复位信号R、以及低电平电位VSS，从各单位电路31将输出信号Q进行输出。对第奇数个单位电路输入栅极时钟信号GCK1，以作为时钟信号CK。对第偶数个单位电路输入栅极时钟信号GCK2，以作为时钟信号CK。
图12是单位电路31的电路图。图12所示的单位电路31对实施方式1所涉及的单位电路11(图4)删除了晶体管T3～T5和电容Cap2，并追加了电容 Cap3。将电容Cap3的一个电极与节点N1相连接，对另一个电极提供复位信号R(下一级单位电路的输出信号)。
图13是移位寄存器30的时序图。在移位寄存器30中，在某级单位电路(下面称为本级单位电路)的节点N1与下一级单位电路的输出端子Q之间，设置有电容Cap3。经由电容Cap3，对本级单位电路的节点N1提供下一级单位电路的输出信号Q。
在提供给本级单位电路的时钟信号CK变为高电平时，下一级单位电路的输出信号Q变为低电平。另外，在下一级单位电路的输出信号Q变为低电平时，本级单位电路的节点N1的电位被拉向变低的方向(下一级单位电路的输出信号Q所引起的下拉，参照图13)。因而，将下一级单位电路的输出信号Q经由电容Cap3而提供给本级单位电路的节点N1，从而能用由下一级单位电路的输出信号Q所引起的下拉来抵消由时钟信号CK所引起的上举，能使节点N1的低电平电位保持稳定。
另外，设由时钟信号所引起的上举会导致下一级单位电路的输出信号Q的低电平电位变得不稳定。在提供给下一级单位电路的时钟信号CK变为低电平时(即，在提供给本级单位电路的时钟信号变为高电平时)，下一级单位电路的输出信号Q变为低电平。此时，本级单位电路的节点N1的电位也会被拉向变低的方向。因而，也能利用下一级单位电路的输出信号Q变回正常的低电平时的下拉，来抵消由时钟信号CK所引起的上举，从而也能使节点N1的低电平电位保持稳定。
此外，在用底栅型晶体管来形成单位电路31所包含的TFT的情况下，如图14A所示，也可以分开形成晶体管T6和电容Cap3。或者，也可以如图14B所示，增大晶体管T6的漏极电极(节点N1)与栅极电极(下一级Q)之间的寄生电容，并将该寄生电容用作为电容Cap3。
在以上说明中，使用本发明的实施方式所涉及的移位寄存器来作为液晶显示装置的扫描信号线驱动电路，但也可以将这些移位寄存器用于除液晶显示装置以外的显示装置、摄像装置等。
如上所述，根据本发明的移位寄存器，经由电容，对输出晶体管的控制端子提供使输出晶体管的控制端子的截止电位保持稳定的信号，从而能 防止输出晶体管的控制端子的电位在时钟信号发生变化时发生变动。
工业上的实用性
由于本发明的移位寄存器具有能防止输出晶体管的控制端子的电位在时钟信号发生变化时发生变动的特征，因此，例如可适用于显示装置、摄像装置的驱动电路等。
标号说明
1 电源
2 DC/DC变换器
3 显示控制电路
4 扫描信号线驱动电路
5 视频信号线驱动电路
6 公共电极驱动电路
7 像素区域
8 液晶面板
10、30移位寄存器
11、21、31单位电路
12 逻辑门
Claims (3)
1.一种移位寄存器，该移位寄存器具有将多个单位电路进行级联而形成的结构，并基于多个时钟信号来进行动作，其特征在于，
所述单位电路包括：
输出晶体管，对该输出晶体管的第一导通端子提供一个时钟信号，其第二导通端子与输出节点相连接；
置位晶体管，该置位晶体管根据所施加的置位信号，来对所述输出晶体管的控制端子施加导通电位；
复位晶体管，该复位晶体管根据所施加的复位信号，来对所述输出晶体管的控制端子施加截止电位；
电容，该电容的一个电极与所述输出晶体管的控制端子相连接，其另一个电极与第一节点相连接；以及
补偿电路，为了对所述电容的另一个电极提供向与提供给所述输出晶体管的时钟信号相反的方向变化的信号，以作为用于使所述输出晶体管的控制端子的截止电位保持稳定的信号，在所述输出晶体管的控制端子电位为截止电位时，该补偿电路对所述第一节点提供与提供给所述输出晶体管的时钟信号反相的反相时钟信号，在所述控制端子电位为导通电位时，该补偿电路对所述第一节点施加截止电位。
2.如权利要求1所述的移位寄存器，其特征在于，
所述补偿电路包括：第一晶体管，该第一晶体管根据所述时钟信号，来对所述第一节点施加截止电位；第二晶体管，该第二晶体管根据所述反相时钟信号，来对所述第一节点施加导通电位；以及第三晶体管，在所述输出晶体管的控制端子电位为导通电位时，该第三晶体管对所述第一节点施加截止电位。
3.如权利要求2所述的移位寄存器，其特征在于，
所述补偿电路还包括第四晶体管，在所述第一节点的电位为导通电位时，该第四晶体管对所述输出晶体管的控制端子施加截止电位。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010118646 | 2010-05-24 | ||
| JP2010-118646 | 2010-05-24 | ||
| PCT/JP2011/050088 WO2011148655A1 (ja) | 2010-05-24 | 2011-01-06 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102834871A CN102834871A (zh) | 2012-12-19 |
| CN102834871B true CN102834871B (zh) | 2015-06-10 |
Family
ID=45003650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180017672.8A Active CN102834871B (zh) | 2010-05-24 | 2011-01-06 | 移位寄存器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8781059B2 (zh) |
| EP (1) | EP2579260A1 (zh) |
| JP (1) | JP5420072B2 (zh) |
| CN (1) | CN102834871B (zh) |
| WO (1) | WO2011148655A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9281077B2 (en) | 2009-02-25 | 2016-03-08 | Sharp Kabushiki Kaisha | Shift register and display device |
| US8731135B2 (en) * | 2010-01-29 | 2014-05-20 | Sharp Kabushiki Kaisha | Shift register and display device |
| WO2011114562A1 (ja) * | 2010-03-15 | 2011-09-22 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
| WO2011162057A1 (ja) * | 2010-06-25 | 2011-12-29 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
| KR101764452B1 (ko) * | 2011-12-28 | 2017-08-02 | 가부시키가이샤 제이올레드 | 시프트 레지스터 |
| MY167302A (en) * | 2012-03-12 | 2018-08-16 | Sharp Kk | Shift register, driver circuit and display device |
| CN102651208B (zh) | 2012-03-14 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及显示器 |
| CN102819998B (zh) * | 2012-07-30 | 2015-01-14 | 京东方科技集团股份有限公司 | 移位寄存器和显示装置 |
| CN102945657B (zh) * | 2012-10-29 | 2014-09-10 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、阵列基板和显示装置 |
| TWI533606B (zh) * | 2013-06-14 | 2016-05-11 | 友達光電股份有限公司 | 移位暫存器電路 |
| CN103761937B (zh) * | 2014-01-27 | 2017-01-11 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 |
| CN104299594B (zh) * | 2014-11-07 | 2017-02-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
| US10410597B2 (en) * | 2015-04-28 | 2019-09-10 | Sharp Kabushiki Kaisha | Shift register |
| KR102426106B1 (ko) * | 2015-07-28 | 2022-07-29 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
| CN105161134B (zh) * | 2015-10-09 | 2018-10-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其操作方法、移位寄存器 |
| CN105245089B (zh) * | 2015-11-06 | 2018-08-03 | 京东方科技集团股份有限公司 | 补充复位模块、栅极驱动电路和显示装置 |
| CN106251818A (zh) * | 2016-08-31 | 2016-12-21 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| CN106991984B (zh) * | 2017-05-12 | 2018-05-18 | 惠科股份有限公司 | 移位元暂存电路及其应用的显示面板 |
| CN107591139B (zh) | 2017-09-22 | 2020-12-25 | 京东方科技集团股份有限公司 | 扫描触发单元、栅极驱动电路及其驱动方法和显示装置 |
| CN107945765B (zh) * | 2018-01-10 | 2021-03-26 | 京东方科技集团股份有限公司 | 移位寄存器电路及其控制方法、栅极驱动电路、显示装置 |
| US11139804B2 (en) * | 2019-06-04 | 2021-10-05 | Tianma Japan, Ltd. | Circuit including flip-flop and control element |
| KR20220042031A (ko) * | 2020-09-25 | 2022-04-04 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 표시 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222082A (en) | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| FR2720185B1 (fr) | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
| US5434899A (en) | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| FR2743662B1 (fr) * | 1996-01-11 | 1998-02-13 | Thomson Lcd | Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| US7486269B2 (en) | 2003-07-09 | 2009-02-03 | Samsung Electronics Co., Ltd. | Shift register, scan driving circuit and display apparatus having the same |
| US7289594B2 (en) * | 2004-03-31 | 2007-10-30 | Lg.Philips Lcd Co., Ltd. | Shift registrer and driving method thereof |
| GB0417132D0 (en) * | 2004-07-31 | 2004-09-01 | Koninkl Philips Electronics Nv | A shift register circuit |
| JP2006178165A (ja) | 2004-12-22 | 2006-07-06 | Alps Electric Co Ltd | ドライバ回路、シフトレジスタ及び液晶駆動回路 |
| JP5079350B2 (ja) * | 2006-04-25 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路 |
| FR2920907B1 (fr) * | 2007-09-07 | 2010-04-09 | Thales Sa | Circuit de commande des lignes d'un ecran plat a matrice active. |
| JPWO2010050262A1 (ja) * | 2008-10-30 | 2012-03-29 | シャープ株式会社 | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 |
| US9281077B2 (en) * | 2009-02-25 | 2016-03-08 | Sharp Kabushiki Kaisha | Shift register and display device |
| WO2010116778A1 (ja) * | 2009-04-08 | 2010-10-14 | シャープ株式会社 | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 |
| WO2010134486A1 (ja) * | 2009-05-20 | 2010-11-25 | シャープ株式会社 | シフトレジスタ |
| US9136013B2 (en) * | 2011-11-25 | 2015-09-15 | Boe Technology Group Co., Ltd. | Shift register, gate driver, and display device |
-
2011
- 2011-01-06 WO PCT/JP2011/050088 patent/WO2011148655A1/ja active Application Filing
- 2011-01-06 CN CN201180017672.8A patent/CN102834871B/zh active Active
- 2011-01-06 US US13/637,367 patent/US8781059B2/en active Active
- 2011-01-06 JP JP2012517153A patent/JP5420072B2/ja not_active Expired - Fee Related
- 2011-01-06 EP EP11786355.5A patent/EP2579260A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20130028370A1 (en) | 2013-01-31 |
| EP2579260A1 (en) | 2013-04-10 |
| JP5420072B2 (ja) | 2014-02-19 |
| WO2011148655A1 (ja) | 2011-12-01 |
| CN102834871A (zh) | 2012-12-19 |
| US8781059B2 (en) | 2014-07-15 |
| JPWO2011148655A1 (ja) | 2013-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102834871B (zh) | 移位寄存器 | |
| KR101254473B1 (ko) | 주사 신호선 구동 회로 및 그것을 구비한 표시 장치 | |
| CN101884062B (zh) | 显示装置及显示装置的驱动方法 | |
| US9666140B2 (en) | Display device and method for driving same | |
| CN102804280B (zh) | 移位寄存器和显示装置 | |
| WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
| WO2011114569A1 (ja) | シフトレジスタ、走査信号線駆動回路、および表示装置 | |
| US9786241B2 (en) | Liquid crystal display and gate driver on array circuit | |
| CN102270434A (zh) | 显示驱动电路 | |
| CN102763167A (zh) | 移位寄存器 | |
| KR20140033139A (ko) | 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법 | |
| CN103918024B (zh) | 液晶显示装置和辅助电容线的驱动方法 | |
| US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
| US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
| CN101527128A (zh) | 显示装置 | |
| KR20040023569A (ko) | 표시 구동 방법, 표시 소자, 및 표시 장치 | |
| CN111161657A (zh) | 一种gip检测电路 | |
| JP5244352B2 (ja) | 表示装置及びそのストレージ駆動回路 | |
| KR20070071703A (ko) | 액정 패널용 하이브리드 게이트 드라이버 | |
| US20130258225A1 (en) | Liquid crystal display device | |
| CN108898996B (zh) | 栅极驱动单元的下拉电路及显示装置 | |
| CN219534035U (zh) | 一种提升gip电路可靠性的新型闸级电路 | |
| US20230343285A1 (en) | Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel | |
| JP2009069626A (ja) | 液晶表示装置およびその駆動方法 | |
| CN113053291A (zh) | 一种gip电路及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |