JP6297758B1 - 自己検出型逆電流保護スイッチ - Google Patents

自己検出型逆電流保護スイッチ Download PDF

Info

Publication number
JP6297758B1
JP6297758B1 JP2017539257A JP2017539257A JP6297758B1 JP 6297758 B1 JP6297758 B1 JP 6297758B1 JP 2017539257 A JP2017539257 A JP 2017539257A JP 2017539257 A JP2017539257 A JP 2017539257A JP 6297758 B1 JP6297758 B1 JP 6297758B1
Authority
JP
Japan
Prior art keywords
integrated circuit
supply voltage
power supply
power
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017539257A
Other languages
English (en)
Other versions
JP2018512031A (ja
Inventor
ジ、ホンハオ
ソ、ドンウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of JP6297758B1 publication Critical patent/JP6297758B1/ja
Publication of JP2018512031A publication Critical patent/JP2018512031A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Logic Circuits (AREA)

Abstract

電源レールとバッファ電源ノードとの間に結合されたＲＣＰスイッチを含む逆電流保護（ＲＣＰ）回路が提供される。バッファ電源ノード上のバッファ供給電圧により電力供給される制御回路は、電源レール上を搬送される電源電圧の放電に応答してＲＣＰスイッチを開放するように制御する。【選択図】図１

Description

関連出願の相互参照
[0001]本願は、２０１５年１月２７日に出願された米国特許出願番号第14／６０６，７４６号の出願日に対する優先権を主張し、その全内容は、参照により本明細書に組み込まれている。
[0002]この出願は集積回路に関する逆電流保護に関し、特に、自己検出型逆電流スイッチ(self-sensing reverse current switch)に関する。
[0003]スマートフォンのような近代の電子デバイスが複数の相互接続された集積回路を含むことは一般的である。例えば、スマートフォンはセンサおよびベースバンド回路のような他の集積回路とインタフェースするアプリケーションプロセッサを含むことができる。電力を節約するために、これらの種々の集積回路は、他の集積回路がノーマルモードの動作で動作を継続する間、一方の集積回路はディープスリープモードの動作においてパワーダウンされることができるように独立して動作されることも一般的である。集積回路のこの独立動作は電力を節約するけれども、逆電流発生の問題を提起する。
[0004]逆電流問題をより良く理解するために、集積回路の入／出力（Ｉ／Ｏ）バッファに関する電源レールは典型的に、バッファのＩ／Ｏパッドまたは端子から内部バッファ電源レールに結合する静電気放電（ＥＳＤ）ダイオードにより典型的に保護されるであろう。静電気放電がＩ／Ｏ端子上に正電圧の突然の印加を提示するなら、ＥＳＤダイオードはフォワードバイスとなり、静電荷を電源レールに安全に放電する。しかし、Ｉ／Ｏ端子に相互接続する他の集積回路が依然として動作している間にＩ／Ｏ端子を含む対応する集積回路がパワーダウンされたと仮定する。このさらなる集積回路は、Ｉ／Ｏ端子に結合するリード線(lead)を正電圧に維持するデフォルトモードを有することができる。したがって、ＥＳＤダイオードは、Ｉ／Ｏ端子に結合された電源レールがリード線上の正の電圧（マイナスフォワードバイアスＥＤＳダイオードに関するしきい値電圧降下）に放電されるであろう。従って、ソースがバッファ電源レールに結合された集積回路内のＰＭＯＳトランジスタは、ゲートが集積回路のオフ状態により放電されるので導通するであろう。これは電力を消費するだけでなく集積回路の次の電源を入れたときに誤動作または故障を引き起こす。
[0005]逆電流問題を解決するために、さまざまなアプローチが開発された。例えば、アプリケーションプロセッサのような集積回路は、システム内の他の集積回路の状態に気づくようにプログラムされることができる。他の集積回路がパワーダウンされたなら、プロセッサは、パワーダウンされた集積回路上のＩ／Ｏ端子に結合するいかなるリード線も放電するであろう。しかし、そのようなアプローチはユーザにそのようにプロセッサをプログラムしなければならない負担を負わす。他のアプローチにおいて、相互接続された集積回路がパワーダウンしたとき信号をゲートするために集積回路間の信号経路内に外部コンポーネントも配置されることができる。そのような外部コンポーネントは製造コストを上昇させる。代替的に、集積回路は、集積回路がパワーダウンされるときスイッチオフされるヘッドスイッチを有するように構成されることができる。これは、典型的にさらなる端子と制御信号を必要とし、製造コストを上昇させ設計を複雑にさせる。
[0006]したがって、この分野における改良された逆電流保護回路の必要性がある。
[0007]電源レールと入／出力（Ｉ／Ｏ）バッファ電源ノードとの間に結合されたＲＣＰスイッチを含む第１の集積回路のための逆電流保護（ＲＣＰ）回路が提供される。バッファ電源ノードは、リモート集積回路により駆動されるＩ／Ｏ端子にＥＳＤダイオードを介して結合する。電源レール上を搬送される電源電圧が放電されるまたはコラプス(collapsed)されるディープスリープモードに第１の集積回路がある間リモート集積回路は電圧信号でＩ／Ｏ端子を駆動し続けることができる。次にＥＳＤダイオードはバッファ電源ノードをチャージするようにフォワードバイアスされる。バッファ電源ノードの充電から生じる何等かの逆電流を生じる問題(reverse-current-caused problems)を消去するために電源電圧の放電に応答してＲＣＰスイッチを開放するように構成される。電源レールが電力供給されるノーマル動作の期間に、ＲＣＰ回路は、電源レールをＩ／Ｏバッファ電源ノードに結合するためにＲＣＰスイッチを閉成する。
[0008]電源電圧の放電を検出するために、ＲＣＰ回路は基準電圧を発生するために電源電圧により充電されるキャパシタを有する基準電圧回路を含む。電源電圧がディープスリープモードでコラプス(collapsed)されるとき、基準電圧回路内の容量保存(capacitive storage)は、基準電圧が電源電圧より大きくなるようにさせる。ＲＣＰ回路内の制御回路は、ＲＣＰスイッチをスイッチオフ（解放）することにより電源電圧より大きくなる基準電圧に応答する。制御回路は、電源電圧が基準電圧より大きいノーマルモードの動作の期間にＲＣＰスイッチをスイッチオン（閉成）する。制御回路は、それがディープスリープモードで電力供給が維持されるようにおよびＲＣＰスイッチをオフ状態に維持するように電力を受信するためのバッファ電源ノードに結合される。
[0009]結果として得られるＲＣＰ回路はコンパクトで低電力である。さらに、制御信号を受信することに関してさらなる端子を必要とせず、またリモート集積回路のいかなる再プログラミングまたは入れ替え(retooling)も必要としない。これらのおよびさらなる有益な特徴は例示実施形態の以下の詳細な記載に関してよりよく理解されることができる。
[0010]図１は本開示の実施形態に従う逆電流保護回路の回路図である。 [0011]図２は図１の逆電流保護回路を含むシステムの回路図である。 [0012]図３は本開示の実施形態に従う逆電流保護回路に関する動作方法に関するフローチャートである。
[0013]本開示の実施形態およびそれらの利点は以下の詳細な説明を参照することにより最もよく理解される。図の１つまたは複数において例示される同様のエレメントには同様の参照番号が使用される。
[0014]理想ダイオードとして作用するＲＣＰスイッチを有する逆電流保護（ＲＣＰ）回路が提供される。ＲＣＰスイッチは、保護された集積回路上の１つまたは複数の入／出力バッファに関するパワーレール上に配置される。ＲＣＰスイッチは理想ダイオードとして作用するので、保護された集積回路のノーマル動作の期間にパワーレールが電力供給されるとスイッチオン（閉成）される。ディープスリープモードの期間にパワーレールがパワーダウンされるなら、保護された集積回路がパワーダウンされる間パワーオンを維持するリモート集積回路からライブ(live)電圧信号を受信することができるように、逆電流スイッチはスイッチオフ（解放）する。この態様において、Ｉ／Ｏバッファ内の静電気放電ダイオードは、ＲＣＰスイッチを介した絶縁のために保護された集積回路に関する内部サプライレールが放電されたままであるけれども、パワーオンされた集積回路から正の電圧信号を受信する端子によりフォーワードバイアスされることができる。従って、リモート集積回路（複数の場合もある）は保護された集積回路に関する電力状態に関して完全に依存しない(agnostic)ことができる。したがって、リモート集積回路のいかなる再プログラミングも必要としない。上述した一般的な背後電力(back-power)保護回路に反して、制御信号、さらなるピンまたは外部ヘッドスイッチは必要ない。いくつかの例示実施形態を以下に述べる。
[0015]例示逆電流保護（ＲＣＰ）回路１００が図１に示される。この実施形態において、ＲＣＰ回路１００は入／出力バッファ電源ノード１１０と電源レール１０５との間に結合されたＰＭＯＳ ＲＣＰスイッチトランジスタ１１５を含む。内部電源レール１０５は電力管理集積回路（ＰＭＩＣ）のような外部ソースから電源電圧を受信する電力端子（図示せず）に結合する。バッファ電源ノード１１０はパッドまたはピンのような入／出力（Ｉ／Ｏ）端子１４５にＥＳＤダイオード１４０を介して結合する。上述したように、ＥＳＤダイオード１４０は、外部集積回路によってＩ／Ｏ端子１４５が充電されている間内部電源電圧はグラウンドに放電するのでフォワードバイアスされることができる。ＥＳＤダイオード１４０のこのフォワードバイアスにもかかわらず、ＲＣＰスイッチトランジスタ１１５は理想ダイオードとして作用し、Ｉ／Ｏ端子１４５の充電が電源レール１１５を充電することを防止する。この有利な理想ダイオード作用(behavior)を制御するために、ＲＣＰスイッチトランジスタ１１５は、電力が電源レール１０５からではなく、バッファ電源ノード１１０上で搬送される電圧から得られるインバーター１３５によりそのゲート電圧が制御される。この態様において、インバーター１３５は電源レール１０５が放電されるときでさえもＲＣＰスイッチトランジスタ１１５のゲートを充電するように依然として電力供給されることができる。通常動作の期間に、電源レール１０５は充電されるけれども、インバーター１３５は導通状態にあるようにＲＣＰスイッチトランジスタ１１５のゲートをグラウンドする。電源レール１０５上を搬送される電源電圧が最小の損失（一般には、ＰＭＯＳトランジスタはストロング(strong)バイナリ(binary)１をわたす）でバッファ電源ノードに結合することができるようにＲＣＰスイッチトランジスタ１１５がＰＭＯＳトランジスタであることは有利である。しかしながら、代替実施形態において、ＲＣＰスイッチトランジスタ１１５を形成するためにＮＭＯＳトランジスタが使用されてもよいことが理解されるであろう。したがって、以下の議論はＲＣＰスイッチトランジスタ１１５が一般性を損なうことのない(without loss of generality)ＰＭＯＳトランジスタであると仮定する。ＲＣＰスイッチトランジスタ１１５のｎウェル１２０は、電源レール１０５が放電され、外部集積回路が端子１４５を電力供給するときＲＣＰスイッチトランジスタ１１５のソースとそのｎウェル(n-well)１２０との間のｐ−ｎ接合がフォワードバイアスされるのを防止するためにバッファ電源ノード１１０に結合される(tied to)。
[0016]ＲＣＰ回路１００内の比較回路１２５は、ＲＣＰ回路１００（保護された集積回路）を含む集積回路に関するパワーダウンモード動作において生じるであろうような電源レール１０５が放電されるときを検出するように機能する。この検出を可能にするために、電源レール１０５に結合された基準電圧回路１３０は基準電圧(Vref)を発生する。基準電圧回路１３０はドレインとゲートが電源レール１０５に結合された、ダイオード接続(diode-connected)ＮＭＯＳトランジスタＭ６を含む。ＥＳＤ保護を提供するために、トランジスタＭ６のゲートはＥＳＤ抵抗Ｒ３を介して電源レール１０５に結合することができる。保護された集積回路のノーマル動作の期間に、内部電源レール１０５は電源電圧ＶＤＤに充電される。したがって、ダイオード接続トランジスタＭ６はそのソースがＶＤＤ−Ｖｔに充電されるようなダイオードとして機能する。ここで、Ｖｔはダイオード接続トランジスタＭ６に関するしきい値電圧である。基準電圧回路１３０はまた、ノーマル動作期間にＶＤＤ−Ｖｔ電圧に充電されるようにダイオード接続トランジスタＭ６のソースとグラウンドとの間を結合するキャパシタＣを含む。ダイオード接続トランジスタＭ６のソースはソースフォロワーＮＭＯＳトランジスタＭ１のゲートを駆動する。ソースフォロワートランジスタＭ１はそのドレインが電源レール１０５に結合される。抵抗ＲはソースフォロワートランジスタＭ１のソースとカレントソースＮＭＯＳトランジスタＭ５のドレインとの間を結合する。ノーマル動作の期間に、ソースフォロワートランジスタＭ１のソースはそのゲート電圧マイナスそのしきい値電圧Ｖｔに等しい。したがって、ソースフォロワトランジスタＭ１のソースは、ノーマル動作の期間ＶＤＤ−２Ｖｔに等しい。
[0017]ダイオード接続ＮＭＯＳトランジスタＭ２はそのドレインおよびゲートが内部パワーレール１０５に結合される。ＥＳＤ保護を提供するために、トランジスタＭ２のゲートは抵抗Ｒ１を介して内部パワーレール１０５に結合することができる。他の抵抗ＲはトランジスタＭ２のソースとＮＭＯＳカレントソーストランジスタＭ４のドレインとの間を結合する。カレントソーストランジスタＭ４とＭ５はダイオード接続されたＮＭＯＳトランジスタＭ３とカレントミラー構成にある。したがって、トランジスタＭ３のゲート／ドレインはトランジスタＭ４およびＭ５のゲートを結合する。トランジスタＭ３のソースはグラウンドに結合するのに対してそのドレイン／ゲートは抵抗Ｒ２を介して内部電源レール１０５に結合する。
[0018]ノーマルモード動作の期間に、トランジスタＭ３は、電源電圧ＶＤＤ対抵抗Ｒ２に関する抵抗値の比に実質的に等しい電流Ｉを導通させる。したがって、カレントソーストランジスタＭ４およびＭ５は、トランジスタＭ３とのカレントミラー構成により同じ電流Ｉでそれぞれの負荷（それぞれトランジスタＭ２およびＭ１）をバイアスする。したがってトランジスタＭ４のドレインは（ＶＤＤ−Ｖｔ）−Ｉ＊Ｒに等しくなるのに対してトランジスタＭ５のドレインは（ＶＤＤ−２Ｖｔ）−Ｉ＊Ｒに等しくなる。カレントソーストランジスタＭ４に関するドレイン電圧は比較器１２５の正入力で受信される。同様に、カレントソーストランジスタＭ５に関するドレイン電圧は比較器１２５の負入力で受信される。従って、ノーマル動作の期間に、トランジスタＭ４に関するドレイン電圧はしきい値電圧ＶｔだけトランジスタＭ５のドレイン電圧よりも高い。したがって、比較器１２５からの出力信号はハイになりインバーター１３５はノーマルモードで必要であるようにＲＣＰスイッチトランジスタ１１５をスイッチオンするためにそのゲートを接地し、それにより電源レール１０５はバッファ電源ノード１１０に結合される。しかし、ミスマッチ、ノイズ、および他の予測できない変化(vagaries)が比較器１２５への入力電圧間の関係に影響を及ぼす可能性があることに留意する必要がある。ノーマルモード動作期間中にＲＣＰスイッチトランジスタ１１５がオンのままであることを保証するために、ソース−フォロワートランジスタＭ１のソースに結合された抵抗Ｒはさらなる抵抗Roffsetと直列にされることができる。代替実施形態において、抵抗ＲおよびRoffsetは、ダイオード接続トランジスタＭ２のソースに結合された残りの抵抗Ｒに関する抵抗値より十分に大きな抵抗値を有する単一抵抗により置き換えることができる。したがって、ノーマルモード動作期間中ＲＣＰスイッチトランジスタ１１５がオンのままであることを保証するためにトランジスタＭ５に関するドレイン電圧は、ＶＤＤ−２Ｖｔ−Ｉ＊（Ｒ＋Roffset）に等しくなるであろう。さらに、比較器１２５は、ノーマルモード動作期間中にＲＣＰスイッチトランジスタ１１５がスイッチオンされることをさらに確実にするために相対的に低いしきい値電圧を有するように構成されることができる。
[0019]ノーマルモード動作がディープスリープモードに遷移した後電源電圧ＶＤＤがコラプスされる(collapsed)と、電源電圧ＶＤＤがグラウンドの方へ放電するが依然として比較器１２５に電力を供給することができる（例示の簡明さのために、電源レール１０５への比較器１２５の電力結合は図１には示されていない）。放電期間中に、基準電圧回路１３０内のキャパシタＣに蓄えられた電荷は結果的にトランジスタＭ４のドレイン電圧より高いトランジスタＭ５のドレイン電圧を駆動するであろう。したがって、比較器１２５はその出力をロウに駆動するので、インバータ１３５は、基準電圧Ｖｒｅｆが電源レール１０５に関する電圧よりも大きくなることに応答してＲＣＰスイッチトランジスタ１１５をシャットオフするようにそのゲート電圧を駆動する。レイル電圧は完全に放電された状態になると、比較器１２５を駆動するための電力はなくなるが、その出力信号は放電し続けるのでそれは問題ではない。結果として得られる逆電流スイッチ保護は、さらなる端子または外部で発生された制御信号を必要としないので、きわめて有利である。さらに、単一のＲＣＰ回路１００が複数のＩ／Ｏバッファを保護することができる。
[0020]一実施形態において、インバーター１３５は基準電圧未満に放電する電源電圧に応答してＲＣＰスイッチを開放する手段を備えるとみなされることができ、この手段は、電力を受信するためにバッファ電源ノードに結合される。集積回路の例示システムを以下に述べる。
[0021]ＲＣＰ回路１００を内蔵する保護された集積回路２０５を含むシステム２００が図２に示される。システム２００において、保護された集積回路２０５は外部アプリケーションプロセッサ（ＡＰ）ホスト集積回路２１０とインタフェースするモデムプロセッサ（ＭＤＭ）を備える。しかしながら、ＲＣＰ回路１００は逆電流保護を必要とする集積回路のいかなるコレクション(collection)にも適用されることができる。ＭＤＭ２０５内の保護されたＩ／ＯバッファはＡＰホスト２１０内の対応するＧＰＩＯバッファ２２５とインタフェースする汎用Ｉ／Ｏ（ＧＰＩＯ）バッファ２２０である。有利に、ＡＰホスト２１０はＲＣＰ回路１００の動作に関してソフトウエア変更を必要としない。したがって、１つまたは複数のＧＰＩＯバッファ２２５は電源電圧ＶＤＤがＭＤＭ２０５においてコラプスされる間出力信号をハイに駆動することができる。ＲＣＰ回路１００はバッファ供給ノード１１０上の結果として得られた高電圧から電源レール１０５を絶縁するように機能する。電源レール１０５は、電力管理集積回路（ＰＭＩＣ）２１５により駆動される電力端子２３０を介して電力が供給されることができる。逆電流スイッチに関する動作の方法を以下に述べる。
[0022]図３は本開示の一実施形態に従う逆電流保護回路に関する動作の例示方法に関するフローチャートである。方法は、第１の集積回路に関する電源電圧が放電される間実行される動作３００を含み、第１の集積回路内にバッファ供給電圧を電力供給するためにリモート集積回路から電圧信号を受信することを備える。図１のＲＣＰ回路１００内の電源レール１０５上に電源電圧ＶＤＤが放電される間にバッファ電力供給ノード１１０においてアサートされた(asserted)電圧信号を受信することは動作(act)３００の一例である。この方法はまた、動作３００内の電源電圧の放電に応答して行われる動作３０５を含む。動作３０５はバッファ供給電圧により電力供給される回路においてスイッチ開放制御信号を発生することを備える。ＲＣＰスイッチトランジスタ１１５をスイッチオフするためにインバーター１３５からの出力信号の充電は動作３０５の一例である。最後に、方法は、スイッチ開放信号の発生に応答して実行され、バッファ供給電圧を搬送するバッファ供給電圧ノードから電源電圧を搬送する電源レールを絶縁するためにスイッチを開放することを備える動作３１０を含む。ＲＣＰカレントスイッチトランジスタ１１５のスイッチングオフは動作３１０の一例である。
[0023]これまでに当業者が理解するようにおよび手元の特定のアプリケーションに応じてこの発明の精神と範囲から逸脱することなく本開示の装置の使用方法、構成、装置、および材料内でおよびに対して多くの修正、置換および変形が可能である。これを踏まえて、本開示の範囲はここに例示し記載した特定の実施形態に限定されるべきではなく、それらは単なる例示にすぎず、むしろ以下に添付されたクレームの範囲およびそれらの機能的均等物に完全に相応すべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電源レールおよびバッファ電源ノードとの間に結合された逆電流保護（ＲＣＰ）スイッチと、
電源レールにより供給された電源電圧から基準電圧を生成するように構成された電圧基準回路と、
バッファ電源ノード上で搬送されるバッファ電源電圧により電力が供給される制御回路と、ここにおいて、前記制御回路は、前記基準電圧が前記電源電圧より大きいという決定に応答して前記ＲＣＰスイッチを開放し、前記基準電圧が前記電源電圧未満であるという決定に応答して前記ＲＣＰスイッチを閉成するように構成される、
を備えた、集積回路。
［Ｃ２］
前記基準電圧が前記電源電圧より大きいという決定を行うために、および前記基準電圧が前記電源電圧未満であるという決定を行うために前記基準電圧を前記電源電圧と比較するように構成される比較器をさらに備えたＣ１の集積回路。
［Ｃ３］
前記ＲＣＰスイッチはＰＭＯＳトランジスタを備える、Ｃ１の集積回路。
［Ｃ４］前記制御回路は前記ＰＭＯＳトランジスタの前記ゲートを駆動するように構成された出力信号を有するインバーターを備える、Ｃ３の集積回路。
［Ｃ５］
前記バッファ電源ノードに結合された入／出力バッファをさらに備えた、Ｃ１の集積回路。
［Ｃ６］
前記電源レールに電力を供給するための電力を受信するように構成された電力端子をさらに備えた、Ｃ１の集積回路。
［Ｃ７］
前記電圧基準回路は前記電源レールとキャパシタとの間に結合されたダイオード接続トランジスタを備える、Ｃ２の集積回路。
［Ｃ８］
前記電源レールに結合されたソースフォロワートランジスタをさらに備え、前記キャパシタはグラウンドとソースフォロワートランジスタのゲートとの間を結合する、Ｃ７の集積回路。
［Ｃ９］
ドレインが前記電源レールに結合された第２のダイオード接続トランジスタと、
前記第２のダイオード接続トランジスタのソースに結合された第１の端子を有する第１の抵抗と、
前記ソースフォロワトランジスタのソースに結合された第１の端子を有する第２の抵抗と、ここにおいて、前記比較器は、前記基準電圧が前記電源電圧より大きいかどうかを決定するために前記第１の抵抗に関する第２の端子における電圧を前記第２の抵抗の第２の端子における電圧と比較するように構成される、
をさらに備えた、Ｃ８の集積回路。
［Ｃ１０］
前記比較器は前記電源電圧により電力供給されるように構成される、Ｃ２の集積回路。
［Ｃ１１］
前記第１の抵抗に関する抵抗値は前記第２の抵抗に関する抵抗値より大きい、Ｃ９の集積回路。
［Ｃ１２］
前記第１の抵抗の第２の端子は前記比較器の正入力に結合され、前記第２の抵抗の第２の端子は前記比較器の負入力に結合される、Ｃ９の集積回路。
［Ｃ１３］
第１の電流で前記第２のダイオード接続トランジスタをバイアスするように構成された第１のカレントソースと、
前記第１の電流で前記ソースフォロワートランジスタをバイアスするように構成された第２のカレントソースと、
をさらに備えた、Ｃ９の集積回路。
［Ｃ１４］
前記第１のカレントソースと前記第２のカレントソースは各々カレントソーストランジスタを備え、前記集積回路はさらに前記カレントソーストランジスタを備えたカレントミラー構成において第３のダイオード接続トランジスタをさらに備える、Ｃ１３の集積回路。

［Ｃ１５］
電源電圧が第１の集積回路に関して放電される間、前記第１の集積回路においてバッファ供給電圧を電力供給するためにリモート集積回路から電圧信号を受信することと、
前記電源電圧の放電に応答して、前記バッファ供給電圧により電力供給される制御回路においてスイッチ開放制御信号を発生することと、
スイッチ閉成信号の発生に応答して、前記バッファ供給電圧を搬送するバッファ供給電圧ノードから前記電源電圧を搬送する電源レールを絶縁するためのスイッチを開放することと、
を備えた方法。
［Ｃ１６］
電力供給される電源電圧に応答して前記スイッチを閉成することをさらに備えた、Ｃ１５の方法。
［Ｃ１７］
前記電源電圧が放電されるかどうかを決定するために前記電源電圧と容量記憶基準電圧を比較することをさらに備えた、Ｃ１５の方法。
［Ｃ１８］
電源レールと、
ＥＳＤダイオードを介してＩ／Ｏ端子に結合されたバッファ供給電圧ノードを含む入／出力（Ｉ／Ｏ）バッファと、
前記バッファ供給電圧ノードと前記電源レールとの間に結合された逆電流保護（ＲＣＰ）スイッチと、
前記電源電圧から容量保存(capacitively-stored)基準電圧を発生するように構成された基準電圧回路と、および
前記基準電圧未満で放電する前記電源電圧に応答して前記ＲＣＰスイッチを開放する手段と、ここにおいて、前記手段は電力を供給するために前記バッファ電源ノードに結合されている、
を含む第１の集積回路と、および、
前記第１の集積回路の前記Ｉ／Ｏ端子に結合されたＩ／Ｏ端子を有するＩ／Ｏバッファを含む第２の集積回路と、
を備えたシステム。
［Ｃ１９］
電力管理集積回路（ＰＭＩＣ）、ここにおいて前記第１の集積回路は前記電源レールに結合され、前記ＰＭＩＣから電力を受信するように構成される電力端子を含む、
をさらに備えたＣ１８のシステム。
［Ｃ２０］前記第１の集積回路はベースバンド集積回路を備え、前記第２の集積回路はアプリケーションプロセッサを備えた、Ｃ２０のシステム。

Claims (19)

  1. リモート集積回路からの信号を受信するためのＩ／Ｏ端子と、
    静電気放電ダイオードと、
    前記静電気放電ダイオードを介して前記Ｉ／Ｏ端子に結合されたバッファ供給電圧ノードと、
    電源レールおよび前記バッファ供給電圧ノードとの間に結合された逆電流保護（ＲＣＰ）スイッチと、
    電源レールにより供給された電源電圧から基準電圧を生成するように構成された電圧基準回路と、および
    前記バッファ供給電圧ノード上で搬送されるバッファ供給電圧により電力が供給される制御回路と、ここにおいて、前記制御回路は、前記基準電圧が前記電源電圧より大きいという決定に応答して前記ＲＣＰスイッチを開放し、前記基準電圧が前記電源電圧未満であるという決定に応答して前記ＲＣＰスイッチを閉成するように構成される、を備えた、集積回路。
  2. 前記電源レールに電力を供給するために前記電源電圧を受信するように構成された電源端子をさらに備えた請求項１の集積回路。
  3. 前記ＲＣＰスイッチはＰＭＯＳトランジスタを備える、請求項１の集積回路。
  4. 前記制御回路は前記ＰＭＯＳトランジスタのゲートを駆動するように構成された出力信号を有するインバーターを備える、請求項３の集積回路。
  5. 前記基準電圧が前記電源電圧より大きいという決定を行うために、および前記基準電圧が前記電源電圧未満であるという決定を行うために前記基準電圧を前記電源電圧と比較するように構成される比較器をさらに備えた、請求項１の集積回路。
  6. 前記比較器は前記電源電圧により電力供給されるように構成される、請求項５の集積回路。
  7. 前記電圧基準回路は前記電源レールとキャパシタとの間に結合されたダイオード接続トランジスタを備える、請求項５の集積回路。
  8. 前記電源レールに結合されたソースフォロワートランジスタをさらに備え、前記キャパシタはグラウンドとソースフォロワートランジスタのゲートとの間を結合する、請求項７の集積回路。
  9. ドレインが前記電源レールに結合された第２のダイオード接続トランジスタと、
    前記第２のダイオード接続トランジスタのソースに結合された第１の端子を有する第１の抵抗と、
    前記ソースフォロワートランジスタのソースに結合された第１の端子を有する第２の抵抗と、をさらに備え、
    ここにおいて、前記比較器は、前記基準電圧が前記電源電圧より大きいかどうかを決定するために前記第１の抵抗に関する第２の端子における電圧を前記第２の抵抗の第２の端子における電圧と比較するように構成される、請求項８の集積回路。
  10. 前記第２の抵抗に関する抵抗値は前記第１の抵抗に関する抵抗値より大きい、請求項９の集積回路。
  11. 前記第１の抵抗の第２の端子は前記比較器の正入力に結合され、前記第２の抵抗の第２の端子は前記比較器の負入力に結合される、請求項９の集積回路。
  12. 第１の電流で前記第２のダイオード接続トランジスタをバイアスするように構成された第１のカレントソースと、
    前記第１の電流で前記ソースフォロワートランジスタをバイアスするように構成された第２のカレントソースと、をさらに備えた、請求項９の集積回路。
  13. 前記第１のカレントソースと前記第２のカレントソースは各々カレントソーストランジスタを備え、前記集積回路はさらに前記カレントソーストランジスタを備えたカレントミラー構成において第３のダイオード接続トランジスタをさらに備える、請求項１２の集積回路。
  14. バッファ供給電圧ノード上に搬送される電源電圧が第１の集積回路に関して放電される間、前記第１の集積回路においてバッファ供給電圧を電力供給するために前記バッファ供給電圧ノードに静電放電ダイオードを介して結合されたＩ／Ｏ端子における電圧信号をリモート集積回路から受信することと、
    前記電源電圧の放電に応答して、前記バッファ供給電圧により電力供給される制御回路においてスイッチ開放制御信号を発生することと、および
    前記スイッチ開放制御信号の発生に応答して、前記バッファ供給電圧を搬送するバッファ供給電圧ノードから前記電源電圧を搬送する電源レールを絶縁するためのスイッチを開放することと、を備えた方法。
  15. 電力供給される電源レールに応答して前記スイッチを閉成することをさらに備えた、請求項１４の方法。
  16. 前記電源電圧が放電されるかどうかを決定するために前記電源電圧と容量保存基準電圧を比較することをさらに備えた、請求項１４の方法。
  17. 電源レールと、
    ＥＳＤダイオードを介してＩ／Ｏ端子に結合されたバッファ供給電圧ノードを含む入／出力（Ｉ／Ｏ）バッファと、
    前記バッファ供給電圧ノードと前記電源レールとの間に結合された逆電流保護（ＲＣＰ）スイッチと、
    電源電圧から容量保存(capacitively-stored)基準電圧を発生するように構成された基準電圧回路と、および
    前記基準電圧未満で放電する前記電源電圧に応答して前記ＲＣＰスイッチを開放する手段と、ここにおいて、前記手段は電力を受信するために前記バッファ供給電圧ノードに結合されている、を含む第１の集積回路と、および、
    前記第１の集積回路の前記Ｉ／Ｏ端子に結合されたＩ／Ｏ端子を有するＩ／Ｏバッファを含む第２の集積回路と、を備えたシステム。
  18. 電力管理集積回路（ＰＭＩＣ）をさらに備え、前記第１の集積回路は、前記電源レールに結合され、前記ＰＭＩＣから電力を受信するように構成される電力端子を含む、請求項１７のシステム。
  19. 前記第１の集積回路はベースバンド集積回路を備え、前記第２の集積回路はアプリケーションプロセッサを備えた、請求項１７のシステム。
JP2017539257A 2015-01-27 2016-01-04 自己検出型逆電流保護スイッチ Expired - Fee Related JP6297758B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/606,746 2015-01-27
US14/606,746 US9705307B2 (en) 2015-01-27 2015-01-27 Self-sensing reverse current protection switch
PCT/US2016/012072 WO2016122836A1 (en) 2015-01-27 2016-01-04 Self-sensing reverse current protection switch

Publications (2)

Publication Number Publication Date
JP6297758B1 true JP6297758B1 (ja) 2018-03-20
JP2018512031A JP2018512031A (ja) 2018-04-26

Family

ID=55358103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539257A Expired - Fee Related JP6297758B1 (ja) 2015-01-27 2016-01-04 自己検出型逆電流保護スイッチ

Country Status (5)

Country Link
US (1) US9705307B2 (ja)
EP (1) EP3251150B1 (ja)
JP (1) JP6297758B1 (ja)
CN (1) CN107210296B (ja)
WO (1) WO2016122836A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630028B2 (en) 2018-04-12 2020-04-21 Cypress Semiconductor Corporation Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
US10627881B2 (en) * 2018-04-12 2020-04-21 Qualcomm Incorporated Back power protection (BPP) in a system on a chip (SOC) with critical signaling scheme
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
CN109950885B (zh) * 2019-03-13 2021-01-08 惠科股份有限公司 一种显示面板的静电防护装置、方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001141774A (ja) * 1999-11-18 2001-05-25 Mitsubishi Electric Corp 半導体集積回路および動作方法
JP2003037493A (ja) * 2001-07-23 2003-02-07 Denso Corp インターフェイス回路
JP2004096348A (ja) * 2002-08-30 2004-03-25 Nec Corp 通信回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0351157B1 (en) * 1988-07-12 1995-11-22 Sony Corporation Semiconductor integrated circuits
US5862301A (en) * 1993-10-21 1999-01-19 Sgs-Thomson Microelectronics, Inc. Motor control with clamped filter output
JP3210567B2 (ja) 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
JP2001051730A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
US6326832B1 (en) 2000-03-29 2001-12-04 National Semiconductor Corporation Full swing power down buffer with multiple power supply isolation for standard CMOS processes
JP2002073425A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 媒体再生装置
TW563298B (en) 2002-05-29 2003-11-21 Ind Tech Res Inst Latchup protection circuit for integrated circuits on chip
US6882513B2 (en) 2002-09-13 2005-04-19 Ami Semiconductor, Inc. Integrated overvoltage and reverse voltage protection circuit
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection
JP4498073B2 (ja) * 2004-09-03 2010-07-07 三洋電機株式会社 チャージポンプ回路
JP4597044B2 (ja) 2005-12-09 2010-12-15 株式会社リコー 逆流防止回路
US7920013B2 (en) * 2008-04-18 2011-04-05 Linear Technology Corporation Systems and methods for oscillation suppression in switching circuits
US8400743B2 (en) 2010-06-30 2013-03-19 Advanced Micro Devices, Inc. Electrostatic discharge circuit
US9236375B2 (en) 2011-09-14 2016-01-12 Fairchild Semiconductor Corporation Load switch with true reverse current blocking

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001141774A (ja) * 1999-11-18 2001-05-25 Mitsubishi Electric Corp 半導体集積回路および動作方法
JP2003037493A (ja) * 2001-07-23 2003-02-07 Denso Corp インターフェイス回路
JP2004096348A (ja) * 2002-08-30 2004-03-25 Nec Corp 通信回路

Also Published As

Publication number Publication date
CN107210296B (zh) 2020-09-08
US20160218499A1 (en) 2016-07-28
EP3251150B1 (en) 2018-12-19
WO2016122836A1 (en) 2016-08-04
US9705307B2 (en) 2017-07-11
JP2018512031A (ja) 2018-04-26
EP3251150A1 (en) 2017-12-06
CN107210296A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
EP2680104B1 (en) A CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit
US9811062B2 (en) Power supply switching circuit, electronic device, and control method of power supply switching circuit
US10622979B2 (en) Delay cell
CN101604867B (zh) 一种主电源与后备电源的切换方法和切换电路
JP6297758B1 (ja) 自己検出型逆電流保護スイッチ
CN111801893A (zh) 低静态电流负载开关
JP2010068637A (ja) 充電制御用半導体集積回路
JP2010136533A (ja) 二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パック
US9236858B2 (en) Semiconductor device
US7902914B2 (en) Semiconductor integrated circuit
TW515137B (en) CMOS low leakage operation of real-time clock
JP2008537353A (ja) 集積回路、電子デバイス及び集積回路制御方法
US20230275442A1 (en) Shoot-through current limiting circuit
JP5588370B2 (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
US9287875B2 (en) Load switch for controlling electrical coupling between power supply and load
CN209948734U (zh) 自动负载检测电路
WO2013147582A1 (en) Inverter-and-switched-capacitor-based squelch detector apparatus and method
US9755638B2 (en) Output discharge techniques for load switches
US20100244911A1 (en) Supply circuitry for sleep mode
US8159269B2 (en) Multi-function input terminal of integrated circuits
JP2012059815A (ja) 半導体装置
US20120286853A1 (en) Semiconductor integrated circuit
CN110726938B (zh) 电流感测***及其实现方法和集成电路
JP7236866B2 (ja) Ｌｉｎ受信機
KR20220109088A (ko) 정전기 방전 회로 및 정전기 방전 제어 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180221

R150 Certificate of patent or registration of utility model

Ref document number: 6297758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees