CN101604867B

CN101604867B - 一种主电源与后备电源的切换方法和切换电路

Info

Publication number: CN101604867B
Application number: CN2009100573286A
Authority: CN
Inventors: 姚超; 朱江
Original assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Current assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority date: 2009-05-27
Filing date: 2009-05-27
Publication date: 2011-05-11
Anticipated expiration: 2029-05-27
Also published as: CN101604867A

Abstract

本发明揭示一种主电源与后备电源的切换方法和切换电路，包括主电源开关、后备电源开关、第一至第四开关控制逻辑、主电源检测电路、以及开关控制信号产生电路。主电源开关包括第一PMOS管和第二PMOS管，第一PMOS管和第二PMOS管串联于主电源与输出节点之间。后备电源开关包括第三PMOS管和第四PMOS管，第三PMOS管与第四PMOS管串联于输出节点与后备电源之间。开关控制信号产生电路根据主电源检测电路的输入决定第一至第四PMOS管的导通与截止。通过交叉耦合的方式产生PMOS管的独立衬底，可以避免衬底漏电，又可以满足两个串联PMOS管分别导通和截止的需要。

Description

一种主电源与后备电源的切换方法和切换电路

技术领域

本发明涉及一种带有后备电源的双电源***，特别涉及一种在主电源掉落或恢复时，能够通过控制MOS开关，来完成主电源和后备电源之间无缝切换的双电源***。

背景技术

随着科技的发展，越来越多的设备和精密仪器如通信终端设备，银行计算机***，手术设备以及很多计量用的高精密仪器的正常工作，都需要不间断的稳定的工作电源，基于这样的要求，这些设备和仪器往往有两个或多个电源为其供电，其中之一是主电源，其余为副电源。当***正常工作时，通常由主电源提供***内部电压，而副电源与***断开；当主电源出现掉电时，要求切换到副电源，由副电源提供***内部电压，而主电源与***断开；当主电源恢复时，再由副电源切换回主电源，来提供***内部电压，以这样的方式来实现***的不间断供电。

实现双电源切换的方式很多，最传统的方式是在主、副电源处，均采用二极管来供电，但由于这种方式效率太低，应用受限，并逐渐被带有双开关的电源切换方式所取代。采用MOS开关具有导通损耗小，便于集成到片内的优点。用于电源切换的MOS(金属氧化物半导体)开关通常为PMOS开关，也有少数采用NMOS开关；PMOS开关有采用单开关实现，也有采用串联双开关来实现，下面列举一实际的例子具体分析。

中国专利申请200420082475.1提供了一种采用PMOS串联双开关的双电源切换电路，图1示出其开关切换电路的主要部分，PMOS串联双开关的衬底二极管接成背靠背形式，开关切换控制逻辑由两个反相器M205、M207和M206、M208，两个与门IC201B、IC201C和采样检测电路IC202以及部分分立元件组成。直接控制开关的反相器M205、M207和M206、M208电源来自串联开关公共点的电压。这种连接形式在VSYS或VBAT端加电压时，由于开关M201和M204的衬底寄生二极管的存在，外电压可以被传输到串联开关公共点，真正受控的是开关M202和M203。此专利也是通过判断主电源的状态来确定内部电压VDD是与VSYS连接还是与VBAT连接，正常模式下，VDD＝VSYS；当VSYS掉电但VBAT正常时，VDD＝VBAT；当VSYS和VBAT均掉电时，M201～M204均截止，VDD＝0。

上述专利的优点一是保证了开关控制逻辑的输出高电压始终取串联开关两边电压的较大值，不会因VSG＞Vth而存在PMOS单开关在关断时的阈值泄露问题；二是由于PMOS串联双开关的衬底二极管接成背靠背形式，不存在衬底漏电问题。然而该专利的缺点一是M201和M202，M203和M204串联开关必须同开同关，否则可能发生通过PMOS衬底寄生二极管的漏电，例如VDD＝VBAT时，如果开关M202关，但是开关M201开，则当VDD＞VSYS时，VDD会通过开关M202的衬底二极管向VSYS漏电，而在某些特定应用下，可能需要这样非同开同关的控制逻辑；二是当VDD太低时，开关切换控制电路输出未必正确，也就是说，即使此时VSYS恢复，控制电路也未必可以给出正确信息，把开关切换到用VSYS供电。

发明内容

本发明针对现有开关切换方式的缺点，提供了一种双电源开关切换的方法和切换电路，可以实现更为灵活的开关控制逻辑。

本发明为解决上述技术问题而采用的技术方案是提供一种主电源与后备电源的切换方法，检测一主电源的状态，据以选择该主电源与该后备电源其中之一向一输出节点提供一输出电压，该切换电路包括主电源开关、后备电源开关、第一至第四开关控制逻辑、主电源检测电路以及开关控制信号产生电路。主电源开关包括第一PMOS管和第二PMOS管，该第一PMOS管和该第二PMOS管串联于该主电源与该输出节点之间。后备电源开关包括第三PMOS管和第四PMOS管，该第三PMOS管与该第四PMOS管串联于该输出节点与该后备电源之间。第一至第四开关控制逻辑一一对应地连接至所述第一至第四PMOS管的控制端，以控制第一至第四PMOS管的导通与截止。主电源检测电路比较该主电源电压的采样值与一基准电压以获得一检测信号，当该主电源电的采样值大于或等于该基准电压时，该检测信号为第一逻辑电平，当该主电源电压的采样值小于该基准电压时，该检测信号为第二逻辑电平。开关控制信号产生电路连接于该主电源检测电路与所述第一至第四开关控制逻辑之间，其中该开关控制信号产生电路响应该第一逻辑电平而控制第一PMOS管与第二PMOS管导通，控制第三PMOS管与第四PMOS管截止，并且开关控制信号产生电路响应该第二逻辑电平而控制第一PMOS管与第二PMOS管截止，控制第三PMOS管与第四PMOS管导通。

另一方面，本发明提出一种主电源与后备电源的切换方法，检测一主电源的状态，据以选择该主电源与该后备电源其中之一向一输出节点提供一输出电压，其中一主电源开关连接于该主电源与该输出节点之间以提供导电路径，一后备电源开关连接于该后备电源与该输出节点之间以提供导电路径，该主电源开关包括第一PMOS管和第二PMOS管，该第一PMOS管与该第二PMOS管串联于该主电源与该输出电压之间；该后备电源开关包括第三PMOS管和第四PMOS管，该第三PMOS管与该第四PMOS管串联于该输出节点与该后备电源之间；该切换方法包括：比较该主电源的电压采样值与一基准电压以产生一检测信号；当该主电源的电压采样值大于或等于该基准电压时，该检测信号为第一逻辑电平而控制第一PMOS管与第二PMOS管导通，控制第三PMOS管与第四PMOS管截止，使该主电源提供该输出电压；当该主电源电压的采样值小于该基准电压时，该检测信号为第二逻辑电平而控制第一PMOS管与第二PMOS管截止，控制第三PMOS管与第四PMOS管导通，使该后备电源提供该输出电压。

在本发明的实施例中，上述的第一至第四PMOS管的至少一个具有独立的衬底。

在本发明的实施例中，上述独立的衬底通过两个晶体管交叉耦合到对应PMOS管的源极端和漏极端。

在本发明的实施例中，通过该主电源向该第一开关控制逻辑供电；通过该输出电压向第二开关控制逻辑和该第三开关控制逻辑供电；通过该后备电源向该第四开关控制逻辑供电。

在本发明的实施例中，输出电压监测电路比较该输出电压与一预设电压阈值，当该输出电压小于该预设电压阈值时，控制第一PMOS管、第三PMOS管与第四PMOS管导通而独立于该检测信号的逻辑电平，而保持第二PMOS管受控于该检测信号；当该输出电压大于或等于该预设电压阈值时，使第一至第四PMOS管均受控于该检测信号。

本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：

1)各个开关用单独的开关控制逻辑进行控制，可以实现更为灵活的，例如非同开同关的控制逻辑；

2)降低了对主电源VSYS和后备电源VBAT的要求，提高了***可靠性。VSYS在允许范围0～3.3V以内(采用的是3.3V的CMOS工艺)、VBAT在允许范围0～3.6V以内时，开关切换电路都可以正常上下电，且在VDD较低的情况下，由于存在输出电压监测电路的复位，所以，当再次上电后，***也不至于跑乱；

3)采用交叉耦合的方式来产生PMOS管的衬底电压，既避免了衬底漏电，又解决了双开关控制中，两个串联开关不能在需要时分别导通和截止的问题；

4)通过合理选择每个PMOS管对应的控制逻辑的电源，保证了串联开关在需要关闭时，一定不存在阈值泄露问题；

5)加入了上电复位电路，保证了***在第一次上电过程中，开关切换电路能可靠工作。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1示出现有技术的一种开关切换控制电路原理图。

图2示出根据本发明一实施例的开关切换电路原理图。

图3示出根据本发明一实施例的开关切换方法流程图。

图4示出根据本发明一实施例的开关切换电路的工作波形图。

具体实施方式

图2示出根据本发明一实施例的开关切换电路原理图。参照图2所示，此切换电路包括电源双开关、检测部分和开关切换控制部分。具体地说，电源双开关包括主电源开关10和后备电源开关11，主电源开关10由第一PMOS管S0和第二PMOS管S1串联组成，以提供主电源VSYS与输出节点O之间的导电路径；后备电源开关11由第三PMOS管S2和第四PMOS管S3串联组成，以提供后备电源(如电池)VBAT与输出节点O之间的导电路径。输出节点O用以输出电压VDD，此输出电压可以作为各种用电电路的不间断的内部电源电压。

在一个实施例中，第一PMOS管S0的衬底sub0通过晶体管Q0和晶体管Q1接成如图2所示的交叉耦合形式产生。类似地，PMOS管S1，S2和S3的衬底也通过相同的方式由晶体管Q2～Q7产生。

检测部分包括上电复位电路(POR_VSYS)19、比较电路12、输出电压监测电路(LBOR)18和基准电路(LVREF)20。比较电路12和基准电路20组成主电源检测电路，比较电路12包括迟滞比较器(hysteresis comparator)和低通滤波器(LPF)，是个带有迟滞滤波功能的比较器电路，以增加主电源检测电路的可靠性。基准电路20是一个低功耗基准电路，用于为比较电路12提供基准电压和偏置电流。主电源检测电路比较主电源VSYS的采样值与基准电压VREF，产生并输出检测信号vsysout，以决定第一至第四PMOS管S0-S3的导通与截止。例如，当主电源电压VSYS的采样值大于或等于基准电压VREF时，检测信号vsysout为第一逻辑电平(如低电平)，S0、S1导通而S2、S3截止，***由主电源VSYS供电；当主电源电压的采样值VSYS小于基准电压VREF时，检测信号vsysout为第二逻辑电平(如高电平)，S0、S1截止而S2、S3导通，***由后备电源VBAT供电。

输出电压监测电路18相当于一个不带基准的单阈值检测电路，具有一定的滤波功能，用于在***输出电压VDD低于电路可靠工作的最低预设电压阈值VL时，发出信号LBOR_rst，使PMOS管S0，S2和S3导通，而独立于比较电路12的输出值vsysout，并发出***复位信号给被供电的CPU，在VDD高于或等于VL时，使开关S0，S2和S3重新受比较电路12的控制，并将上述CPU的复位释放。

另外，在一个实施例中，上电复位电路19用于在主电源VSYS第一次上电完成前，以及VSYS掉电到阈值电压(如0.3V)以下时，产生第一PMOS管S0的复位信号，使得S0导通，而独立于比较电路12的输出值vsysout。

开关切换控制部分包括第一至第四开关控制逻辑13～16(S0_ctrl～S3_ctrl)以及开关控制信号产生电路(sw_ctrl_generater)17。开关控制信号产生电路17的输入为比较电路12，输出电压监测电路18和上电复位电路19的输出信号，开关控制信号产生电路17的输出信号被送到第一至第四开关控制逻辑13～16。第一至第四开关控制逻辑13～16用于直接控制第一至第四PMOS管S0～S3的导通和截止，其输出分别为a0～a3，被送到第一至第四PMOS管S0～S3的栅控制端，当a0～a3为低电平时，相应的PMOS管导通，当a0～a3为高电平时，相应的PMOS管截止。这种各PMOS管由单独的开关控制逻辑控制的方式允许进行更为灵活的控制。

值得注意的是，第一至第四PMOS管S0～S3均用交叉耦合方式来产生独立的衬底，这种方式可以保证衬底电压在任何时候都始终处于每个开关两端电压中的较高值，避免了衬底漏电，这还有助于防止串联双开关(如S0、S1)非同开同关时可能存在的漏电。另外，在一实施例中，第一开关控制逻辑13的电源与主电源VSYS相连，第四开关控制逻辑16的电源与后备电源VBAT相连，第二和第三开关控制逻辑14、15的电源都来自输出电压VDD。按照这种方式选取电源，可以保证串联双开关在需要关断时，一定不存在阈值泄露。

图2所示的开关切换电路的原理可以对照图3的开关切换方法流程图来描述：

正常工作模式下，上电复位电路(POR_VSYS)19和输出电压监测电路(LBOR)18的输出均为高电平，对开关控制逻辑13～16无影响，而比较电路12通过将主电源VSYS的采样值与基准VREF比较(步骤S10)，输出低电平，并将此输出经过开关控制信号产生电路17和开关控制逻辑13～16使第一和第二PMOS管S0和S1同时导通，第三和第四PMOS管S2和S3截止(步骤S12)，***输出电压VDD由主电源VSYS提供。

当主电源VSYS掉电到某个设定的阈值VH(如2.8V)以下，比较电路12的输出由低变高，使第三和第四PMOS管S2和S3同时导通，第一和第二PMOS管S0和S1截止(步骤S16)，***输出电压VDD由电池电源VBAT(假设此时电池电源VBAT正常)提供，***处于低功耗模式。在电池供电模式下，当检测到主电源VSYS恢复到某个设定的阈值VH(如2.8V)以上，比较电路12的输出由高变低，使第一和第二PMOS管S0和S1同时导通，第三和第四PMOS管S2和S3截止，***输出电压VDD由电池电源VBAT切换回由主电源VSYS提供；在电池供电模式下，当未检测到主电源VSYS恢复，且于步骤S14检测VBAT下降到使得VDD低于VL，触发了输出电压监测电路18，使其输出由高变低，则***发生复位，同时，输出电压监测电路18使PMOS管S0，S2和S3导通而不管比较电路12的输出为何值(即独立于比较电路12的输出)(步骤S18)，此时，比较电路12的输出只能用于控制第二PMOS管S1，使S1仍然处于截止状态；***处于复位状态下时，如果主电源VSYS恢复，由于S1关闭但S0导通，使得S1的V_SG＞V_TH，所以S1存在阈值泄露，但此时的阈值泄露是希望的，它会造成输出电压VDD的上升，首先使输出电压监测电路18输出由低变高，所有PMOS管又开始受到比较电路12直接控制，当主电源VSYS上升到某个设定的阈值VH(如2.8V)以上，且输出电压VDD上升到比较电路12和基准电路20均可以正常工作以后，其输出使第一和第二PMOS管S0和S1同时导通，第三和第四PMOS管S2和S3截止(步骤S12)，***又回到正常工作模式，***输出电压VDD由主电源VSYS提供；***处于复位状态下时，主电源VSYS未恢复，但是电池电源VBAT恢复到VL以上时，输出电压监测电路18输出由低变高，第一至第四PMOS管S0-S4又开始受到比较电路12直接控制，其输出使第三和第四PMOS管S2和S3同时导通，第一和第二PMOS管S0和S1截止，***输出电压VDD由电池电源VBAT提供；***处于复位状态下时，如果主电源VSYS未恢复，且电池电源VBAT也未恢复到VL以上，***将一直处于复位状态。

图4为对应图2开关切换***的工作波形图，其中，VSYS为主电源，VBAT为后备电源，VDD为***不间断的输出电压，LBOR_rst为图3中输出电压监测电路18的输出，VL为输出电压监测电路的检测阈值，vsysout为主电源检测电路(进一步为比较电路12)的输出，VH为比较电路12的检测阈值，a0～a3分别为第一至第四PMOS管S0～S3的直接控制信号，当a0～a3为低电平时，相应的开关导通。由于上电复位电路(POR_VSYS)19主要用于保证开关切换电路第一次上电的可靠性，现如果假定主电源VSYS在上电后，一直高于0.3V，则上电复位电路19的输出一直为高，对开关切换电路无影响(此处未予画出)。

在本发明的上述实施例中，比较电路12、输出电压监测电路18和上电复位电路19对各个PMOS管的控制是通过开关控制信号产生电路17的内部逻辑实现的。开关控制信号产生电路17包含一些组合逻辑以及电平移位电路，按照上述实施例中比较电路12、输出电压监测电路18和上电复位电路19的控制要求，这些组合逻辑和电平移位电路的组合形式可以有多种设计方式。这些方式均为本领域技术人员所熟知，因此在此不再展开叙述。开关控制信号产生电路17的设计应当保证满足开关电路切换的正确性以及***的静态功耗。

综上所述，本发明的创新点主要体现在以下四个方面：

1)降低了对主电源VSYS和后备电源VBAT的要求，提高了***可靠性。VSYS在允许范围0～3.3V以内(采用的是3.3V的CMOS工艺)、VBAT在允许范围0～3.6V以内时，开关切换电路都可以正常上下电，且在VDD较低的情况下，由于存在输出电压监测电路的复位，所以，当再次上电后，***也不至于跑乱；

2)采用交叉耦合的方式来产生PMOS管的衬底电压，既避免了衬底漏电，又解决了双开关控制中，两个串联开关不能在需要时分别导通和截止的问题；

3)通过合理选择每个PMOS管对应的控制逻辑的电源，保证了串联开关在需要关闭时，一定不存在阈值泄露问题；

4)加入了上电复位电路，保证了***在第一次上电过程中，开关切换电路能可靠工作。

如上述实施例所描述的，只是本发明的开关切换电路和方法的大体框架及***工作原理，而每个模块的具体电路并没有给出，因为只要基于上述思想来设计电路，每个模块的形式可以是多样的，以能达到应用要求为准。另外，虽然本发明未详细描述，但是既然本发明与芯片的电源切换相关，所以本领域技术人员应当了解可在设计中溶入ESD(Electro-Static discharge，静电释放)的设计。

Claims

1.一种主电源与后备电源的切换电路，检测一主电源的状态，据以选择该主电源与该后备电源其中之一向一输出节点提供一输出电压，该切换电路包括：

主电源开关，包括第一PMOS管和第二PMOS管，该第一PMOS管和该第二PMOS管串联于该主电源与该输出节点之间；

后备电源开关，包括第三PMOS管和第四PMOS管，该第三PMOS管与该第四PMOS管串联于该输出节点与该后备电源之间；

所述第一至第四PMOS管的至少一个具有独立的衬底，所述独立的衬底通过两个晶体管交叉耦合到相应PMOS管的源极端和漏极端；

第一至第四开关控制逻辑，一一对应地连接至所述第一至第四PMOS管的控制端，以控制第一至第四PMOS管的导通与截止；

主电源检测电路，用于将该主电源电压的采样值与一基准电压相比较以获得一检测信号，当该主电源电压的采样值大于或等于该基准电压时，该检测信号为第一逻辑电平，当该主电源电压的采样值小于该基准电压时，该检测信号为第二逻辑电平；以及

开关控制信号产生电路，连接于该主电源检测电路与所述第一至第四开关控制逻辑之间，其中该开关控制信号产生电路响应该第一逻辑电平而控制第一PMOS管与第二PMOS管导通，控制第三PMOS管与第四PMOS管截止，并且开关控制信号产生电路响应该第二逻辑电平而控制第一PMOS管与第二PMOS管截止，控制第三PMOS管与第四PMOS管导通。

2.如权利要求1所述的主电源与后备电源的切换电路，其特征在于，该第一开关控制逻辑是由该主电源供电；该第二开关控制逻辑和该第三开关控制逻辑是由该输出电压供电；该第四开关控制逻辑是由该后备电源供电。

3.如权利要求1所述的主电源与后备电源的切换电路，其特征在于，所述切换电路还包括一输出电压监测电路，用于将该输出电压与一预设电压阈值相比较，当该输出电压小于该预设电压阈值时，输出一复位信号；

该开关控制信号产生电路连接该输出电压监测电路，并响应该复位信号，控制第一PMOS管、第三PMOS管与第四PMOS管导通而独立于该检测信号的逻辑电平，而保持第二PMOS管受控于该检测信号。

4.如权利要求1所述的主电源与后备电源的切换电路，其特征在于，所述切换电路还包括一上电复位电路，用于在主电源第一次上电完成前或者在主电源电压低于一阈值电压以下时，产生第一PMOS管复位信号，其中开关控制信号产生电路响应该第一PMOS管复位信号，控制第一PMOS管导通而独立于该检测信号的逻辑电平。

5.如权利要求1所述的主电源与后备电源的切换电路，其特征在于，该主电源检测电路包括具有迟滞滤波功能的比较器。

6.一种主电源与后备电源的切换方法，检测一主电源的状态，据以选择该主电源与该后备电源其中之一向一输出节点提供一输出电压，其中一主电源开关连接于该主电源与该输出节点之间以提供导电路径，一后备电源开关连接于该后备电源与该输出节点之间以提供导电路径，该主电源开关包括第一PMOS管和第二PMOS管，该第一PMOS管与该第二PMOS管串联于该主电源与该输出节点之间；该后备电源开关包括第三PMOS管和第四PMOS管，该第三PMOS管与该第四PMOS管串联于该输出节点与该后备电源之间；所述第一至第四PMOS管的至少一个具有独立的衬底，所述独立的衬底通过两个晶体管交叉耦合到相应PMOS管的源极端和漏极端；第一至第四开关控制逻辑，一一对应地连接至所述第一至第四PMOS管的控制端，以控制第一至第四PMOS管的导通与截止；该切换方法包括：

比较该主电源的电压采样值与一基准电压以产生一检测信号；

当该主电源的电压采样值大于或等于该基准电压时，该检测信号为第一逻辑电平而控制第一PMOS管与第二PMOS管导通，控制第三PMOS管与第四PMOS管截止，使该主电源提供该输出电压；

当该主电源电压的采样值小于该基准电压时，该检测信号为第二逻辑电平而控制第一PMOS管与第二PMOS管截止，控制第三PMOS管与第四PMOS管导通，使该后备电源提供该输出电压。

7.如权利要求6所述的主电源与后备电源的切换方法，其特征在于，还包括：

比较该输出电压与一预设电压阈值，当该输出电压小于该预设电压阈值时，控制第一PMOS管、第三PMOS管与第四PMOS管导通而独立于该检测信号的逻辑电平，而保持第二PMOS管受控于该检测信号；当该输出电压大于或等于该预设电压阈值时，使第一至第四PMOS管均受控于该检测信号。

8.如权利要求6所述的主电源与后备电源的切换方法，其特征在于，通过该主电源向该第一开关控制逻辑供电；通过该输出电压向第二开关控制逻辑和该第三开关控制逻辑供电；通过该后备电源向该第四开关控制逻辑供电。