JP2010136533A - 二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パック - Google Patents

Abstract

【課題】本発明は、過充電時においても短絡検出を適切に行い、二次電池の短絡保護を確実に行うことができる二次電池保護用集積回路装置及びこれを用いた二次電池用保護モジュール並びに電池パックを提供することを目的とする。
【解決手段】二次電池ＣＥＬＬの放電電流を電圧値に変換して検出し、該電圧値が所定の短絡検出電圧以上であったときに、前記二次電池の短絡状態を検出する短絡検出回路５０、５０ａ、５０ｂと、
該短絡検出回路により前記短絡状態が検出されたときに、前記二次電池の放電を停止させる制御信号を出力する放電制御端子ＤＯＵＴと、
前記二次電池の過充電を検出する過充電検出回路１０と、を有する二次電池保護用集積回路装置１２０、１２０ａ、１２０ｂであって、
前記短絡検出回路は、前記過充電検出回路により前記過充電が検出されたときに、前記短絡検出電圧を変更する短絡検出電圧変更手段５７、５７ａ、５７ｂを備えることを特徴とする。
【選択図】図２

Description

本発明は、二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パックに関し、特に、二次電池の放電電流を電圧値に変換して検出し、該電圧値が所定の短絡検出電圧以上であったときに、前記二次電池の短絡状態を検出する短絡検出回路を有する二次電池保護用集積回路装置及びこれを用いた二次電池保護モジュール並びに電池パックに関する。

従来から、リチウムイオン電池等の二次電池を保護する二次電池用保護モジュールが知られている。図８は、従来の二次電池保護用集積回路装置２２０を含む二次電池保護モジュール２５０の一例を示した図である。図８において、従来の二次電池保護モジュール２５０は、二次電池ＣＥＬＬと並列に接続され、端子Ｐ＋、Ｐ−に充電器が接続されるように、全体として電池パック３００を構成している。二次電池保護モジュール２５０は、充電・放電制御ＦＥＴ（Field Effect Transistor、電界効果トランジスタ）として、オン抵抗数１０〔ｍΩ〕程度のＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１、Ｍ２が使用されており、この充電制御ＭＯＳトランジスタＭ１及び放電制御ＭＯＳトランジスタＭ２のオン抵抗により、充放電電流を電圧に変換してＶ−端子で検出している。充電制御ＭＯＳトランジスタＭ１は、ＣＯＵＴ端子によってオン・オフ制御され、過充電状態又は異常充電器接続状態（充電過電流状態）でオフし、二次電池ＣＥＬＬを保護する。また、放電制御ＭＯＳトランジスタＭ２は、ＤＯＵＴ端子によってオン・オフ制御され、過放電状態、放電過電流状態又は出力短絡状態でオフし、二次電池ＣＥＬＬを保護する。

このうち、過充電状態及び過放電状態は、ＶＤＤ端子の電圧を監視し、過充電検出回路１０及び過放電検出回路２０により検出される。一方、充電過電流状態、放電過電流状態及び出力短絡状態は、Ｖ−端子の電圧を監視し、充電過電流検出回路４０、放電過電流検出回路３０及び短絡検出回路１５０により検出される。

ここで、二次電池保護モジュール２５０は、充電制御ＭＯＳトランジスタＭ１のボディダイオードＤ１により、充電制御ＭＯＳトランジスタＭ１がオフであっても放電は可能であり、放電制御ＭＯＳトランジスタＭ２がオフであっても充電は可能に構成されている。そのため、過充電状態であっても、負荷が接続されると電池は放電し、過充電から復帰するようになっている。また、過放電状態であっても、充電器が接続されると、二次電池ＣＥＬＬは充電され、過放電状態から復帰するようになっている。

図９は、充電制御ＭＯＳトランジスタＭ１及び放電制御ＭＯＳトランジスタＭ２に適用されている、一般的なＮチャネルＭＯＳトランジスタの断面構造の一例を示した図である。図９において、ドレインＤ−ソースＳ間のチャネルは、ゲートＧに正電圧が印加されないと開かないが、ソースＳと接続されているバックゲートＢＧとドレインＤ間は、Ｐ型基板を介してＰＮ接合の寄生ダイオードＤ１により、順方向電流が流れるように構成されている。つまり、バックゲートＢＧ（ソースＳ）からドレインＤには、ＮチャネルＭＯＳトランジスタ自体がオフとなっていても、ソースＳからドレインＤの方向には、電流が流れることになる。なお、このとき、ＰＮ接合に順電流が流れているときにＰＮ接合間に発生する電圧は、０．６〜０．７〔Ｖ〕である。

図８に戻る。図９において説明したように、充電制御ＭＯＳトランジスタＭ１がオフの場合であっても、二次電池ＣＥＬＬに負荷が接続されたら、ボディダイオードＤ１の順方向に放電電流が流れ、充電制御ＭＯＳトランジスタＭ１には、正電圧Ｖｆ（≒０．６〔Ｖ〕）が印加される。同様に、放電制御ＭＯＳトランジスタＭ２がオフの場合であっても、Ｐ＋、Ｐ−端子に充電器が接続されたら、ボディダイオードＤ２の順方向に充電電流が流れ、放電制御ＭＯＳトランジスタＭ２には負電圧が印加される。このため、電池パック３００は、過充電中でも、負荷が接続されたら放電を行うことができ、過放電中であっても、充電器が接続されたら、充電を行うことができる。

なお、２次電池保護用半導体装置であって、電流を電圧に変換して検出するための電流検出端子と、電流検出端子から放電過電流を検出する第１放電過電流検出回路と、電流検出端子から短絡電流を検出する第２放電過電流検出回路と、これらの放電過電流検出回路の出力を所定の遅延時間だけ遅延させる遅延回路と、電流検出端子に所定のマイナス電圧以下の電圧又は所定の電圧以上のプラス電圧以上が印加された場合に、遅延時間を所定の比率で短縮する遅延時間短縮信号を生成する短縮回路とを備え、電流検出端子の電位を何段階にも分けて検出し、それに応じて何種類もの遅延時間を設定する場合であっても、チップ面積を増加させずに複数種類の放電過電流に対応可能な２次電池保護用半導体装置が知られている（例えば、特許文献１参照）。
特開２００７−４９７９６号公報

しかしながら、上述の図８に示した従来技術の構成では、二次電池保護モジュール２５０が過充電検出中に負荷が接続され、二次電池ＣＥＬＬが放電した場合には、充電制御ＭＯＳトランジスタＭ１のボディダイオードＤ１によりＶ−端子はＶｆ分だけ電圧が増加し、ボディダイオードＤ１によるＶ−端子の電位上昇が短絡検出電圧以上になると、短絡保護機能が働いてしまうという問題があった。つまり、この場合、充電制御ＭＯＳトランジスタＭ１が過充電検出によりオフとなっているときに、放電制御ＭＯＳトランジスタＭ２もオフしてしまうと、充電も放電も出来ない状態になるという問題が生じた。

例えば、Ｖ−端子の短絡検出電圧が０．５〔Ｖ〕に設定されている場合には、充電制御ＭＯＳＦＥＴトランジスタＭ１のオン抵抗が５０〔ｍΩ〕の場合には、１０〔Ａ〕以上の短絡電流で短絡保護が働くことになる。この場合、短絡電流自体の設定は適切であるが、短絡検出電圧が０．５〔Ｖ〕の設定では、ボディダイオードＤ１の順方向電圧Ｖｆで、Ｖ−端子の電圧が約０．６〔Ｖ〕まで上昇するので、短絡保護機能が作用してしまうことになる。すると、過充電状態であるにも関わらず、放電制御ＭＯＳトランジスタＭ２がオフしてしまい、放電も充電も出来ない状態となってしまう。

そこで、このような状態を回避する対策として、例えば、過充電検出状態では、短絡検出を行わないという対応が考えられる。しかしながら、この対応では、過充電状態で放電を行うことが出来るため、電池パック３００の使い勝手は維持できるが、実際に過充電中に電池パック３００が短絡した場合に、二次電池ＣＥＬＬを保護できず、二次電池ＣＥＬＬの保護機能としては致命的な問題が残ってしまう。

また、他の対応としては、短絡検出電圧を、充電制御ＭＯＳトランジスタＭ１のボディダイオードＤ１の順方向電圧ＶｆによるＶ−端子の増加分よりも大きくするという対応が考えられる。この場合、過充電状態で放電を行い、かつ過充電中の負荷短絡を保護することが可能となるが、今度は、通常時の短絡検出閾値が大きくなってしまうという問題を生じた。つまり、短絡検出閾値が大き過ぎると、通常時の短絡保護の働く領域が狭くなってしまうという点が問題が発生した。例えば、短絡検出電圧を０．６〔Ｖ〕よりも高い１．０〔Ｖ〕とすると、充電制御ＭＯＳトランジスタＭ１のオン抵抗が５０〔ｍΩ〕の場合、２０〔Ａ〕以上の短絡電流で短絡保護が動作することになるが、この電流値は大き過ぎ、もっと小さい短絡電流が流れた段階で短絡保護を動作させる必要があった。

図１０は、従来の電池パック３００が短絡された状態を模式的に示した図である。図１０において、電池パック３００は、インピーダンスＲＬ１３０の負荷により短絡された状態が示されている。図１０に示すように、実際に電池パック３００が短絡される場合、接触抵抗や破線抵抗、物理的な過電流保護のためのヒューズ１４０等によって、数１００〔ｍΩ〕程度のインピーダンスＲＬを有して短絡される。このときの短絡電流は、二次電池ＣＥＬＬの内部インピーダンスと、インピーダンスＲＬ１３０によって制限される。よって、短絡保護が動作する電流設定が大き過ぎる場合には、必要なときに保護が動作しなくなるおそれがある。

また、出力電流能力が小さく、内部インピーダンスの大きい二次電池ＣＥＬＬを用いた小型・低消費電流の機器では、短絡検出電圧を小さく設定することで安全性を高めている。よって、二次電池保護モジュール２５０の短絡検出電圧を、充電制御ＭＯＳトランジスタＭ１のボディダイオードＤ１による電圧上昇Ｖｆよりも大きく設定すると、このような小型・低消費電流の機器の要求に対応できなくなってしまうという問題がある。

また、上述の特許文献１に記載の構成では、放電過電流を数種類設定し、それに対応する遅延時間も種々設定できるが、検出時の遅延時間を検出電圧の大きさに応じて変化させるだけなので、上述の従来技術と同様の過充電時の短絡検出の問題は等しく残ってしまう。

そこで、本発明は、過充電時においても、短絡検出を適切に行い、通常時・過充電時に関わらず、常に二次電池の短絡保護を確実に行うことができる二次電池保護用集積回路装置及びこれを用いた二次電池用保護モジュール並びに電池パックを提供することを目的とする。

上記目的を達成するため、第１の発明に係る二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）は、二次電池（ＣＥＬＬ）の放電電流を電圧値に変換して検出し、該電圧値が所定の短絡検出電圧以上であったときに、前記二次電池の短絡状態を検出する短絡検出回路（５０、５０ａ、５０ｂ）と、
該短絡検出回路（５０、５０ａ、５０ｂ）により前記短絡状態が検出されたときに、前記二次電池（ＣＥＬＬ）の放電を停止させる制御信号を出力する放電制御端子（ＤＯＵＴ）と、
前記二次電池（ＣＥＬＬ）の過充電を検出する過充電検出回路（１０）と、を有する二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）であって、
前記短絡検出回路（５０、５０ａ、５０ｂ）は、前記過充電検出回路（１０）により前記過充電が検出されたときに、前記短絡検出電圧を変更する短絡検出電圧変更手段（５７、５７ａ、５７ｂ）を備えることを特徴とする。

これにより、過充電時には、短絡検出電圧を変更し、通常時と異なる条件であっても、適切に短絡状態を検出し、二次電池を保護することができる。

第２の発明は、第１の発明に係る二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）において、
前記短絡検出電圧変更手段（５７、５７ａ、５７ｂ）は、前記過充電検出回路（１０）により前記過充電が検出されたときに、前記短絡検出電圧をダイオード（Ｄ１）のＰＮ接合の順方向電圧（Ｖｆ）よりも高い電圧値に変更することを特徴とする。

これにより、充電制御ＭＯＳトランジスタのボディダイオードにより、短絡検出端子で検出する電圧の上昇があっても、これに対応させて短絡検出電圧を増加させ、真の短絡状態のみを短絡状態として検出することができる。

第３の発明は、第１又は第２の発明に係る二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）において、
前記短絡検出回路（５０、５０ａ、５０ｂ）は、コンパレータ（ＣＭＰ）を有し、
前記短絡検出電圧変更手段（５７、５７ａ、５７ｂ）は、前記コンパレータ（ＣＭＰ）の一方の入力端子に供給する前記短絡検出電圧を生成する分圧回路（５５、５５ａ）と、該分圧回路（５５、５５ａ）から前記コンパレータ（ＣＭＰ）の前記入力端子に供給される前記短絡検出電圧を、前記過充電の検出に基づいて切り替えるスイッチ（ＳＷ）と、を含むことを特徴とする。

これにより、短絡電圧の変更は、スイッチ及び分圧回路を用いて容易に行うことができ、簡素な構成で短絡検出電圧変更手段を構成できるので、チップ面積等を増加させずに、低コストで容易に短絡検出電圧の変更を実現できる。また、分圧回路を用いるので、短絡電圧の変更設定を正確に行うことができる。

第４の発明は、第１又は第２の発明に係る二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）において、
前記短絡電圧検出回路（５０、５０ａ、５０ｂ）は、ＣＭＯＳインバータ（ＩＮＶ）を有し、
前記短絡検出電圧変更手段（５７、５７ａ、５７ｂ）は、前記ＣＭＯＳインバータ（ＩＮＶ）を構成するＰチャネルＭＯＳトランジスタ（ＰＭ）の高電位側に接続された電流源（Ｉｓ）と、該電流源（Ｉｓ）の接続又は非接続を前記過充電の検出に基づいて切り替えるスイッチ（ＳＷ）と、を含むことを特徴とする。

これにより、更に簡素な構成で短絡検出電圧変更手段を設けることができ、素子を組み込む面積を小さくし、コンパクトな構成で短絡検出電圧変更手段を実現できる。

第５の発明に係る二次電池保護モジュール（１５０）は、第１〜４のいずれかの発明に係る二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）と、
該二次電池保護用集積回路装置（１２０、１２０ａ、１２０ｂ）の放電制御端子（ＤＯＵＴ）に接続された放電制御ＭＯＳトランジスタ（Ｍ２）と、を有することを特徴とする。

これにより、過充電時の短絡検出が信頼性高く確実に行うことができるとともに、外付けの放電制御ＭＯＳトランジスタを接続して、確実に放電性制御を行うことができ、二次電池の保護機能が高い高性能な二次電池保護モジュールとすることができる。

第６の発明に係る電池パックは、第５の発明に係る二次電池保護モジュール（１５０）と、
該二次電池保護モジュール（１５０）が接続された二次電池（ＣＥＬＬ）と、を有することを特徴とする。

これにより、過充電時も適切に短絡状態を検出できる高性能な電池パックとすることができる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。

本発明によれば、過充電時も含めて、高い信頼性で短絡検出及び短絡保護を行うことができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。

図１は、本発明を適用した実施例１に係る二次電池保護用半導体集積回路装置１２０、二次電池保護モジュール１５０及び電池パック２００の全体構成を示した図である。図１において、図８及び図１０の構成要素と同様の構成要素については、図８及び図１０と同一の参照符号を付している。

実施例１に係る電池パック２００は、二次電池ＣＥＬＬと、二次電池保護モジュール１５０と、接続端子Ｐ＋、Ｐ−とを備える。二次電池保護モジュール１５０は、二次電池保護用集積回路装置１２０と、外付けの抵抗Ｒ１、Ｒ２、コンデンサＣ１、充電制御ＭＯＳトランジスタＭ１及び放電制御ＭＯＳトランジスタＭ２と、を備える。

二次電池ＣＥＬＬは、種々の二次電池が適用されてよく、例えば、リチウムイオン二次電池、リチウムポリマ二次電池等が適用されてよい。

二次電池保護用集積回路装置１２０は、過充電、過放電、放電過電流、短絡等の二次電池ＣＥＬＬの異常状態を検出し、二次電池ＣＥＬＬを保護する機能を有するＩＣ（Integrated Circuit、集積回路）である。二次電池保護用集積回路装置１２０は、保護回路が形成された半導体基板をパッケージ内に収容し、外部に保護回路と接続された端子を設けることにより、ＩＣとして構成されてよい。二次電池保護用集積回路装置１２０は、外付けＭＯＳトランジスタＭ１、Ｍ２をオフすることにより、二次電池ＣＥＬＬを保護する。

外付け抵抗Ｒ１、外付けコンデンサＣ１は、二次電池保護用集積回路装置１２０の電源変動を抑制するための素子である。また、外付け抵抗Ｒ１、Ｒ２は、電池パック２００を逆充電した時や、二次電池保護用集積回路装置１２０の絶対定格以上の電圧の充電器を接続したときに電流制限抵抗となる。

外付けの充電制御ＭＯＳトランジスタＭ１は、ＣＯＵＴ端子からの信号により制御され、過充電時にはオフとなり、二次電池ＣＥＬＬへの充電を停止させるスイッチング素子である。充電制御ＭＯＳトランジスタＭ１は、例えば、ＮチャネルＭＯＳトランジスタが適用されてよい。充電制御ＭＯＳトランジスタＭ１は、ドレインが二次電池ＣＥＬＬの負極側、ソースが接続端子Ｐ−側に接続され、ゲートがＣＯＵＴ端子に接続される。そして、充電制御ＭＯＳトランジスタＭ１には、ソースからドレインが順方向となるボディダイオードＤ１が寄生的に形成される。なお、ＣＯＵＴ端子は、充電制御端子であり、ハイレベル又はローレベルの電圧信号を出力し、充電制御ＭＯＳトランジスタＭ１のオン・オフを制御する。

外付けの放電制御ＭＯＳトランジスタＭ２は、ＤＯＵＴ端子からの信号により制御され、過放電時又は短絡時にはオフとなり、二次電池ＣＥＬＬからの放電を停止させるスイッチング素子である。放電制御ＭＯＳトランジスタＭ２は、例えば、ＮチャネルＭＯＳトランジスタが適用されてよい。放電制御ＭＯＳトランジスタＭ２は、ドレインが充電器接続用端子Ｐ−側、ソースが二次電池ＣＥＬＬの負極側に接続され、ゲートはＤＯＵＴ端子に接続される。また、放電制御ＭＯＳトランジスタＭ２には、ソースからドレインが順方向となるボディダイオードＤ２がやはり寄生的に形成される。なお、ＤＯＵＴ端子は、放電制御端子であり、ハーレベル又はローレベルの電圧信号を放電制御信号として出力し、放電制御ＭＯＳトランジスタＭ２のオン・オフを制御する。

次に、二次電池保護用集積回路装置１２０の構成要素について説明する。二次電池保護用集積回路装置１２０は、過充電検出回路１０と、過放電検出回路２０と、放電過電流検出回路３０と、充電過電流検出回路４０と、短絡検出回路５０と、遅延回路６０と、論理回路７０、８０と、過充電検出信号出力手段８１と、レベルシフト回路９０と、カウンタ１００と、発振器１１０と、ＶＤＤ端子と、ＶＳＳ端子と、ＤＳ端子と、ＤＯＵＴ端子と、ＣＯＵＴ端子と、Ｖ−端子とを備える。

過充電検出回路１０は、二次電池ＣＥＬＬの充電時に、ＶＤＤ端子が所定の過充電検出電圧よりも高くなると、二次電池ＣＥＬＬの過充電状態を検出する回路である。過充電検出回路１０は、過充電状態を検出したときには、論理回路８０、レベルシフト回路９０を経て、ＣＯＵＴ端子からローレベルを出力し、充電制御ＭＯＳトランジスタＭ１をオフとする。

論理回路８０は、種々の入力に対して論理回路演算を行い、レベルシフト回路９０に演算結果信号を出力するロジック回路である。入力は、過充電検出回路１０、充電過電流検出回路４０及びカウンタ１００からの入力信号が入力されるようになっている。また、本実施例に係る二次電池保護モジュール１５０においては、論理回路８０の演算結果のうち、過充電検出回路１０により過充電を検出した場合には、過充電検出信号を短絡検出回路５０に出力する過充電検出信号出力手段８１を備える。本実施例に係る二次電池保護モジュール１５０においては、過充電状態を検出したときに、短絡検出回路５０の短絡検出電圧の設定を変更するので、過充電を検出したときには、過充電検出信号が短絡検出回路５０に出力されるような構成となっている。なお、レベルシフト回路９０は、論理回路８０の出力を、ＮチャネルＭＯＳトランジスタＭ１、Ｍ３を駆動制御するのに必要な電圧レベルに変換する回路である。

過放電検出回路２０は、二次電池ＣＥＬＬの放電時に、ＶＤＤ端子が所定の過放電検出電圧以下になると、二次電池ＣＥＬＬの過放電状態を検出する回路である。過放電検出回路２０は、過放電を検出したときには、論理回路７０を介して、ＤＯＵＴ端子からローレベルを出力して放電制御ＭＯＳトランジスタＭ２をオフとし、二次電池ＣＥＬＬの放電を停止させる。

放電過電流検出回路３０は、二次電池ＣＥＬＬが充放電可能状態のときに、Ｖ−端子が所定の放電過電流検出電圧以上になると、放電過電流状態を検出する回路である。放電過電流検出回路３０が、放電過電流状態を検出したときには、論理回路７０を経て、ＤＯＵＴ端子にローレベルの電圧を出力し、放電制御ＭＯＳトランジスタＭ２をオフにして、放電を停止させ、回路に大電流が流れることを防ぐ。なお、論理回路７０は、ＮチャネルＭＯＳトランジスタＭ４の制御も行う。また、Ｖ−端子は、電池パック２００の回路を流れる電流を、電圧に変換して検出する電流検出端子である。ＶＳＳ端子が接地電位なので、このＶ−端子の電圧を検出することにより、回路を流れる電流を検出することができる。Ｖ−端子は、充電電流及び放電電流の双方を検出できる。Ｖ−端子は、充電電流を検出するときには、負電圧が検出され、放電電流を検出するときには、正電圧が検出される。

短絡検出回路５０は、二次電池ＣＥＬＬが充放電可能状態のときに、Ｖ−端子が所定の短絡検出電圧以上になると、短絡状態を検出する回路である。短絡は、急減な放電状態であるので、短絡検出電圧は、正電圧が検出される。短絡検出回路５０が短絡状態を検出したときには、遅延回路６０及び論理回路７０を経て、ＤＯＵＴ端子にローレベルの電圧を出力し、放電制御ＭＯＳトランジスタＭ２をオフにして、放電を停止させ、回路に短絡による大電流が流れることを防ぐ。ＤＯＵＴ端子は、上述のように、放電制御端子として機能し、放電を停止させる制御信号と放電を行わせる制御信号を放電制御ＭＯＳトランジスタＭ２に対して出力し、二次電池ＣＥＬＬの放電を制御する。また、本実施例に係る短絡検出回路５０においては、短絡検出電圧を、過充電検出時とそれ以外の通常時とで設定を変更し、短絡状態の検出を、二次電池ＣＥＬＬの状態を考慮して適切に行う。なお、この動作を行うための具体的な構成及び動作の詳細は後述する。

放電過電流検出回路３０と、短絡検出回路５０は、その検出方法と制御方法はほぼ同一であるが、その検出電圧と設定された遅延時間等が異なる。また、本実施例に係る二次電池保護モジュール１５０においては、放電過電流検出電圧は一定であるが、短絡検出電圧は、過充電時とそれ以外の時とで設定を変更する点で、両者は異なっている。

充電過電流検出回路４０は、充放電可能状態のときに、異常な電圧又は電流の充電器接続等によって、Ｖ−端子電圧が充電過電流検出電圧以下になると、充電過電流状態を検出する回路である。充電過電流検出回路４０は、充電過電流状態を検出すると、論理回路８０及びレベルシフト回路９０を経て、ＣＯＵＴ端子からローレベルを出力し、充電制御ＭＯＳトランジスタＭ１をオフにし、大電流が回路による充電を防ぐ。

ＤＳ端子は、電池パック２００の検査時に、遅延時間を短縮するための端子である。また、発振器１１０は、所定の周波数の発振を生成するための手段であり、カウンタ１００は、クロック信号の周波数変換を行う手段である。また、遅延回路６０は、所定の遅延時間を生成するための回路である。

次に、図２を用いて、実施例１に係る二次電池保護用集積回路装置１２０の主要構成要素である短絡検出回路５０の内部構成の詳細説明を行う。図２は、実施例１に係る二次電池保護用集積回路装置１２０の短絡検出回路５０の内部構成を示した図である。

図２において、実施例１に係る短絡検出回路５０は、短絡検出電圧変更手段５７と、コンパレータＣＭＰとを備える。短絡検出電圧変更手段５７は、分圧回路５５と、スイッチＳＷとを含む。分圧回路５５は、抵抗Ｒ５１、Ｒ５２、Ｒ５３の直列接続で構成され、二次電池保護用集積回路装置１２０の内部の基準電圧Ｖｒｅｆから、短絡検出電圧を生成している。分圧回路５５の抵抗Ｒ５３の分圧（Ｒ５３×Ｖｒｅｆ）／（Ｒ５１＋Ｒ５２＋Ｒ５３）は、端子Ａに出力され、抵抗（Ｒ５２＋Ｒ５３）の分圧（Ｒ５２＋Ｒ５３）×Ｖｒｅｆ／（Ｒ５１＋Ｒ５２＋Ｒ５３）は、端子Ｂに出力されるように構成されている。例えば、抵抗Ｒ５３の両端の電圧が０．５〔Ｖ〕となるように設定しておけば、端子Ａには０．５〔Ｖ〕が出力される。また、抵抗（Ｒ５２＋Ｒ５３）の両端の電圧が１．０〔Ｖ〕となるように設定しておけば、端子Ｂには、１．０〔Ｖ〕が出力されることになる。この接続を、スイッチＳＷで切り替えれば、分圧回路５５により、Ｖｆよりも電圧の大きい１．０〔Ｖ〕と、Ｖｆよりも電圧の小さい０．５〔Ｖ〕の２種類の短絡検出電圧を生成することができる。

ここで、スイッチＳＷの一端は、端子Ａと端子Ｂの接続が切り替えられるように構成されており、スイッチＳＷの他端は、コンパレータＣＭＰの一方の入力端子に接続されている。また、コンパレータＣＭＰの他端は、Ｖ−端子に接続されている。よって、コンパレータＣＭＰにより、Ｖ−端子で検出された電圧と、分圧回路５５で生成された短絡検出電圧を比較する。なお、コンパレータＣＭＰの出力端子には、遅延回路６０が接続され、遅延回路６０には、論理回路７０が接続されている。そして、論理回路７０からの出力は、ＤＯＵＴ端子に出力され、放電制御ＭＯＳトランジスタＭ２をオフとすることが可能に構成されている。この点は、図１で説明した構成と同様である。なお、スイッチＳＷは、種々の接続切替手段が適用されてよく、例えば、簡素なアナログスイッチが適用されてもよいし、ＭＯＳトランジスタ等の半導体スイッチング素子や、リレー手段等が適用されてもよい。

次に、短絡検出電圧変更手段５７の動作について説明する。まず、過充電検出回路１０により、過充電が検出されていないときには、過充電検出信号出力手段８１から、過充電検出信号は出力されず、この場合には、スイッチＳＷは、端子Ａに接続される。過充電状態ではないので、短絡検出電圧を低く設定し、小電流の機器についても、短絡状態を確実に検出できる状態とすることが好ましいからである。過充電状態でないときには、充電制御ＭＯＳトランジスタＭ１はオンであり、そのオン抵抗は数１０〔ｍΩ〕であるから、充電制御ＭＯＳトランジスタＭ１のオン抵抗により、Ｖ−端子の電位上昇に与える影響は無視できる程に小さい。よって、通常通りのＶｆよりも低い短絡検出電圧、例えば０．５〔Ｖ〕程度に設定してよい。

一方、過充電検出回路１０により、過充電が検出されたときには、過充電検出信号出力手段８１から、スイッチＳＷに過充電検出信号が出力される。これにより、スイッチＳＷは、接続を端子Ａから端子Ｂに切り替える。これにより、短絡検出電圧は、Ｖｆよりも高い電圧、例えば１．０〔Ｖ〕程度に設定される。そして、Ｖ−端子から検出される電圧が、抵抗（Ｒ５３＋Ｒ５２）の分圧回路で設定された電圧を超えない限りは、短絡が検出されない状態となる。過充電状態では、Ｖ−端子の電圧は、充電制御ＭＯＳトランジスタＭ１のボディダイオードＤ１によるＰＮ接合の順方向電圧により、短絡電流や過放電電流が何も流れていない状態で０．６〔Ｖ〕に上昇しているので、短絡検出電圧が１．０〔Ｖ〕に設定されれば、実質的には、１．０−０．６＝０．４〔Ｖ〕に設定されていることになり、適切に短絡状態を検出することができる。

このように、実施例１に係る二次電池保護用集積回路装置１２０によれば、分圧回路５５、スイッチＳＷ、過充電検出信号を短絡検出回路５０に出力する簡素な構成で、過充電検出状態又は過充電未検出状態のいずれであっても、確実かつ適切に短絡状態を検出することができる。

図３は、実施例１に係る二次電池保護用集積回路装置１２０を含む二次電池保護モジュール１５０の動作のタイミングチャートの一例を示した図である。図３（ａ）は、ＶＤＤ端子の電圧変化を示した図であり、図３（ｂ）は、Ｖ−端子の電圧変化を示した図である。また、図３（ｃ）は、ＣＯＵＴ端子の電圧変化を示した図であり、図３（ｄ）は、充電電流と放電電流の変化を示した図である。なお、図３（ｂ）においては、実線で本実施例に係る二次電池保護用集積回路装置１２０のタイミングチャートが示されており、破線が従来の二次電池保護用集積回路２２０のタイミングチャートが比較例として示されている。

図３（ａ）において、ＶＤＤ端子の電圧が上昇してゆき、時刻ｔ１で過充電検出電圧ＶＤＥＴ１に達し、遅延時間ｔＶＤＥＴ１が経過すると、過充電検出回路１０は、時刻ｔ２で過充電を検出する。このとき、図３（ｂ）においては、過充電を検出するまでは、Ｖ−端子における短絡検出電圧は、ＶＤＥＴ３であったが、過充電を検出した後、つまり時刻ｔ２で短絡検出電圧をＶＤＥＴ３よりも大きいＶＤＥＴ４に引き上げている。これにより、過充電検出時には、短絡検出電圧を上昇させ、ボディダイオードＤ１の順方向電圧Ｖｆよりも高い値に設定し、適切な短絡検出電圧を設定している。このとき、図３（ｃ）より、ＣＯＵＴ端子の電圧は、時刻ｔ２までＶＤＤが出力され、ハイレベルの信号を出力して充電制御ＭＯＳトランジスタＭ１をオンとしていたが、過充電の検出により、ＣＯＵＴ端子からはローレベルの信号を出力し、充電制御ＭＯＳトランジスタＭ２をオフとしている動作を行っていることが示されている。また、図３（ｄ）においては、時刻ｔ２まで充電電流が流れていたのが、時刻ｔ２で電流が０となっている。

次に、充電停止状態が保たれると、二次電池ＣＥＬＬの端子電圧は一定に保たれ、時刻ｔ３で負荷が接続されると、電圧は低下する。図３（ａ）に示すように、端子ＶＤＤの電圧は、時刻ｔ３で負荷が接続されてから時刻ｔ４で充電復帰電圧ＶＲＥＬ１にまで低下し、所定の遅延時間ｔＶＲＥＬ１が経過し、時刻ｔ５になると、充電再開状態となる。このとき、図３（ｂ）に示すように、短絡検出電圧は、時刻ｔ５までＶＤＥＴ４であるが、過充電状態でなくなると、通常の短絡検出電圧ＶＤＥＴ３に戻る。これにより、過充電以外の通常の状態では、小電流の機器をも対象とした短絡検出電圧を設定することができる。また、このとき、図３（ｃ）においては、時刻ｔ５でＣＯＵＴ端子はハイレベルの信号を出力し、充電制御ＭＯＳトランジスタＭ１をオンとし、充電を再開させた動作が示されている。また、図３（ｄ）においては、負荷が接続された時刻ｔ４に、電流は放電電流に切り替わり、過充電状態からの放電が適切に行われていることが示されている。

このように、図３（ｂ）に示すように、過充電検出時に、短絡検出電圧を引き上げることにより、図３（ｄ）に示すように、充放電が適切に実行されることが分かる。

図４は、本発明を適用した実施例２に係る二次電池保護用集積回路装置１２０ａの短絡検出回路５０ａの構成を示した図である。実施例２に係る二次電池保護用集積回路装置１２０ａ、二次電池保護モジュール及び電池パックの全体構成は、実施例１の図１と同様であるので、その説明を省略する。実施例２に係る二次電池保護用集積回路装置１２０ａにおいては、短絡検出回路５０ａの短絡検出電圧変更手段５７ａの構成のみが、実施例１に係る二次電池保護用集積回路装置１２０及び二次電池保護モジュール１５０と異なっている。

図４において、実施例２に係る二次電池保護用集積回路装置１２０ａの短絡検出回路５０ａは、分圧回路５５ａ及びスイッチＳＷを含む短絡検出電圧変更手段５７ａと、コンパレータＣＭＰとを備える点では、実施例１に係る短絡検出回路５０と同様である。実施例２に係る短絡検出回路５０ａにおいては、短絡検出電圧変更手段５７ａのスイッチＳＷの位置が、分圧回路５５ａの抵抗Ｒ５１ａを短絡するか否かの切り替えを行うためのスイッチＳＷとして設けられている点で、実施例１に係る短絡検出回路５０の短絡検出電圧変更手段５７と異なっている。

分圧回路５５ａは、抵抗Ｒ５１ａ、５２ａ、５３ａの直列接続で構成され、抵抗Ｒ５３ａの電位がコンパレータＣＭＰの一方の入力端子に入力されるように固定接続されている。一方、抵抗Ｒ５１ａには、並列にスイッチＳＷが接続され、スイッチＳＷをオンとすると抵抗Ｒ５１ａを短絡し、スイッチＳＷをオフとすると、抵抗Ｒ５１ａが分圧回路５５ａの一部として直列接続され、分圧回路５５ａを構成する状態となる。分圧回路５５ａに印加される電圧はＶｒｅｆで一定であるので、スイッチＳＷのオン・オフにより、コンパレータＣＭＰに入力される短絡検出電圧の設定を異ならせることができる。また、スイッチＳＷには、過充電検出信号出力手段８１から情報が送られ、過充電検出信号が出力されるようになっている。過充電検出信号出力手段８１から、過充電検出信号が出力されたときには、スイッチＳＷをオンとして抵抗Ｒ５１ａを短絡し、コンパレータＣＭＰに入力される分圧を高くするようにする。一方、過充電検出信号が出力されないときには、スイッチＳＷをオフとし、コンパレータＣＭＰに入力される分圧が低くなるようにする。なお、スイッチＳＷのオン・オフで、コンパレータＣＭＰに入力される短絡検出電圧は、実施例１と同様に、過充電が検出されたときには、ボディダイオードＤ１の順方向電圧Ｖｆよりも高くなり、過充電が検出されないときには、ボディダイオードＤ１の順方向電圧Ｖｆよりも低くなるように、分圧回路５５ａの抵抗Ｒ５１ａ、５２ａ、５３ａを調整する。

また、コンパレータＣＭＰの他方の入力端子には、Ｖ−端子が接続され、出力端子には、遅延回路６０及び論理回路７０が接続され、論理回路７０の先には放電制御端子であるＤＯＵＴ端子が接続されている点は、実施例１に係る短絡検出回路５０及び二次電池保護用集積回路装置１２０と同様である。

実施例２に係る二次電池保護用集積回路装置１２０ａによれば、実施例１に係る二次電池保護用集積回路装置１２０と同様に、分圧回路５５ａ及びスイッチＳＷという簡素な構成を有する短絡検出電圧変更手段５７ａを用いて、正確に短絡検出電圧の変更設定を行うことができる。

図５は、本発明を適用した実施例３に係る二次電池保護用集積回路装置１２０ｂの短絡検出回路５０ｂの構成の一例を示した図である。実施例３に係る二次電池保護用集積回路装置１２０ｂは、短絡検出回路５０ｂに、分圧回路５５、５５ａの代わりに、電流源ＩｓとインバータＩＮＶを用いた点において、実施例１及び実施例２に係る二次電池保護用集積回路装置１２０、１２０ａと異なっている。なお、二次電池保護用集積回路１２０ｂ、二次電池保護モジュール１５０及び電池パック２００の全体構成は、図１と同様の構成であってよいので、その説明を省略する。

図５において、実施例３に係る短絡検出回路５０ｂは、短絡検出電圧変更手段５７ｂと、インバータＩＮＶとを備える。短絡検出電圧変更手段５７ｂは、電流源Ｉｓと、スイッチＳＷとを含む。また、スイッチＳＷには、過充電検出信号出力手段８１から、過充電検出信号が出力されるように構成されている。実施例３に係る短絡検出回路５０ｂにおいては、インバータＩＮＶの閾値電圧を過充電検出又は過充電未検出に応じて変更することで、インバータＩＮＶからの出力電圧を変更し、短絡検出電圧の設定を変更する。

図６は、図５に示した実施例３の短絡検出回路５０ｂを、より詳細に示した図である。図６において、インバータＩＮＶは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータとして構成され、高電位側のＰチャネルＭＯＳトランジスタＰＭと、ＮチャネルＭＯＳトランジスタＮＭのドレイン同士が接続されて構成されている。ＰチャネルＭＯＳトランジスタＰＭのソースは電源ＶＤＤに接続され、ＮチャネルＭＯＳトランジスタＮＭのソースは接地されている。また、ＰチャネルＭＯＳトランジスタＰＭ及びＮチャネルＭＯＳトランジスタＮＭのゲートは、インバータＩＮＶの共通入力を構成し、ドレインは、共通出力を構成する。更に、ＰチャネルＭＯＳトランジスタＰＭのドレインと電源ＶＤＤとの間に電流源Ｉｓが接続され、電流源Ｉｓに並列にスイッチＳＷが接続されており、短絡検出電圧変更手段５７ｂを構成している。

かかる短絡検出回路５０ｂにおいて、スイッチＳＷがオンとなり、電流源Ｉｓが短絡されている場合には、インバータＩＮＶの閾値電圧は、ＶＤＤ／２となる。一方、スイッチＳＷをオフとし、電流源ＩｓをインバータＩＮＶに接続した場合には、インバータＩＮＶの閾値電圧は、ＮチャネルＭＯＳトランジスタのスレッショルド電位Ｖｔｈに切り替わる。

図７は、図５及び図６に示した実施例３の短絡検出回路５０ｂの動作の一例を説明するための図である。図７（ａ）は、インバータＩＮＶの入力電圧の変化の一例を示した図であり、図７（ｂ）は、図７（ａ）に対応したインバータＩＮＶの出力電圧を示した図である。

図７（ａ）において、まず、短絡検出回路５０ｂのスイッチＳＷがオンであり、インバータＩＮＶの閾値電圧がＶＤＤ／２に設定されている場合を考える。図７（ａ）において、インバータＩＮＶへの入力電圧が徐々に上昇した場合に、閾値電圧ＶＤＤ／２に到達する時刻ｔ２までは、ローレベルの入力電圧が印加されているので、図７（ｂ）に示すように、インバータＩＮＶに接続はハイレベルＨの電圧を出力する。そして、入力電圧がＶＤＤ／２に到達した時刻ｔ２で、ＮチャネルＭＯＳトランジスタＮＭがオンし、出力電圧がハイレベルに切り替わる。図７（ｂ）においては、時刻ｔ２で、出力電圧ＶｏｕｔがハイレベルＨからローレベルＬに切り替わった状態が示されている。ＶＤＤが、例えば、４〔Ｖ〕であれば、ＶＤＤ／２は２〔Ｖ〕となるので、高い閾値電圧を短絡検出電圧として設定することができる。

一方、スイッチＳＷがオフであり、電流源ＩｓがインバータＩＮＶに接続されている場合には、インバータＩＮＶの閾値電圧は、ＮチャネルＭＯＳトランジスタＮＭのスレッショルド電位Ｖｔｈである。この場合、図７（ａ）に示されるように、インバータＩＮＶの入力電圧が徐々に上昇した場合には、時刻ｔ１でスレッショルド電位Ｖｔｈに達し、図７（ｂ）において示されるように、出力電圧が時刻ｔ１でハイレベルＨからローレベルＬに切り替わる。ここで、ＮチャネルＭＯＳトランジスタＮＭのスレッショルド電位Ｖｔｈも約０．６〔Ｖ〕であるので、通常の短絡検出電圧の設定と近い値となる。

図５に戻る。図５において、過充電検出信号出力手段８１から、過充電検出信号が出力された場合には、スイッチＳＷはオンとなり、インバータＩＮＶの閾値電圧をＶＤＤ／２に引き上げ、短絡検出電圧をＶＤＤ／２に設定する。これにより、短絡検出電圧を、ボディダイオードＤ１の順方向電圧Ｖｆよりも高い１〔Ｖ〕以上、例えば２〔Ｖ〕程度に設定することができる。一方、過充電検出信号出力手段８１から、過充電検出信号が出力されないときには、スイッチＳＷをオフとし、電流源Ｉｓを接続して、ＮチャネルＭＯＳトランジスタＮＭのスレッショルド電位ＶｔｈをインバータＩＮＶの閾値電圧に設定する。これにより、短絡検出電圧を、０．６〔Ｖ〕程度に設定することができ、小電流で動作する機器に対しても、十分に対応して短絡状態を検出することができる。

なお、インバータＩＮＶの入力には、Ｖ−端子が接続され、インバータＩＮＶの出力には遅延回路６０及び論理回路７０が接続され、論理回路７０の演算結果は、ＤＯＵＴ端子に出力されて、放電制御信号を出力する点は、実施例１及び実施例２と同様である。

このように、実施例３に係る二次電池保護用集積回路装置１２０ｂのように、インバータＩＮＶを出力素子とし、インバータＩＮＶの出力電圧を切り替える短絡検出電圧変更手段５７ｂを電流源Ｉｓ及びスイッチＳＷで構成し、短絡検出電圧変更手段により、インバータＩＮＶの閾値電圧を切り替えて短絡検出電圧の設定を切り替えるようにしてもよい。インバータＩＮＶと、電流源Ｉｓは、抵抗で構成された分圧回路５５、５５ａよりも、半導体基板上に省スペースで構成することができるので、チップ面積を殆ど増加させることなく短絡検出回路５０ｂを半導体基板上に構成することができる。実施例３に係る二次電池保護用集積回路装置１２０ｂによれば、省スペースで、短絡検出を的確に行う二次電池保護用集積回路装置１２０ｂとすることができる。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

実施例１に係る二次電池保護用半導体集積回路装置１２０、二次電池保護モジュール１５０及び電池パック２００の全体構成図である。 実施例１の短絡検出回路５０の内部構成の一例を示した図である。 実施例１に係る二次電池保護用集積回路装置１２０のタイミングチャートである。 実施例２の短絡検出回路５０ａの構成の一例を示した図である。 実施例３の短絡検出回路５０ｂの構成の一例を示した図である。 実施例３の短絡検出回路５０ｂを、より詳細に示した図である。 実施例３の短絡検出回路５０ｂの動作の一例を説明するための図である。図７（ａ）は、インバータＩＮＶの入力電圧の変化の一例を示した図である。図７（ｂ）は、図７（ａ）に対応したインバータＩＮＶの出力電圧を示した図である。 従来の二次電池保護モジュールの一例を示した図である。 一般的なＮチャネルＭＯＳトランジスタの断面構造の一例を示した図である。 従来の電池パック３００が短絡された状態を模式的に示した図である。

符号の説明

１０ 過充電検出回路
２０ 過放電検出回路
３０ 放電過電流検出回路
４０ 充電過電流検出回路
５０、５０ａ、５０ｂ、１５０ 短絡検出回路
５５、５５ａ 分圧回路
５７、５７ａ、５７ｂ 短絡検出電圧変更手段
６０ 遅延回路
７０、８０ 論理回路
８１ 過充電検出信号出力手段
９０ レベルシフト回路
１００ カウンタ
１１０ 発振器
１２０、１２０ａ、１２０ｂ 二次電池保護用集積回路装置
１５０、２５０ 二次電池保護モジュール
２００、３００ 電池パック
ＤＯＵＴ 放電制御端子
Ｍ１ 充電制御ＭＯＳトランジスタ
Ｍ２ 放電制御ＭＯＳトランジスタ
Ｄ１、Ｄ２ ボディダイオード
Ｒ５１、Ｒ５１ａ、Ｒ５２、Ｒ５２ａ、Ｒ５３、Ｒ５３ａ 抵抗
ＣＭＰ コンパレータ
ＳＷ スイッチ
ＩＮＶ インバータ
Ｉｓ 電流源
ＰＭ ＰチャネルＭＯＳトランジスタ
ＮＭ ＮチャネルＭＯＳトランジスタ

Claims (6)

1. 二次電池の放電電流を電圧値に変換して検出し、該電圧値が所定の短絡検出電圧以上であったときに、前記二次電池の短絡状態を検出する短絡検出回路と、
   該短絡検出回路により前記短絡状態が検出されたときに、前記二次電池の放電を停止させる制御信号を出力する放電制御端子と、
   前記二次電池の過充電を検出する過充電検出回路と、を有する二次電池保護用集積回路装置であって、
   前記短絡検出回路は、前記過充電検出回路により前記過充電が検出されたときに、前記短絡検出電圧を変更する短絡検出電圧変更手段を備えることを特徴とする二次電池保護用集積回路装置。
2. 前記短絡検出電圧変更手段は、前記過充電検出回路により前記過充電状態が検出されたときに、前記短絡検出電圧をダイオードのＰＮ接合の順方向電圧よりも高い電圧値に変更することを特徴とする請求項１に記載の二次電池保護用集積回路装置。
3. 前記短絡検出回路は、コンパレータを有し、
   前記短絡検出電圧変更手段は、前記コンパレータの一方の入力端子に供給する前記短絡検出電圧を生成する分圧回路と、該分圧回路から前記コンパレータの前記入力端子に供給される前記短絡検出電圧を、前記過充電の検出に基づいて切り替えるスイッチと、を含むことを特徴とする請求項１又は２に記載の二次電池保護用集積回路装置。
4. 前記短絡検出回路は、ＣＭＯＳインバータを有し、
   前記短絡検出電圧変更手段は、前記ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタの高電位側に接続された電流源と、該電流源の接続又は非接続を前記過充電の検出に基づいて切り替えるスイッチと、を含むことを特徴とする請求項１又は２に記載の二次電池保護用集積回路装置。
5. 請求項１乃至４のいずれか一項に記載の二次電池保護用集積回路装置と、
   該二次電池保護用集積回路装置の放電制御端子に接続された放電制御ＭＯＳトランジスタと、を有することを特徴とする二次電池保護モジュール。
6. 請求項５に記載の二次電池保護モジュールと、
   該二次電池保護モジュールが接続された二次電池と、を有することを特徴とする電池パック。

Images