JP2012059815A

JP2012059815A - 半導体装置

Info

Publication number: JP2012059815A
Application number: JP2010199817A
Authority: JP
Inventors: Takuyo Kodama; 択洋児玉
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2010-09-07
Filing date: 2010-09-07
Publication date: 2012-03-22

Abstract

【課題】ヒューズの切断状態または非切断状態を正しく判定する半導体装置を提供する。
【解決手段】半導体装置は、ヒューズと当該ヒューズに直列に接続された所定抵抗素子とを含むヒューズ抵抗回路と、ヒューズが非切断状態であるときのヒューズ抵抗回路の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子を含む基準抵抗回路と、ヒューズ抵抗回路の抵抗値が、基準抵抗回路の抵抗値よりも大きい場合には、ヒューズの切断を示す切断信号を出力し、ヒューズ抵抗回路の抵抗値が、基準抵抗回路の抵抗値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する判定回路と、を含む。
【選択図】図１

Description

本発明は、半導体装置に関し、特には、ヒューズを有する半導体装置に関する。

特許文献１には、ヒューズが切断状態か非切断状態かを判定するヒューズオプション回路が記載されている。特許文献１に記載のヒューズオプション回路は、ヒューズと、ＭＯＳ（Metal Oxide Semiconductor）トランジスタと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータと、を備えている。ＭＯＳトランジスタは、導通（オン）状態のときのオン抵抗値が、非切断状態であるときのヒューズの抵抗値よりも大きく、かつ、不完全にカッティングされたときのヒューズの抵抗値よりも小さい。

特許文献１に記載のヒューズオプション回路では、ＣＭＯＳインバータの入力端が、ヒューズと、ＭＯＳトランジスタのドレインと、に接続されている。

ヒューズに対するカッティングが行われていない状況で、ＭＯＳトランジスタが導通状態になると、ヒューズからＭＯＳトランジスタへ電流が流れる。ヒューズからＭＯＳトランジスタへ電流が流れると、ヒューズの抵抗値が、ＭＯＳトランジスタのオン抵抗値よりも小さいため、ＣＭＯＳインバータの入力端がハイレベルとなり、ＣＭＯＳインバータは、その出力端からロウレベルの信号を出力する。

一方、ヒューズに対するカッティングが不完全な状況で、ＭＯＳトランジスタが導通状態になると、ヒューズの抵抗値が、ＭＯＳトランジスタのオン抵抗値よりも大きくなるため、ＣＭＯＳインバータの入力端がロウレベルとなり、ＣＭＯＳインバータは、その出力端からハイレベルの信号を出力する。

特開平１０−１９９２８８号公報

特許文献１に記載のヒューズオプション回路が、出力端から上述のような信号を出力するには、ＭＯＳトランジスタのオン抵抗値は、非切断状態であるときのヒューズの抵抗値よりも大きく、かつ、不完全にカッティングされたときのヒューズの抵抗値よりも小さくならなければならない。

しかしながら、ＭＯＳトランジスタの製造バラツキによって、ＭＯＳトランジスタのオン抵抗値が、非切断状態であるときのヒューズの抵抗値よりも小さくなってしまう場合、または、ＭＯＳトランジスタのオン抵抗値が、不完全にカッティングされたときのヒューズの抵抗値よりも大きくなってしまう場合がある。この場合、ヒューズが切断状態か非切断状態かの判定が誤って行われてしまうおそれがあるという問題があった。

本発明の半導体装置は、ヒューズの切断または非切断の判定を行う半導体装置であって、半導体装置であって、前記ヒューズと当該ヒューズに直列に接続された所定抵抗素子とを含むヒューズ抵抗回路と、前記ヒューズが非切断状態であるときの前記ヒューズ抵抗回路の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子を含む基準抵抗回路と、前記ヒューズ抵抗回路の抵抗値が前記基準抵抗回路の抵抗値よりも大きい場合には前記切断を示す切断信号を出力し、前記ヒューズ抵抗回路の抵抗値が前記基準抵抗回路の抵抗値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む。

本発明によれば、半導体装置は、ヒューズとそのヒューズに直列に接続された抵抗素子とを含むヒューズ抵抗回路と、ヒューズが非切断状態であるときのヒューズ抵抗回路の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子を含む基準抵抗回路と、を備え、判定回路は、ヒューズ抵抗回路の抵抗値が、基準抵抗回路の抵抗値よりも大きい場合にはヒューズの切断を示す切断信号を出力し、ヒューズ抵抗回路の抵抗値が、基準抵抗回路の抵抗値よりも小さい場合にはヒューズの非切断を示す非切断信号を出力する。

よって、本発明では、判定回路は、ヒューズ抵抗回路の抵抗値と基準抵抗回路の抵抗値とを比較して、ヒューズが切断状態か非切断状態かを判定する。このため、ヒューズが非切断状態である半導体装置では、判定回路は、基準抵抗回路の抵抗値が、ヒューズ抵抗回路の抵抗値よりも大きいため、ヒューズが非切断状態であると判定する。

一方、ヒューズの切断が不十分である半導体装置では、判定回路は、ヒューズ抵抗回路の抵抗値が、基準抵抗回路の抵抗値よりも大きければ、ヒューズが切断状態であると正しく判定することができる。すなわち、ヒューズ抵抗回路の抵抗値と基準抵抗回路の抵抗値との差分である所定の抵抗値と比較して、不十分な切断により生じるヒューズの抵抗値が大きければ、判定回路は、ヒューズが切断状態であると正しく判定することができる。

したがって、判定回路は、ヒューズ抵抗回路の抵抗値と基準抵抗回路の抵抗値との差分である所定の抵抗値が小さいほど、不十分な切断によって抵抗値が十分に大きくならないヒューズを切断状態であると正しく判定できるようになる。

本発明の第１の実施形態における半導体装置の構成例を示すブロック図である。半導体装置１ａの詳細構成例を示す回路図である。ヒューズ４が切断状態のときの半導体装置１ａの動作を例示する図である。ヒューズ４が切断状態での電源投入時に行うヒューズ判定の動作を示す図である。ヒューズ４が非切断状態での電源投入時に行うヒューズ判定の動作を示す図である。出力線に出力インバータを接続する半導体装置１Ａの構成例を示す回路図である。第１の実施形態における半導体装置１ａの変形例を示す回路図である。出力線に出力インバータを接続する半導体装置１Ｂの構成例を示す回路図である。第２の実施形態における半導体装置２ａの構成例を示す回路図である。ヒューズ４が切断状態のときの半導体装置２ａの動作を例示する図である。第２の実施形態における半導体装置２ａの変形例を示す回路図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の第１の実施形態における半導体装置の構成例を示すブロック図である。

半導体装置１ａは、ヒューズ（Ｆｕｓｅ）４の切断または非切断の判定（以下「ヒューズ判定」とも称する。）を行い、その判定結果に基づいて半導体装置１ａの機能を、予め定められた機能に設定する。

半導体装置１ａは、ヒューズ（Ｆｕｓｅ）抵抗回路１０と、基準抵抗回路２０と、判定回路３０と、を有する。ヒューズ抵抗回路１０と基準抵抗回路２０とは、接地電位ＶＳＳを供給する接地線８２と接続される。判定回路３０は、電源電位ＶＤＤを供給する電源電位線８１と接続される。

ヒューズ抵抗回路１０は、ヒューズ４と、抵抗素子Ｒｆ１およびＲｆ２と、を含む。抵抗素子Ｒｆ１と抵抗素子Ｒｆ２とは、それぞれ所定抵抗素子の一例である。抵抗素子Ｒｆ１および抵抗素子Ｒｆ２は、それぞれ、ヒューズ４と直列に接続される。本実施形態では、ヒューズ４の一端が抵抗素子Ｒｆ１と接続され、ヒューズ４の他端が抵抗素子Ｒｆ２と接続される。

ヒューズ４は、特性トリミング用のヒューズとして用いられる。なお、ヒューズ４は、アドレス置換用のヒューズとして用いることも可能である。また、ヒューズ４としては、例えば、Ｍｅｔａｌヒューズまたは溶断（Ａｎｔｉ）ヒューズが用いられる。

抵抗素子Ｒｆ１およびＲｆ２は、ヒューズ４を介して互いに直列に接続される。よって、ヒューズ抵抗回路１０の抵抗値は、ヒューズ４と抵抗素子Ｒｆ１と抵抗素子Ｒｆ２との抵抗値の加算値である。

基準抵抗回路２０は、抵抗素子Ｒｒ１および抵抗素子Ｒｒ２を含む。抵抗素子Ｒｒ１と抵抗素子Ｒｒ２とで、特定抵抗素子が構成される。なお、特定抵抗素子は、１つの抵抗素子で構成されてもよく、３つ以上の抵抗素子で構成されてもよい。

本実施形態では、抵抗素子Ｒｒ１およびＲｒ２は、互いに直列に接続される。よって、基準抵抗回路２０の抵抗値は、抵抗素子Ｒｒ１と抵抗素子Ｒｒ２との抵抗値の加算値である。抵抗素子Ｒｒ１と抵抗素子Ｒｒ２との抵抗値の加算値は、ヒューズ４が非切断状態であるときのヒューズ抵抗回路１０の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する。本実施形態では、所定の抵抗値として、数ｋΩ（キロオーム）程度の抵抗値が用いられる。

判定回路３０は、ヒューズ抵抗回路１０の抵抗値と基準抵抗回路２０の抵抗値とを比較して、ヒューズ４の切断または非切断の判定を行う。

本実施形態では、判定回路３０は、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きい場合には、ヒューズ４の切断を示す切断信号を出力する。一方、判定回路３０は、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも小さい場合には、ヒューズ４の非切断を示す非切断信号を出力する。

判定回路３０は、制御回路３１と判定保持回路３２とを有する。判定保持回路３２は、レベル判定回路３２０とラッチ回路３４０とを有する。

制御回路３１は、判定保持回路３２によるヒューズ判定のタイミングを制御する。制御回路３１は、プリチャージ回路３１０と電源制御回路３３０とを有する。

プリチャージ回路３１０は、電源電位線８１と接続される。プリチャージ回路３１０は、レベル判定回路３２０へのプリチャージを指示する判定準備信号を受け付けると、電源電位線８１（電位ＶＤＤ）とレベル判定回路３２０の接続端子９１との間を接続するとともに、電源電位線８１（電位ＶＤＤ）とレベル判定回路３２０の接続端子９２との間を接続する。また、電源制御回路３３０は、判定準備信号を受け付けると、レベル判定回路３２０の接続端子９３とヒューズ抵抗回路１０との間を切断するとともに、レベル判定回路３２０の接続端子９４と基準抵抗回路２０との間を切断する。このため、判定準備信号が、プリチャージ回路３１０と電源制御回路３３０とに入力されることによって、ヒューズ抵抗回路１０および基準抵抗回路２０のそれぞれに供給するための電荷がレベル判定回路３２０にプリチャージされる。

プリチャージ回路３１０は、ヒューズ判定の開始を指示する指示信号（以下「判定開始信号」と称する。）を受け付けると、電源電位線８１（電位ＶＤＤ）とレベル判定回路３２０の接続端子９１との間を切断するとともに、電源電位線８１（電位ＶＤＤ）とレベル判定回路３２０の接続端子９２との間を切断する。このため、判定開始信号が、プリチャージ回路３１０に入力されることによって、レベル判定回路３２０へのプリチャージが停止される。

また、半導体装置１ａに電源が投入されると、電源電位線８１に電位ＶＤＤが供給されると共に、プリチャージ回路３１０に、電源投入に伴ってＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに遷移する電位（以下、「電源投入に伴ってＨレベルに遷移する電位」と称する。）が供給される。プリチャージ回路３１０は、電源投入に伴ってＨレベルに遷移する電位を受け付けると、ヒューズ抵抗回路１０および基準抵抗回路２０のそれぞれに供給するための電荷を、レベル判定回路３２０にチャージする。

電源制御回路３３０は、判定開始信号を受け付けると、判定保持回路３２の接続端子９３とヒューズ抵抗回路１０との間を接続するとともに、判定保持回路３２の接続端子９４と基準抵抗回路２０との間を接続する。このため、判定開始信号が、電源制御回路３３０に入力されることによって、接続端子９１からレベル判定回路３２０にプリチャージされた電荷が、ヒューズ抵抗回路１０に供給され、かつ、接続端子９２からレベル判定回路３２０にプリチャージされた電荷が、基準抵抗回路２０に供給される。

電源制御回路３３０は、電源投入に伴ってＨレベルに遷移する電位を受け付けると、判定保持回路３２の接続端子９３とヒューズ抵抗回路１０との間を接続するとともに、判定保持回路３２の接続端子９４と基準抵抗回路２０との間を接続する。このため、電源投入に伴ってＨレベルに遷移する電位が、電源制御回路３３０に入力されることによって、レベル判定回路３２０にチャージされた電荷が、ヒューズ抵抗回路１０に供給され、かつ、レベル判定回路３２０にチャージされた電荷が、基準抵抗回路２０に供給される。

判定保持回路３２は、基準抵抗回路２０の抵抗値とヒューズ抵抗回路１０の抵抗値とを比較する。判定保持回路３２は、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きい場合には、切断信号を出力する。一方、判定保持回路３２は、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも小さい場合には、非切断信号を出力する。

レベル判定回路３２０は、電源制御回路３３０にてヒューズ抵抗回路１０と基準抵抗回路２０とにそれぞれ接続されると、プリチャージ回路３１０にて接続端子９１からプリチャージまたはチャージされた電荷をヒューズ抵抗回路１０に供給し、かつ、プリチャージ回路３１０にて接続端子９２からプリチャージまたはチャージされた電荷を基準抵抗回路２０に供給する。

レベル判定回路３２０は、ヒューズ抵抗回路１０と基準抵抗回路２０とのそれぞれに電荷を供給すると、ヒューズ抵抗回路１０に流れる電流（以下「ヒューズ電流」と称する。）と、基準抵抗回路２０に流れる電流（以下「基準電流」と称する。）と、を検出する。

レベル判定回路３２０は、ヒューズ電流と基準電流とを検出すると、ヒューズ電流が、基準電流よりも小さい場合には、切断信号をラッチ回路３４０に出力する。一方、レベル判定回路３２０は、ヒューズ電流が、基準電流よりも大きい場合には、非切断信号をラッチ回路３４０に出力する。

ラッチ回路３４０は、レベル判定回路３２０にて判定された結果を保持する。本実施形態では、ラッチ回路３４０は、レベル判定回路３２０から出力される切断信号または非切断信号を保持する。

すなわち、第１の実施形態による半導体装置は、ヒューズ４とヒューズ４に直列に接続された所定抵抗素子（抵抗素子Ｒｆ１およびＲｆ２）とを含むヒューズ抵抗回路１０と、ヒューズ４が非切断状態であるときのヒューズ抵抗回路１０の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子（抵抗素子Ｒｒ１およびＲｒ２）を含む基準抵抗回路２０と、ヒューズ抵抗回路１０の抵抗値が基準抵抗回路２０の抵抗値よりも大きい場合には切断を示す切断信号を出力し、ヒューズ抵抗回路１０の抵抗値が基準抵抗回路２０の抵抗値よりも小さい場合には非切断を示す非切断信号を出力する判定回路３０と、を含む。

図２は、半導体装置１ａの詳細な構成例を示す回路図である。図２では、図１で示した構成と同様の構成については、同一符号を付している。

ヒューズ抵抗回路１０は、判定回路３０から第１電源電圧を受けると、ヒューズ抵抗回路１０の抵抗値に応じたヒューズ電流を、接地線８２（電位ＶＳＳ）に出力する。第１電源電圧は、本実施形態では、判定回路３０を介して電源電位線８１（電位ＶＤＤ）と接地線８２（電位ＶＳＳ）との間に生じる電位差である。

基準抵抗回路２０は、判定回路３０から、第１電源電圧と同じ第２電源電圧を受けると、基準抵抗回路２０の抵抗値に応じた基準電流を、接地線８２（電位ＶＳＳ）に出力する。第２電源電圧は、本実施形態では、判定回路３０を介して電源電位線８１（電位ＶＤＤ）と接地線８２（電位ＶＳＳ）との間に生じる電位差である。

判定回路３０は、ヒューズ抵抗回路１０に生じるヒューズ電流のレベルが、基準抵抗回路２０に生じる基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

判定保持回路３２は、ヒューズ判定の際に電源電位ＶＤＤをヒューズ抵抗回路１０および基準抵抗回路２０にそれぞれ供給する第１端子および第２端子を有する。本実施形態では、第２端子が出力線（ＦｕｓｅＯｕｔ）に相当し、第１端子が相補線（／ＦｕｓｅＯｕｔ）に相当する。

制御回路３１は、電源電位線８１（電位ＶＤＤ）から、第１電源電圧と第２電源電圧とを受けると、第１電源電圧を第１端子に、第２電源電圧を第２端子に供給し、その後、ヒューズ判定の開始を指示する判定開始信号を受け付けると、判定保持回路３２内の第１端子に保持された第１電源電圧を、ヒューズ抵抗回路１０に供給し、かつ、判定保持回路３２内の第２端子に保持された第２電源電圧を、基準抵抗回路２０に供給する。

制御回路３１は、判定準備信号を受け付けると、判定保持回路３２内の第１端子に第１電源電圧を供給し、かつ、判定保持回路３２内の第２端子に第２電源電圧を供給する。また、制御回路３１は、判定開始信号を受け付けると、判定保持回路３２内の第１端子に保持された電圧を、ヒューズ抵抗回路１０に供給し、かつ、判定保持回路３２内の第２端子に保持された電圧を、基準抵抗回路２０に供給する。

プリチャージ回路３１０は、ヒューズ判定のタイミングを制御するための第１制御線（／ＦｕｓｅＳｔａｒｔ）と接続される。プリチャージ回路３１０は、電源電位ＶＤＤが供給される電源電位線８１と接続される。また、電源制御回路３３０は、ヒューズ判定のタイミングを制御するための第２制御線（／ＦｕｓｅＳｔａｒｔ）と接続される。なお、第１制御線および第２制御線には、互いに同じ信号が供給される。本実施形態では、第１制御線および第２制御線に、Ｌレベルの判定準備信号と、Ｈレベルの判定開始信号と、が供給される。

プリチャージ回路３１０は、第１制御線（／ＦｕｓｅＳｔａｒｔ）を介して判定準備信号を受け付けると、判定保持回路３２内の第１端子および第２端子に、電源電位線８１から電源電位ＶＤＤを供給する。また、電源制御回路３３０は、第２制御線（／ＦｕｓｅＳｔａｒｔ）を介して判定準備信号を受け付けると、判定保持回路３２内の第１端子とヒューズ抵抗回路１０との間を切断するとともに、判定保持回路３２内の第２端子と基準抵抗回路２０との間を切断する。よって、出力線（ＦｕｓｅＯｕｔ）および相補線（／ＦｕｓｅＯｕｔ）に、電荷がプリチャージされる。

プリチャージ回路３１０は、第１制御線（／ＦｕｓｅＳｔａｒｔ）を介して判定開始信号を受け付けると、判定保持回路３２内の第１端子および第２端子への電源電位ＶＤＤの供給を停止する。よって、出力線（ＦｕｓｅＯｕｔ）および相補線（／ＦｕｓｅＯｕｔ）へのプリチャージが停止される。

本実施形態では、プリチャージ回路３１０は、ｐチャネルＭＯＳトランジスタ３−１および３−２を有する。

電源制御回路３３０は、第２制御線（／ＦｕｓｅＳｔａｒｔ）を介して判定開始信号を受け付けると、判定保持回路３２内の第１端子とヒューズ抵抗回路１０との間を接続するとともに、判定保持回路３２内の第２端子と基準抵抗回路２０との間を接続する。また、電源制御回路３３０は、第２制御線（／ＦｕｓｅＳｔａｒｔ）を介して、電源投入に伴ってＨレベルに遷移する電位を受け付けると、判定保持回路３２内の第１端子とヒューズ抵抗回路１０との間を接続し、判定保持回路３２内の第２端子と基準抵抗回路２０との間を接続する。

本実施形態では、電源制御回路３３０は、ｎチャネルＭＯＳトランジスタ３−７および３−８を有する。

判定保持回路３２は、ヒューズ抵抗回路１０に流れるヒューズ電流のレベルが、基準抵抗回路２０に流れる基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

本実施形態では、判定保持回路３２は、ｐチャネルＭＯＳトランジスタ３−３および３−４と、ｎチャネルＭＯＳトランジスタ３−５および３−６と、を有する。判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）と、相補線（／ＦｕｓｅＯｕｔ）と、を有する。

半導体装置１ａにおいて、電源電位線８１（電位ＶＤＤ）が、ｐチャネルＭＯＳトランジスタ３−１〜３−４のそれぞれのソース端子に接続される。プリチャージ回路３１０と接続される第１制御線（／ＦｕｓｅＳｔａｒｔ）は、ｐチャネルＭＯＳトランジスタ３−１および３−２のそれぞれのゲート端子に接続される。

判定保持回路３２が有する出力線（ＦｕｓｅＯｕｔ）は、ｐチャネルＭＯＳトランジスタ３−１のドレイン端子と、ｐチャネルＭＯＳトランジスタ３−３のゲート端子と、ｎチャネルＭＯＳトランジスタ３−５のゲート端子と、ｐチャネルＭＯＳトランジスタ３−４のドレイン端子と、ｎチャネルＭＯＳトランジスタ３−６のドレイン端子と、に接続される。

判定保持回路３２が有する相補線（／ＦｕｓｅＯｕｔ）は、ｐチャネルＭＯＳトランジスタ３−２のドレイン端子と、ｐチャネルＭＯＳトランジスタ３−４のゲート端子と、ｎチャネルＭＯＳトランジスタ３−６のゲート端子と、ｐチャネルＭＯＳトランジスタ３−３のドレイン端子と、ｎチャネルＭＯＳトランジスタ３−５のドレイン端子と、に接続される。

電源制御回路３３０と接続される第２制御線（／ＦｕｓｅＳｔａｒｔ）は、ｎチャネルＭＯＳトランジスタ３−７および３−８のそれぞれのゲート端子に接続される。ｎチャネルＭＯＳトランジスタ３−７のドレイン端子が、ｎチャネルＭＯＳトランジスタ３−５のソース端子に接続され、ｎチャネルＭＯＳトランジスタ３−７のソース端子が、抵抗素子Ｒｆ１の一端と接続される。抵抗素子Ｒｆ１の他端はヒューズ４の一端に接続され、ヒューズ４の他端は、抵抗素子Ｒｆ２の一端に接続される。

ｎチャネルＭＯＳトランジスタ３−８のドレイン端子は、ｎチャネルＭＯＳトランジスタ３−６のソース端子に接続され、ｎチャネルＭＯＳトランジスタ３−８のソース端子が、抵抗素子Ｒｒ１の一端と接続される。抵抗素子Ｒｒ１の他端は、抵抗素子Ｒｒ２の一端に接続される。接地線８２（電位ＶＳＳ）は、抵抗素子Ｒｆ２の他端と、抵抗素子Ｒｒ２の他端と、に接続される。

また、判定保持回路３２では、半導体装置１ａの電源が停止されると、出力線（ＦｕｓｅＯｕｔ）および相補線（／ＦｕｓｅＯｕｔ）はＬレベルの電位となる。よって、ｐチャネルＭＯＳトランジスタ３−３および３−４は導通状態となる。

その後、半導体装置１ａに電源が投入されると、プリチャージ回路３１０は、電源電位線８１から、電位ＶＤＤに遷移する電源電位を受けると共に、第１制御線（／ＦｕｓｅＳｔａｒｔ）から、電源投入に伴ってＨレベルに遷移する電位を受け付ける。

プリチャージ回路３１０は、電源電位線８１から電位ＶＤＤに遷移する電源電位を受けると共に、電源投入に伴ってＨレベルに遷移する電位を受け付けると、ｐチャネルＭＯＳトランジスタ３−１ないし３−４を介して出力線および相補線のそれぞれに電荷をチャージする。電荷がチャージされたことによって出力線および相補線の電位が一定の電位レベルになると、ｐチャネルＭＯＳトランジスタ３−３および３−４が非導通状態となり、チャージが停止されるとともに、ｎチャネルＭＯＳトランジスタ３−５および３−６が導通状態となる。

ｎチャネルＭＯＳトランジスタ３−５および３−６が導通状態となると、電源制御回路３３０は、相補線とヒューズ抵抗回路１０との間を接続し、出力線と基準抵抗回路２０との間を接続する。よって、判定保持回路３２は、ヒューズ判定（以下「電源投入時に行うヒューズ判定」とも称する）を行うことが可能となる。

すなわち、第１の実施形態による半導体装置では、ヒューズ抵抗回路１０が、第１電源電圧を受けると、ヒューズ抵抗回路１０の抵抗値に応じたヒューズ電流を出力し、基準抵抗回路２０が、第１電源電圧と同じ電圧値の第２電源電圧を受けると、基準抵抗回路２０の抵抗値に応じた基準電流を出力する。そして、判定回路３０は、ヒューズ電流のレベルが、基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

また、第１の実施形態による半導体装置は、判定回路３０が、第１端子（／ＦｕｓｅＯｕｔ）と第２端子（ＦｕｓｅＯｕｔ）とを有する判定保持回路３２と、制御回路３１と、を含む。そして、制御回路３１は、第１電源電圧と第２電源電圧とを受けると、第１電源電圧を第１端子（／ＦｕｓｅＯｕｔ）に、第２電源電圧を第２端子（ＦｕｓｅＯｕｔ）に供給し、その後、判定の開始を指示する指示信号を受け付けると、第１端子（／ＦｕｓｅＯｕｔ）に保持された第１電源電圧をヒューズ抵抗回路１０に供給し、かつ、第２端子（ＦｕｓｅＯｕｔ）に保持された第２電源電圧を基準抵抗回路１０に供給し、判定保持回路３２は、ヒューズ電流のレベルが、基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

次に半導体装置１ａの動作について説明する。

制御回路３１において、判定準備信号が第１制御線および第２制御線に供給され、その後、判定開始信号が供給されたときの半導体装置１ａの動作について説明する。

まず、プリチャージ回路３１０の第１制御線と電源制御回路３３０の第２制御線とに、判定準備信号としてＬレベルの電位が供給されると、ｐチャネルＭＯＳトランジスタ３−１および３−２が導通状態となり、ｎチャネルＭＯＳトランジスタ３−７および３−８が非導通状態となる。このため、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）とに電荷がプリチャージされ、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位が、Ｈレベル（ＶＤＤ）となる。そして、ｎチャネルＭＯＳトランジスタ３−５および３−６が導通状態となる。

その後、第１制御線および第２制御線に、判定開始信号としてＨレベルの電位が供給されると、ｐチャネルＭＯＳトランジスタ３−１および３−２が非導通状態となり、ｎチャネルＭＯＳトランジスタ３−７および３−８が導通状態となる。よって、電荷がプリチャージされた相補線（／ＦｕｓｅＯｕｔ）からヒューズ抵抗回路１０に電流が流れるとともに、電荷がプリチャージされた出力線（ＦｕｓｅＯｕｔ）から基準抵抗回路２０に電流が流れる。

ヒューズ４が非切断状態では、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも小さいため、判定開始信号としてＨレベルの電位が供給されると、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも大きくなる。

このため、相補線（／ＦｕｓｅＯｕｔ）の電位が、出力線（ＦｕｓｅＯｕｔ）の電位よりも速く低下し、ｎチャネルＭＯＳトランジスタ３−６が非導通状態となるとともに、ｐチャネルＭＯＳトランジスタ３−４が導通状態となって、出力線（ＦｕｓｅＯｕｔ）の電位がＨレベルとなる。よって、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、非切断信号として、Ｈレベルの電位を出力する。

一方、ヒューズ４が切断状態では、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きいため、判定開始信号としてＨレベルの電位が供給されると、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも小さくなる。

次に、制御回路３１において、電源投入に伴ってＨレベルに遷移する電位が、第１制御線および第２制御線に供給されたときの半導体装置１ａの動作について説明する。

まず、半導体装置１ａの電源が停止された（ＯＦＦ）状態では、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位は、それぞれＬレベルである。

半導体装置１ａの電源が投入される（ＯＮ）と、電源電位線８１に供給される電源電位と共にＬレベルからＨレベルに遷移する電位が、第１制御線および第２制御線に供給される。また、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位はＬレベルであるため、ｐチャネルＭＯＳトランジスタ３−３および３−４は導通状態である。

このため、電源電位線８１から、ｐチャネルＭＯＳトランジスタ３−１ないし３−４を介して相補線（／ＦｕｓｅＯｕｔ）と出力線（ＦｕｓｅＯｕｔ）とにそれぞれ電荷が供給される。よって、相補線（／ＦｕｓｅＯｕｔ）および出力線（ＦｕｓｅＯｕｔ）には、同じ電位値の電位が供給され、相補線からヒューズ判定回路１０に電流が流れ、出力線から基準抵抗回路２０に電流が流れる。

ヒューズ４が非切断状態では、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも小さいため、電源投入に伴ってＨレベルに遷移する電位が供給されると、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも大きくなる。

一方、ヒューズ４が切断状態では、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きいため、電源投入に伴ってＨレベルに遷移する電位が供給されると、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも小さくなる。

このため、出力線（ＦｕｓｅＯｕｔ）の電位が、相補線（／ＦｕｓｅＯｕｔ）の電位よりも速く低下し、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、切断信号として、Ｌレベルの電位を出力する。

よって、電源投入時に行うヒューズ判定では、半導体装置１ａに電源が投入されると、出力線と相補線とにそれぞれ電荷が蓄積され、電源投入に伴ってＨレベルに遷移する電位が、プリチャージ回路３１０と電源制御回路３３０とに供給されているので、出力線に蓄積された電荷が基準抵抗回路２０に供給され、かつ、相補線に蓄積された電荷がヒューズ判定回路１０に供給される。このため、判定保持回路３２は、ヒューズ判定を行うことが可能となる。

ここで、電源投入に伴ってＨレベルに遷移する電位を用いたヒューズ判定の利点について説明する。

一般に、ヒューズ判定を行うには１ショット信号が用いられることが多い。１ショット信号は、Ｌレベルの判定準備信号と、その後のＨレベルの判定開始信号と、で構成される。

１ショット信号を用いて行われるヒューズ判定としては、電源投入直後に行われる判定（以下「電源投入信号によるヒューズ判定」と称する。）と、電源電位ＶＤＤが安定した後に行われるヒューズ判定（以下「ヒューズ判定信号によるヒューズ判定」と称する。）と、がある。

電源投入信号による判定では、電源投入による電源電位の立ち上がりが、トランジスタの有する閾値電圧を基準に検出され、立ち上がりの電位値が閾値電圧を超えると、１ショット信号が生成される。このため、トランジスタの製造バラツキにより、例えば、電源投入が行われても、立ち上がりの電位値が閾値電圧を超えず、１ショット信号が生成されないことがある。

また、ヒューズ判定信号による判定では、ヒューズ判定の開始から半導体装置による所定処理が開始されるまでの時間が短いので、ヒューズ判定での判定結果が生成される前に、所定処理が開始されてしまうことがある。

このため、電源投入信号による判定とヒューズ判定信号による判定とでは、ヒューズ判定が適切に行われない恐れがある。

一方、半導体装置１ａでは、電源投入信号による判定とヒューズ判定信号による判定とは異なり、１ショット信号の生成を行うことなく、電源投入に伴ってＨレベルに遷移する電位のみでヒューズ判定を行うことができる。よって、半導体装置１ａでは、電源投入信号による判定とヒューズ判定信号による判定とに比べて、確実にヒューズ判定を行うことが可能となる。

図３は、ヒューズ４が切断状態のときの半導体装置１ａの動作を示すタイミングチャートである。

図３（ａ）は、出力線と相補線とに生じる電位の変動を示す図である。図３（ｂ）は、基準抵抗回路２０とヒューズ４とに生じる電流の変動を示す図である。図３（ａ）および図３（ｂ）の横軸は、共通の時間軸である。また、図３（ａ）に示したＦｕｓｅＳｔａｔ信号の反転信号が、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）にそれぞれ供給される。

まず、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）の電位が、Ｈレベルに設定され、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位が、それぞれＬレベルに設定される。

時刻ｔ１で、第１制御線および第２制御線の電位がＬレベルになると、ｐチャネルＭＯＳトランジスタ３−１および３−２が導通状態となり、ｎチャネルＭＯＳトランジスタ３−７および３−８が非導通状態となる。このため、出力線と相補線とに電荷がプリチャージされて（電源電位ＶＤＤが供給されて）、出力線と相補線との電位が、それぞれＨレベル（ＶＤＤ）になる。よって、ｎチャネルＭＯＳトランジスタ３−５および３−６は導通状態となる。

時刻ｔ２で、第１制御線および第２制御線の電位がＨレベルになると、ｐチャネルＭＯＳトランジスタ３−１および３−２が非導通状態となり、ｎチャネルＭＯＳトランジスタ３−７および３−８が導通状態となる。よって、出力線が基準抵抗回路２０と接続されるとともに、相補線がヒューズ抵抗回路１０と接続される。このため、出力線から基準抵抗回路２０に電流が流れるとともに、相補線からヒューズ４に電流が流れる。

このとき、ヒューズ４は切断状態であり、基準抵抗回路２０の抵抗値よりもヒューズ抵抗回路１０の抵抗値が大きいため、図３（ｂ）に示すように、基準抵抗御回路１０に流れる基準電流よりもヒューズ４に流れるヒューズ電流が小さくなる。よって、出力線の電位がＬレベルまで低下するにつれて、相補線の電位がＨレベルまで上昇する。

次に、電源投入時に行うヒューズ判定のシミュレーションの結果について説明する。

図４は、ヒューズ４が切断状態のときの半導体装置１ａが電源投入時に行うヒューズ判定の動作を示すタイミングチャートである。

図４は、出力線と相補線と第１および第２制御線に生じる電位の変動を示す図である。図４では、横軸が時間軸であり、縦軸は電位である。

時刻Ｔ０では、半導体装置１ａの電源が投入される（ＯＮ）。このとき、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位はＬレベルであるため、ｐチャネルＭＯＳトランジスタ３−３および３−４は導通状態である。

電源が投入されると、電源電位線８１に供給される電源電位ＶＤＤと共に、第１および第２制御線（／ＦｕｓｅＳｔａｒｔ）に供給される電位がＬレベルからＨレベルに遷移していく。第１および第２制御線（／ＦｕｓｅＳｔａｒｔ）に供給される電位がＬレベルのときは、ｐチャネルＭＯＳトランジスタ３−１および３−２は導通状態であり、ｎチャネルＭＯＳトランジスタ３−７および３−８は非導通状態である。

このため、電源電位線８１から、ｐチャネルＭＯＳトランジスタ３−１ないし３−４を介して相補線（／ＦｕｓｅＯｕｔ）と出力線（ＦｕｓｅＯｕｔ）とにそれぞれ電荷が供給される。

時刻Ｔ１では、相補線（／ＦｕｓｅＯｕｔ）および出力線（ＦｕｓｅＯｕｔ）は、同じ電位まで上昇し、これにより、ｐチャネルＭＯＳトランジスタ３−３および３−４が非導通状態となると共に、ｎチャネルＭＯＳトランジスタ３−５および３−６が導通状態となる。よって、相補線（／ＦｕｓｅＯｕｔ）からヒューズ判定回路１０に電流が流れ、出力線（ＦｕｓｅＯｕｔ）から基準抵抗回路２０に電流が流れる。

図４では、ヒューズ４が切断状態であり、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きいため、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも小さくなる。

このため、出力線（ＦｕｓｅＯｕｔ）の電位が、相補線（／ＦｕｓｅＯｕｔ）の電位よりも速く低下し、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、切断信号として、Ｌレベルの電位を出力する。なお、第１および第２制御線（／ＦｕｓｅＳｔａｒｔ）の電位は、相補線（／ＦｕｓｅＯｕｔ）の電位と共に上昇していく。

その後、時刻Ｔ２では、図３で示した時刻ｔ１と同様に、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）に対し、Ｌレベルの判定準備信号が供給され、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位が、それぞれＨレベル（ＶＤＤ）となる。

時刻Ｔ３では、図３で示した時刻ｔ２と同様に、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）に対し、Ｈレベルの判定開始信号が供給されてヒューズ判定が行われ、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、切断信号として、Ｌレベルの電位を出力する。

図４に示すように、半導体装置１ａは、判定開始信号を用いたヒューズ判定の前に、電源投入時に行うヒューズ判定によって、ヒューズ判定を正しく行うことができる。

図５は、ヒューズ４が非切断状態のときの半導体装置１ａが電源投入時に行うヒューズ判定の動作を示すタイミングチャートである。図５は、出力線と相補線と第１および第２制御線に生じる電位の変動を示す図である。

図５では、ヒューズ４が非切断状態であり、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも小さいため、ヒューズ抵抗回路１０に流れるヒューズ電流は、基準抵抗回路２０に流れる基準電流よりも大きくなる。

その後、時刻Ｔ２では、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）に対し、Ｌレベルの判定準備信号が供給され、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位が、それぞれＨレベルとなる。

時刻Ｔ３では、第１制御線および第２制御線（／ＦｕｓｅＳｔａｒｔ）に対し、Ｈレベルの判定開始信号が供給されてヒューズ判定が行われ、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、非切断信号として、Ｈレベルの電位を出力する。

図５に示すように、半導体装置１ａは、判定開始信号を用いたヒューズ判定の前に、電源投入時に行うヒューズ判定によって、ヒューズ判定を正しく行うことができる。

次に、出力線（ＦｕｓｅＯｕｔ）に出力インバータを接続する構成において、電源投入時に行うヒューズ判定をより正確に行うための半導体装置の構成例を図６に示す。

図６は、出力線に出力インバータを接続する半導体装置１Ａの構成例を示す回路図である。図６では、図２で示した構成と同様の構成について、同一符号を付している。

半導体装置１Ａは、図２に示した半導体装置１ａの構成に加えて、出力インバータ４−１とインバータ４−２とを有する。

出力インバータ４−１は、出力線から出力される信号を、出力先の回路（不図示）で使用される信号に変換するために用いられる。出力インバータ４−１は、その入力端が出力線（ＦｕｓｅＯｕｔ）と接続され、出力インバータ４−１の出力端が、出力線９ａと接続される。出力インバータ４−１は、出力線（ＦｕｓｅＯｕｔ）からＨレベルの電位が供給されると、Ｌレベルの電位を出力線９ａに供給し、出力線（ＦｕｓｅＯｕｔ）からＬレベルの電位が供給されると、Ｈレベルの電位を出力線９ａに供給する。

インバータ４−２は、その入力端が相補線（／ＦｕｓｅＯｕｔ）と、ｐチャネルＭＯＳトランジスタ３−３のドレイン端子と、ｎチャネルＭＯＳトランジスタ３−５のドレイン端子と、に接続される。また、インバータ４−２の出力端は開放状態である。

半導体装置１Ａでは、出力線（ＦｕｓｅＯｕｔ）から出力される信号を、出力先の回路で使用される信号に変換するために、出力線が出力インバータ４−１と接続されることにより、出力線の有する容量成分が増加する。よって、出力インバータ４−１と同じインバータ４−２を相補線（／ＦｕｓｅＯｕｔ）に接続することにより、出力線（ＦｕｓｅＯｕｔ）の有する容量成分と、相補線（／ＦｕｓｅＯｕｔ）の有する容量成分とが同等となる。

よって、電源電位線８１から、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）とに電荷が供給されるときに両者の容量成分の違いによって、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位値に差が生じることを抑制することができる。

さらに、出力線（ＦｕｓｅＯｕｔ）から基準抵抗回路２０に電荷が供給され、かつ、相補線（／ＦｕｓｅＯｕｔ）からヒューズ抵抗回路１０に電荷が供給されるときに、基準抵抗回路２０とヒューズ抵抗回路１０とのそれぞれに流れる電流量の差が、両者の容量成分の違いによって、本来の電流量の差と異なる値になることを抑制することができる。

このため、出力線（ＦｕｓｅＯｕｔ）に出力インバータ４−１を接続する半導体装置１Ａは、相補線（／ＦｕｓｅＯｕｔ）にインバータ４−２を接続することにより、電源投入時に行うヒューズ判定を精度よく行うことが可能となる。

したがって、半導体装置１Ａは、電源投入時に行うヒューズ判定の判定精度を低下させることなく、出力先の回路に対し判定結果を出力することが可能となる。

第１の実施形態によれば、半導体装置１ａは、ヒューズ４とヒューズ４に直列に接続された所定抵抗素子（抵抗素子Ｒｆ１およびＲｆ２）を含むヒューズ抵抗回路１０と、非切断状態であるときのヒューズ抵抗回路１０の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子（抵抗素子Ｒｒ１およびＲｒ２）を含む基準抵抗回路２０と、を備え、判定回路３０が、ヒューズ抵抗回路１０の抵抗値が基準抵抗回路２０の抵抗値よりも大きい場合にはヒューズ４の切断を示す所定信号を出力し、ヒューズ抵抗回路１０の抵抗値が基準抵抗回路２０の抵抗値よりも小さい場合にはヒューズ４の非切断を示す特定信号を出力する。

よって、判定回路３０は、ヒューズ抵抗回路１０の抵抗値と基準抵抗回路２０の抵抗値とを比較して、ヒューズ４が切断状態か非切断状態かを判定することができる。このため、ヒューズ４が非切断状態である半導体装置１ａでは、判定回路３０は、基準抵抗回路２０の抵抗値が、ヒューズ抵抗回路１０の抵抗値よりも大きいため、ヒューズ４が非切断状態であると判定する。

一方、ヒューズ４の切断が不十分な半導体装置１ａでは、判定回路３０は、ヒューズ抵抗回路１０の抵抗値が、基準抵抗回路２０の抵抗値よりも大きければ、ヒューズ４が切断状態であると正しく判定することができる。すなわち、ヒューズ抵抗回路１０と基準抵抗回路２０との抵抗値の差分である所定の抵抗値と比較して、不十分な切断により生じるヒューズの抵抗値が大きければ、判定回路３０は、ヒューズ４が切断状態であると正しく判定することができる。

したがって、判定回路３０は、ヒューズ抵抗回路１０の抵抗値と基準抵抗回路２０の抵抗値との差分である所定の抵抗値が小さいほど、不十分な切断により抵抗値が十分に大きくならないヒューズ４を切断状態であると正しく判定できるようになる。よって、判定回路３０は、切断が不十分なヒューズ４を切断状態であると判定するのに最低限必要となるヒューズの抵抗値を大幅に下げることが可能になる。

例えば、判定回路３０は、切断の不十分なヒューズ４の抵抗値が１０ｋΩ（キロオーム）程度でも、ヒューズ４が切断状態であると判定することができる。これに対し、一般的な判定回路では、切断が不十分なヒューズでもヒューズの抵抗値が５００ｋΩ程度有していないと、ヒューズが切断状態であると正しく判定することが困難になる。このため、本実施形態では、一般的な判定回路に比べて、ヒューズの切断が不十分な状況でも、判定回路３０が切断状態であると判定するのに最低限必要となるヒューズの抵抗値を大幅に低下させることができる。

また、第１の実施形態では、ヒューズ抵抗回路１０が、第１電源電圧を受けると、ヒューズ抵抗回路１０の抵抗値に応じたヒューズ電流を出力し、基準抵抗回路２０が、第１電源電圧と同じ第２電源電圧を受けると、基準抵抗回路２０の抵抗値に応じた基準電流を出力する。そして、判定回路３０は、そのヒューズ電流のレベルが、基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

このとき、ヒューズ抵抗回路１０にはヒューズ４と直列に接続された所定抵抗素子（抵抗素子Ｒｆ１およびＲｆ２）が設けられ、かつ、基準抵抗回路には特定抵抗素子（抵抗素子Ｒｒ１およびＲｒ２）が設けられている。このため、半導体装置１ａは、ヒューズ４が切断状態か非切断状態かを判定する際に、ヒューズ抵抗回路１０および基準抵抗回路２０のそれぞれに流れる電流（貫通電流）の大きさを低減することができる。

また、第１の実施形態では、判定回路３０は、制御回路３１と、第１端子および第２端子を有する判定保持回路３２と、を含み、制御回路３１が、第１電源電圧と第２電源電圧とを受けると、その第１電源電圧を第１端子に、その第２電源電圧を第２端子に供給し、その後、判ヒューズ判定の開始を指示する指示信号を受け付けると、第１端子に保持された第１電源電圧をヒューズ抵抗回路１０に供給し、かつ、第２端子に保持された第２電源電圧を基準抵抗回路２０に供給する。そして、判定保持回路３２は、ヒューズ電流のレベルが、基準電流のレベルよりも小さい場合には切断信号を出力し、ヒューズ電流のレベルが、基準電流のレベルよりも大きい場合には非切断信号を出力する。

よって、第１の実施形態では、ヒューズ４が切断状態か非切断状態かを判定する場合に限り、ヒューズ抵抗回路１０と基準抵抗回路２０とにそれぞれ第１電源電圧と第２電源電圧とを供給することになる。このため、ヒューズ判定の際にヒューズ抵抗回路１０および基準抵抗回路２０で消費される電気エネルギーを低減するこができ、半導体装置１ａの消費電力を低減することができる。

また、半導体装置１ａでは、基準抵抗回路２０内の特定抵抗素子と、ヒューズ抵抗回路１０内の所定抵抗素子と、の製造バラツキが小さい。このため、半導体装置１ａは、ヒューズが接続状態か否かを設計どおりに判定することが容易である。さらに、半導体装置１ａでは、基準抵抗回路２０と接続抵抗回２０とに接続される電源電位線８１（電位ＶＤＤ）を共用することによって、電源電圧がドロップしてしまう状況や、接地線８２（電位ＶＳＳ）が浮いてしまう状況でも、正確にヒューズ４の切断の有無を判定することができる。

なお、第１の実施形態では、半導体装置として、半導体装置１ａが有するｐチャネルＭＯＳトランジスタをｎチャネルＭＯＳトランジスタに交換し、半導体装置１ａが有するｎチャネルＭＯＳトランジスタをｐチャネルＭＯＳトランジスタに交換した半導体装置１ｂが用いられても良い。

図７は、本発明の第１の実施形態における半導体装置１ｂの構成例を示す回路図である。

半導体装置１ｂは、ヒューズ抵抗回路１１と、基準抵抗回路２１と、プリチャージ回路３１１と、判定保持回路３２１と、電源制御回路３３１と、を有する。

ヒューズ抵抗回路１１は、図２に示したヒューズ抵抗回路１０に対応する。ヒューズ抵抗回路１１は、抵抗素子Ｒｆ１およびＲｆ２と、ヒューズ４と、を有する。

基準抵抗回路２１は、図２に示した基準抵抗回路２０に対応する。基準抵抗回路２１は、抵抗素子Ｒｒ１およびＲｆ２を有する。

プリチャージ回路３１１は、図２に示したプリチャージ回路３１０に対応する。プリチャージ回路３１１は、ｎチャネルＭＯＳトランジスタ７−１および７−２を有する。

判定保持回路３２１は、図２に示した判定保持回路３２に対応する。判定保持回路３２１は、ｎチャネルＭＯＳトランジスタ７−３および７−４と、ｐチャネルＭＯＳトランジスタ７−５および７−６と、を有する。

電源制御回路３３１は、図２に示した電源制御回路３３０に対応する。電源制御回路３３１は、ｐチャネルＭＯＳトランジスタ７−７および７−８を有する。

半導体装置１ｂにおいて、電源電位線８１（電位ＶＤＤ）は、抵抗素子Ｒｒ２の一端と、抵抗素子Ｒｆ２の一端と、に接続される。抵抗素子Ｒｆ２の他端がヒューズ４の一端に接続され、ヒューズ４の他端が抵抗素子Ｒｆ１の一端に接続される。また、抵抗素子Ｒｒ２の他端が、抵抗素子Ｒｒ１の一端に接続される。

電源制御回路３３１の第２制御線（ＦｕｓｅＳｔａｒｔ）は、ｐチャネルＭＯＳトランジスタ７−７および７−８のそれぞれのゲート端子に接続される。ｐチャネルＭＯＳトランジスタ７−７のソース端子が、抵抗素子Ｒｆ１の他端と接続され、ｐチャネルＭＯＳトランジスタ７−７のドレイン端子が、ｐチャネルＭＯＳトランジスタ７−５のソース端子に接続される。

ｐチャネルＭＯＳトランジスタ７−８のソース端子が、抵抗素子Ｒｒ１の他端と接続され、ｐチャネルＭＯＳトランジスタ７−８のドレイン端子が、ｐチャネルＭＯＳトランジスタ７−６のソース端子に接続される。

判定保持回路３２１の出力線（ＦｕｓｅＯｕｔ）は、ｎチャネルＭＯＳトランジスタ７−１のドレイン端子と、ｎチャネルＭＯＳトランジスタ７−３のゲート端子と、ｐチャネルＭＯＳトランジスタ７−５のゲート端子と、ｎチャネルＭＯＳトランジスタ７−４のドレイン端子と、ｐチャネルＭＯＳトランジスタ７−６のドレイン端子と、に接続される。

判定保持回路３２１の相補線（／ＦｕｓｅＯｕｔ）は、ｎチャネルＭＯＳトランジスタ７−２のドレイン端子と、ｎチャネルＭＯＳトランジスタ７−４のゲート端子と、ｐチャネルＭＯＳトランジスタ７−６のゲート端子と、ｎチャネルＭＯＳトランジスタ７−３のドレイン端子と、ｐチャネルＭＯＳトランジスタ７−５のドレイン端子と、に接続される。

プリチャージ回路３１１の第１制御線（ＦｕｓｅＳｔａｒｔ）は、ｎチャネルＭＯＳトランジスタ７−１および７−２のそれぞれのゲート端子に接続される。接地線８２（電位ＶＳＳ）は、ｎチャネルＭＯＳトランジスタ７−１〜７−４のそれぞれのソース端子に接続される。

図８は、出力線に出力インバータを接続する半導体装置１Ｂの構成例を示す回路図である。図８では、図７で示した構成と同様の構成については、同一符号を付している。

半導体装置１Ｂは、図７に示した半導体装置１ｂの構成に加えて、出力インバータ４−３とインバータ４−４とを有する。

出力インバータ４−３は、出力線から出力される信号を、出力先の回路（不図示）で使用される信号に変換するために用いられる。出力インバータ４−３は、その入力端が出力線（ＦｕｓｅＯｕｔ）と接続され、出力インバータ４−３の出力端が、出力線９ｂと接続される。出力インバータ４−３は、出力線（ＦｕｓｅＯｕｔ）からＨレベルの電位が供給されると、Ｌレベルの電位を出力線９ｂに供給し、出力線（ＦｕｓｅＯｕｔ）からＬレベルの電位が供給されると、Ｈレベルの電位を出力線９ｂに供給する。

インバータ４−４は、その入力端が相補線（／ＦｕｓｅＯｕｔ）と、ｎチャネルＭＯＳトランジスタ７−３のドレイン端子と、ｎチャネルＭＯＳトランジスタ７−５のドレイン端子と、に接続されている。また、インバータ４−４の出力端は開放状態である。

半導体装置１Ｂでは、出力線（ＦｕｓｅＯｕｔ）から出力される信号を、出力先の回路で使用される信号に変換するために出力線が出力インバータ４−３に接続され、出力インバータ４−３と同じインバータ４−４が相補線（／ＦｕｓｅＯｕｔ）に接続されることにより、出力線の有する容量成分と相補線）の有する容量成分とが同等となる。

このため、出力線（ＦｕｓｅＯｕｔ）に出力インバータ４−３を接続する半導体装置１Ｂは、相補線（／ＦｕｓｅＯｕｔ）にインバータ４−４を接続することにより、電源投入時に行うヒューズ判定を精度よく行うことが可能となる。

したがって、半導体装置１Ｂは、電源投入時に行うヒューズ判定の判定精度を低下させることなく、出力先の回路に対し判定結果を出力することが可能となる。

次に本発明の第２の実施形態について説明する。

図９は、本発明の第２の実施形態における半導体装置２ａを示す回路図である。

半導体装置２ａは、ヒューズ抵抗回路１２と、基準抵抗回路２２と、プリチャージ回路３１２と、判定保持回路３２２と、を有する。

ヒューズ抵抗回路１２は、図１に示したヒューズ抵抗回路１０に対応する。

ヒューズ抵抗回路１２は、その一端が第１電源線８３と接続され、その他端が第１接地線８４と接続される。第１電源線８３は、第１電源電位ＶＤＤをヒューズ抵抗回路１２の一端に供給し、第１接地線８４は、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第１接地電位ＶＳＳを、ヒューズ抵抗回路１２の他端に供給する。

ヒューズ抵抗回路１２は、抵抗素子Ｒｆ１およびＲｆ２とヒューズ４とに加えて、特定の抵抗値を有する抵抗素子Ｒｆ３をさらに含む。抵抗素子Ｒｆ１と抵抗素子Ｒｆ２とは、それぞれ所定抵抗素子の一例である。抵抗素子Ｒｆ１および抵抗素子Ｒｆ２は、それぞれ、ヒューズ４と直列に接続される。抵抗素子Ｒｆ１は、第１所定抵抗素子の一例であり、抵抗素子Ｒｆ２は、第２所定抵抗素子の一例である。抵抗素子Ｒｆ３は、所定検出素子の一例である。

本実施形態では、抵抗素子Ｒｆ３の一端が第１電源線８３（電位ＶＤＤ）と接続され、抵抗素子Ｒｆ３の他端が抵抗素子Ｒｆ１の一端と接続される。ヒューズ４の一端が抵抗素子Ｒｆ１の他端と接続され、ヒューズ４の他端が抵抗素子Ｒｆ２の一端と接続され、抵抗素子Ｒｆ２の他端は、第１接地線８４（電位ＶＳＳ）と接続される。

よって、ヒューズ抵抗回路１２の抵抗値は、抵抗素子Ｒｆ１とヒューズ４と抵抗素子Ｒｆ２と抵抗素子Ｒｆ３との抵抗値の加算値となる。なお、抵抗素子Ｒｆ１〜Ｒｆ３のそれぞれの抵抗値は、ヒューズ抵抗回路１２に流れる貫通電流を抑制するために、例えば、１００ｋΩ（キロオーム）程度の抵抗値となるように抵抗素子Ｒｆ１〜Ｒｆ３のそれぞれが設計される。

基準抵抗回路２２は、図１に示した基準抵抗回路２０に対応する。

基準抵抗回路２２は、その一端が第２電源線８５（電位ＶＤＤ）と接続され、その他端が第２接地線８６（電位ＶＳＳ）と接続される。第２電源線８５は、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを、基準抵抗回路２２の一端に供給し、第２接地線８６は、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを、基準抵抗回路２２の他端に供給する。

基準抵抗回路２２は、抵抗素子Ｒｒ１およびＲｒ２に加えて、特定の抵抗値と同じ抵抗値を有する抵抗素子Ｒｒ３をさらに含む。抵抗素子Ｒｒ１と抵抗素子Ｒｒ２とで特定抵抗素子が構成される。抵抗素子Ｒｒ１は、第１特定抵抗素子の一例であり、抵抗素子Ｒｒ２は、第２特定抵抗素子の一例である。抵抗素子Ｒｒ３は、特定検出素子の一例である。

本実施形態では、抵抗素子Ｒｒ３の一端が第２電源線８５（電位ＶＤＤ）と接続され、抵抗素子Ｒｒ３の他端が抵抗素子Ｒｒ１の一端と接続される。抵抗素子Ｒｒ１の他端が抵抗素子Ｒｒ２の一端と接続され、抵抗素子Ｒｒ２の他端は第２接地線８６（電位ＶＳＳ）と接続される。

よって、基準抵抗回路２２の抵抗値は、抵抗素子Ｒｒ１と抵抗素子Ｒｒ２と抵抗素子Ｒｒ３との抵抗値の加算値となる。なお、抵抗素子Ｒｒ３は、抵抗素子Ｒｆ３と同じ抵抗値を有する。また、抵抗素子Ｒｆ１〜Ｒｆ３およびＲｒ１〜Ｒｒ３のそれぞれの抵抗値は、基準抵抗回路２１に流れる貫通電流を抑制するため、例えば、１００ｋΩ程度の抵抗値となるように抵抗素子Ｒｆ１〜Ｒｆ３およびＲｒ１〜Ｒｒ３のそれぞれが設計される。

プリチャージ回路３１２は、図１に示したプリチャージ回路３１０に対応する。プリチャージ回路３１２は、ｐチャネルＭＯＳトランジスタ５−１および５−２を有する。

判定保持回路３２２は、図１に示した判定保持回路３２に対応する。

判定保持回路３２２は、ヒューズ抵抗回路１２の抵抗値に応じたヒューズ電流によって抵抗素子Ｒｆ３の他端に生じる電位（以下「ヒューズ電位」と称する。）と、基準抵抗回路２２の抵抗値に応じた基準電流によって抵抗素子Ｒｒ３の他端に生じる電位（以下「基準電位」と称する。）と、を検出する。本実施形態では、ヒューズ電位が、ノードＮｆに生じる電位であり、基準電位が、ノードＮｒに生じる電位である。

判定保持回路３２２は、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には非切断信号を出力する。

本実施形態では、判定保持回路３２２は、ｐチャネルＭＯＳトランジスタ５−３〜５−６と、ｎチャネルＭＯＳトランジスタ５−７〜５−１０と、を有する。

半導体装置２ａにおいて、電源電位線８１（電位ＶＤＤ）は、ｐチャネルＭＯＳトランジスタ５−１〜５−４のそれぞれのソース端子に接続される。プリチャージ回路３１２の制御線（／ＦｕｓｅＳｔａｒｔ）は、ｐチャネルＭＯＳトランジスタ５−１および５−２のそれぞれのゲート端子に接続される。

判定保持回路３２２の出力線（ＦｕｓｅＯｕｔ）は、ｐチャネルＭＯＳトランジスタ５−２のドレイン端子と、ｐチャネルＭＯＳトランジスタ５−５のゲート端子と、ｎチャネルＭＯＳトランジスタ５−７のゲート端子と、ｐチャネルＭＯＳトランジスタ５−６のドレイン端子と、ｎチャネルＭＯＳトランジスタ５−８のドレイン端子と、に接続される。

さらに、ｐチャネルＭＯＳトランジスタ５−６のソース端子が、ｐチャネルＭＯＳトランジスタ５−４のドレイン端子に接続される。また、ｎチャネルＭＯＳトランジスタ５−８のソース端子は、ｎチャネルＭＯＳトランジスタ５−１０のドレイン端子に接続される。

判定保持回路３２２の相補線（／ＦｕｓｅＯｕｔ）は、ｐチャネルＭＯＳトランジスタ５−１のドレイン端子と、ｐチャネルＭＯＳトランジスタ５−６のゲート端子と、ｎチャネルＭＯＳトランジスタ５−８のゲート端子と、ｐチャネルＭＯＳトランジスタ５−５のドレイン端子と、ｎチャネルＭＯＳトランジスタ５−７のドレイン端子と、に接続される。

さらに、ｐチャネルＭＯＳトランジスタ５−５のソース端子が、ｐチャネルＭＯＳトランジスタ５−３のドレイン端子に接続される。また、ｎチャネルＭＯＳトランジスタ５−７のソース端子は、ｎチャネルＭＯＳトランジスタ５−９のドレイン端子に接続される。

接地線８２（電位ＶＳＳ）は、ｎチャネルＭＯＳトランジスタ５−９および５−１０のそれぞれのソース端子に接続される。

ノードＮｆは、ｐチャネルＭＯＳトランジスタ５−３のゲート端子と、ｎチャネルＭＯＳトランジスタ５−９のゲート端子と、抵抗素子Ｒｆ１の一端と、抵抗素子Ｒｆ３の他端と、に接続される。ノードＮｒは、ｐチャネルＭＯＳトランジスタ５−４のゲート端子と、ｎチャネルＭＯＳトランジスタ５−１０のゲート端子と、抵抗素子Ｒｒ１の一端と、抵抗素子Ｒｒ３の他端と、に接続される。

すなわち、第２の実施形態による半導体装置は、第１電源電位ＶＤＤを供給する第１電源線８３と、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第１接地電位ＶＳＳを供給する第１接地線８４と、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを供給する第２電源線８５と、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを供給する第２接地線８６と、をさらに含み、ヒューズ抵抗回路１２が、特定の抵抗値を有する所定検出素子Ｒｆ３をさらに含み、所定抵抗素子は、第１所定抵抗素子Ｒｆ１と第２所定抵抗素子Ｒｆ２とを有し、所定検出素子Ｒｆ３の一端が第１電源線８３（電位ＶＤＤ）と接続され、所定検出素子Ｒｆ３の他端が第１所定抵抗素子Ｒｒ１の一端と接続され、ヒューズ４の一端が第１所定抵抗素子Ｒｆ１の他端と接続され、ヒューズ４の他端が第２所定抵抗素子Ｒｆ２の一端と接続され、第２所定抵抗素子Ｒｆ２の他端は、第１接地線８４（電位ＶＳＳ）と接続される。また、基準抵抗回路２２は、特定の抵抗値と同じ抵抗値を有する特定検出素子Ｒｒ３をさらに含み、特定抵抗素子は、第１特定抵抗素子Ｒｒ１と第２特定抵抗素子Ｒｒ２とを有し、特定検出素子Ｒｒ３の一端が第２電源線８５（電位ＶＤＤ）と接続され、特定検出素子Ｒｒ３の他端が第１特定抵抗素子Ｒｒ１の一端と接続され、第２特定抵抗素子Ｒｒ２の一端が第１特定抵抗素子Ｒｒ１の他端と接続され、第２特定抵抗素子Ｒｒ２の他端は第２接地線８６（電位ＶＳＳ）と接続される。そして、判定回路としての判定保持回路３２２は、ヒューズ電流により所定検出素子Ｒｆ３の他端に生じるヒューズ電位と、基準電流により特定検出素子Ｒｒ３の他端に生じる基準電位と、を検出し、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には非切断信号を出力する。

次に半導体装置２ａの動作について説明する。

プリチャージ回路３１２において、判定準備信号が制御線（／ＦｕｓｅＳｔａｒｔ）に供給され、その後に判定開始信号が供給されたときの半導体装置２ａの動作について説明する。

まず、プリチャージ回路３１２の制御線から判定準備信号としてＬレベルの電位が供給されると、ｐチャネルＭＯＳトランジスタ５−１および５−２が導通状態となり、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）とに電源電位ＶＤＤが供給され、出力線と相補線とに電荷がプリチャージされて、出力線と相補線との電位が、Ｈレベル（ＶＤＤ）となる。このとき、ｎチャネルＭＯＳトランジスタ５−７および５−８は導通状態となる。

その後、プリチャージ回路３１２の制御線から判定開始信号としてＨレベルの電位が供給されると、ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となる。ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となると、電荷がプリチャージされた出力線（ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２（電位ＶＳＳ）に電流が流れるとともに、電荷がプリチャージされた相補線（／ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２（電位ＶＳＳ）に電流が流れる。

ヒューズ４が非切断状態では、基準抵抗回路２２の抵抗値が、ヒューズ抵抗回路１２の抵抗値よりも大きいため、ノードＮｒの電位は、ノードＮｆの電位よりも高くなる。よって、ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となると、出力線（ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２（電位ＶＳＳ）に流れる電流が、相補線（／ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２（電位ＶＳＳ）に流れる電流よりも大きくなる。

このため、出力線（ＦｕｓｅＯｕｔ）の電位が、相補線（／ＦｕｓｅＯｕｔ）の電位よりも速く低下し、判定保持回路３２２は、出力線（ＦｕｓｅＯｕｔ）から、非切断信号として、Ｌレベルの電位を出力する。

一方、ヒューズ４が切断状態では、基準抵抗回路２２の抵抗値が、ヒューズ抵抗回路１２の抵抗値よりも小さいため、ノードＮｒの電位は、ノードＮｆの電位よりも低くなる。よって、ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となると、出力線（ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２（電位ＶＳＳ）に流れる電流が、相補線（／ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２（電位ＶＳＳ）に流れる電流よりも小さくなる。

このため、相補線（／ＦｕｓｅＯｕｔ）の電位が、出力線（ＦｕｓｅＯｕｔ）の電位よりも速く低下し、ｎチャネルＭＯＳトランジスタ５−８が非導通状態となるとともに、ｐチャネルＭＯＳトランジスタ５−６が導通状態となる。そして、ｐチャネルＭＯＳトランジスタ５−４を介して出力線（ＦｕｓｅＯｕｔ）に電流が供給され、出力線の電位はＨレベルとなる。よって、判定保持回路３２２は、出力線（ＦｕｓｅＯｕｔ）から、切断信号として、Ｈレベルの電位を出力する。

次に、プリチャージ回路３１２において、電源投入に伴ってＨレベルに遷移した電位が、制御線（／ＦｕｓｅＳｔａｒｔ）に供給されたときの半導体装置２ａの動作について説明する。

まず、半導体装置２ａの電源が投入されていない（ＯＦＦ）状態では、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位は、それぞれＬレベルである。

半導体装置２ａの電源が投入される（ＯＮ）と、電源電位線８１に電源電位ＶＤＤが供給されるとともに、電源投入に伴ってＨレベルに遷移する電位が制御線（／ＦｕｓｅＳｔａｒｔ）に供給される。また、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位はＬレベルであるため、ｐチャネルＭＯＳトランジスタ５−３および５−４が導通状態となる。

このため、電源電位線８１から、ｐチャネルＭＯＳトランジスタ５−１ないし５−４を介して相補線（／ＦｕｓｅＯｕｔ）と出力線（ＦｕｓｅＯｕｔ）とにそれぞれ電荷が供給される。よって、相補線（／ＦｕｓｅＯｕｔ）および出力線（ＦｕｓｅＯｕｔ）には、同じ電位値の電位が供給され、相補線（／ＦｕｓｅＯｕｔ）および出力線（ＦｕｓｅＯｕｔ）は、Ｈレベルとなる。このため、ｐチャネルＭＯＳトランジスタ５−３および５−４が非導通状態となり、かつ、ｎチャネルＭＯＳトランジスタ５−７および５−８が導通状態となる。

ｎチャネルＭＯＳトランジスタ５−７および５−８が導通状態となると、電荷がチャージされた出力線（ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２に電流が流れるとともに、電荷がチャージされた相補線（／ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２に電流が流れる。

ヒューズ４が非切断状態では、基準抵抗回路２２の抵抗値が、ヒューズ抵抗回路１２の抵抗値よりも大きいため、ノードＮｒの電位は、ノードＮｆの電位よりも高くなる。よって、ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となると、出力線（ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２に流れる電流が、相補線（／ＦｕｓｅＯｕｔ）から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２（電位ＶＳＳ）に流れる電流よりも大きくなる。

このため、相補線（／ＦｕｓｅＯｕｔ）の電位が、出力線（ＦｕｓｅＯｕｔ）の電位よりも速く低下し、ｎチャネルＭＯＳトランジスタ５−８が非導通状態となるとともに、ｐチャネルＭＯＳトランジスタ５−６が導通状態となる。そして、ｐチャネルＭＯＳトランジスタ５−４を介して出力線（ＦｕｓｅＯｕｔ）に電流が供給され、出力線の電位はＨレベルとなる。よって、判定保持回路３２は、出力線（ＦｕｓｅＯｕｔ）から、切断信号として、Ｈレベルの電位を出力する。

よって、半導体装置２ａに電源が投入されると、出力線と相補線との電位がそれぞれＨレベルに遷移して、ヒューズ判定を行うことが可能となる。

図１０は、ヒューズ４が切断状態のときの半導体装置２ａの動作を示すタイミングチャートである。

図１０（ａ）は、出力線と相補線とに生じる電位の変動を示す図である。図１０（ｂ）は、電源電位線８１（電位ＶＤＤ）から接地線８２（電位ＶＳＳ）に流れる電流の総和の変動を示す図である。図１０（ａ）および図１０（ｂ）の横軸は、共通の時間軸である。また、図１０（ａ）に示したＦｕｓｅＳｔａｔ信号の反転信号が、プリチャージ回路３１２の制御線（／ＦｕｓｅＳｔａｒｔ）に供給される。

まず、制御線（／ＦｕｓｅＳｔａｒｔ）の電位がＨレベルに、出力線（ＦｕｓｅＯｕｔ）と相補線（／ＦｕｓｅＯｕｔ）との電位がそれぞれＬレベルに設定される。また、ヒューズ４は切断状態であるため、ノードＮｆの電位は、ノードＮｒの電位よりも高くなる。

時刻ｔ１で、制御線の電位がＬレベルになると、ｐチャネルＭＯＳトランジスタ５−１および５−２が導通状態となり、出力線と相補線とに電源電位ＶＤＤが供給され、出力線と相補線との電位が、それぞれＨレベルになる。

時刻ｔ２で、制御線の電位がＨレベルになると、ｐチャネルＭＯＳトランジスタ５−１および５−２が非導通状態となる。そして、図１０（ｂ）に示すように、出力線から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２に電流が流れるとともに、相補線から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２に電流が流れる。

ヒューズ４は切断状態であることから、ノードＮｆの電位が、ノードＮｒの電位よりも高いため、出力線から、ｎチャネルＭＯＳトランジスタ５−１０を介して接地線８２に流れる電流が、相補線から、ｎチャネルＭＯＳトランジスタ５−９を介して接地線８２に流れる電流よりも小さくなる。よって、相補線の電位がＬレベルまで低下するにつれて、出力線の電位がＨレベルまで上昇する。

第２の実施形態によれば、半導体装置２ａは、ヒューズ抵抗回路１２では、特定の抵抗値を有する所定検出素子Ｒｆ３の一端が、第１電源電位ＶＤＤを供給する第１電源線８３と接続され、所定検出素子Ｒｆ３の他端が第１所定抵抗素子Ｒｆ１の一端と接続され、第１所定抵抗素子Ｒｆ１の他端がヒューズ４の一端と接続され、ヒューズ４の他端が第２所定抵抗素子Ｒｆ２の一端と接続され、第２所定抵抗素子Ｒｆ２の他端は、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第１接地電位ＶＳＳを供給する第１接地線８４と接続される。一方、基準抵抗回路２２では、特定の抵抗値と同じ抵抗値を有する特定検出素子Ｒｒ３の一端が、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを供給する第２電源線８５と接続され、特定検出素子Ｒｒ３の他端が第１特定抵抗素子Ｒｒ１の一端と接続され、第１特定抵抗素子Ｒｒ１の他端が第２特定抵抗素子Ｒｒ２の一端と接続され、第２特定抵抗素子Ｒｒ２の他端は、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを供給する第２接地線８６と接続される。そして、判定保持３２２回路が、ヒューズ電流により所定検出素子Ｒｆ３の他端に生じるヒューズ電位と、基準電流により特定検出素子Ｒｒ３の他端に生じる基準電位と、を検出し、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には非切断信号を出力する。

このため、判定保持回路３２２は、ヒューズ抵抗回路１２内の所定検出抵抗素子Ｒｆ３の他端と、基準抵抗回路２２内の特定検出抵抗素子Ｒｒ３の他端とにそれぞれ生じるヒューズ電位と基準電位とに基づいて、ヒューズ抵抗回路１２の抵抗値と基準抵抗回路２２の抵抗値とを比較することができる。

なお、第２の実施形態では、半導体装置として、半導体装置２ａが有するｐチャネルＭＯＳトランジスタをｎチャネルＭＯＳトランジスタに交換し、半導体装置２ａが有するｎチャネルＭＯＳトランジスタをｐチャネルＭＯＳトランジスタに交換した半導体装置２ｂが用いられても良い。

図１１は、本発明の第２の実施形態における半導体装置２ｂの構成例を示す回路図である。

半導体装置２ｂは、ヒューズ抵抗回路１３と、基準抵抗回路２３と、判定回路と、を有する。判定回路は、プリチャージ回路３１３と、判定保持回路３２３と、を有する。

ヒューズ抵抗回路１３は、図９に示したヒューズ抵抗回路１２に対応する。

ヒューズ抵抗回路１３は、その一端が第１電源線８３と接続され、その他端が第１接地線８４と接続される。第１電源線８３は、第１電源電位ＶＤＤを、ヒューズ抵抗回路１３の一端に供給し、第１接地線８４は、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第２接地電位ＶＳＳを、ヒューズ抵抗回路１３の他端に供給する。

ヒューズ抵抗回路１３は、抵抗素子Ｒｆ１およびＲｆ２とヒューズ４との加えて、特定の抵抗値を有する抵抗素子Ｒｆ３をさらに含む。抵抗素子Ｒｆ１と抵抗素子Ｒｆ２とは、所定抵抗素子の一例である。抵抗素子Ｒｆ１および抵抗素子Ｒｆ２は、それぞれ、ヒューズ４と直列に接続される。抵抗素子Ｒｆ１は、第１所定抵抗素子の一例であり、抵抗素子Ｒｆ２は、第２所定抵抗素子の一例である。抵抗素子Ｒｆ３は、所定検出素子の一例である。

本実施形態では、抵抗素子Ｒｆ２の一端が第１電源線８３と接続され、抵抗素子Ｒｆ２の他端がヒューズ４の一端に接続される。抵抗素子Ｒｆ１の一端がヒューズ４の他端と接続され、抵抗素子Ｒｆ１の他端が抵抗素子Ｒｆ３の一端に接続され、抵抗素子Ｒｆ３の他端は、第１接地線８４と接続される。

基準抵抗回路２３は、図９に示した基準抵抗回路２２に対応する。

基準抵抗回路２３は、その一端が第２電源線８５と接続され、その他端が第２接地線８６と接続される。第２電源線８５は、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを、基準抵抗回路２３の一端に供給し、第２接地線８６は、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを、基準抵抗回路２３の他端に供給する。

基準抵抗回路２３は、抵抗素子Ｒｒ１およびＲｒ２に加えて、特定の抵抗値と同じ抵抗値を有する抵抗素子Ｒｒ３をさらに含む。抵抗素子Ｒｒ１と抵抗素子Ｒｒ２とで特定抵抗素子が構成される。抵抗素子Ｒｒ１は、第１特定抵抗素子の一例であり、抵抗素子Ｒｒ２は、第２特定抵抗素子の一例である。抵抗素子Ｒｒ３は、特定検出素子の一例である。

本実施形態では、抵抗素子Ｒｒ２の一端が第２電源線８５（電位ＶＤＤ）と接続され、抵抗素子Ｒｒ２の他端が抵抗素子Ｒｒ１の一端に接続され、抵抗素子Ｒｒ１の他端が抵抗素子Ｒｒ３の一端と接続され、抵抗素子Ｒｒ３の他端は第２接地線８６（電位ＶＳＳ）と接続される。

プリチャージ回路３１３は、図９に示したプリチャージ回路３１２に対応する。プリチャージ回路３１３は、ｎチャネルＭＯＳトランジスタ８−１および８−２を有する。

判定保持回路３２３は、図９に示した判定保持回路３２２に対応する。

判定保持回路３２３は、ヒューズ抵抗回路１３の抵抗値に応じたヒューズ電流によって抵抗素子Ｒｆ３の一端に生じるヒューズ電位と、基準抵抗回路２３の抵抗値に応じた基準電流によって抵抗素子Ｒｒ３の一端に生じる基準電位と、を検出する。本実施形態では、ヒューズ電位が、ノードＮｆに生じる電位であり、基準電位が、ノードＮｒに生じる電位である。

判定保持回路３２２は、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には非切断信号を出力する。

本実施形態では、判定保持回路３２３は、ｎチャネルＭＯＳトランジスタ８−３〜８−６と、ｐチャネルＭＯＳトランジスタ８−７〜８−１０と、を有する。

半導体装置２ｂにおいて、接地線８２（電位ＶＳＳ）は、ｎチャネルＭＯＳトランジスタ８−１〜８−４のそれぞれのソース端子に接続される。プリチャージ回路３１３の制御線（ＦｕｓｅＳｔａｒｔ）は、ｐチャネルＭＯＳトランジスタ８−１および８−２のそれぞれのゲート端子に接続される。

判定保持回路３２３の出力線（ＦｕｓｅＯｕｔ）は、ｎチャネルＭＯＳトランジスタ８−２のドレイン端子と、ｐチャネルＭＯＳトランジスタ８−７のゲート端子と、ｎチャネルＭＯＳトランジスタ８−５のゲート端子と、ｐチャネルＭＯＳトランジスタ８−８のドレイン端子と、ｎチャネルＭＯＳトランジスタ８−６のドレイン端子と、に接続される。

さらに、ｎチャネルＭＯＳトランジスタ８−６のソース端子が、ｎチャネルＭＯＳトランジスタ８−４のドレイン端子に接続される。また、ｐチャネルＭＯＳトランジスタ８−８のソース端子は、ｐチャネルＭＯＳトランジスタ８−１０のドレイン端子に接続される。

判定保持回路３２３の相補線（／ＦｕｓｅＯｕｔ）は、ｎチャネルＭＯＳトランジスタ８−１のドレイン端子と、ｐチャネルＭＯＳトランジスタ８−８のゲート端子と、ｎチャネルＭＯＳトランジスタ８−６のゲート端子と、ｐチャネルＭＯＳトランジスタ８−７のドレイン端子と、ｎチャネルＭＯＳトランジスタ８−５のドレイン端子と、に接続される。

さらに、ｎチャネルＭＯＳトランジスタ８−５のソース端子が、ｎチャネルＭＯＳトランジスタ８−３のドレイン端子に接続される。また、ｐチャネルＭＯＳトランジスタ８−７のソース端子は、ｐチャネルＭＯＳトランジスタ８−９のドレイン端子に接続される。

電源電位線８１（電位ＶＤＤ）は、ｐチャネルＭＯＳトランジスタ８−９および８−１０のそれぞれのソース端子に接続される。

ノードＮｆは、ｎチャネルＭＯＳトランジスタ８−３のゲート端子と、ｐチャネルＭＯＳトランジスタ８−９のゲート端子と、抵抗素子Ｒｆ１の他端と、抵抗素子Ｒｆ３の一端と、に接続される。ノードＮｒは、ｎチャネルＭＯＳトランジスタ８−４のゲート端子と、ｐチャネルＭＯＳトランジスタ８−１０のゲート端子と、抵抗素子Ｒｒ１の他端と、抵抗素子Ｒｒ３の一端と、に接続される。

すなわち、第２の実施形態における半導体装置の変形例は、第１電源電位ＶＤＤを供給する第１電源線８３と、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第１接地電位ＶＳＳを供給する第１接地線８４と、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを供給する第２電源線８５と、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを供給する第２接地線８６と、をさらに含み、ヒューズ抵抗回路１３は、特定の抵抗値を有する所定検出素子Ｒｆ３をさらに含み、所定抵抗素子は、第１所定抵抗素子Ｒｆ１と第２所定抵抗素子Ｒｆ２とを有し、第２所定抵抗素子Ｒｆ２の一端が第１電源線８３（電位ＶＤＤ）と接続され、第２所定抵抗素子Ｒｆ２の他端がヒューズ４の一端に接続され、ヒューズ４の他端が第１所定抵抗素子Ｒｆ１の一端と接続され、第１所定抵抗素子Ｒｆ１の他端が所定検出素子Ｒｆ３の一端に接続され、所定検出素子Ｒｆ３の他端は、第１接地線８４（電位ＶＳＳ）と接続される。また、基準抵抗回路２３は、特定の抵抗値と同じ抵抗値を有する特定検出素子Ｒｒ３をさらに含み、特定抵抗素子は、第１特定抵抗素子Ｒｒ１と第２特定抵抗素子Ｒｒ２とを有し、第２特定抵抗素子Ｒｒ２の一端が第２電源線８５（電位ＶＤＤ）と接続され、第２特定抵抗素子Ｒｒ２の他端が第１特定抵抗素子Ｒｒ１の一端に接続され、第１特定抵抗素子Ｒｒ１の他端が特定検出素子Ｒｒ３の一端と接続され、特定検出素子Ｒｒ３の他端は第２接地線８６（電位ＶＳＳ）と接続される。そして、判定回路としての判定保持回路３２３は、ヒューズ電流により所定検出素子Ｒｆ３の一端に生じるヒューズ電位と、基準電流により特定検出素子Ｒｒ３の一端に生じる基準電位と、を検出し、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には非切断信号を出力する。

第２の実施形態の半導体装置２ｂによれば、ヒューズ抵抗回路１３では、第２所定抵抗素子Ｒｆ２の一端が、第１電源電位ＶＤＤを供給する第１電源線８３と接続され、第２所定抵抗素子Ｒｆ２の他端がヒューズ４の一端に接続され、ヒューズ４の他端が第１所定抵抗素子Ｒｆ１の一端と接続され、第１所定抵抗素子Ｒｆ１の他端が、特定の抵抗値を有する所定検出素子Ｒｆ３の一端に接続され、所定検出素子Ｒｆ３の他端が、第１電源電位ＶＤＤから第１電源電圧だけ小さな電位値の第１接地電位ＶＳＳを供給する第１接地線８４と接続される。一方、基準抵抗回路２３では、第２特定抵抗素子Ｒｒ２の一端が、第１電源電位ＶＤＤと同じ電位値の第２電源電位ＶＤＤを供給する第２電源線８５と接続され、第２特定抵抗素子Ｒｒ２の他端が第１特定抵抗素子Ｒｒ１の一端に接続され、特定の抵抗値と同じ抵抗値を有する特定検出素子Ｒｒ３の一端が第１特定抵抗素子Ｒｒ１の他端と接続され、特定検出素子Ｒｒ３の他端が、第２電源電位ＶＤＤから第２電源電圧だけ小さな電位値の第２接地電位ＶＳＳを供給す第２接地線８６と接続される。そして、保持判定回路３２３が、ヒューズ電流により所定検出素子Ｒｆ３の一端に生じるヒューズ電位と、基準電流により特定検出素子Ｒｒ３の一端に生じる基準電位と、を検出し、ヒューズ電位のレベルが、基準電位のレベルよりも小さい場合には切断信号を出力し、ヒューズ電位のレベルが、基準電位のレベルよりも大きい場合には非切断信号を出力する。

このため、判定保持回路３２３は、ヒューズ抵抗回路１３内の所定検出抵抗素子Ｒｆ３の一端と、基準抵抗回路２３内の特定検出抵抗素子Ｒｒ３の一端とにそれぞれ生じるヒューズ電位と基準電位とに基づいて、ヒューズ抵抗回路１３の抵抗値と基準抵抗回路２３の抵抗値とを比較することができる。

なお、各実施形態における半導体装置は、特に、特性トリミング用ヒューズの判定に適用することができる。

以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。

１ａ、１Ａ、１ｂ、１Ｂ、２ａ、２ｂ半導体装置
３−１〜４、５−１〜６、７−５〜８、８−７〜１０ｐチャネルＭＯＳトランジスタ
３−５〜８、５−７〜１０、７−１〜４、８−１〜６ｎチャネルＭＯＳトランジスタ
４ヒューズ
４−１、４−３出力インバータ
４−２、４−４インバータ
１０〜１３ヒューズ抵抗回路
２０〜２３基準抵抗回路
３０判定回路
３１０〜３１３プリチャージ回路
３２０レベル判定回路
３３０、３３１電源制御回路
３４０ラッチ回路
３２、３２ａ、３２１、３２１ａ、３２２、３２３判定保持回路
Ｒｒ１〜Ｒｒ３、Ｒｆ１〜Ｒｆ３抵抗素子

Claims

ヒューズの切断または非切断の判定を行う半導体装置であって、
前記ヒューズと当該ヒューズに直列に接続された所定抵抗素子とを含むヒューズ抵抗回路と、
前記ヒューズが非切断状態であるときの前記ヒューズ抵抗回路の抵抗値よりも所定の抵抗値だけ大きな抵抗値を有する特定抵抗素子を含む基準抵抗回路と、
前記ヒューズ抵抗回路の抵抗値が前記基準抵抗回路の抵抗値よりも大きい場合には前記切断を示す切断信号を出力し、前記ヒューズ抵抗回路の抵抗値が前記基準抵抗回路の抵抗値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む半導体装置。
請求項１に記載の半導体装置において、
前記ヒューズ抵抗回路は、第１電源電圧を受けると、当該ヒューズ抵抗回路の抵抗値に応じたヒューズ電流を出力し、
前記基準抵抗回路は、前記第１電源電圧と同じ電圧値の第２電源電圧を受けると、当該基準抵抗回路の抵抗値に応じた基準電流を出力し、
前記判定回路は、前記ヒューズ電流のレベルが、前記基準電流のレベルよりも小さい場合には前記切断信号を出力し、前記ヒューズ電流のレベルが、前記基準電流のレベルよりも大きい場合には前記非切断信号を出力する、半導体装置。
請求項２に記載の半導体装置において、
前記判定回路は、第１端子と第２端子とを有する判定保持回路と、制御回路と、を含み、
前記制御回路は、前記第１電源電圧と前記第２電源電圧とを受けると、当該第１電源電圧を前記第１端子に、当該第２電源電圧を前記第２端子に供給し、その後、前記判定の開始を指示する指示信号を受け付けると、前記第１端子に保持された第１電源電圧を前記ヒューズ抵抗回路に供給し、かつ、前記第２端子に保持された第２電源電圧を前記基準抵抗回路に供給し、
前記判定保持回路は、前記ヒューズ電流のレベルが、前記基準電流のレベルよりも小さい場合には前記切断信号を出力し、前記ヒューズ電流のレベルが、前記基準電流のレベルよりも大きい場合には前記非切断信号を出力する、半導体装置。
請求項２に記載の半導体装置において、
第１電源電位を供給する第１電源線と、
前記第１電源電位から前記第１電源電圧だけ小さな電位値の第１接地電位を供給する第１接地線と、
前記第１電源電位と同じ電位値の第２電源電位を供給する第２電源線と、
前記第２電源電位から前記第２電源電圧だけ小さな電位値の第２接地電位を供給する第２接地線と、をさらに含み、
前記ヒューズ抵抗回路は、特定の抵抗値を有する所定検出素子をさらに含み、
前記所定抵抗素子は、第１所定抵抗素子と第２所定抵抗素子とを有し、
前記所定検出素子の一端が前記第１電源線と接続され、当該所定検出素子の他端が前記第１所定抵抗素子の一端と接続され、
前記ヒューズの一端が前記第１所定抵抗素子の他端と接続され、当該ヒューズの他端が前記第２所定抵抗素子の一端と接続され、
前記第２所定抵抗素子の他端は、前記第１接地線と接続され、
前記基準抵抗回路は、前記特定の抵抗値と同じ抵抗値を有する特定検出素子をさらに含み、
前記特定抵抗素子は、第１特定抵抗素子と第２特定抵抗素子とを有し、
前記特定検出素子の一端が前記第２電源線と接続され、当該特定検出素子の他端が前記第１特定抵抗素子の一端と接続され、
前記第２特定抵抗素子の一端が前記第１特定抵抗素子の他端と接続され、当該第２特定抵抗素子の他端が前記第２接地線と接続され、
前記判定回路は、前記ヒューズ電流により前記所定検出素子の他端に生じるヒューズ電位と、前記基準電流により前記特定検出素子の他端に生じる基準電位と、を検出し、当該ヒューズ電位のレベルが、前記基準電位のレベルよりも大きい場合には前記切断信号を出力し、前記ヒューズ電位のレベルが、前記基準電位のレベルよりも小さい場合には前記非切断信号を出力する、半導体装置。
請求項２に記載の半導体装置において、
第１電源電位を供給する第１電源線と、
前記第１電源電位から前記第１電源電圧だけ小さな電位値の第１接地電位を供給する第１接地線と、
前記第１電源電位と同じ電位値の第２電源電位を供給する第２電源線と、
前記第２電源電位から前記第２電源電圧だけ小さな電位値の第２接地電位を供給する第２接地線と、をさらに含み、
前記ヒューズ抵抗回路は、特定の抵抗値を有する所定検出素子をさらに含み、
前記所定抵抗素子は、第１所定抵抗素子と第２所定抵抗素子とを有し、
前記第２所定抵抗素子の一端が前記第１電源線と接続され、当該第２所定抵抗素子の他端が前記ヒューズの一端に接続され、
前記第１所定抵抗素子の一端が前記ヒューズの他端と接続され、当該第１所定抵抗素子の他端が前記所定検出素子の一端に接続され、
前記所定検出素子の他端は、前記第１接地線と接続され、
前記基準抵抗回路は、前記特定の抵抗値と同じ抵抗値を有する特定検出素子をさらに含み、
前記特定抵抗素子は、第１特定抵抗素子と第２特定抵抗素子とを有し、
前記第２特定抵抗素子の一端が前記第２電源線と接続され、当該第２特定抵抗素子の他端が前記第１特定抵抗素子の一端に接続され、
前記特定検出素子の一端が前記第１特定抵抗素子の他端と接続され、当該特定検出素子の他端が前記第２接地線と接続され、
前記判定回路は、前記ヒューズ電流により前記所定検出素子の一端に生じるヒューズ電位と、前記基準電流により前記特定検出素子の一端に生じる基準電位と、を検出し、当該ヒューズ電位のレベルが、前記基準電位のレベルよりも小さい場合には前記切断信号を出力し、前記ヒューズ電位のレベルが、前記基準電位のレベルよりも大きい場合には前記非切断信号を出力する、半導体装置。