JP6292901B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP6292901B2 JP6292901B2 JP2014012660A JP2014012660A JP6292901B2 JP 6292901 B2 JP6292901 B2 JP 6292901B2 JP 2014012660 A JP2014012660 A JP 2014012660A JP 2014012660 A JP2014012660 A JP 2014012660A JP 6292901 B2 JP6292901 B2 JP 6292901B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- transistor
- circuit
- source
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
従来の基準電圧回路は、NMOSデプレッショントランジスタ601と、NMOSトランジスタ602と、グラウンド端子100と、出力端子102と、電源端子101を備えている。
本発明は、上記課題に鑑みてなされ、温度特性のよい基準電圧を出力することができ、且つ起動が速い基準電圧回路を提供する。
第一の定電流回路と、ソースが第一の定電流回路に接続され、1段目のソースフォロアとして動作する第一導電型の第一のトランジスタと、第二の定電流回路と、ゲートが第一のトランジスタのソースに接続され、ソースが第二の定電流回路に接続され、2段目のソースフォロアとして動作する第二導電型の第二のトランジスタと、を備え、第二のトランジスタのソースから基準電圧を出力する構成とした。
<第一の実施形態>
図1は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、NMOSデプレッショントランジスタ105と、PMOSトランジスタ106と、定電流回路103、104と、容量107と、グラウンド端子100と、出力端子102と、電源端子101を備えている。
図2は、第二の実施形態の基準電圧回路の回路図である。図1との違いは、NMOSデプレッショントランジスタ105をNMOSデプレッショントランジスタ201、202に変更した点である。他は図1と同様である。
図3は、第三の実施形態の基準電圧回路の回路図である。図1との違いは、PMOSトランジスタ301を追加した点である。他は図1と同様である。
第三の実施形態の基準電圧回路の接続について説明する。PMOSトランジスタ301は、ゲートおよびドレインはPMSOトランジスタ106のソースに接続され、ソースは出力端子102に接続される。他は図1と同様である。
図4は、第四の実施形態の基準電圧回路の回路図である。図1との違いは、PMOSトランジスタ402と定電流回路401を追加した点である。他は図1と同様である。
第四の実施形態の基準電圧回路の接続について説明する。PMOSトランジスタ402は、ゲートはPMOSトランジスタ106のソースに接続され、ドレインはグラウンド端子100に接続され、ソースは出力端子102に接続される。定電流回路401は、一方の端子は電源端子101に接続され、もう一方の端子は出力端子102に接続される。他は図1と同様である。
また、その他の実施形態の基準電圧回路にも、n段のソースフォロアを追加して構成しても同様の効果が得られる。
図5は、第五の実施形態の基準電圧回路の回路図である。図1との違いは、起動用のNMOSデプレッショントランジスタ501を追加した点である。他は図1と同様である。
第五の実施形態の基準電圧回路の接続について説明する。NMOSデプレッショントランジスタ501は、ゲートはPMOSトランジスタ106のゲートに接続され、ソースはPMOSトランジスタ106のソースに接続され、ドレインは電源端子101に接続される。他は図1と同様である。
以上説明したように、本発明の基準電圧回路は、温度特性の良い基準電圧を出力することができ、且つ基準電圧回路を速く起動する事ができる。
また、本発明の基準電圧回路は、各トランジスタの導電型を逆にして構成しても、同様の効果が得られる。
101 電源端子
102 出力端子
103、104、401 定電流回路
Claims (6)
- 第一の定電流回路と、
ソースが前記第一の定電流回路に接続され、1段目のソースフォロアとして動作する第一導電型の第一のデプレッショントランジスタと、
第二の定電流回路と、
ゲートが前記第一のデプレッショントランジスタのソースに接続され、ソースが前記第二の定電流回路に接続され、2段目のソースフォロアとして動作する第二導電型の第二のトランジスタと、
前記第二のトランジスタのソースに接続され出力端子と、
を備えることを特徴とする基準電圧回路。 - 前記基準電圧回路は、前記第一のデプレッショントランジスタのソースと前記第一の定電流回路の間に第一導電型の第三のトランジスタが接続される
事を特徴とする請求項1に記載の基準電圧回路。 - 前記基準電圧回路は、前記第二のトランジスタのソースと前記第二の定電流回路の間にゲートとドレインが接続された第三のトランジスタが接続される
事を特徴とする請求項1に記載の基準電圧回路。 - 前記基準電圧回路は、前記第二のトランジスタのソースと前記第二の定電流回路の間にダイオードが接続される
事を特徴とする請求項1に記載の基準電圧回路。 - 前記基準電圧回路は、
第三の定電流回路と、
ゲートが前記第二の定電流回路に接続され、ソースが前記第三の定電流回路に接続され、3段目のソースフォロアとして動作する第二導電型の第四のトランジスタと、
を備えることを特徴とする請求項1から4のいずれかに記載の基準電圧回路。 - 前記基準電圧回路は、
ゲートが前記2段目以降のソースフォロアの入力に接続され、ソースが前記基準電圧回路の出力端子に接続された起動用トランジスタと、
を備えることを特徴とする請求項1から5のいずれかに記載の基準電圧回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012660A JP6292901B2 (ja) | 2014-01-27 | 2014-01-27 | 基準電圧回路 |
TW104100723A TWI643055B (zh) | 2014-01-27 | 2015-01-09 | 基準電壓電路 |
US14/596,923 US9811105B2 (en) | 2014-01-27 | 2015-01-14 | Reference voltage circuit |
KR1020150010523A KR102208799B1 (ko) | 2014-01-27 | 2015-01-22 | 기준 전압 회로 |
CN201510032785.5A CN104808731B (zh) | 2014-01-27 | 2015-01-22 | 基准电压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014012660A JP6292901B2 (ja) | 2014-01-27 | 2014-01-27 | 基準電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015141462A JP2015141462A (ja) | 2015-08-03 |
JP6292901B2 true JP6292901B2 (ja) | 2018-03-14 |
Family
ID=53678970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014012660A Active JP6292901B2 (ja) | 2014-01-27 | 2014-01-27 | 基準電圧回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9811105B2 (ja) |
JP (1) | JP6292901B2 (ja) |
KR (1) | KR102208799B1 (ja) |
CN (1) | CN104808731B (ja) |
TW (1) | TWI643055B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6805049B2 (ja) * | 2017-03-31 | 2020-12-23 | エイブリック株式会社 | 基準電圧発生装置 |
CN107678480A (zh) * | 2017-11-13 | 2018-02-09 | 常州欣盛微结构电子有限公司 | 一种用于低功耗数字电路的线性电压管理器 |
JP2020035307A (ja) * | 2018-08-31 | 2020-03-05 | エイブリック株式会社 | 定電流回路 |
JP7190927B2 (ja) | 2019-02-08 | 2022-12-16 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159119A (ja) * | 1982-03-18 | 1983-09-21 | Seiko Epson Corp | Cmos集積回路用基準電圧回路 |
KR940005510B1 (ko) * | 1992-03-20 | 1994-06-20 | 삼성전자 주식회사 | 기준전류 발생회로 |
US5451890A (en) * | 1992-08-24 | 1995-09-19 | California Institue Of Technology | Gallium arsenide source follower FET logic family with diodes for preventing leakage currents |
JP3304539B2 (ja) * | 1993-08-31 | 2002-07-22 | 富士通株式会社 | 基準電圧発生回路 |
JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
JPH11134049A (ja) * | 1997-10-30 | 1999-05-21 | Dve:Kk | 基準電圧回路 |
JP4397211B2 (ja) | 2003-10-06 | 2010-01-13 | 株式会社リコー | 基準電圧発生回路及びそれを用いた電源装置 |
US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
TWI283965B (en) * | 2005-11-10 | 2007-07-11 | Sunext Technology Co Ltd | Source follower |
JP2007035071A (ja) * | 2006-10-30 | 2007-02-08 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
JP2008084342A (ja) * | 2007-12-06 | 2008-04-10 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
JP5121587B2 (ja) * | 2008-06-06 | 2013-01-16 | 旭化成エレクトロニクス株式会社 | 基準電圧回路 |
US7944303B2 (en) * | 2009-01-21 | 2011-05-17 | Fairchild Semiconductor Corporation | Super source follower output impedance enhancement |
JP2010283735A (ja) * | 2009-06-08 | 2010-12-16 | Seiko Epson Corp | 検出装置及び固体撮像装置 |
JP5250501B2 (ja) * | 2009-08-04 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 温度検出回路 |
TWI411902B (zh) * | 2010-09-27 | 2013-10-11 | Himax Tech Ltd | 電壓調節電路 |
JP5884234B2 (ja) * | 2011-03-25 | 2016-03-15 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
TWI461883B (zh) * | 2012-03-28 | 2014-11-21 | Novatek Microelectronics Corp | 電壓緩衝器 |
-
2014
- 2014-01-27 JP JP2014012660A patent/JP6292901B2/ja active Active
-
2015
- 2015-01-09 TW TW104100723A patent/TWI643055B/zh active
- 2015-01-14 US US14/596,923 patent/US9811105B2/en active Active
- 2015-01-22 KR KR1020150010523A patent/KR102208799B1/ko active IP Right Grant
- 2015-01-22 CN CN201510032785.5A patent/CN104808731B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9811105B2 (en) | 2017-11-07 |
US20150212536A1 (en) | 2015-07-30 |
TW201546598A (zh) | 2015-12-16 |
KR20150089941A (ko) | 2015-08-05 |
JP2015141462A (ja) | 2015-08-03 |
CN104808731B (zh) | 2018-06-29 |
CN104808731A (zh) | 2015-07-29 |
KR102208799B1 (ko) | 2021-01-28 |
TWI643055B (zh) | 2018-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5486259B2 (ja) | 差動増幅器 | |
JP2011211444A (ja) | 内部電源電圧生成回路 | |
JP6292901B2 (ja) | 基準電圧回路 | |
US8368429B2 (en) | Hysteresis comparator | |
KR20110109952A (ko) | 차동 증폭 회로 | |
CN110134175B (zh) | 基准电压电路以及半导体装置 | |
US9531336B2 (en) | Operational amplifier and driving circuit | |
JP2018129727A5 (ja) | ||
US9172375B1 (en) | Level shifter and digital to analog converter | |
JP2012004627A (ja) | カレントミラー回路 | |
US10348305B2 (en) | Level shift circuit | |
JP2019140476A (ja) | レベルシフト回路 | |
US9400516B2 (en) | Voltage converting device | |
JP2013115601A (ja) | レベルシフト回路 | |
KR20170041335A (ko) | 3배 증폭 차지펌프 | |
JP2016187123A (ja) | コンパレータ回路 | |
US20130241631A1 (en) | Output stage circuit | |
JP2013090137A (ja) | ソースフォロア回路 | |
JP2015170996A (ja) | パワーオンリセット回路 | |
JP2014085745A (ja) | 基準電圧生成回路 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP7240075B2 (ja) | 定電圧回路 | |
JP2016162071A (ja) | Mosスイッチ回路及びその半導体集積回路 | |
JP2020035307A (ja) | 定電流回路 | |
JP2013258490A (ja) | 電圧変換回路、チャージポンプ回路、及び、dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6292901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |