JP6317989B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6317989B2
JP6317989B2 JP2014090540A JP2014090540A JP6317989B2 JP 6317989 B2 JP6317989 B2 JP 6317989B2 JP 2014090540 A JP2014090540 A JP 2014090540A JP 2014090540 A JP2014090540 A JP 2014090540A JP 6317989 B2 JP6317989 B2 JP 6317989B2
Authority
JP
Japan
Prior art keywords
wiring
layer
semiconductor element
adhesive layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014090540A
Other languages
English (en)
Other versions
JP2015211083A (ja
Inventor
堀川　泰愛
泰愛 堀川
達明 傳田
達明 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014090540A priority Critical patent/JP6317989B2/ja
Priority to US14/689,444 priority patent/US9324929B2/en
Publication of JP2015211083A publication Critical patent/JP2015211083A/ja
Application granted granted Critical
Publication of JP6317989B2 publication Critical patent/JP6317989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

配線基板に関する。
近年、半導体素子を実装した半導体パッケージには、樹脂フィルムなどの可撓性を有する配線基板が用いられている。例えば、高輝度の発光素子等のように、発熱量が大きい半導体素子を実装した配線基板は、接着層により放熱板に接着される。半導体素子は、配線基板上面の配線に接続される。そして、半導体素子の熱は、配線基板に貫通形成されたビアから接着層を介して放熱板へと伝達される（たとえば、特許文献１〜５参照）。
特開２０１３−２２５６４３号公報 特開２００８−２７０３２６号公報 特開２００４−０３９６９１号公報 特開２０１２−０３３８５５号公報 特開２０１１−２４９５７４号公報
ところで、上記の接着層において、ビアに対する接着性を高めると熱抵抗が増加して放熱性が低下する問題がある。一方、接着層における熱伝導性を良くすると、ビアと接着層の間の密着性が低下する。この密着性の低下は半導体パッケージにおける信頼性を低下させる要因となる。
本発明の一観点によれば、半導体素子または半導体素子を含むモジュールが搭載される配線基板であって、放熱板と、前記放熱板上に接着層を介して設けられた絶縁層と、前記絶縁層の前記接着層の側の面に設けられ、前記接着層に埋設された第１の配線層及び第２の配線層と、前記絶縁層を厚さ方向に貫通する第１の貫通孔を充填するように設けられ、前記第１の配線層に接続され、前記半導体素子または前記モジュールと熱的に接続される第１の貫通配線と、前記絶縁層を厚さ方向に貫通する第２の貫通孔を充填するように設けられ、前記第２の配線層に接続され、前記半導体素子または前記モジュールと電気的に接続される第２の貫通配線と、前記絶縁層から露出する前記第１の貫通配線の表面を覆う第１のパッドと、前記絶縁層から露出する前記第２の貫通配線の表面を覆う第２のパッドとを有し、前記第１の貫通配線及び前記第１のパッドはそれぞれ複数設けられ、複数の前記第１の貫通配線は、１つの前記第１の配線層に接続され、複数の前記第１のパッドはそれぞれ前記半導体素子または前記モジュールに熱的に接続され、前記第２の貫通配線及び前記第２のパッドはそれぞれ複数設けられ、複数の前記第２の貫通配線は、１つの前記第２の配線層に接続され、複数の前記第２のパッドはそれぞれ第２のバンプを介して前記半導体素子または前記モジュールに電気的に接続される。
本発明の一観点によれば、信頼性を向上することができる。
（ａ）は第一実施形態の配線基板の概略平面図、（ｂ）は半導体素子を搭載した半導体パッケージの概略断面図である。 半導体パッケージの概略断面図である。 比較例の配線基板の概略断面図である。 （ａ）は第２実施形態配線基板の概略平面図、（ｂ）は配線基板に半導体素子を搭載した半導体パッケージの概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略断面図である。 別の配線基板の概略平面図である。 別の配線基板の概略平面図である。
以下、添付図面を参照して各実施形態を説明する。
なお、添付図面は、部分的に拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
（第一実施形態）
以下、第一実施形態を説明する。
図１（ａ）は第一実施形態の配線基板の概略平面図を示す。図１（ｂ）は、配線基板に半導体素子を実装した半導体パッケージの概略断面図を示す。
図１（ｂ）に示すように、この半導体パッケージ１は、配線基板１０と、配線基板１０に実装された半導体素子１００を有している。
配線基板１０は、放熱板２０、接着層３０、配線層４１，４２，４３、接着層５０、絶縁層６０、貫通配線７１，７２，７３，７４，７５、パッド８１，８２，８３，８４，８５、保護層９０を有している。配線基板１０において、配線層４１，４２，４３、絶縁層６０、貫通配線７１〜７５、パッド８１〜８５、保護層９０を含む部分を配線部Ｚ１と称する場合がある。つまり、配線基板１０は、放熱板２０と、放熱板２０に接着層３０を介して接続された配線部Ｚ１とを有している。
本実施形態において、便宜上、配線基板１０の保護層９０側を上側又は一方の側、放熱板２０側を下側又は他方の側とする。又、各部位の保護層９０側の面を上面又は一方の面、放熱板２０側の面を下面又は他方の面とする。但し、配線基板１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を保護層９０の一方の面の法線方向から視ることを指し、平面形状とは対象物を保護層９０の一方の面の法線方向から視た形状を指すものとする。
放熱板２０は、たとえば平面視矩形の板状に形成されている。放熱板２０の厚さは、たとえば、５０μｍ〜２ｍｍである。放熱板２０の材料としては、たとえば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属材料、または銅やアルミニウム等の金属を含む合金で作製された基板を用いることができる。放熱板２０として、アルミナや窒化アルミニウム等のセラミックスやシリコン等の熱伝導率の高い絶縁材料で作製された基板を用いてもよい。
接着層３０は、放熱板２０上に設けられ、絶縁層６０の他方の面に接して、絶縁層６０と放熱板２０とを接着している。なお、本実施形態において、絶縁層６０の下面６０ｂに接着層５０が設けられている。したがって、放熱板２０の上面２０ａには、接着層３０と接着層５０を介して絶縁層６０が接着されている。接着層３０の厚さは、例えば、２０〜２００μｍ程度とすることができる。接着層３０は、半導体素子１００から放熱板２０へ熱を伝達する経路の一部となる部分であるため、熱伝導率の高い材料を用いることが好ましい。接着層３０の材料としては、例えば、アルミナ等のフィラーを含有したエポキシ系接着剤、アクリル系接着剤、シリコーン系接着剤、オレフィン系接着剤、ポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。
絶縁層６０は、例えば、可撓性を有する絶縁樹脂フィルムである。絶縁樹脂フィルムとしては、例えば、ポリイミド系樹脂製のフィルムや、ポリエステル系樹脂製のフィルム（ポリエチレンテレフタレートフィルムやポリエチレンナフタレートフィルム）等の絶縁性の高い材料からなるフィルム（テープ）を用いることが好ましい。絶縁層６０の厚さは、例えば、２０〜１００μｍ程度である。
接着層５０は、絶縁層６０の下側の面である下面６０ｂに、配線層４１〜４３を接着する。絶縁層６０の下面６０ｂは、接着層５０と接着層３０を介して放熱板２０の上面２０ａに接着されている。したがって、配線層４１〜４３は、接着層３０に埋設されている。接着層５０としては、例えば、エポキシ系接着剤、アクリル系接着剤、シリコーン系接着剤、オレフィン系接着剤、ポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層５０の厚さは、例えば、１０〜２００μｍ程度である。
図１（ａ）に示すように、配線層４１〜４３は、互いに電気的に独立した配線である。配線層４１〜４３は、それぞれ平面視矩形状に形成されている。配線層４１〜４３の厚さは、たとえば、１０〜１５０μｍである。配線層４１〜４３の材料としては、たとえば銅（Ｃｕ）等を用いることができる。配線層４１〜４３は、たとえば銅などの金属箔をエッチング等によりパターニングして形成されている。
図１（ｂ）に示すように、絶縁層６０及び接着層５０には、厚さ方向に貫通する複数の貫通孔６１〜６５が形成されている。各貫通孔６１〜６５には、貫通配線７１〜７５が形成されている。したがって、各貫通配線７１〜７５は、絶縁層６０の上面６０ａから接着層５０の下面５０ｂとの間を貫通して形成されている。貫通配線７１の下端は、配線層４１に接続されている。貫通配線７２，７３の下端は配線層４２に接続されている。同様に、貫通配線７４，７５の下端は配線層４３に接続されている。図１（ａ）に示すように、貫通配線７１〜７５は、平面視矩形に形成されている。貫通配線７１〜７５の材料としては、たとえば銅（Ｃｕ）等を用いることができる。
図１（ｂ）に示すように、貫通配線７１〜７５の上面はパッド８１〜８５により被覆されている。図１（ａ）に示すように、平面視において、パッド８１〜８５は、貫通配線７１〜７５と同形状（矩形状）に形成されている。上記のパッド８１〜８５はたとえばめっき膜である。なお、パッド８１〜８５を、ＯＳＰ（Organic Solderbility Preservative）処理を施して形成したＯＳＰ膜としてもよい。パッド８１〜８５は、半導体素子１００や配線材（ボンディングワイヤ等）との接続を良好にする。また、パッド８１〜８５は、貫通配線７１〜７５の酸化を防止する酸化防止膜として機能する。
めっき膜の材料としては、たとえば、ニッケル（Ｎｉ），金（Ａｕ），パラジウム（Ｐｄ），銀（Ａｇ），これらの金属を含む合金を用いることができる。めっき膜の層構造は、単層または複数層とすることができる。たとえば、Ｎｉ又はＮｉ合金膜／Ａｕ又はＡｕ合金膜をこの順番で積層形成しためっき膜を用いることができる。また、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｕ又はＡｕ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜／Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜、等を用いてもよい。
めっき膜に含まれるＮｉ又はＮｉ合金膜の膜厚は、０．５μｍ以上とすることが好ましい。めっき膜に含まれるＡｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜の膜厚は、０．１μｍ以上とすることが好ましい。また、めっき膜に含まれるＰｄ又はＰｄ合金膜の膜厚は、０．００５μｍ以上とすることが好ましい。
絶縁層６０の上面６０ａは、保護層９０により被覆されている。保護層９０には開口部９１〜９５が形成され、それらの開口部９１〜９５によりパッド８１〜８５が露出している。保護層９０の厚さは、例えば、２０〜１００μｍ程度である。保護層９０の材料としては、例えばエポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂などの絶縁性樹脂を用いることができる。なお、半導体素子１００が発光素子である場合、保護層９０を発光素子からの光を反射する反射膜とすることができる。反射膜となる保護層９０の材料としては、例えば、エポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂に、酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）等のフィラーや顔料を含有させたものを用いることができる。
パッド８１には、半導体素子１００が実装される。半導体素子１００は、たとえば接着層１０１を介してパッド８１上に実装されている。接着層１０１は、たとえばダイアタッチフィルムである。パッド８２，８４は、半導体素子１００の端子と電気的に接続される。図１（ｂ）では、パッド８２，８４は、ボンディングワイヤ１０２，１０３により半導体素子１００の端子と接続される。パッド８３，８５は、図１（ｂ）に示す半導体素子１００に対して、半導体パッケージ１の外部に配置される電源や駆動回路等に接続される。
配線層４１〜４３及び貫通配線７１〜７５について詳述する。
図１（ｂ）に示すように、配線層４１は、貫通配線７１の下端に接続されている。貫通配線７１の上面にはパッド８１が形成され、そのパッド８１には半導体素子１００の裏面１００ｂが接着層１０１を介して接続されている。したがって、本実施形態において、配線層４１は、半導体素子１００と熱的に接続された配線（熱拡散用配線）である。
パッド８１と貫通配線７１は、半導体素子１００をフェイスアップにて実装が可能なように、半導体素子１００の形状に応じて、その半導体素子１００の大きさ（平面視の大きさ）よりも大きく形成されている。そして、配線層４１（熱拡散用配線）の形成領域は、平面視において、半導体素子やモジュール又は半導体素子の放熱用端子やモジュールの放熱用端子が接合されるパッド８１及び貫通配線７１（保護層９０の開口部９１）の領域よりも外側に延在して、大きく設けられている。
配線層４２は、貫通配線７２の下端に電気的に接続されている。貫通配線７２の上面にはパッド８２が形成され、そのパッド８２はボンディングワイヤ１０２を介して半導体素子１００の端子に接続されている。同様に、配線層４３は、貫通配線７４の下端に電気的に接続されている。貫通配線７４の上面にはパッド８４が形成され、そのパッド８４はボンディングワイヤ１０３を介して半導体素子１００の端子に接続されている。したがって、配線層４２，４３は、半導体素子１００の端子と電気的に接続される電気接続用配線である。
上記の配線層４１〜４３は、たとえば銅箔などの金属箔をパターニングして形成される。したがって、配線層４１〜４３は、めっきなどにより形成した金属層に比して、粗化面とし易い。即ち、図２に示すように、配線層４１は、接着層３０と接する下面４１ｂ及び側面４１ｃが粗化されている。同様に、配線層４２は、接着層３０と接する下面４２ｂ及び側面４２ｃが粗化されている。また、同様に、配線層４３は、接着層３０と接する下面４３ｂ及び側面４３ｃが粗面化されている。粗化処理としては、例えば黒化処理、エッチング処理、めっき、ブラスト等によって行うことができる。配線層４１，４２，４３は、たとえば、絶縁層６０に貼付された状態で、粗化処理される。したがって、配線層４１〜４３において、粗化された下面４１ｂ，４２ｂ，４３ｂ及び側面４１ｃ，４２ｃ，４３ｃの粗度は、表面粗さＲａ値により表され、絶縁層６０側の面（上面４１ａ，４２ａ，４３ａ）の粗度よりも高い。このように、配線層４１〜４３において、接着層３０と接する面を粗面化することにより、配線層４１〜４３と接着層３０との密着性を高くすることができる。
次に、上記の配線基板１０の製造方法の一例の概略を説明する。
先ず、絶縁層６０としてたとえばリール状（テープ状）のフィルムを準備し、絶縁層６０の下面６０ｂに接着剤を塗布または接着フィルムを貼付して接着層５０を形成する。そして、絶縁層６０及び接着層５０を貫通する貫通孔６１〜６５をたとえばパンチングにより形成する。次に、接着層５０に銅箔などを貼付して金属層を形成し、所定の温度に加熱して接着層５０を硬化させる。次に、たとえば、金属層を給電層とする電解めっき法により、貫通孔６１〜６５内にめっき金属を充填して貫通配線７１〜７５を形成する。そして、金属層を例えばウエットエッチングによりパターニングして配線層４１〜４３を形成する。
次に、絶縁層６０の上面６０ａに保護層９０を形成し、その保護層９０に貫通配線７１〜７５を露出する開口部９１〜９５を、フォトリソ法，ブラスト処理，レーザ加工等によって形成する。次に、貫通配線７１〜７５の上面に、たとえば無電解めっき法や電解めっき法によってパッド８１〜８５を形成する。次に、放熱板２０の上面２０ａに接着剤を塗布または接着フィルムを貼付して接着層３０を形成し、その接着層３０に配線層４１〜４３を対向して配線部Ｚ１を配置し、所定の温度及び圧力で配線層４１〜４３を接着層３０に埋め込み、所定の温度に加熱して接着層３０を硬化させる。このような工程により、配線基板１０が形成される。
ここで、上記の配線基板１０に対する比較例を説明する。
図３に示すように、比較例の配線基板５１０は、絶縁層５４０を有している。配線層５７１〜５７３は、絶縁層５４０の上面に接着層５６０を介して設けられており、互いに独立している。絶縁層５４０の上面には保護層５９０が形成されている。保護層５９０に形成した開口部により配線層５７１〜５７３が部分的に露出され、その露出した配線層５７１〜５７３にパッド５８１〜５８５が形成されている。絶縁層５４０を厚さ方向に貫通する貫通孔に貫通配線５５０が形成されている。貫通配線５５０の上端は配線層５７１に接続されている。絶縁層５４０は、接着層５３０を介して放熱板５２０の上面に接着されている。そして、パッド５８１の上面に半導体素子（図示略）が実装される。この比較例の配線基板５１０において、半導体素子の熱は、配線層５７１、貫通配線５５０、接着層５３０を介して放熱板５２０へ伝達され、放熱板５２０から放熱される。
この比較例では、熱を放熱板５２０へ放熱させる経路が貫通配線５５０のみであるため、熱が貫通配線５５０に集中し、放熱効果が低下するおそれがある。そして、実装された半導体素子の温度が上昇し、半導体素子における動作や半導体素子自体の信頼性の低下を招くおそれがある。また、放熱性を上げるために接着層５３０を薄くして貫通配線５５０の端面と放熱板５２０を近づけた場合、配線層５７１と配線層５７２，５７３の間で電圧が誘起され、貫通配線５５０と放熱板５２０でリークが発生し、絶縁信頼性に影響を与えるおそれがある。
接着層５６０は、絶縁層５４０に配線層５７１〜５７３を接着する。このため、高い接着力が得られる特性の接着層５６０は、絶縁層５４０に比して絶縁性が低い。図では、接着層５６０を保護層５９０により被覆しているが、一部露出する場合がある。このように露出した接着層５６０は、劣化によって絶縁性が低下するおそれがある。このような絶縁性の低下は、ギャップが小さな配線層間の短絡を招く。
次に、上記の半導体パッケージ１（配線基板１０）の作用を説明する。
配線基板１０に実装された半導体素子１００は、半導体パッケージ１外部の電源や駆動回路等から供給される駆動電圧に基づいて動作する。たとえば、発光素子は、カソード端子とアノード端子の間に供給される所定の電位差に応じて光を放射する。半導体素子１００は、このような動作に応じて発熱する。半導体素子１００の熱は、パッド８１及び貫通配線７１を介して配線層４１に伝わり、更に、配線層４１から接着層３０を経由して放熱板２０に伝わり、放熱板２０により放熱される。
パッド８１及び貫通配線７１は、平面視において、半導体素子１００より大きく形成されている。そして、配線層４１は、板状に形成され、貫通配線７１より大きく形成されている。したがって、配線層４１と接着層３０の接触面積は、図３に示す比較例と比して大きい。このため、半導体素子１００からの熱を効率よく放熱板２０へと伝達される。そして、接着層３０と接する配線層４１は、例えば銅等の金属箔をパターニングして形成される。また、配線層４１〜４３を粗面化することにより、より密着性を高めることができる。このため、剥離等の発生が抑制される。
本実施形態の接着層５０は、絶縁層６０と配線層４１〜４３及び接着層３０の間に介在される。外部に対して接着層５０が露出する部分が少なく、また、配線層４１〜４３の付近は露出されない。したがって、接着層５０は劣化し難いため、接着層５０の劣化により信頼性の低下（絶縁性の低下，短絡の発生等）が抑制される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）配線層４１は絶縁層６０の下面６０ｂに設けられ、接着層３０に埋設されている。配線層４１は、絶縁層６０の貫通孔６１に設けられた貫通配線７１と、貫通配線７１の上端に設けられたパッド８１を介して半導体素子１００と熱的に接続される。パッド８１及び貫通配線７１は、平面視において、半導体素子１００より大きく形成されている。そして、配線層４１は、板状に形成され、貫通配線７１より大きく形成されている。したがって、配線層４１と接着層３０の接触面積は、図３に示す比較例と比して大きい。このため、半導体素子１００からの熱を効率よく放熱板２０へと伝達することができる。
（１−２）配線層４１は、貫通配線７１より大きく形成されている。したがって、熱を貫通配線７１より配線層４１の平面方向に拡散して、接着層３０を介して放熱板２０へと放熱することができる。そして、貫通配線７１に熱が集中することがなく、放熱性を工場させ、半導体素子の信頼性を確保することができる。また、配線層４１により、熱の集中が低減されるため、接着層３０の厚さを薄くする必要がなく、絶縁信頼性を確保することができる。
（１−３）図２に示すように、配線層４１〜４３により図３に示す貫通配線５５０に比して粗化した面積が広く確保できる。したがって、配線層４１〜４３を粗面化することにより、より密着性を高めることができる。このため、剥離等の発生が抑制を抑制し、信頼性の低下を抑制することができる。
（１−４）本実施形態の接着層５０は、絶縁層６０と配線層４１〜４３及び接着層３０の間に介在される。外部に対して接着層３０が露出する部分が少なく、また、配線層４１〜４３の付近は露出されない。したがって、接着層５０は劣化し難いため、接着層５０の劣化により信頼性の低下（絶縁性の低下）を抑制することができる。
（１−５）本実施形態の配線基板１０は、２つの接着層３０，５０を有している。たとえば、接着層５０には、接着性に特化した材料を選択することができる。そのため、配線基板１０に応力が発生した場合、剥離を防止することができる。また、２つの接着層３０，５０を用いているため、絶縁信頼性を得ることができる。
（第二実施形態）
以下、第二実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する場合がある。
図４（ａ）は第二実施形態の配線基板の概略平面図を示す。図４（ｂ）は、配線基板に半導体素子を実装した半導体パッケージの概略断面図を示す。
図４（ｂ）に示すように、この半導体パッケージ２は、配線基板２１０と、配線基板２１０に実装された半導体素子１１０を有している。
配線基板２１０は、放熱板２０、接着層３０、配線層４１〜４３、接着層２２０、絶縁層２３０、貫通配線２４１，２４２，２４３，２４４，２４５、パッド２５１，２５２，２５３，２５４，２５５、保護層２６０を有している。配線基板２１０において、配線層４１〜４３と、絶縁層２３０と、貫通配線２４１〜２４５と、パッド２５１〜２５５と、保護層２６０を含む部分を配線部Ｚ２と称する場合がある。つまり、配線基板２１０は、放熱板２０と、放熱板２０に接着層３０を介して接続された配線部Ｚ２とを有している。
本実施形態において、便宜上、配線基板２１０の保護層２６０側を上側又は一方の側、放熱板２０側を下側又は他方の側とする。又、各部位の保護層２６０側の面を上面又は一方の面、放熱板２０側の面を下面又は他方の面とする。但し、配線基板２１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を保護層２６０の一方の面の法線方向から視ることを指し、平面形状とは対象物を保護層２６０の一方の面の法線方向から視た形状を指すものとする。
放熱板２０上には接着層３０を介して絶縁層２３０が設けられている。絶縁層２３０の材料としては、上記第一実施形態の絶縁層６０の材料と同じものを用いることができる。
接着層２２０は、絶縁層２３０の下側の面である下面２３０ｂに、配線層４１〜４３を接着する。接着層２２０の材料としては、上記第一実施形態の接着層５０の材料と同じものを用いることができる。絶縁層２３０の下面２３０ｂは、接着層２２０と接着層３０を介して放熱板２０の上面２０ａに接着されている。配線層４１〜４３は、接着層３０に埋設されている。
図４（ａ）に示すように、配線層４１〜４３は、互いに電気的に独立した配線である。配線層４１〜４３は、それぞれ平面視矩形状に形成されている。配線層４１〜４３は、たとえば銅などの金属箔をエッチング等によりパターニングして形成される。
図４（ｂ）に示すように、絶縁層２３０及び接着層２２０には、絶縁層２３０の上面２３０ａと接着層２２０の下面２２０ｂとの間を貫通する複数の貫通孔２３１が形成されている。つまり、複数の貫通孔２３１は、絶縁層２３０の上面２３０ａから配線層４１の上面４１ａに到達する複数の貫通孔２３１が形成されている。
図４（ａ）に示すように、複数の貫通孔２３１は、実装される半導体素子１１０に応じて形成されている。本実施形態において、複数の貫通孔２３１は、平面視においてマトリックス状の配列にて形成されている。そして、複数の貫通孔２３１は、平面視円形状に形成されている。各貫通孔２３１には貫通配線２４１が形成されている。
図４（ｂ）に示すように、絶縁層２３０及び接着層２２０には、絶縁層２３０の上面２３０ａから配線層４２の上面４２ａに到達する貫通孔２３２，２３３が形成されている。貫通孔２３２には貫通配線２４２が形成されている。貫通孔２３３には貫通配線２４３が形成されている。
図４（ａ）に示すように、貫通孔２３２及び貫通配線２４２は、直線状に複数（図では３つ）形成されている。複数の貫通孔２３２及び貫通配線２４２は、平面視円形状に形成されている。本実施形態において、貫通孔２３３及び貫通配線２４３は１つ形成されている。の貫通孔２３３及び貫通配線２４３は平面視矩形状に形成されている。なお、貫通孔２３２及び貫通配線２４２は、図４（ａ）に示す数，形状に限定されず、種々の数，形状に変更することができる。同様に、貫通孔２３３及び貫通配線２４３は、図４（ａ）に示す数，形状に限定されず、種々の数，形状に変更することができる。
同様に、図４（ｂ）に示すように、絶縁層２３０及び接着層２２０には、絶縁層２３０の上面２３０ａから配線層４３の上面４３ａに到達する貫通孔２３４，２３５が形成されている。貫通孔２３４には貫通配線２４４が形成されている。貫通孔２３５には貫通配線２４５が形成されている。
図４（ａ）に示すように、貫通孔２３４及び貫通配線２４４は、直線状に複数（図では３つ）形成されている。複数の貫通孔２３４及び貫通配線２４４は、平面視円形状に形成されている。貫通孔２３５及び貫通配線２４５は１つ形成されている。貫通孔２３５及び貫通配線２４５は平面視矩形状に形成されている。なお、貫通孔２３４及び貫通配線２４４は、図４（ａ）に示す数，形状に限定されず、種々の数，形状に変更することができる。同様に、貫通孔２３５及び貫通配線２４５は、図４（ａ）に示す数，形状に限定されず、種々の数，形状に変更することができる。
貫通配線２４１〜２４５の材料としては、上記第一実施形態の貫通配線７１〜７５の材料と同じものを用いることができ、たとえば銅（Ｃｕ）である。したがって、複数の貫通配線２４１は、絶縁層２３０及び接着層２２０を厚さ方向に貫通し、配線層４１に接続されている。また、貫通配線２４２，２４３は、絶縁層２３０及び接着層２２０を厚さ方向に貫通し、配線層４２に接続されている。同様に、貫通配線２４４，２４５は、絶縁層２３０及び接着層２２０を厚さ方向に貫通し、配線層４３に接続されている。
図４（ｂ）に示すように、貫通配線２４１の上面はパッド２５１により被覆されている。貫通配線２４２，２４３の上面はパッド２５２，２５３により被覆されている。そして、貫通配線２４４，２４５の上面はパッド２５４，２５５により被覆されている。
図４（ａ）に示すように、平面視において、パッド２５１は、貫通配線２４１と同形状（円形状）に形成されている。平面視において、パッド２５２，２５４は、貫通配線２４２，２４４と同形状（円形状）に形成されている。平面視において、パッド２５３，２５５は、貫通配線２４３，２４５と同形状（矩形状）に形成されている。なお、貫通配線２４１〜２４５と同様に、パッド２５１〜２５５の数を種々に変更することができる。また、パッド２５１〜２５５の形状は、貫通配線２４１〜２４５と同形状に限定されず、種々の形状に変更することができる。
パッド２５１〜２５５の材料としては、上記第一実施形態のパッド８１〜８５の材料と同じものを用いることができる。したがって、パッド２５１は、半導体素子１１０との接続を良好にする。また、パッド２５１は、貫通配線２４１の酸化を防止する酸化防止膜として機能する。また、パッド２５２，２５３は、半導体素子１１０や配線材（ボンディングワイヤ等）との接続を良好にする。また、パッド２５２，２５３は、貫通配線２４２，２４３の酸化を防止する酸化防止膜として機能する。同様に、パッド２５４，２５５は、半導体素子１１０や配線材（ボンディングワイヤ等）との接続を良好にする。また、パッド２５４，２５５は、貫通配線２４４，２４５の酸化を防止する酸化防止膜として機能する。
絶縁層２３０の上面２３０ａは、保護層２６０により被覆されている。保護層２６０の材料としては、上記第一実施形態の保護層９０の材料と同じものを用いることができる。保護層２６０には開口部２６１〜２６５が形成され、それらの開口部２６１〜２６５によりパッド２５１〜２５５が露出している。本実施形態の場合、保護層２６０の厚さは、パッド２５１〜２５５の厚さより薄く設定されている。したがって、パッド２５１〜２５５は、保護層２６０の上面２６０ａから上方に向かって突出している。
保護層２６０の材料としては、例えばエポキシ系樹脂、ポリイミド系樹脂、オルガノポリシロキサン等のシリコーン系樹脂などの絶縁性樹脂を用いることができる。なお、半導体素子１１０が発光素子である場合、保護層２６０を発光素子からの光の反射する反射膜とすることができる。
貫通配線２４１，２４２，２４４及びパッド２５１，２５２，２５４は、半導体素子１１０の端子に応じた位置に形成されている。
半導体素子１１０は、素子形成面１１０ａ（図では下面）に、半導体素子１１０の回路素子（たとえば、発光素子等）に接続された端子（電気接続用端子）と、回路素子と電気的に接続されない非接続端子（熱拡散用端子）を有している（図示略）。熱拡散用端子は、バンプ１１１を介してパッド２５１と接続されている。電気接続用端子は、図４（ｂ）に示すバンプ１１２，１１３を介してパッド２５２，２５４と電気的に接続されている。
次に、上記の半導体パッケージ２（配線基板２１０）の作用を説明する。
たとえば半導体素子１１０が発光素子の場合、電気接続用端子は、アノード端子とカソード端子である。発光素子である半導体素子１１０は、両端子の間に供給される所定の電位差に応じて光を放射する。半導体素子１１０は、このような動作に応じて発熱する。半導体素子１１０の熱は、熱拡散用端子からバンプ１１１、パッド２５１、貫通配線２４１を介して配線層４１に伝わり、さらに配線層４１から接着層３０を経由して放熱板２０に伝わり、放熱板２０により放熱される。つまり、半導体素子１１０はバンプ１１１、パッド２５１、貫通配線２４１を介して、接着層３０に埋設された配線層４１と熱的に接続されている。
本実施形態の配線基板２１０は、第一実施形態の配線基板１０と同様に、半導体素子１１０の熱を放熱板２０へ放熱する。
貫通配線２４１〜２４５の上面を覆うパッド２５１〜２５５は、絶縁層２３０を覆う保護層２６０の上面よりも突出している。パッド２５１，２５２，２５４には、半導体素子１１０がバンプ１１１〜１１３を介して接続される。保護層２６０がパッド２５１，２５２，２５４より高いと、パッド２５１，２５２，２５４に接続するためのバンプ等の高さを高くする必要がある。したがって、パッド２５１，２５２，２５４は、保護層２６０の上面２６０ａから突出しているため、低い接続端子の半導体素子１１０を実装することができる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）配線層４１は絶縁層２３０の下面２３０ｂに設けられ、接着層３０に埋設されている。配線層４１は、絶縁層２３０の貫通孔２３１に設けられた貫通配線２４１とパッド２５１を介して半導体素子１１０と熱的に接続される。半導体素子１１０の熱は、パッド２５１、貫通配線２４１、配線層４１、接着層３０を介して放熱板２０に伝達される。比較例の場合、貫通配線５５０の下端が接着層５３０と接触するのみであるため、貫通配線５５０が熱伝達におけるボトルネックとなる。しかし、本実施形態は、貫通配線２４１及び配線層４１はたとえば銅であり、接着層３０より熱電度率が高い。そして、配線層４１と接着層３０との間の接触面積は、図３に示す比較例よりも大きい。したがって、本実施形態の貫通配線２４１はボトルネックとならず、効率よく熱伝達を行うことができる。
（２−２）配線層４１は、貫通配線７１より大きく形成されている。したがって、熱を貫通配線７１より配線層４１の平面方向に拡散して、接着層３０を介して放熱板２０へと放熱することができる。そして、貫通配線７１に熱が集中することがなく、放熱性を工場させ、半導体素子の信頼性を確保することができる。また、配線層４１により、熱の集中が低減されるため、接着層３０の厚さを薄くする必要がなく、絶縁信頼性を確保することができる。
（２−３）図２に示すように、配線層４１〜４３により図３に示す貫通配線５５０に比して粗化した面積が広く確保できる。したがって、配線層４１〜４３を粗面化することにより、より密着性を高めることができる。このため、剥離等の発生が抑制を抑制し、信頼性の低下を抑制することができる。
（２−４）本実施形態の接着層２２０は、絶縁層２３０と配線層４１〜４３及び接着層３０の間に介在される。外部に対して接着層２２０が露出する部分が少なく、また、配線層４１〜４３の付近は露出されない。したがって、接着層２２０は劣化し難いため、接着層２２０の劣化による信頼性の低下（絶縁性の低下）を抑制することができる。
（２−５）本実施形態の配線基板２１０は、２つの接着層３０，２２０を有している。たとえば、接着層２２０には、接着性に特開した材料を選択することができる。そのため、配線基板２１０に応力が発生した場合、剥離を防止することができる。また、２つの接着層３０，２２０を用いているため、絶縁信頼性を得ることができる。
（２−６）パッド２５１〜２５５は、保護層２６０の上面２６０ａから突出している。パッド２５１，２５２，２５４には、フェースダウン実装される半導体素子１１０の接続端子（バンプ１１１，１１２，１１３）が接続される。保護層２６０がパッド２５１〜２５５より高いと、パッド２５１，２５２，２５４と接続するためのバンプ等の高さを高くする必要がある。したがって、パッド２５１〜２５５は、保護層２６０の上面から突出しているため、半導体素子１１０の接続端子を低くすることができる。
［変形例］
次に、上記各実施形態に対する変形例を説明する。なお、以下の説明及び図面は、上記第一実施形態の配線基板１０に対応しているが、上記第二実施形態に対して同様に変更することが可能である。なお、以下の説明において、上記各実施形態と同じ部材については同じ符号を付して説明の全てまたは一部を省略する場合がある。また、説明に現れない部材については符号を省略することがある。
図５に示すように、この配線基板３１０は、絶縁層６０の上面６０ａが露出している。つまり、この配線基板３１０は、図１（ｂ）の配線基板１０における保護層９０が省略されている。この配線基板３１０は、たとえば、発光機能を有していない半導体素子や、反射機能が不要な発光素子である半導体素子を搭載する場合に用いられる。このように、保護層９０の無い配線基板３１０とすることで、この配線基板３１０の製造に要する期間の短縮やコストの低下を図ることができる。また、第二実施形態のように、フェースダウンにて実装される半導体素子１１０の場合、保護層９０が無い分、半導体素子１１０の接続端子（バンプ等）の高さを低くすることができる。
また、上記第一実施形態の配線基板１０及び図５に示す配線基板３１０は、接着層５０が絶縁層６０と接着層３０の間に介在されている。言い換えれば、絶縁層６０と接着層３０により接着層５０の両面が覆われている。したがって、図５に示すように、保護層９０を省略した配線基板３１０としても、接着層５０が劣化することはない。なお、第二実施形態の接着層２２０についても、この接着層５０と同様である。
図６に示すように、この配線基板３２０は、貫通配線７１〜７５及びパッド８１〜８５が、絶縁層６０の貫通孔６１〜６５内に形成されている。つまり、パッド８１〜８５の上面８１ａ〜８５ａの高さが、絶縁層６０の上面６０ａよりも低い。このような配線基板３２０は、実装される半導体素子１００の高さが低くなり、半導体パッケージ全体の高さの低くすることができる。この配線基板３２０は、たとえば、貫通配線７１〜７５の厚さを調整することにより得られる。貫通配線７１〜７５の厚さは、例えば電解めっきの時間や、エッチング等によって調整することが可能である。なお、図６は、パッド８１〜８５の上面８１ａ〜８５ａが絶縁層６０の上面６０ａよりも低くした例を示しているが、パッド８１〜８５の上面８１ａ〜８５ａを、保護層９０の上面９０ａよりも低く絶縁層６０の上面６０ａよりも高くしてもよい。
なお、図７に示すように、保護層を省略した配線基板３３０とすることができる。このような配線基板３３０は、実装される半導体素子１００の高さが低くなり、半導体パッケージ全体の高さの低くすることができる。
図８に示すように、この配線基板３４０は、接着層５０と絶縁層６０と保護層９０とを厚さ方向に貫通する貫通孔６１〜６５が形成され、それらの貫通孔６１〜６５を充填するように貫通配線７１〜７５が形成されている。この配線基板３４０は、保護層９０を有し、その保護層９０の上面９０ａよりパッド８１〜８５が突出している。この配線基板３４０は、たとえば積層した２枚の絶縁層６０に厚さ方向に貫通する貫通孔を形成し、その貫通孔に貫通配線７１〜７５を形成した後、１枚の絶縁層を除去（剥離等）し、保護層９０とパッド８１〜８５を形成することにより得られる。この配線基板３４０は、第二実施形態と同様に、フェースダウンにて実装される半導体素子１００の場合、半導体素子の接続端子（バンプ等）の高さを低くすることができる。また、保護層９０を反射膜とすることで、発光素子である半導体素子を実装した場合にその半導体素子から放射される光を効率よく反射することができる。
なお、図９に示すように、保護層を省略した配線基板３５０とすることができる。この配線基板３５０は、たとえば積層した２枚の絶縁層６０に厚さ方向に貫通する貫通孔６１〜６５を形成し、その貫通孔６１〜６５に貫通配線７１〜７５を形成した後、１枚の絶縁層を除去（剥離等）し、貫通配線７１〜７５の上面及び上端部側面を覆うパッド３５１〜３５５を形成することにより得られる。この配線基板３５０は、第二実施形態と同様に、フェースダウンにて実装される半導体素子１００の場合、半導体素子の接続端子（バンプ等）の高さを低くすることができる。また、パッド８１〜８５が保護層９０より上方に突出しているため、実装された半導体素子に対する応力を緩和することができ、接続部分における破断等を抑制することができる。
また、図１０に示すように、保護層を省略した配線基板３６０とすることができる。この配線基板３６０の貫通配線３６１〜３６５は、絶縁層６０の上面６０ａから上方へ突出するとともに、貫通孔６１〜６５から絶縁層６０の上面６０ａに沿って絶縁層６０上に延出している。この配線基板３６０は、１枚の絶縁層６０に厚さ方向に貫通する貫通孔６１〜６５を形成し、電解めっき法におけるめっき浴の時間を調整することで、その貫通孔６１〜６５に充填するとともに上方及び側方へ突出する貫通配線３６１〜３６５が得られる。
図１１に示すように、この配線基板３７０は、配線層４１〜４３が絶縁層６０の下面６０ｂに接している。つまり、この配線基板３７０は、図１（ｂ）に示す接着層５０が省略されている。この配線基板３７０に含まれる絶縁層６０及び配線層４１〜４３は、以下のようにして得られる。すなわち、ポリイミド系樹脂製のフィルム（ポリイミドテープ）等である絶縁層６０を準備し、無電解めっき法やスパッタ法、電解めっき法等を用いて、絶縁層６０の一方の面に銅（Ｃｕ）等からなる金属層を直接形成する。形成された金属層をパターニングして配線層４１〜４３を形成する。また、他の例として、銅箔等の金属箔上にポリイミド系絶縁樹脂を塗布して絶縁層６０を形成し、金属箔をパターニングして配線層４１〜４３を形成する。
図１２に示すように、この配線基板３８０の配線層４１は、平面視において、図１（ａ）に示す配線基板１０の配線層４１より大きく形成されている。また、この配線層４１は、平面視において、配線層４２，４３よりも大きく形成されている。たとえば、配線層４２，４３の形成領域を除く、接着層５０の下面５０ｂ（図１（ｂ）参照）の領域を覆うように形成することができる。図１２では、配線層４１はＨ形状に設けられ、Ｈ形状の凹部に配線層４２，４３が対向するように配置されている。なお、配線層４１の厚さは、他の配線層４２，４３と等しい。このように形成された配線層４１は、接着層３０（図１（ｂ）参照）との接触面積が上記第一実施形態に比して大きくなる。そして、熱を配線層４１の平面方向に拡散して、接着層３０を介して放熱板２０へ放熱する。したがって、接着層３０において熱を伝達する経路が大きくなり、効率よく放熱を行うことが可能となる。なお、図面は省略したが、貫通配線７１を配線層４１に応じて大きくしてもよい。貫通配線７１により熱が配線基板３８０の平面方向（配線層４１の上面方向）に沿って伝達され、効率よく放熱を行うことが可能となる。
同様に、図１３に示すように、この配線基板３９０は、第二実施形態の配線基板２１０に対応するものであり、図１２に示す配線基板３８０と同様に、配線層４１は、平面視において、図４（ａ）に示す配線基板２１０の配線層４１より大きく形成されている。また、この配線基板３９０の配線層４１は、平面視において、配線層４２，４３よりも大きく形成されている。したがって、この配線基板３９０は、図１２に示す配線基板３８０と同様の効果を得ることができる。
なお、図１３に示す配線基板３９０では、配線層４２，４３が、貫通配線２４２〜２４５に応じた形状に形成されている。このように、配線層４２，４３は矩形状に限定されることなく、適宜の変更を行うことができる。
尚、上記各形態は、以下の態様で実施してもよい。
・上記各形態の配線基板を、複数の半導体素子を実装可能としてもよい。
・上記各形態の配線基板を、半導体素子を含むモジュールを搭載するものとしてもよい。モジュールとしてたとえば、基板上に形成された配線に実装された半導体素子と、半導体素子を封止する樹脂と、樹脂から露出する外部接続端子とを有するものを挙げることができる。また、別のモジュールとしてたとえば、基板上に形成された配線に実装された半導体素子と、基板上の半導体素子の外周側に搭載されたリフレクタと、半導体素子及びリフレクタを封止する樹脂と、樹脂から露出する外部接続端子とを有するものを挙げることができる。
・上記の第一実施形態及びその変形例に対し、配線層４１及び貫通配線７１を半導体素子に対して電気的に接続してもよい。たとえば、リードフレームのダイパッド（アイランド）のように、半導体素子の基板（たとえばシリコン基板）にはんだ等の導電材により接続され、半導体素子の基板を所定の電位（たとえばグランド）とする。また、上面と下面とに端子を有する半導体素子（たとえば発光ダイオード）の場合、下面の端子をはんだ等の導電材によりパッド８１に接続し、上面に端子をボンディングワイヤ等によりたとえばパッド８４に接続する。そして、配線層４３と同様に配線層４１に対して貫通配線７５とパッド８５を設ける。半導体素子（たとえば発光ダイオード）は、上面の端子と下面の端子に対する給電により動作する。このように、半導体素子に対して所定の電位を設定する経路、または半導体素子に対する給電の経路として配線層４１及び貫通配線７１を利用することができる。なお、上記の第二実施形態及びその変形例についても同様に接続してもよい。
・上記第一実施形態、第二実施形態、各変形例において、配線基板の平面形状、及び配線基板に含まれる配線層、貫通孔、貫通配線等の平面形状は、図示された形状に限らず、矩形、多角形、円形、これらを組み合わせた結合形状など、種々の形状を用いることができる。また、形状に応じた配置を用いることができる。
１０ 配線基板
２０ 放熱板
３０ 接着層（第２の接着層）
４１ 配線層（第１の配線層）
４２，４３ 配線層（第２の配線層）
５０ 接着層（第１の接着層）
６０ 絶縁層
７１ 貫通配線（第１の貫通配線）
７２，７４ 貫通配線（第２の貫通配線）
８１ パッド（第１のパッド）
８２，８４ パッド（第２のパッド）
９０ 保護層
９１ 開口部（第１の開口部）
９２，９４ 開口部（第２の開口部）
１００ 半導体素子
１１０ 半導体素子
２１０ 配線基板
２２０ 接着層（第１の接着層）
２３０ 絶縁層
２４１ 貫通配線（第１の貫通配線）
２４２，２４４ 貫通配線（第２の貫通配線）
２５１ パッド（第１のパッド）
２５２，２５４ パッド（第２のパッド）
２６０ 保護層
２６１ 開口部（第１の開口部）
２６２，２６４ 開口部（第２の開口部）

Claims (5)

  1. 半導体素子または半導体素子を含むモジュールが搭載される配線基板であって、
    放熱板と、
    前記放熱板上に接着層を介して設けられた絶縁層と、
    前記絶縁層の前記接着層の側の面に設けられ、前記接着層に埋設された第１の配線層及び第２の配線層と、
    前記絶縁層を厚さ方向に貫通する第１の貫通孔を充填するように設けられ、前記第１の配線層に接続され、前記半導体素子または前記モジュールと熱的に接続される第１の貫通配線と、
    前記絶縁層を厚さ方向に貫通する第２の貫通孔を充填するように設けられ、前記第２の配線層に接続され、前記半導体素子または前記モジュールと電気的に接続される第２の貫通配線と、
    前記絶縁層から露出する前記第１の貫通配線の表面を覆う第１のパッドと、
    前記絶縁層から露出する前記第２の貫通配線の表面を覆う第２のパッドと、
    を有し、
    前記第１の貫通配線及び前記第１のパッドはそれぞれ複数設けられ、複数の前記第１の貫通配線は、１つの前記第１の配線層に接続され、複数の前記第１のパッドはそれぞれ前記半導体素子または前記モジュールに熱的に接続され、
    前記第２の貫通配線及び前記第２のパッドはそれぞれ複数設けられ、複数の前記第２の貫通配線は、１つの前記第２の配線層に接続され、複数の前記第２のパッドはそれぞれ第２のバンプを介して前記半導体素子または前記モジュールに電気的に接続されること、を特徴とする配線基板。
  2. 前記第１の配線層は、平面視において前記第１の貫通配線より大きく形成されること、を特徴とする請求項１に記載の配線基板。
  3. 前記接着層は、
    前記第１の配線層及び前記第２の配線層を前記絶縁層に接着する第１の接着層と、
    前記第１の接着層、前記第１の配線層及び前記第２の配線層を前記放熱板に接着する第２の接着層と、を含むことを特徴とする請求項１または２に記載の配線基板。
  4. 前記絶縁層上に設けられ、前記第１の貫通配線を露出する第１の開口部と、前記第２の貫通配線を露出する第２の開口部を備えた保護層を有すること、を特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 前記半導体素子は発光素子であり、前記保護層は反射膜であること、を特徴とする請求項４に記載の配線基板。
JP2014090540A 2014-04-24 2014-04-24 配線基板 Active JP6317989B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014090540A JP6317989B2 (ja) 2014-04-24 2014-04-24 配線基板
US14/689,444 US9324929B2 (en) 2014-04-24 2015-04-17 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014090540A JP6317989B2 (ja) 2014-04-24 2014-04-24 配線基板

Publications (2)

Publication Number Publication Date
JP2015211083A JP2015211083A (ja) 2015-11-24
JP6317989B2 true JP6317989B2 (ja) 2018-04-25

Family

ID=54335572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014090540A Active JP6317989B2 (ja) 2014-04-24 2014-04-24 配線基板

Country Status (2)

Country Link
US (1) US9324929B2 (ja)
JP (1) JP6317989B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
JP6849670B2 (ja) * 2016-04-26 2021-03-24 京セラ株式会社 半導体パッケージおよびそれを用いた半導体装置
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
CN109152214B (zh) * 2017-06-19 2023-02-24 松下知识产权经营株式会社 布线基板及其制造方法
KR20230026105A (ko) 2021-08-17 2023-02-24 삼성전기주식회사 인쇄회로기판
CN117317112A (zh) * 2022-06-24 2023-12-29 合肥京东方瑞晟科技有限公司 一种发光面板及其制备方法、发光面板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139634B2 (ja) 2002-06-28 2008-08-27 松下電器産業株式会社 Ｌｅｄ照明装置およびその製造方法
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2008270326A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
JP2012009828A (ja) * 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板
JP5463205B2 (ja) 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
JP2012009609A (ja) * 2010-06-24 2012-01-12 Jtekt Corp 多層回路基板
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
JP5167516B1 (ja) * 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP6293995B2 (ja) 2012-03-23 2018-03-14 新光電気工業株式会社 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ

Also Published As

Publication number Publication date
JP2015211083A (ja) 2015-11-24
US9324929B2 (en) 2016-04-26
US20150311417A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP6317989B2 (ja) 配線基板
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP2012033855A (ja) Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
TWI435666B (zh) 輻散熱電路板及其製造方法
US20130307014A1 (en) Semiconductor light emitting device
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP4904604B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
JP5812845B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP2008300542A (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP5912471B2 (ja) 半導体デバイス
JP2012209389A (ja) 発光素子搭載用配線基板、発光装置、および発光素子搭載用配線基板の製造方法
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
KR20130141175A (ko) 칩 패키지 및 그 제조 방법
JP2018142746A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6317989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150