JP2018022854A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018022854A
JP2018022854A JP2016155096A JP2016155096A JP2018022854A JP 2018022854 A JP2018022854 A JP 2018022854A JP 2016155096 A JP2016155096 A JP 2016155096A JP 2016155096 A JP2016155096 A JP 2016155096A JP 2018022854 A JP2018022854 A JP 2018022854A
Authority
JP
Japan
Prior art keywords
type
region
band gap
conductivity type
wide band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016155096A
Other languages
English (en)
Other versions
JP6766512B2 (ja
Inventor
幹 荒岡
Miki Araoka
幹 荒岡
勇介 小林
Yusuke Kobayashi
勇介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016155096A priority Critical patent/JP6766512B2/ja
Priority to US15/658,514 priority patent/US10886365B2/en
Publication of JP2018022854A publication Critical patent/JP2018022854A/ja
Application granted granted Critical
Publication of JP6766512B2 publication Critical patent/JP6766512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置における高電圧リークを抑制する。
【解決手段】炭化珪素半導体装置は、ｎ+型炭化珪素基板１のおもて面に設けられた、ｎ型ドリフト層２を有し、ｎ型ドリフト層２の表面層に第１ｐ+型領域３が設けられ、ｎ+型炭化珪素基板１のおもて面側には、トレンチ１６が形成される。第１ｐ+型領域３は、トレンチ１６の底部より深い位置にある深い第１ｐ+型領域３ａとトレンチ１６の底部より浅い位置にある浅い第１ｐ+型領域３ｂからなり、浅い第１ｐ+型領域３ｂの不純物濃度は、深い第１ｐ+型領域３ａの不純物濃度よりも低い。
【選択図】図１

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
しかしながら、縦型ＭＯＳＦＥＴにトレンチ構造を形成するとチャネルを垂直方向に形成するためにトレンチ内壁全域をゲート絶縁膜で覆う構造となり、ゲート絶縁膜のトレンチ底部の部分がドレイン電極に近づくため、ゲート絶縁膜のトレンチ底部の部分に高電界が印加されやすい。特に、ワイドバンドギャップ半導体（シリコンよりもバンドギャップが広い半導体、例えば、炭化珪素（ＳｉＣ））では超高耐圧素子を作製するため、トレンチ底部のゲート絶縁膜への悪影響は、信頼性を大きく低下させる。
このような問題を解消する方法として、トレンチ構造の縦型ＭＯＳＦＥＴにおいて、トレンチとトレンチの間、トレンチと平行にｐ+型領域を設ける技術が提案されている（例えば、下記特許文献１参照）。
図１１は、従来の縦型ＭＯＳＦＥＴの構成を示す断面図である。ｎ+型炭化珪素基板１のおもて面にｎ型ドリフト層２が堆積される。ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側の表面側には、ｎ型エピタキシャル層５が設けられている。また、ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側の表面層には、第１ｐ+型領域３が選択的に設けられている。
また、従来の縦型ＭＯＳＦＥＴには、さらにｐ型ベース層６、ｎ+型ソース領域７、ｐ++型コンタクト領域８、ゲート絶縁膜９、ゲート電極１０、層間絶縁膜１１、ソース電極１２、裏面電極１３、ソース電極バッド１４、ドレイン電極パッド１５およびトレンチ１６が設けられている。
図１１の構成の縦型ＭＯＳＦＥＴにおいて、第１ｐ+型領域３とｎ型エピタキシャル層５とのｐｎ接合がトレンチ１６よりも深い位置にあるため、第１ｐ+型領域３とｎ型エピタキシャル層５との境界に電界が集中し、トレンチ１６の底部の電界集中を緩和することが可能となる。
特開２００９−２６０２５３号公報
しかしながら、従来のトレンチ型炭化珪素半導体装置では、電圧に依存して増えるドレインーソース間のリーク電流により、高電圧領域で大きなリーク電流が生じる。図１２は、従来のトレンチ型炭化珪素半導体装置の高電圧リークを示すグラフである。図１２において、縦軸はドレイン飽和電流を示し、単位はＡである。また、横軸はドレイン−ソース間電圧を示し、単位はＶである。図１２に示すように、半導体装置において、高電圧では、１μＡ程度の漏れ電流が生じている。
この発明は、高電圧リークを抑制することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層が設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に第２導電型の第１ベース領域が選択的に設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の内部に第２導電型の第２ベース領域が選択的に設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層が設けられている。また、前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域が選択的に設けられている。また、前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチが設けられている。また、前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられている。また、半導体装置は、前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、を備える。前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、前記浅い第１ベース領域の不純物濃度は、前記深い第１ベース領域の不純物濃度よりも低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記浅い第１ベース領域の不純物濃度は、前記第２導電型のワイドバンドギャップ半導体層の不純物濃度以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記浅い第１ベース領域の不純物濃度は、２×１０17／ｃｍ3以上、４．５×１０18／ｃｍ3以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記浅い第１ベース領域の幅は、前記深い第１ベース領域の幅よりも広いことを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体装置の製造方法は、まず、シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の表面層に、第２導電型の第１ベース領域を選択的に形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の内部に、第２導電型の第２ベース領域を選択的に形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層を形成する。次に、前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域を選択的に形成する。次に、前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する。次に、前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する。次に、前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接するソース電極を形成する。次に、前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する。前記第１ベース領域を選択的に形成する工程は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を、前記浅い第１ベース領域の不純物濃度が前記深い第１ベース領域の不純物濃度よりも低くなるように形成することを特徴とする。
上述した発明によれば、第２導電型の第１ベース領域を、深い第１ベース領域と浅い第１ベース領域と二層化して、浅い第１ベース領域の不純物濃度を、深い第１ベース領域の不純物濃度より下げる。これにより、浅い第１ベース領域へのイオン注入が少なくなり、浅い第１ベース領域での欠陥を減少させることができる。このため、本発明にかかる炭化珪素半導体装置では、高電圧リークが抑制される。
また、本発明にかかる半導体装置によれば、深い第１ベース領域の不純物濃度が浅い第１ベース領域の不純物濃度より高不純物濃度であるため、トレンチのコーナー部の電界を緩和させることにより耐電圧を高くし、トレンチの底のゲート絶縁膜に高電界が印加されることを緩和できる。また、実施の形態にかかる半導体装置によれば、浅い第１ベース領域の不純物濃度が第２導電型のワイドバンドギャップ半導体層の不純物濃度以上であるため、アバランシェ降伏が起こったときにホール電流をソース電極に流すことができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、高電圧リークを抑制することができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の各領域におけるドレイン電圧に対する漏れ電流と抵抗を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の浅い第１ｐ+型領域の不純物濃度に対する漏れ電流と抵抗を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の深さに対する不純物濃度を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。 従来の縦型ＭＯＳＦＥＴの構成を示す断面図である。 従来のトレンチ型炭化珪素半導体装置の高電圧リークを示すグラフである。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型のワイドバンドギャップ半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ型ドリフト層（第１導電型の第１ワイドバンドギャップ半導体層）２が堆積されている。
ｎ+型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ型ドリフト層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば低濃度ｎ型ドリフト層である。ｎ型ドリフト層２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｎ型エピタキシャル層５が設けられている。ｎ型エピタキシャル層５は、ｎ+型炭化珪素基板１よりも低くｎ型ドリフト層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。
ｎ型ドリフト層２の、ｎ+型炭化珪素基板１側に対して反対側の表面側には、ｐ型ベース層（第２導電型のワイドバンドギャップ半導体層）６が設けられている。ｐ型ベース層６は、後述する第１ｐ+型領域３に接する。以下、ｎ+型炭化珪素基板１とｎ型ドリフト層２とｐ型ベース層６とを併せて炭化珪素半導体基体とする。
ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極（ドレイン電極）１３が設けられている。裏面電極１３は、ドレイン電極を構成する。裏面電極１３の表面には、ドレイン電極パッド１５が設けられている。
炭化珪素半導体基体の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型ベース層６を貫通してｎ型エピタキシャル層５に達する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型ドリフト層２およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１２が設けられている側）からソース電極パッド１２側に突出していてもよい。
ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面には、第１ｐ+型領域（第２導電型の第１ベース領域）３と第２ｐ+型領域（第２導電型の第２ベース領域）４が選択的に設けられている。第１ｐ+型領域３の下端部（ドレイン側端部）は、トレンチ１６の底部よりもドレイン側に位置する。第１ｐ+型領域３は、トレンチ１６の底部よりもドレイン側（ｚ軸の負の方向）に深い位置にある深い第１ｐ+型ベース領域（深い第１ベース領域）３ａおよびトレンチ１６の底部よりもソース側（ｚ軸の正の方向）に近い位置にある浅い第１ｐ+型ベース領域（浅い第１ベース領域）３ｂから構成される。第２ｐ+型ベース領域４の下端部は、トレンチ１６の底部よりもドレイン側に位置する。第２ｐ+型ベース領域４は、トレンチ１６の底部と深さ方向に対向する位置に形成される。第２ｐ+型ベース領域４の幅は、トレンチ１６の幅よりも広い。トレンチ１６の底部は、第２ｐ+型ベース領域４に達してもよいし、ｐ型ベース層６と第２ｐ+型ベース領域４に挟まれたｎ型エピタキシャル層５内に位置し、第２ｐ+型ベース領域４と接触していなくてもよい。
深い第１ｐ+型ベース領域３ａおよび第２ｐ+型領域４を設けることで、トレンチ１６の底部と深さ方向（ｚ軸の負の方向）に近い位置に、深い第１ｐ+型ベース領域３ａとｎ型エピタキシャル層５とのｐｎ接合、および第２ｐ+型ベース領域４とｎ型エピタキシャル層５とのｐｎ接合を形成することができる。このように、ｐｎ接合を形成することで、トレンチ１６の底部のゲート絶縁膜９に高電界が印加されることを防止することができる。このため、ワイドバンドギャップ半導体を半導体材料として用いた場合においても高耐電圧化が可能となる。また、トレンチ幅よりも幅の広い第２ｐ+型ベース領域４を設けることで、トレンチ１６の底部の電界が集中するコーナー部の電界を緩和させることができるため、さらに耐電圧を高くすることができる。
図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。
ここで、発明者らは、炭化珪素半導体装置の漏れ電流を減少させるため、炭化珪素半導体装置の各領域のライフタイム（欠陥量）を変えたときの漏れ電流の推移をシミュレーションした。図２は、実施の形態にかかる炭化珪素半導体装置の各領域におけるドレイン電圧に対する漏れ電流と抵抗を示すグラフである。図２において、ｎ型ドリフト層２、第１ｐ+型領域３およびｐ型ベース層６において、欠陥量をそれぞれ２．５×１０-6／ｃｍ3と２．５×１０-10／ｃｍ3にして、漏れ電流をシミュレーションした。
図２において、横軸はドレイン電圧を示し、単位はＶである。縦軸は漏れ電流を示し単位はμＡである。また、標準の線は、ｎ型ドリフト層２、第１ｐ+型領域３およびｐ型ベース層６の欠陥量が２．５×１０-6／ｃｍ3でのシミュレーション結果であり、Ｐｅｐｉの線は、ｐ型ベース層６の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果であり、Ｄｒｉｆｔの線は、ｎ型ドリフト層２の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果であり、Ｄｅｅｐ Ｐの線は、第１ｐ+型領域３の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果である。この結果より、第１ｐ+型領域３の欠陥量が多いと、漏れ電流が増加することが分かった。
第１ｐ+型領域３の欠陥は、第１ｐ+型領域３を形成するためのイオン注入により、形成されていることを示す報告がある（例えば、下記参考文献１参照）。このため、第１ｐ+型領域３を形成する際、イオン注入のドーズ量を減らして、第１ｐ+型領域３へのイオン注入を少なくし、第１ｐ+型領域３の不純物濃度を下げることで、第１ｐ+型領域３の欠陥を減らすことができる。
（参考文献１） タケシ ミタニ（Ｔａｋｅｓｈｉ Ｍｉｔａｎｉ）他、「Ｄｅｐｔｈ Ｐｒｏｆｉｌｉｎｇ ｏｆ Ｉｏｎ−Ｉｍｐｌａｎｔａｔｉｏｎ Ｄａｍａｇｅ ｉｎ ＳｉＣ Ｃｒｙｓｔａｌｓ ｂｙ Ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ」、（米国）、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．６００−６０３（２００９）ｐｐ６１５−６１８
しかしながら、第１ｐ+型領域３の不純物濃度を下げると第１ｐ+型領域３が有する機能が動作しなくなる場合がある。第１ｐ+型領域３が有する機能として、例えば、トレンチ１６のコーナー部の電界を緩和させることにより耐電圧を高くし、かつ、トレンチ１６の底のゲート絶縁膜９に高電界が印加されることを緩和する第１の機能がある。さらに、第１ｐ+型領域３が有する機能として、例えば、第１ｐ+型領域３とｎ型ドリフト層２の接合部分でアバランシェ降伏が起こったときに発生するホール電流を効率よくソース電極１２に退避させることでゲート絶縁膜９への負担を軽減する第２の機能がある。
第１の機能は、トレンチ１６の底に対する機能であるため、トレンチ１６の底と同じ深さの部分の不純物濃度が高いことが必要である。このため、実施の形態の炭化珪素半導体装置では、第１ｐ+型領域３を、深い第１ｐ+型領域３ａと浅い第１ｐ+型領域３ｂと二層化して、浅い第１ｐ+型領域３ｂの不純物濃度を、深い第１ｐ+型領域３ａの不純物濃度より下げる。
第２の機能は、ある程度抵抗が低ければホールをソース電極１２に退避させることができる。半導体装置の抵抗は、ｐベース層６の抵抗で律速する。このため、実施の形態の炭化珪素半導体装置では、浅い第１ｐ+型領域３ｂの不純物濃度をｐ型ベース層６の不純物濃度以上とする。これにより、アバランシェ降伏が起こったときにホール電流をソース電極１２に流すことができる。
図３は、実施の形態にかかる炭化珪素半導体装置の浅い第１ｐ+型領域３ｂの不純物濃度に対する漏れ電流と抵抗を示すグラフである。図３において、左縦軸は漏れ電流を示し、単位はＡである。右縦軸は第１ｐ+型領域３の抵抗値を示し単位はΩである。図３の実線は、浅い第１ｐ+型領域３ｂの不純物濃度に対する漏れ電流を示し、図３の点線は、浅い第１ｐ+型領域３ｂの不純物濃度に対する抵抗を示す。図３に示すように、浅い第１ｐ+型領域３ｂの不純物濃度が低くなると、第１ｐ+型領域３の欠陥が減少し、半導体装置の漏れ電流は減少するが、半導体装置の抵抗は増加する。
このため、漏れ電流を一定値以下、例えば、１×１０-7Ａ以下として、浅い第１ｐ+型領域３ｂの抵抗値を一定値以下にするため、浅い第１ｐ+型領域３ｂの不純物濃度を２．０×１０17〜４．５×１０18／ｃｍ3とすることが好ましい。この場合、例えばｐ型ベース層６の膜厚を１．３μｍとし、ｐ型ベース層６の不純物濃度を２．０×１０17／ｃｍ3とする。また、例えば、深い第１ｐ+型領域３ａの膜厚を０．５μｍとし、深い第１ｐ+型領域３ａの不純物濃度を５．０×１０18／ｃｍ3とする。また、浅い第１ｐ+型領域３ｂの膜厚を０．５μｍとする。
また、図１では、深い第１ｐ+型領域３ａと浅い第１ｐ+型領域３ｂの幅は同じであるが、浅い第１ｐ+型領域３ｂの幅を深い第１ｐ+型領域３ａより広くしても良い。この場合、浅い第１ｐ+型領域３ｂの抵抗が少なくなるため、浅い第１ｐ+型領域３ｂの不純物濃度をより下げることができる。
図４は、実施の形態にかかる炭化珪素半導体装置の深さに対する不純物濃度を示すグラフである。図４において、縦軸は不純物濃度を示し、横軸は深さを示す。点線が、実施の形態にかかる炭化珪素半導体装置の深さに対する不純物濃度を示す。対比のため、実線に、従来の炭化珪素半導体装置の深さに対する不純物濃度を示す。また、ＰＳ２は、ｐ++型コンタクト領域８を示し、Ｐ−ｂａｓｅは、ｐ型ベース層６を示し、ＰＢＡ２は、浅い第１ｐ+型領域３ｂを示し、ＰＢＡ１は深い第１ｐ+型領域３ａを示す。図４に示すように、不純物濃度は、深さが深くなるほど低くなっている。実施の形態にかかる炭化珪素半導体装置では、ＰＢＡ２において、従来の炭化珪素半導体装置より不純物濃度は低くなっている。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図５〜図１０は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできた第１ｎ型ドリフト層（第１導電型の第１ワイドバンドギャップ半導体層）２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型ドリフト層２ａは、ｎ型ドリフト層２となる。ここまでの状態が図５に示されている。
次に、第１ｎ型ドリフト層２ａの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子（Ａｌ）をイオン注入する。それによって、第１ｎ型ドリフト層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の深い第１ｐ+型領域（第２導電型の第１ベース領域）３ａと第２ｐ+型領域（第２導電型の第２ベース領域）４が、例えば隣り合う深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４との間の距離が１．０μｍ程度となるように、形成される。深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４を形成するためのイオン注入時のドーズ量を、例えば不純物濃度が５×１０18／ｃｍ3程度となるように設定してもよい。次に、深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４を形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、第１ｎ型ドリフト層２ａの表面層の、深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４との間に、例えば深さ０．５μｍ以下程度の第１ｎ型エピタキシャル層５ａが形成される。第１ｎ型エピタキシャル層５ａを形成するためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。ここまでの状態が図６に示されている。
次に、第１ｎ型ドリフト層２ａの表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら第２ｎ型ドリフト層（第１導電型の第２ワイドバンドギャップ半導体層）２ｂを、例えば０．５μｍ程度の厚さまでエピタキシャル成長させる。この第２ｎ型ドリフト層２ｂと第１ｎ型ドリフト層２ａを合わせてｎ型ドリフト層２となる。第２ｎ型ドリフト層２ｂを形成するためのエピタキシャル成長の条件を、例えば第２ｎ型ドリフト層２ｂの不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。
次に、ｎ型ドリフト層２の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。それによって、ｎ型ドリフト層２の表面領域の一部に、例えば深さ０．５μｍ程度の浅い第１ｐ+型領域（第２導電型の第１ベース領域）３ｂが、例えば深い第１ｐ+型領域３ａの上部に重なるように形成される。この浅い第１ｐ+型領域３ｂと深い第１ｐ+型領域３ａを合わせて第１ｐ+型ベース領域３となる。浅い第１ｐ+型領域３ｂを形成するためのイオン注入時のドーズ量を、例えば不純物濃度が２×１０17〜４．５×１０18／ｃｍ3程度となるように設定してもよい。次に、浅い第１ｐ+型領域３ｂを形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、第２ｎ型ドリフト層２ｂの表面層の一部に、深い第１ｐ+型領域３ａ、第２ｐ+型ベース領域４、第１ｎ型エピタキシャル層５ａに接するように、例えば深さ０．５μｍ程度の第２ｎ型エピタキシャル層（第１導電型の第２領域）５ｂが形成される。第２ｎ型エピタキシャル層５ｂを設けるためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。この第２ｎ型エピタキシャル層５ｂと第１ｎ型エピタキシャル層５ａを合わせてｎ型エピタキシャル層５となる。ここまでの状態が図７に示されている。
次に、ｎ型ドリフト層２の表面（すなわち第１ｐ+型領域３および第２ｎ型エピタキシャル層５ｂの表面）上に、ｐ型の不純物、例えばアルミニウム原子をドーピングしながらｐ型ベース層（第２導電型のワイドバンドギャップ半導体層）６を、例えば０．９〜１．３μｍ程度の厚さまでエピタキシャル成長させる。ｐ型ベース層６を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が第１ｐ+型ベース領域３の不純物濃度以下の２×１０17／ｃｍ3程度となるように設定してもよい。ここまでの工程により、ｎ+型炭化珪素基板１上にｎ型ドリフト層２およびｐ型ベース層６を積層してなる炭化珪素半導体基体が形成される。
次に、ｐ型ベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｎ型の不純物、例えばリン（Ｐ）をイオン注入する。それによって、ｐ型ベース層６の表面層の一部にｎ+ソース領域（第１導電型のソース領域）７が形成される。ｎ+ソース領域７を形成するためのイオン注入時のドーズ量を、例えば第１ｐ+型領域３よりも不純物濃度が高くなるように設定してもよい。次に、ｎ+ソース領域７を形成するためのイオン注入時に用いたマスクを除去する。そして、ｐ型ベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成し、この酸化膜をマスクとしてｐ型ベース層６の表面上にｐ型の不純物、例えばアルミニウムをイオン注入する。それによって、ｐ型ベース層６の表面領域の一部にｐ++型コンタクト領域８が形成される。ｐ++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、例えば第２ｐ+型領域４よりも不純物濃度が高くなるように設定してもよい。続いて、ｐ++型コンタクト領域８を形成するためのイオン注入時に用いたマスクを除去する。ｎ+ソース領域７を形成するためのイオン注入と、ｐ++型コンタクト領域８を形成するためのイオン注入と、の順序を入れ替えてもよい。ここまでの状態が図８に示されている。
次に、熱処理（アニール）を行って、例えば深い第１ｐ+型領域３ａ、浅い第１ｐ+型領域３ｂ、ｎ+ソース領域７、ｐ++型コンタクト領域８を活性化させる。熱処理の温度は、例えば１７００℃程度であってもよい。熱処理の時間は、例えば２分程度であってもよい。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
次に、ｐ型ベース層６の表面（すなわちｎ+ソース領域７およびｐ++型コンタクト領域８の表面）上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてドライエッチング等によってｎ+ソース領域７およびｐ型ベース層６を貫通してｎ型エピタキシャル層５に達するトレンチ１６を形成する。トレンチ１６の底部は、第２ｐ+型領域４に達してもよいし、ｐ型ベース層６と第２ｐ+型領域４に挟まれたｎ型エピタキシャル層５内に位置していてもよい。続いて、トレンチ１６を形成するために用いたマスクを除去する。ここまでの状態が図９に示されている。
次に、ｎ+ソース領域７およびｐ++型コンタクト領域８の表面と、トレンチ１６の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を形成する。この多結晶シリコン層はトレンチ１６内を埋めるように形成する。この多結晶シリコン層をパターニングして、トレンチ１６内部に残すことによって、ゲート電極１０が形成される。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１５側）からソース電極パッド１５側に突出していてもよい。
次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を形成する。層間絶縁膜１１およびゲート絶縁膜９をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ+ソース領域７およびｐ++型コンタクト領域８を露出させる。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。ここまでの状態が図１０に示されている。
次いで、コンタクトホール内および層間絶縁膜１１の上にソース電極１２となる導電性の膜を形成する。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみソース電極１２を残す。
次いで、ｎ+型炭化珪素基板１の第２主面上に、例えばニッケル（Ｎｉ）膜でできたドレイン電極１３を形成する。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ+型炭化珪素基板１とドレイン電極１３とをオーミック接合する。
次に、例えばスパッタ法によって、ソース電極１２および層間絶縁膜１１を覆うように、例えばアルミニウム膜を、厚さが例えば５μｍ程度になるように、設ける。その後、アルミニウム膜を選択的に除去して、素子全体の活性部を覆うように残すことによって、ソース電極パッド１４を形成する。
次に、ドレイン電極１３の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド１５を形成する。以上のようにして、図１に示す半導体装置が完成する。
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、第１ｐ+型領域を、深い第１ｐ+型領域と浅い第１ｐ+型領域と二層化して、浅い第１ｐ+型領域の不純物濃度を、深い第１ｐ+型領域の不純物濃度より下げる。これにより、浅い第１ｐ+型領域へのイオン注入が少なくなり、浅い第１ｐ+型領域での欠陥を減少させることができる。このため、実施の形態にかかる炭化珪素半導体装置は、高電圧リークが抑制される。
また、実施の形態にかかる炭化珪素半導体装置によれば、深い第１ｐ+型領域の不純物濃度が浅い第１ｐ+型領域の不純物濃度より高不純物濃度であるため、トレンチのコーナー部の電界を緩和させることにより耐電圧を高くし、トレンチの底のゲート絶縁膜に高電界が印加されることを緩和できる。また、実施の形態にかかる炭化珪素半導体装置によれば、浅い第１ｐ+型領域の不純物濃度がｐ型ベース層の不純物濃度以上であるため、アバランシェ降伏が起こったときにホール電流をソース電極に流すことができる。
また、浅い第１ｐ+型領域の不純物濃度２．０×１０17〜４．５×１０18／ｃｍ3とすることで、漏れ電流を一定値以下、例えば、１×１０-7Ａ以下として、浅い第１ｐ+型領域の抵抗値を一定値以下にすることができる。
また、浅い第１ｐ+型領域の幅を深い第１ｐ+型領域より広くすることで、浅い第１ｐ+型領域の抵抗を少なくできる。このため、浅い第１ｐ+型領域の不純物濃度をより下げることができる。
以上において本発明では、炭化珪素でできた炭化珪素基板の第１主面を（０００１）面とし当該（０００１）面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体の種類（例えば窒化ガリウム（ＧａＮ）など）、基板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型ドリフト層
２ａ 第１ｎ型ドリフト層
２ｂ 第２ｎ型ドリフト層
３ 第１ｐ+型領域
３ａ 深い第１ｐ+型領域
３ｂ 浅い第１ｐ+型領域
４ 第２ｐ+型領域
５ ｎ型エピタキシャル層
５ａ 第１ｎ型エピタキシャル層
５ｂ 第２ｎ型エピタキシャル層
６ ｐ型ベース層
７ ｎ+型ソース領域
８ ｐ++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ 裏面電極（ドレイン電極）
１４ ソース電極バッド
１５ ドレイン電極パッド
１６ トレンチ

Claims (5)

  1. シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
    前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
    前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
    前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
    前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層と、
    前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
    前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、
    前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
    を備え、
    前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、
    前記浅い第１ベース領域の不純物濃度は、前記深い第１ベース領域の不純物濃度よりも低いことを特徴とする半導体装置。
  2. 前記浅い第１ベース領域の不純物濃度は、前記第２導電型のワイドバンドギャップ半導体層の不純物濃度以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記浅い第１ベース領域の不純物濃度は、２×１０17／ｃｍ3以上、４．５×１０18／ｃｍ3以下であることを特徴とする請求項２に記載の半導体装置。
  4. 前記浅い第１ベース領域の幅は、前記深い第１ベース領域の幅よりも広いことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する工程と、
    前記第１導電型のワイドバンドギャップ半導体層の表面層に、第２導電型の第１ベース領域を選択的に形成する工程と、
    前記第１導電型のワイドバンドギャップ半導体層の内部に、第２導電型の第２ベース領域を選択的に形成する工程と、
    前記第１導電型のワイドバンドギャップ半導体層の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層を形成する工程と、
    前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域を選択的に形成する工程と、
    前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する工程と、
    前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接するソース電極を形成する工程と、
    前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する工程と、
    を含み、
    前記第１ベース領域を選択的に形成する工程は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を、前記浅い第１ベース領域の不純物濃度が前記深い第１ベース領域の不純物濃度よりも低くなるように形成することを特徴とする半導体装置の製造方法。
JP2016155096A 2016-08-05 2016-08-05 半導体装置および半導体装置の製造方法 Active JP6766512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016155096A JP6766512B2 (ja) 2016-08-05 2016-08-05 半導体装置および半導体装置の製造方法
US15/658,514 US10886365B2 (en) 2016-08-05 2017-07-25 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016155096A JP6766512B2 (ja) 2016-08-05 2016-08-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018022854A true JP2018022854A (ja) 2018-02-08
JP6766512B2 JP6766512B2 (ja) 2020-10-14

Family

ID=61070026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016155096A Active JP6766512B2 (ja) 2016-08-05 2016-08-05 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10886365B2 (ja)
JP (1) JP6766512B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186785A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2020087956A (ja) * 2018-11-15 2020-06-04 トヨタ自動車株式会社 スイッチング素子
JP2020141105A (ja) * 2019-03-01 2020-09-03 トヨタ自動車株式会社 半導体装置の製造方法
JP6981585B1 (ja) * 2020-08-25 2021-12-15 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7057555B2 (ja) 2017-11-29 2022-04-20 国立研究開発法人産業技術総合研究所 半導体装置
JP7076222B2 (ja) * 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379880B2 (ja) * 2019-06-21 2023-11-15 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141243A (ja) * 2007-12-10 2009-06-25 Toshiba Corp 半導体装置
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016042738A1 (ja) * 2014-09-16 2016-03-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP5806600B2 (ja) * 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
JP6579104B2 (ja) * 2014-06-30 2019-09-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141243A (ja) * 2007-12-10 2009-06-25 Toshiba Corp 半導体装置
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016042738A1 (ja) * 2014-09-16 2016-03-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186785A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JPWO2019186785A1 (ja) * 2018-03-28 2020-12-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2020087956A (ja) * 2018-11-15 2020-06-04 トヨタ自動車株式会社 スイッチング素子
JP7140642B2 (ja) 2018-11-15 2022-09-21 トヨタ自動車株式会社 スイッチング素子
JP2020141105A (ja) * 2019-03-01 2020-09-03 トヨタ自動車株式会社 半導体装置の製造方法
JP6981585B1 (ja) * 2020-08-25 2021-12-15 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法
WO2022044099A1 (ja) * 2020-08-25 2022-03-03 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
US20180040687A1 (en) 2018-02-08
US10886365B2 (en) 2021-01-05
JP6766512B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
JP6874797B2 (ja) 半導体装置
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
WO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
JP2013214661A (ja) 炭化珪素半導体装置およびその製造方法
JP2018107168A (ja) 半導体装置および半導体装置の製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
TWI534910B (zh) 半導體裝置的製造方法
JP6946824B2 (ja) 半導体装置および半導体装置の製造方法
JP2012234908A (ja) 炭化珪素半導体装置
JP2018206872A (ja) 半導体装置
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010258387A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2022003711A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R150 Certificate of patent or registration of utility model

Ref document number: 6766512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250