JP6275989B2 - セラミック配線基板 - Google Patents

Description

本発明は、基板両面にある電極パッド同士を接続する複数のビア導体からなるビア導体群を備えたセラミック配線基板に関するものである。

電力変換機器（インバータやＤＣ−ＤＣコンバータ）などの大電流を流す機器には、電力用のパワー半導体素子が用いられており、そのパワー半導体素子は、セラミック配線基板に実装された状態で使用されている（例えば、特許文献１参照）。特許文献１のセラミック配線基板には、半導体素子の入力電流や出力電流を流すための導体層（回路パターン）やビア導体（主電力ストレートビア）が形成されている。特許文献１に記載のビア導体は、半導体素子が搭載されている表面側とその裏面側とを導通させるべく基板の厚さ方向に延設された貫通導体であり、銀、銅、タングステン、モリブデンなどの導電性材料を用いて形成されている。

セラミック配線基板において、セラミック層とビア導体とでは熱膨張係数が異なる。また、ビア導体に大電流が流れると、ジュール熱によって発熱する。このため、ビア導体とセラミック層との境界部分では熱膨張差に起因する応力によってクラックが発生することが懸念される。また、複数のビア導体からなるビアアレイ（ビア導体群）に電流を流すように構成したセラミック配線基板がある。このセラミック配線基板では、複数のビア導体間にセラミック層が介在するため、熱膨張差に起因する応力を分散させることが可能となる。

因みに、特許文献２に開示されているセラミック配線基板には、電流が流されるビア導体群ではないが、半導体受光素子の真下となる位置に複数の熱伝導ビアが設けられ、半導体受光素子で発生した熱を各熱伝導ビアによって素早く放熱するように構成している。

特開２０１３−７００１８号公報 特開２００４−２２１２４８号公報

従来のシリコンデバイスを用いたパワー半導体素子は、シリコンデバイス自体の耐久温度が低いため一般的に１８０℃以下の温度域で用いられる。一方で、炭化珪素デバイスなどを用いたパワー半導体素子は、デバイスの耐久温度が高いため、５０℃〜３００℃程度の高温の温度域で用いられる。また、使用される環境下（寒冷地での使用）では、低温になる場合もある。従って、高温で使用される半導体素子が実装されるセラミック配線基板には、半導体素子がオンオフすることによって、大きな熱ストレスが繰り返しかかることとなる。このようなセラミック配線基板では、複数のビア導体（ビアアレイ）を通して電流を流すように構成しても、応力の分散が不十分となるため、ビア導体間のセラミック層にクラックが発生してしまう。そして、それらクラックの発生により、基板表面の導体層（回路パターン）とビア導体との接続不良や、回路パターン自体の破損に進展することが懸念される。

また、特許文献２のセラミック配線基板に形成されている複数の熱伝導ビアは、放熱用の貫通導体であって大電流を流すことを想定しておらず、形成数も少ない。従って、特許文献２のセラミック配線基板を用いて各ビア導体に大電流を流してみた場合には、ビア導体間のセラミック層に発生する応力を十分に緩和することができず、ビア導体間でのクラックの発生を回避することはできない。

本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア導体群を構成するビア導体間でのクラックの発生を抑制し、製品信頼性の高いセラミック配線基板を提供することにある。

そして上記課題を解決するための手段（手段１）としては、セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、前記ビア導体群の最外周を構成する前記ビア導体を線分で繋ぐことによって得られる仮想図形は、少なくとも１つの辺の長さが他の辺と異なる多角形状をなし、前記仮想図形を構成する辺のうち、相対的に長い辺上に存在する前記ビア導体の数は、相対的に短い辺上に存在する前記ビア導体の数よりも多く、前記相対的に長い辺において隣接する前記ビア導体同士の距離は、前記相対的に短い辺において隣接する前記ビア導体同士の距離よりも長いことを特徴とするセラミック配線基板がある。

従って、手段１に記載の発明によると、電力用半導体素子を駆動する際に、ビア導体群を構成する複数のビア導体には、第１面側電極パッドや第２面側電極パッドを介して同じ方向に電流が流れ、ジュール熱が発生する。また、基板本体の第１面に搭載された電力用半導体素子にも電流が流れてその半導体素子が発熱する。このとき、ビア導体群においてビア導体とセラミックとの熱膨張係数の違いによって応力が発生する。本発明のセラミック配線基板において、ビア導体群の仮想図形は、少なくとも１つの辺の長さが他の辺と異なる多角形状を有しており、仮想図形を構成する辺のうち、相対的に長い辺上に存在するビア導体の数は、相対的に短い辺上に存在するビア導体の数よりも多くなっている。さらに、相対的に長い辺において隣接するビア導体同士の距離が、相対的に短い辺において隣接するビア導体同士の距離よりも長くなっている。このようにすると、ビア導体群において、基板本体においてビア導体間の領域に発生する応力が比較的大きくなる長い辺においてその発生応力を緩和することができる。この結果、セラミック配線基板において、熱ストレスが加わる頻度を抑えることができ、ビア導体間でのクラックの発生を抑制することができる。

ここで、ビア導体群の仮想図形の形状としては、多角形状であれば任意に設定することが可能であるが、例えば、長方形状、三角形状、六角形状などを挙げることができる。なお、ビア導体群の仮想図形が長方形状をなす場合、仮想図形の長辺方向に沿って存在するビア導体の数が、短辺方向に沿って存在するビア導体の数よりも多く、長辺方向において隣接するビア導体同士の距離が、短辺方向において隣接するビア導体同士の距離より長くなっていてもよい。このようにすると、ビア導体群において、ビア導体間に発生する応力が比較的大きくなる長辺方向においてその発生応力を緩和することができるため、ビア導体間でのクラックの発生を抑制することができる。

ビア導体群を形成する複数のビア導体の断面形状は、それぞれ長辺方向よりも短辺方向に長い扁平形状、例えば楕円形状や長円形状をなしていてもよい。また、楕円形状のビア導体において、長径は短径の２倍以上の長さを有していてもよい。このようにビア導体群を形成すると、長辺方向において隣接するビア導体同士の距離が短辺方向において隣接するビア導体同士の距離よりも長くなり、ビア導体群の長辺方向における発生応力を緩和することができる。

ビア導体群は、最外周に配置される複数個の外側ビア導体と、複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成される。具体例として、ビア導体群は、３行以上×３列以上の格子状となるよう配置されたビアアレイであってもよい。このようにビアアレイを構成すると、ビア導体とセラミックとの熱膨張係数の違いによる発生応力を確実に分散させることができる。

また、同じビア導体群において、複数個の内側ビア導体の最外周を構成する内側ビア導体を第２の線分で繋ぐことによって得られる第２の仮想図形は、仮想図形によって包囲され、かつ仮想図形に相似した形状をなし、第２の仮想図形において相対的に長い辺上に存在する内側ビア導体の数は、第２の仮想図形において相対的に短い辺上に存在する内側ビア導体の数よりも多く、相対的に長い辺において隣接する内側ビア導体同士の距離は、相対的に短い辺において隣接する内側ビア導体同士の距離よりも長くなっていてもよい。このようにすると、ビア導体群において、外側ビア導体間だけではなく内側ビア導体間においても長辺方向の発生応力を緩和することができるため、ビア導体間でのクラックの発生をより確実に抑えることができる。

同じビア導体群において、複数個の外側ビア導体と複数個の内側ビア導体とが同じ直径を有し、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長くなっていてもよい。このようにすると、ビア導体群において複数個の外側ビア導体が存在する外側領域での発生応力が緩和され、外側ビア導体間でのクラックの発生を確実に防止することができる。

電力用半導体素子は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子であってもよい。パワー半導体素子を搭載するセラミック配線基板では、使用時における熱ストレスが大きくなる。このセラミック配線基板において上記のようにビア導体群における長辺方向の発生応力を緩和することにより、ビア導体間でのクラックの発生を確実に防止することができる。

セラミック配線基板において、電流の流れる方向が異なる複数のビア導体群を備えていてもよい。この場合、各ビア導体群を繋ぐようにクラックが発生すると、沿面放電が生じやすくなる。これに対して、本発明のようにビア導体群の長辺方向の発生応力を緩和することにより、ビア導体群の外側へのクラックを抑制することができる。このため、複数のビア導体群間における沿面放電を確実に回避することができる。

セラミック配線基板において、第２面側には、第１面側電極パッド、第２面側電極パッド及び複数のビア導体に電気的に接続される受動部品が搭載可能であってもよい。上述したように基板本体の第１面にパワー半導体素子が搭載される場合、第１面側は高温となる。この場合、耐熱性が比較的低い受動部品（コンデンサや抵抗などの電子部品）を第２面側に搭載すると、セラミック配線基板が有する断熱効果により第１面側の熱が第２面側に直接伝わらないため、受動部品の熱による性能劣化を低く抑えることができる。

セラミック配線基板の基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、ビア導体は、複数のビア導体部をセラミック層の積層方向に連結することによって構成され、複数のビア導体部は、セラミック層の積層方向において同軸上に配置されていてもよい。

基板本体を構成するセラミック層としては、酸化アルミニウム（アルミナ）、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用される。また、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。

ビア導体群を構成するビア導体や電極パッドとしては特に限定されないが、例えば、メタライズ導体であってもよい。同時焼成法によってメタライズ導体及びセラミック層を形成する場合、メタライズ導体中の金属粉末は、セラミック層の焼成温度よりも高融点である必要がある。例えば、セラミック層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの混合系が選択可能である。セラミック層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの混合系が選択可能である。

手段１のセラミック配線基板、及び、セラミック配線基板の第１面側に搭載される電力用半導体素子によってセラミックパッケージが構成される。このセラミックパッケージでは、セラミック配線基板におけるクラックの発生を抑制できることから、製品信頼性を高めることができる。

第１の実施の形態におけるセラミックパッケージの概略構成を示す断面図。 図１におけるＡ−Ａ線での断面図。 ビアアレイを示す拡大断面図。 従来例であるベースモデルのビア配置を示す説明図。 対策後のモデルのビア配置を示す説明図。 従来例であるベースモデルのシミュレーション結果を示す説明図。 対策後のモデルのシミュレーション結果を示す説明図。 第２の実施の形態におけるビアアレイを示す拡大断面図。 長辺方向の外側ビア導体同士の距離を長くした別の実施の形態におけるビアアレイを示す拡大断面図。 仮想図形が略Ｌ字形状となるよう各ビア導体を配置した別の実施の形態におけるビアアレイを示す拡大断面図。 外側ビア導体の直径を小さくした別の実施の形態におけるビアアレイを示す拡大断面図。

［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。

図１は、本実施の形態のセラミックパッケージ１０の概略構成を示す断面図であり、図２は、図１におけるＡ−Ａ線での断面図である。

図１に示されるように、セラミックパッケージ１０は、自動車などにおける電力変換器（例えばインバータ）に用いられるパワーモジュールであり、セラミック配線基板１１、電力用半導体素子１２、受動部品１３（コンデンサ、抵抗などの低発熱部品）、放熱基板１４、及び放熱器１５等を備えている。

セラミック配線基板１１は、第１面２１（図１では下面）及び第２面２２（図１では上面）を有する板状に形成された基板本体２３と、第１面２１上に配置される第１面側電極パッド２４と、第２面２２上に配置される第２面側電極パッド２５と、第１面側電極パッド２４と第２面側電極パッド２５とを接続する複数のビア導体２７からなる電力用のビアアレイ２８（ビア導体群）とを備える。セラミック配線基板１１は、縦２８ｍｍ×横２０ｍｍ×厚さ１．０ｍｍの平面視矩形状をなしている。

セラミック配線基板１１において、基板本体２３の第１面２１側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される電力用半導体素子１２が搭載される。また、基板本体２３の第２面２２側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される受動部品１３が搭載されている。なお、基板本体２３の第２面２２には、電力の入出力用のバスバー（図示略）も搭載されている。また、電力用半導体素子１２は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）や、ダイオード（ショットキーバリアダイオード）などのパワー半導体素子（パワーデバイス）である。この半導体素子１２には、例えば５０Ａ程度の大電流が流れ、その際には２５０℃程度の温度に発熱する。

放熱基板１４は、セラミックからなる絶縁基板を含み、ガラスシートからなる接合部を介してセラミック配線基板１１の下面（基板本体２３の第１面２１）に設けられている。放熱器１５は、熱伝導性に優れる金属（例えば、アルミニウム）からなり、放熱基板１４の下面に複数のネジ（図示略）を用いて固定されている。この放熱器１５には、表面積を増すためのフィン（図示略）が複数設けられており、放熱器１５の放熱性能が高められている。

セラミック配線基板１１の基板本体２３は、ビア導体部３１が設けられた複数（本実施の形態では２層）のセラミック層３２と導体層３３とを積層してなる焼結体である。ビア導体２７は、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されている。各ビア導体部３１は、セラミック層３２の積層方向において同軸上に配置されている。

各セラミック層３２は、セラミック材料としてのアルミナ（Ａｌ_２Ｏ_３）を用いて形成されている。各セラミック層３２の間に設けられている導体層３３は、例えばタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。この導体層３３は、電力用半導体素子１２の駆動信号を伝達する制御回路用配線を含む。各ビア導体２７（ビア導体部３１）も、導体層３３と同様にタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。また、基板本体２３における第１面２１及び第２面２２に形成される第１面側電極パッド２４及び第２面側電極パッド２５は、銅からなる導体層である。さらに、基板本体２３の第１面２１及び第２面２２に形成される導体層としては、各電極パッド２４，２５以外に図示しない回路パターンや部品実装用のパッドなどを含んでいる。

なお、電力用半導体素子１２が搭載された第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向（図１では上下方向）から見たときに、大部分が重なるように対向配置（即ち、一部が重ならないように対向配置）されている。一方、電力用半導体素子１２が搭載されていない第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向から見たときに完全に重なるように対向配置されている。本実施の形態において、各電極パッド２４，２５の平面形状は、長方形状である。各電極パッド２４，２５の縦及び横の長さは、４ｍｍ×７ｍｍ程度であり、各電極パッド２４，２５の厚さは、１００μｍ程度である。

図１及び図２に示されるように、ビアアレイ２８を構成する複数のビア導体２７は、共通の第１面側電極パッド２４及び第２面側電極パッド２５に接続される。つまり、ビアアレイ２８を構成する複数のビア導体２７は、第１面側電極パッド２４及び第２面側電極パッド２５に対して並列に接続されている。また、基板厚さ方向から見たとき、ビアアレイ２８を構成する各ビア導体２７は、各電極パッド２４，２５の内側となる領域に配置される。

セラミック配線基板１１では、複数（本実施の形態では３つ）のビアアレイ２８が設けられており、隣接する２つのビアアレイ２８には、それぞれ異なる方向に電流が流れる。具体的には、図１の右側のビアアレイ２８（各ビア導体２７）には例えば下側（第１面２１側）から上側（第２面２２側）に電流が流れ、左側のビアアレイ２８（各ビア導体２７）には上側から下側に向けて電流が流れるようになっている。これらビアアレイ２８を構成する複数のビア導体２７は、基板本体２３の厚さ方向に直線的に延設された主電力用のストレートビアである。

図３に示されるように、本実施の形態のビアアレイ２８は、例えば５行×７列の格子状となるよう複数のビア導体２７が配置されている。１つのビアアレイ２８は、最外周に配置される複数個の外側ビア導体２７ａと、それら外側ビア導体２７ａによって包囲される複数個の内側ビア導体２７ｂとによって構成される。ビアアレイ２８の最外周を構成する外側ビア導体２７ａを線分Ｌ１で繋ぐことによって得られる仮想図形Ｐ１は、長方形状をなす。その仮想図形Ｐ１の長辺方向に沿って存在する外側ビア導体２７ａの数（図３では７個）が、仮想図形Ｐ１の短辺方向に存在する外側ビア導体２７ａの数（図３では５個）よりも多くなっている。また、仮想図形Ｐ１の長辺方向において隣接する外側ビア導体２７ａ同士の距離Ｄ１が、短辺方向において隣接する外側ビア導体２７ａ同士の距離Ｄ２より長くなっている。

さらに、ビアアレイ２８において、複数個の内側ビア導体２７ｂの最外周を構成する内側ビア導体２７ｂを第２の線分Ｌ２で繋ぐことによって得られる第２の仮想図形Ｐ２は、仮想図形Ｐ１によって包囲され、かつ仮想図形Ｐ１に相似した長方形状をなす。また、第２の仮想図形Ｐ２において長辺方向に沿って存在する内側ビア導体２７ｂの数（図３では５個）は、第２の仮想図形Ｐ２において短辺方向に沿って存在する内側ビア導体２７ｂの数（図３では３個）よりも多くなっている。さらに、第２の仮想図形Ｐ２の長辺方向において隣接する内側ビア導体２７ｂ同士の距離Ｄ１は、短辺方向において隣接する内側ビア導体２７ｂ同士の距離Ｄ２よりも長くなっている。

本実施の形態において、各外側ビア導体２７ａ及び各内側ビア導体２７ｂは断面円形状をなし、外側ビア導体２７ａと内側ビア導体２７ｂとが同じ直径を有している。具体的には、これら外側ビア導体２７ａ及び内側ビア導体２７ｂの直径は２００μｍである。また、ビアアレイ２８の仮想図形Ｐ１，Ｐ２において、短辺方向における各ビア導体２７ａ，２７ｂのピッチ（中心間距離）は５００μｍであり、長辺方向における各ビア導体２７ａ，２７ｂのピッチ（中心間距離）は７００μｍである。従って、仮想図形Ｐ１，Ｐ２の長辺方向において隣接するビア導体２７ａ，２７ｂ同士の距離Ｄ１（＝５００μｍ）は、短辺方向において隣接するビア導体２７ａ，２７ｂ同士の距離Ｄ２（＝３００μｍ）よりも長くなっている。なお、距離Ｄ１，Ｄ２は、線分Ｌ１に沿って隣接するビア導体２７ａの外周縁同士の最短距離、及び、線分Ｌ２に沿って隣接するビア導体２７ｂの外周縁同士の最短距離を示している。ビアアレイ２８において、このように各ビア導体２７ａ，２７ｂを設けることで、長辺方向における各ビア導体２７ａ，２７ｂ間の発生応力が緩和される。

次に、本実施の形態におけるセラミック配線基板１１の製造方法について説明する。

アルミナ粉末を主成分とするセラミック材料を用いてグリーンシートを複数枚形成する。そして、複数枚のグリーンシートに対し、レーザ加工を行って、所定の位置に複数の貫通孔を形成する。なお、貫通孔の形成は、パンチング加工、ドリル加工等によって行ってもよい。

その後、従来周知のペースト印刷装置（図示略）を用い、各グリーンシートの貫通孔に導電性ペースト（例えばタングステン、モリブデンペースト）を充填し、ビア導体２７となる未焼成のビア導体部３１を形成する。さらに、従来周知のペースト印刷装置を用いて、導電性ペーストを印刷して未焼成の導体層３３を形成する。なお、導電性ペーストの充填及び印刷の順序は逆にしてもよい。

そして、導電性ペーストの乾燥後、それら複数枚のグリーンシートを積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシートを圧着、一体化してセラミック積層体を形成する。次に、セラミック積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、グリーンシートのアルミナ及びペースト中のタングステンが同時焼結し、ビア導体２７及び導体層３３を有する基板本体２３が形成される。さらに、基板本体２３の第１面２１及び第２面２２に、銅ペーストを用いた印刷によって第１面側電極パッド２４及び第２面側電極パッド２５を形成する。なお、各電極パッド２４，２５は、銅ペーストの印刷以外に銅めっき等によって形成してもよい。また、導体層３３と同様に導電性ペーストの印刷後、グリーンシートと同時焼結させることで各電極パッド２４，２５を形成してもよい。以上の工程によってセラミック配線基板１１が製造される。

本実施の形態のセラミックパッケージ１０では、電力用半導体素子１２がオンオフすることで、セラミック配線基板１１に熱ストレスが加わる。このとき、セラミック配線基板１１の各ビアアレイ２８では、仮想図形Ｐ１，Ｐ２の長辺方向における各ビア導体２７ａ，２７ｂ間の発生応力が緩和されるため、クラックの発生が抑制される。

本発明者らは、シミュレーション解析により、ビアアレイ２８の長辺方向において各ビア導体２７ａ，２７ｂ間のセラミック層３２に発生する応力が緩和されることを確認した。ここでは、直径を２００μｍとした複数の外側ビア導体２７ａ及び内側ビア導体２７ｂを縦横等ピッチ（３００μｍ）で配置させたものを対策前のベースモデル（図４参照）とする。また、外側ビア導体２７ａ及び内側ビア導体２７ｂの短辺方向（図５では上下方向）のピッチを３００μｍとし、長辺方向（図５では左右方向）のピッチを３００μｍから４５０μｍに広げて配置したものを対策後のモデル（図５参照）とする。そして、各モデルにおいて高温から低温に温度変化させたときの外側ビア導体２７ａの周囲及び内側ビア導体２７ｂの周囲に働く応力を確認した。なお、セラミック層３２（アルミナ）の熱膨張係数を７．６ｐｐｍ／Ｋ、ビア導体２７ａ，２７ｂの熱膨張係数を５．６ｐｐｍ／Ｋ、温度変化を焼成温度である１５４０℃から−５０℃（熱サイクル最低温度）を計算条件として、シミュレーションを行った。

図６に示されるように、ベースモデルのシミュレーション結果では、外側領域に配置される外側ビア導体２７ａの周囲には、最大で９８６ＭＰａの応力が加わり、内側領域に配置される内側ビア導体２７ｂの周囲には９１４ＭＰａの応力が加わる。図７に示されるように、対策後のモデルのシミュレーション結果では、外側領域に配置される外側ビア導体２７ａの周囲には最大で８４０ＭＰａの応力が加わり、内側領域に配置される内側ビア導体２７ｂの周囲には７７８ＭＰの応力が加わっていた。つまり、長辺方向（図５では左右方向）のピッチを３００μｍから４５０μｍを広げることで、長辺方向における最大応力が１５％程度減少していることを確認することができた。

また、本発明者らは、上記のように製造したセラミック配線基板１１について、−５０℃〜２４０℃の熱衝撃試験を繰り返し行い、ビア導体２７間のセラミック層３２において、クラックの発生が抑制されることを確認した。

従って、本実施の形態によれば以下の効果を得ることができる。

（１）本実施の形態のセラミック配線基板１１では、ビアアレイ２８の最外周を構成する外側ビア導体２７ａを線分Ｌ１で繋ぐことによって得られる仮想図形Ｐ１が長方形状である。そして、仮想図形Ｐ１の長辺方向に沿って存在する外側ビア導体２７ａの数が、短辺方向に存在する外側ビア導体２７ａの数よりも多く、長辺方向において隣接する外側ビア導体２７ａ同士の距離Ｄ１が短辺方向において隣接する外側ビア導体２７ａ同士の距離Ｄ２より長くなっていている。このようにビアアレイ２８を構成すると、基板本体２３においてビア導体２７間の領域に発生する応力が比較的大きくなる長辺方向においてその発生応力を緩和することができる。この結果、セラミック配線基板１１において、熱ストレスが加わる頻度を抑えることができ、ビア導体２７間でのクラックの発生を抑制することができる。

（２）本実施の形態のセラミック配線基板１１では、ビアアレイ２８において、複数個の内側ビア導体２７ｂの最外周を構成する内側ビア導体２７ｂを第２の線分Ｌ２で繋ぐことによって得られる第２の仮想図形Ｐ２は、仮想図形Ｐ１に相似した長方形状をなす。そして、仮想図形Ｐ２の長辺方向に沿って存在する内側ビア導体２７ｂの数が、短辺方向に存在する内側ビア導体２７ｂの数よりも多く、長辺方向において隣接する内側ビア導体２７ｂ同士の距離Ｄ１が短辺方向において隣接する内側ビア導体２７ｂ同士の距離Ｄ２より長くなっていている。このようにすると、ビアアレイ２８の長辺方向においてビア導体２７間に発生する応力を確実に緩和することができる。

（３）本実施の形態において、セラミック配線基板１１に搭載される電力用半導体素子１２は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子である。このような電力用半導体素子１２を搭載するセラミック配線基板１１では、使用時における熱ストレスが大きくなるが、上記のようにビアアレイ２８におけるビア導体２７間での発生応力を抑制することにより、クラックの発生を確実に防止することができる。

（４）本実施の形態のセラミック配線基板１１は、電流の流れる方向が異なる複数のビアアレイ２８を備えている。このセラミック配線基板１１では、ビアアレイ２８間でのクラックの発生を抑制できることから、異なる方向に電流が流れる２つのビアアレイ２８を近接して設けることが可能となり、セラミック配線基板１１の小型化が可能となる。

（５）本実施の形態のセラミック配線基板１１では、各電極パッド２４，２５及びビアアレイ２８を長方形状とする場合、正方形状とする場合と比較して、配線基板の設計の自由度が増す。このため、セラミック配線基板１１におけるデッドスペースを少なくすることができ、セラミック配線基板１１の小型化及び配線の高密度化を図ることができる。
［第２の実施の形態］

次に、本発明を具体化した第２の実施の形態を図面に基づき説明する。

図８に示されるように、本実施の形態では、セラミック配線基板１１におけるビアアレイ４１の構成が上記第１の実施の形態と異なる。セラミック配線基板１１のビアアレイ４１以外の構成は、第１の実施の形態のセラミックパッケージ１０と同じである。

本実施の形態のビアアレイ４１は、最外周に配置される複数個の外側ビア導体４２ａと、それら外側ビア導体４２ａによって包囲される複数個の内側ビア導体４２ｂとによって構成される。ビアアレイ４１の最外周を構成する外側ビア導体２７ａを線分Ｌ１で繋ぐことによって得られる仮想図形Ｐ１は、長方形状をなす。そのビアアレイ４１の長辺方向及び短辺方向において同一のビアピッチ（５００μｍ）で各ビア導体４２（外側ビア導体４２ａ及び内側ビア導体４２ｂ）が形成されている。また、ビアアレイ４１の仮想図形Ｐ１の長辺方向に沿って存在する外側ビア導体４２ａの数（図８では６個）が、仮想図形Ｐ１の短辺方向に存在する外側ビア導体４２ａの数（図８では４個）よりも多くなっている。

ビアアレイ４１を構成する各ビア導体４２（４２ａ，４２ｂ）は、断面形状が楕円形状であり、楕円の長軸がビアアレイ４１の短辺方向と平行となるよう配置されている。つまり、ビアアレイ４１を構成する各ビア導体４２の断面形状は、それぞれ仮想図形Ｐ１の長辺方向よりも短辺方向に長い扁平形状をなしている。本実施の形態では、ビア導体の長径が３００μｍに設定されるとともに、ビア導体の短径が１５０μｍに設定されている。即ち、ビア導体４２の長径は短径の２倍の長さを有している。このようにビアアレイ４１を構成すると、長辺方向において隣接するビア導体４２（４２ａ，４２ｂ）間の距離Ｄ１は、短辺方向において隣接するビア導体４２ａ，４２ｂ間の距離Ｄ２よりも長くなる。ビアアレイ４１において、このように各ビア導体４２ａ，４２ｂを設けることで、ビア導体４２ａ，４２ｂ間に発生する応力が比較的大きくなる長辺方向の発生応力が緩和される。この結果、セラミック配線基板１１において、熱ストレスが加わる頻度を抑えることができるため、ビア導体４２間でのクラックの発生を抑制することができる。

ビア導体４２の断面が扁平形状をなす形態においても、距離Ｄ１，Ｄ２は、線分Ｌ１に沿って隣接するビア導体４２の外周縁同士の最短距離、及び、線分Ｌ２に沿って隣接するビア導体４２の外周縁同士の最短距離を示している。

なお、本発明の各実施の形態は以下のように変更してもよい。

・上記第１の実施の形態のビアアレイ２８では、外側ビア導体２７ａに加えて内側ビア導体２７ｂについて、仮想図形Ｐ１，Ｐ２の長辺方向において隣接するビア導体２７ａ，２７ｂ同士の距離Ｄ１を、短辺方向において隣接するビア導体２７ａ，２７ｂ同士の距離Ｄ２よりも長くしていたが、これに限定されるものではない。ビアアレイの最外周を構成する複数の外側ビア導体について、仮想図形Ｐ１の長辺方向に隣接する外側ビア導体同士の距離Ｄ１を、短辺方向に隣接する外側ビア導体同士の距離Ｄ２よりも長くするものであればよい。その具体例を図９に示している。図９のビアアレイ４３では、長辺方向及び短辺方向に等ピッチで複数の内側ビア導体４４ｂを配置している。また、ビアアレイ４３を構成する最外周の複数の外側ビア導体４４ａについては、仮想図形Ｐ１の長辺方向の外側ビア導体４４ａ同士の距離Ｄ１が短辺方向の外側ビア導体４４ａ同士の距離Ｄ２よりも長くなるよう各外側ビア導体４４ａを配置している。またこの場合、仮想図形Ｐ１の長辺方向において比較した場合、隣接する外側ビア導体４４ａ同士の距離は、隣接する内側ビア導体４４ｂ同士の距離よりも長くなる。このようにビアアレイ４３を構成した場合でも、外側ビア導体４４ａが配置される外側領域において、長辺方向の発生応力を緩和することができるため、外側ビア導体４４ａ間でのクラックの発生を抑制することができる。

・上記各実施の形態のセラミック配線基板１１において、ビアアレイ２８，４１は、複数のビア導体２７，４２を格子状に配置していたが、これに限定されるものではない。複数のビア導体を千鳥状に配置してビアアレイを構成してもよい。なおこの場合も、ビアアレイにおける長辺方向のビア導体の数が短辺方向のビア導体の数よりも多く、長辺方向において隣接するビア導体同士の距離を短辺方向において隣接するビア導体同士の距離より長くなるように複数のビア導体を形成する。このようにビアアレイを形成しても、長辺方向の発生応力が抑制され、ビア導体間でのクラックの発生を低減することができる。

・上記各実施の形態において、ビアアレイ２８，４１を構成するビア導体２７，４２の断面形状が円形または楕円形であったが、これに限定されるものではない。例えば、三角形や四角形などの断面形状を有する複数のビア導体によってビアアレイを形成してもよい。

・上記各実施の形態では、ビア導体２７，４２が、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されていた。しかし、ビア導体２７，４２は、基板本体２３の第１面２１から第２面２２に延びる１本の導体であってもよい。

・上記各実施の形態において、ビアアレイ２８，４１，４３の仮想図形Ｐ１が長方形状であったが、これに限定されるものではなく、少なくとも１つの辺の長さが他の辺と異なる多角形状であればよい。例えば、図１０に示されるビアアレイ４５のように、仮想図形Ｐ１が略Ｌ字形状となるよう各ビア導体４６（外側ビア導体４６ａ及び内側ビア導体４６ｂ）を配置してもよい。

・上記各実施の形態において、ビアアレイ２８，４１，４３，４５を形成する複数のビア導体２７，４２，４４，４６は全て同じサイズであったが、これに限定されるものではない。図１１に示されるビアアレイ４７のように、外側ビア導体４８ａの直径が内側ビア導体４８ｂの直径よりも小さくなるよう各ビア導体４８（４８ａ，４８ｂ）を形成してもよい。なお、図１１のビアアレイ４７でも、仮想図形Ｐ１の長辺方向に存在する外側ビア導体４８ａの数は短辺方向に存在する外側ビア導体４８ａの数よりも多く、長辺方向において隣接する外側ビア導体４８ａ間の距離Ｄ１は、短辺方向において隣接する外側ビア導体４８ａ間の距離Ｄ２よりも長くなっている。このようにすると、長辺方向における外側ビア導体４８ａ間での発生応力を抑制することができる。また、ビアアレイ４７では、内側ビア導体４８ｂ間よりも外側ビア導体４８ａ間の方が発生応力が大きくなるが、外側ビア導体４８ａの直径を小さくすることによって外周部側での発生応力を低く抑えることができる。この結果、外側ビア導体４８ａ間でのクラックの発生を確実に抑制することができる。

次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。

（１）手段１において、前記ビア導体群は、３行以上×３列以上の格子状となるよう配置されたビアアレイであることを特徴とするセラミック配線基板。

（２）手段１において、前記複数のビア導体は、それぞれ前記長辺方向よりも前記短辺方向に扁平した楕円形状をなすことを特徴とするセラミック配線基板。

（３）手段１において、前記楕円形状のビア導体においては、長径が短径の２倍以上の長さを有することを特徴とするセラミック配線基板。

（４）手段１において、前記電力用半導体素子は、２００℃以上の温度に発熱するパワー半導体素子であることを特徴とするセラミック配線基板。

（５）手段１において、前記電力用半導体素子は、１０Ａ以上の電流が流れるパワー半導体素子であることを特徴とするセラミック配線基板。

（６）手段１において、同じビア導体群を構成する前記複数のビア導体にはそれぞれ同じ方向に電流が流れることを特徴とするセラミック配線基板。

（７）手段１において、電流の流れる方向が異なる複数の前記ビア導体群を備えていることを特徴とするセラミック配線基板。

（８）手段１において、前記第２面側には、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される受動部品が搭載可能であることを特徴とするセラミック配線基板。

（９）手段１において、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、同じビア導体群において、前記複数個の内側ビア導体の最外周を構成する前記内側ビア導体を第２の線分で繋ぐことによって得られる第２の仮想図形は、前記仮想図形によって包囲され、かつ前記仮想図形に相似した形状をなし、前記第２の仮想図形において相対的に長い辺上に存在する前記内側ビア導体の数は、前記第２の仮想図形において相対的に短い辺上に存在する前記内側ビア導体の数よりも多く、前記相対的に長い辺において隣接する前記内側ビア導体同士の距離は、前記相対的に短い辺において隣接する前記内側ビア導体同士の距離よりも長いことを特徴とするセラミック配線基板。

（１０）手段１において、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、同じビア導体群において、前記複数個の外側ビア導体と前記複数個の内側ビア導体とが同じ直径を有し、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長いことを特徴とするセラミック配線基板。

（１１）手段１において、前記基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、前記ビア導体は、複数の前記ビア導体部を前記セラミック層の積層方向に連結することによって構成され、複数の前記ビア導体部は、前記セラミック層の積層方向において同軸上に配置されていることを特徴とするセラミック配線基板。

（１２）セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備えるセラミック配線基板、及び、前記第１面側に搭載され、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子からなるセラミックパッケージであって、前記ビア導体群の最外周を構成する前記ビア導体を線分で繋ぐことによって得られる仮想図形は、少なくとも１つの辺の長さが他の辺と異なる多角形状をなし、前記仮想図形を構成する辺のうち、相対的に長い辺上に存在する前記ビア導体の数は、相対的に短い辺上に存在する前記ビア導体の数よりも多く、前記相対的に長い辺において隣接する前記ビア導体同士の距離は、前記相対的に短い辺において隣接する前記ビア導体同士の距離よりも長いことを特徴とするセラミックパッケージ。

１１…セラミック配線基板
１２…電力用半導体素子
２１…第１面
２２…第２面
２３…基板本体
２４…第１面側電極パッド
２５…第２面側電極パッド
２７，４２，４４，４６，４８…ビア導体
２８，４１，４３，４５，４７…ビア導体群としてのビアアレイ
Ｌ１…線分
Ｐ１…仮想図形
Ｄ１，Ｄ２…ビア導体同士の距離

Claims (3)

1. セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、
   前記ビア導体群の最外周を構成する前記ビア導体を線分で繋ぐことによって得られる仮想図形は、少なくとも１つの辺の長さが他の辺と異なる多角形状をなし、
   前記仮想図形を構成する辺のうち、相対的に長い辺上に存在する前記ビア導体の数は、相対的に短い辺上に存在する前記ビア導体の数よりも多く、
   前記相対的に長い辺において隣接する前記ビア導体同士の距離は、前記相対的に短い辺において隣接する前記ビア導体同士の距離よりも長い
   ことを特徴とするセラミック配線基板。
2. 前記仮想図形は長方形状をなし、前記仮想図形の長辺方向に沿って存在する前記ビア導体の数が、前記仮想図形の短辺方向に沿って存在するビア導体の数よりも多く、前記長辺方向において隣接する前記ビア導体同士の距離が、前記短辺方向において隣接する前記ビア導体同士の距離より長いことを特徴とする請求項１に記載のセラミック配線基板。
3. 前記複数のビア導体の断面形状は、それぞれ前記長辺方向よりも前記短辺方向に長い扁平形状をなすことを特徴とする請求項２に記載のセラミック配線基板。

Images