JP6439149B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP6439149B2
JP6439149B2 JP2016505015A JP2016505015A JP6439149B2 JP 6439149 B2 JP6439149 B2 JP 6439149B2 JP 2016505015 A JP2016505015 A JP 2016505015A JP 2016505015 A JP2016505015 A JP 2016505015A JP 6439149 B2 JP6439149 B2 JP 6439149B2
Authority
JP
Japan
Prior art keywords
heat sink
resistor
heat
electrode
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016505015A
Other languages
English (en)
Other versions
JPWO2015129161A1 (ja
Inventor
伊藤 政昭
政昭 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015129161A1 publication Critical patent/JPWO2015129161A1/ja
Application granted granted Critical
Publication of JP6439149B2 publication Critical patent/JP6439149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/08Cooling, heating or ventilating arrangements
    • H01C1/084Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Resistors (AREA)

Description

本発明は、各種電子機器の電流値検出等に使用される高電力用のチップ抵抗器に関する。
図13は従来のチップ抵抗器の断面図である。このチップ抵抗器は、板状の金属で構成された抵抗体1と、一対の電極4と、保護膜3と、放熱板5とを有する。電極4はそれぞれ、導体部4Aと、導体部4Aを覆うように形成されためっき層4Bとを有する。電極4は抵抗体1の第1面の両端部に形成されている。保護膜3は一対の電極4間に形成されている。放熱板5はエポキシ樹脂で形成され、抵抗体1と同じ平面形状を有し、抵抗体1の第2面に貼り付けられている(例えば、特許文献1)。
特開2006−332413号公報
本発明の第1のチップ抵抗器は、抵抗体と、一対の電極と、複数の放熱板とを有する。抵抗体は板状の金属で構成され、一対の電極は抵抗体の第1面の両端部に形成されている。複数の放熱板は抵抗体の第2面に固定され、かつ互いに隙間を介して配置されている。複数の放熱板は第1電極、第2電極と直接接触しない。
本発明の第2のチップ抵抗器は、抵抗体と、一対の電極と、放熱板とを有する。抵抗体は板状の金属で構成され、トリミング溝が形成されている。一対の電極は抵抗体の第1面の両端部に形成されている。放熱板は抵抗体の第2面に固定され、少なくともトリミング溝が形成された箇所を覆っている。
以上のいずれかの構成により、本発明のチップ抵抗器は長期信頼性を有する。
本発明の実施の形態1におけるチップ抵抗器の平面図 図1Aに示すチップ抵抗器の抵抗体の平面図 図1Aに示すチップ抵抗器の放熱板の平面図 図1Aに示すチップ抵抗器の断面図 本発明の実施の形態1における他のチップ抵抗器の断面図 本発明の実施の形態1におけるさらに他のチップ抵抗器の断面図 本発明の実施の形態2におけるチップ抵抗器の断面図 本発明の実施の形態2における他のチップ抵抗器の断面図 本発明の実施の形態2におけるさらに他のチップ抵抗器の断面図 本発明の実施の形態2におけるさらに他のチップ抵抗器の断面図 本発明の実施の形態2におけるさらに他のチップ抵抗器の断面図 本発明の実施の形態2におけるさらに他のチップ抵抗器の断面図 本発明の実施の形態3におけるチップ抵抗器の平面図 図11に示すチップ抵抗器の断面図 従来のチップ抵抗器の断面図
本発明の実施の形態の説明に先立ち、図13を参照して説明した従来のチップ抵抗器における課題を説明する。このチップ抵抗器が小型である場合、20mΩ〜50mΩ程度の比較的高い抵抗値を得るためには、抵抗体1を薄くする必要がある。しかしながら抵抗体1が薄いと、抵抗体1の発熱が大きくなる。特に、大電力用に使用される場合、抵抗体1の温度が非常に高くなる。抵抗体1の熱膨張率は放熱板5と熱膨張率と異なるため、長期間使用すると抵抗体1と放熱板5との間に応力が生じてこれらの間にクラックが生じる場合がある。その結果、長期信頼性が低下する。
以下、長期信頼性を向上可能な本発明の実施の形態によるチップ抵抗器について図面を参照しながら説明する。なお、各実施の形態において、先行する実施の形態と同様の構成を有するものについては、同一符号を付しており、その説明は省略する場合がある。
(実施の形態1)
図1Aは本発明の実施の形態1におけるチップ抵抗器の平面図、図1B、図1Cはそれぞれ、このチップ抵抗器の抵抗体10と複数の放熱板13との平面図である。図2はこのチップ抵抗器の2−2線における断面図である。
このチップ抵抗器は、抵抗体10と、一対の電極20と、複数の放熱板13とを有する。抵抗体10は板状の金属で構成され、一対の電極20は抵抗体10の第1面の両端部に形成されている。複数の放熱板13は抵抗体10の第2面に固定され、かつ互いに隙間14を介して配置されている。
抵抗体10は、板状のCuNi、CuMn、NiCr等の金属で構成されている。また、抵抗体10にパンチング等により1つまたは複数のトリミング溝10Aが設けられている。抵抗体10の抵抗値は、トリミング溝10Aを形成することにより調整されている。
一対の電極20はそれぞれ、金属板11とめっき層15とを有する。金属板11は、Cuを主成分とし、抵抗体10に溶接されている。そして、実装用のめっき層15は金属板11の周囲に形成されている。めっき層15は、ニッケルめっき、すずめっき等で構成されている。一対の電極20は第1電極20Aと第2電極20Bで構成されている。
放熱板13はそれぞれ、板状の部材で、アルミナなどの熱伝導のよいセラミックで構成されている。放熱板13は接着層16Aを介して抵抗体10の第2面に貼り付けられている。なお、放熱板13は、熱伝導のよい銅、アルミニウムなどの金属で形成してもよいが、絶縁性の観点からセラミックがより好ましい。
複数の放熱板13は、第1電極20Aに最も近い第1放熱板13Aと、第2電極20Bに最も近い第2放熱板13Bとを含む。第1放熱板13Aと第2放熱板13Bは、所定の間隔をあけて配置されている。さらに、第1放熱板13Aと第2放熱板13Bの間の隙間14の長手方向は、第1電極20Aと第2電極20Bとが向かい合う方向と直交する方向となっている。図1Aに示す例では、トリミング溝10Aと隙間14とが平面視で重なっている。
なお図1A〜図2では、複数の放熱板13として第1放熱板13Aと第2放熱板13Bのみが示されているが、それ以外に放熱板が配置されていてもよい。すなわち、放熱板13は、2つではなく3つ以上設けるようにしてもよい。
接着層16Aは、エポキシ接着剤を放熱板13および/または抵抗体10に塗布し、乾燥させることによって形成する。放熱板13と抵抗体10とは接着層16Aにより貼り付けられる。さらに、接着層16Aに熱伝導のよいアルミナやシリカの粉末を混合させることによって、抵抗体10で発生した熱を効率的に放熱板13に逃がすことができる。
エポキシ接着剤を抵抗体10の全面に塗布した後、複数の放熱板13が抵抗体10の所定箇所に配置され接着される。なお、複数の放熱板13にそれぞれ接着層16Aを塗布した後、抵抗体10の所定箇所に配置、接着してもよい。なお、抵抗体10に接着層16Aを塗布し、一枚の放熱板を抵抗体10全面に接着した後、この放熱板を複数の放熱板13に分割して、隙間14を形成することもできる。しかしながらこの方法では、隙間14の形成時に抵抗体10を傷つける可能性があるため、好ましくない。
さらに、一対の電極20の一部と放熱板13の上面、および抵抗体10と放熱板13の側面を覆うように、エポキシ樹脂またはシリコン樹脂を塗布、乾燥し、保護膜17を形成する。保護膜17には線状のシリカ粉が混入されており、熱伝導が向上されている。なお図1Aでは保護膜17を透過させて抵抗体10と放熱板13とを破線で示している。
本実施の形態におけるチップ抵抗器においては、金属またはセラミックで構成された放熱板13が抵抗体10に固定されている。そのため、抵抗体10で発生した熱を一対の電極20だけでなく、放熱板13にも拡散させることができる。抵抗体10で発生した熱は放熱板13および保護膜17に伝わるため、熱容量が大きくなる。この結果、抵抗体10のホットスポットの温度が上昇するのを抑えることができるため、長期信頼性を向上させることができる。
また、複数の放熱板13が互いに隙間14を介して配置されている。そのため、抵抗体10と放熱板13との熱膨張率が違っていても、抵抗体10と放熱板13との間に生じる応力を緩和することができる。その結果、抵抗体10と放熱板13との間にクラックなどが生じるのを抑えることができる。
例えば、放熱板13の熱膨張率が抵抗体10の熱膨張率より大きいと、抵抗体10の発熱によって抵抗体10が放熱板13に引っ張られ、抵抗体と放熱板が接する面に沿う方向の外側へ抵抗体が伸ばされる力が働く。従来の構成のように放熱板が抵抗体と同じ平面形状を有する場合、この力が大きく働くため、抵抗体10と放熱板13との間で大きな応力が発生する。
これに対し、本実施の形態では、複数の放熱板13が互いに所定の間隔をあけて配置されている。そのため、抵抗体10には、抵抗体10と放熱板13が接する面に沿う方向の外側へだけでなく、隙間14が位置する内側の方向にも伸ばされる力が働く。したがって、抵抗体が伸ばされる方向への力が小さくなり、抵抗体10と放熱板13との間で発生する応力が小さくなる。このように、複数の放熱板13を配置し、放熱板13間の隙間14を応力の逃がし部とすることは非常に有効である。
さらに、第1電極20Aを電流が流入する+側とし、第2電極20Bを電流が流出する−側とする場合、第1放熱板13Aの熱伝導率よりも第2放熱板13Bの熱伝導率を低くすることが好ましい。逆に、第2電極20Bを電流が流入する+側とし、第1電極20Aを電流が流出する−側とする場合、第2放熱板13Bの熱伝導率よりも第1放熱板13Aの熱伝導率を低くすることが好ましい。すなわち、第2放熱板13Bは第1放熱板13Aとは異なる熱伝導率を有することが好ましい。このようにすれば、ペルチェ効果により+側の電極と−側の電極とで温度差が生じても、一対の電極20間の温度差を抑制できる。そのため、一方の電極が高温になることによるめっき層15の長期的な劣化を抑えることができる。
アルミナ純度が高いと熱伝導率は高くなる。したがって、熱伝導率を第1放熱板13Aと第2放熱板13Bとで異なるようにするには、例えば、純度の異なるアルミナで第1放熱板13Aと第2放熱板13Bとを形成すればよい。
また、放熱板13の抵抗体10に対向する面をサンドブラスト等によって粗面化処理することが好ましい。この処理により、放熱板13と抵抗体10との密着性が良くなる。そのため、抵抗体10で発生した熱が放熱板13により伝わり易くなり、抵抗体10の温度上昇をより抑えることができる。一方、放熱板13の抵抗体10と反対側の表面を粗面化処理すれば、表面積が広くなるため、放熱性が大きくなる。
次に図3を参照しながら放熱板13の好ましい構造について説明する。図3は本実施の形態における他のチップ抵抗器の断面図である。このチップ抵抗器では、放熱板13は、セラミック板23と金属層13Fとを有する。セラミック板23は、抵抗体10の第2面に貼り付けられた第1面と、この第1面の反対側の第2面とを有し、金属層13Fはセラミック板23の第2面に形成されている。セラミック板23を使用すれば、さらに放熱板13の放熱性が高まるとともに、金属層13Fから保護膜17への放熱も向上する。そのため、抵抗体10の温度上昇をさらに抑えることができる。
次に図4を参照しながらさらに放熱板を追加する構造について説明する。図4は本実施の形態におけるさらに他のチップ抵抗器の断面図である。このチップ抵抗器では、抵抗体10の一対の電極20が形成された第1面にも放熱板13Cが配置されている。これにより抵抗体10の第1面からも放熱されるので、抵抗体10の温度上昇をさらに抑えることができる。
なお、以上の説明では、隙間14の長手方向が一対の電極20同士が向かい合う方向と直交する方向と一致している。しかしながらこの構成に限定されず、隙間14の長手方向が一対の電極20同士が向かい合う方向に対して斜めになる方向、あるいは平行となっていてもよい。これにより、抵抗体10のたわみ応力に対する強度を向上させることができる。
また、隙間14をジグザク状、すなわち、2つの放熱板13の形状を、対向する放熱板13に向かって突出する部分と凹んだ部分が交互に形成された櫛歯状として、互いに嵌合し合うようにしてもよい。
(実施の形態2)
図5は本発明の実施の形態2におけるチップ抵抗器の断面図である。本実施の形態が実施の形態1と相違する点は、放熱板が複数積層されている点である。図5に示す構成では、2つの放熱板13それぞれに、接着層16Bを介して、上層放熱板13Dが積層されている。なお、接着層16Bの構成は接着層16Aと同様である。第1放熱板13Aに積層された上層放熱板13Dは第3放熱板、第2放熱板13Bに積層された上層放熱板13Dは第4放熱板である。
この構成により、定格または保証印加電流値に応じて、放熱板13および上層放熱板13Dの枚数を変更することができるため、抵抗体10の温度上昇をコントロールでき、任意の定格を有する製品を容易に製造できる。
また、放熱板13および上層放熱板13Dの厚みを厚くしたり、上層放熱板13Dを複数積層したりすることによって放熱を大きくすれば、保護膜17が不要となる場合がある。
なお、図5では放熱板13と上層放熱板13Dとで2層としているが、複数の上層放熱板13Dを積層して3層以上としてもよい。
次に、上層放熱板13Dを用いる場合のさらに好ましい構造について図6を参照しながら説明する。図6は本実施の形態における他のチップ抵抗器の断面図である。
この構成では、放熱板13と、上層放熱板13Dと、一対の電極20とが熱的に結合するように、放熱板13、上層放熱板13Dおよび抵抗体10の両端面に高熱伝導部材18が配置されている。高熱伝導部材18は、熱伝導率の良好なCu、Agなどの金属で形成されている。また、積層された放熱板13、上層放熱板13Dの全てではなく、これらの一部に高熱伝導部材18を接続してもよい。すなわち、第1電極20Aは、第1放熱板13Aと熱的に結合され、第2電極20Bは第2放熱板13Bと熱的に結合されている。
この構成により、抵抗体10で発生した熱は放熱板13と高熱伝導部材18とを介して一対の電極20にも伝わる。そのため、抵抗体10のホットスポットの温度が上昇するのを抑えることができ、長期信頼性がより向上する。
さらに、図7に示すように、上層放熱板13D同士を、隙間14を介さずに接して配置してもよい。第1放熱板13Aに積層された上層放熱板13Dは第1上層放熱板であり、第2放熱板13Bに積層された上層放熱板13Dは第1上層放熱板と熱的に結合した第2上層放熱板である。あるいは、図8に示すように、1枚の上層放熱板13Eを複数の放熱板13に積層してもよい。
放熱板13を金属で形成した場合、最下層に位置する放熱板13と抵抗体10との距離が短くてショートする可能性がある。そのため、放熱板13同士の間には隙間14を設ける必要がある。一方、上層放熱板13Dと抵抗体10とはある程度離れているため、上層放熱板13D同士の間に隙間14を設けなくてもよい。そしてさらに上層放熱板13Eを用いることによって、チップ抵抗器の放熱性と強度が向上する。
そして、上層放熱板13Dを2層以上とした場合、放熱性、強度、ショートの可能性に応じて、放熱板13同士の間にのみ隙間14を設け、上層放熱板13Eを複数層設けてもよい。また、最上層にのみ上層放熱板13Eを用い、放熱板13同士の間や上層放熱板13D同士の間に隙間14を設けてもよい。さらに、上層放熱板13Eを、発熱が大きい箇所付近、強度が弱い箇所付近のみに形成してもよい。また、平面視において、間に隙間14を設けた複数の放熱板13全体の最外周よりも最外周が内側になるように上層放熱板13Eを形成してもよい。また、放熱板13の上に、間に隙間14を設けた上層放熱板13Dを積層し、さらにその上に上層放熱板13Eを積層した場合には、間に隙間14を設けた複数の放熱板13全体の最外周よりも最外周が内側になるように上層放熱板13Eを形成してもよい。以上のように、複数の放熱板13に積層された少なくとも1つの上層放熱板13Dまたは13Eを設けることが好ましい。
さらに、図9に示すように、上層放熱板13Eを用いた場合でも、一対の電極20のそれぞれを放熱板13と熱的に結合させる高熱伝導部材18を形成してもよい。なお図9では高熱伝導部材18は上層放熱板13Eと放熱板13と電極20とを熱的に結合させているが、放熱板13と電極20のみを熱的に結合させてもよい。
また、図10に示すように、放熱板13同士の隙間14を抵抗体10の中心線に形成しなくてもよい。すなわち、第1電極20Aに近い第1放熱板13Sと第2電極20Bに近い第2放熱板13Lの、放熱板13が配列された方向における長さを異ならせてもよい。言い換えると、第1放熱板13Sと第2放熱板13Lの間の隙間14は、抵抗体10の中心線から外れた位置に形成されてもよい。
電流が流入する+側の第2電極20Bに近い第2放熱板13Lの長さより、電流が流出する−側の第1電極20Aに近い第1放熱板13Sの長さを短くすれば、ペルチェ効果により第2電極20Bと第1電極20Aとで温度差が生じても、電極20間の温度差を抑制できる。
なお、隙間14をジグザク状にする場合、対向する放熱板13に向かって突出する部分と凹んだ部分とが、上層放熱板13Dとその下層の放熱板13とで交互になるように寸法を設定する。
なお、図10では上層放熱板13Eを設けているが、図4のように上層放熱板13Eを設けない構成において、第1放熱板13A、第2放熱板13Bに代えて、第1放熱板13S、第2放熱板13Lを用いてもよい。
(実施の形態3)
図11、図12はそれぞれ、本発明の実施の形態3におけるチップ抵抗器の平面図と12−12線における断面図である。本実施の形態が実施の形態1と相違する点は、トリミング溝10Aが形成された箇所のみに1枚の放熱板13を配置している点である。すなわち、このチップ抵抗器は、抵抗体10と、抵抗体10の第1面の両端部に形成された一対の電極20と、放熱板13とを有する。抵抗体10は、板状の金属で構成され、トリミング溝10Aが形成されている。放熱板13は抵抗体10の第2面に固定され、少なくともトリミング溝10Aが形成された箇所を覆っている。そして、放熱板13の端部は、平面視において、トリミング溝10Aが形成された部分の外周と実質的に一致している。
この構成により、トリミング溝10Aが形成されたホットスポットで発生する熱を効果的に放熱板13に伝導させることができる。そのため、材料コストを削減したうえで、抵抗体10の温度上昇を抑えることができる。
本発明に係るチップ抵抗器は、高い長期信頼性を有する。そのため、特に各種電子機器の電流値検出等に使用される高電力用のチップ抵抗器として有用である。
10 抵抗体
10A トリミング溝
11 金属板
13,13C 放熱板
13A,13S 第1放熱板
13B,13L 第2放熱板
13D,13E 上層放熱板
13F 金属層
14 隙間
15 めっき層
16A,16B 接着層
17 保護膜
18 高熱伝導部材
20 電極
20A 第1電極
20B 第2電極
23 セラミック板

Claims (9)

  1. 板状の金属で構成された抵抗体と、
    前記抵抗体の第1面の両端部に形成された第1電極と第2電極と、
    前記抵抗体の第2面に固定された複数の放熱板と、を備え、
    前記複数の放熱板は、前記第1電極に最も近い第1放熱板と、前記第2電極に最も近い第2放熱板とを含み、
    前記複数の放熱板は互いに隙間を介して配置され
    前記複数の放熱板は前記第1電極、前記第2電極と直接接触しない、
    チップ抵抗器。
  2. 前記第2放熱板は前記第1放熱板とは異なる熱伝導率を有する、
    請求項1に記載のチップ抵抗器。
  3. 前記第1放熱板および前記第2放熱板に積層された上層放熱板をさらに備えた、
    請求項1に記載のチップ抵抗器。
  4. 前記第1放熱板に積層された第1上層放熱板と、前記第2放熱板に積層され、前記第1上層放熱板と熱的に結合した第2上層放熱板とをさらに備えた、
    請求項1に記載のチップ抵抗器。
  5. 前記第1電極は前記第1放熱板と熱的に結合され、前記第2電極は前記第2放熱板と熱的に結合されている、
    請求項1に記載のチップ抵抗器。
  6. 前記第1放熱板と前記第2放熱板の間の隙間は、前記抵抗体の中心線から外れた位置に形成されている、
    請求項1に記載のチップ抵抗器。
  7. 前記複数の放熱板の表面は粗面化されている、
    請求項1に記載のチップ抵抗器。
  8. 前記複数の放熱板のそれぞれは、
    前記抵抗体の前記第2面に貼り付けられた第1面と、前記第1面の反対側の第2面とを有するセラミック板と、
    前記セラミック板の前記第2面に形成された金属層と、を有する、
    請求項1に記載のチップ抵抗器。
  9. 前記抵抗体にトリミング溝が形成され、
    前記放熱板は少なくとも前記トリミング溝が形成された箇所を覆い、
    前記放熱板の端部は、平面視において、前記トリミング溝が形成された部分の外周と実質的に一致している
    請求項1に記載のチップ抵抗器。
JP2016505015A 2014-02-27 2015-02-02 チップ抵抗器 Active JP6439149B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014036322 2014-02-27
JP2014036322 2014-02-27
PCT/JP2015/000439 WO2015129161A1 (ja) 2014-02-27 2015-02-02 チップ抵抗器

Publications (2)

Publication Number Publication Date
JPWO2015129161A1 JPWO2015129161A1 (ja) 2017-03-30
JP6439149B2 true JP6439149B2 (ja) 2018-12-19

Family

ID=54008499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505015A Active JP6439149B2 (ja) 2014-02-27 2015-02-02 チップ抵抗器

Country Status (4)

Country Link
US (1) US10319501B2 (ja)
JP (1) JP6439149B2 (ja)
CN (1) CN105849827A (ja)
WO (1) WO2015129161A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
CN107112099B (zh) * 2015-12-22 2021-04-02 松下知识产权经营株式会社 电阻器
JP2017152417A (ja) * 2016-02-22 2017-08-31 パナソニックIpマネジメント株式会社 チップ抵抗器
JP2017157767A (ja) * 2016-03-04 2017-09-07 パナソニックIpマネジメント株式会社 チップ抵抗器
JP6893296B2 (ja) * 2016-03-29 2021-06-23 パナソニックIpマネジメント株式会社 金属板抵抗器
WO2018216455A1 (ja) * 2017-05-23 2018-11-29 パナソニックIpマネジメント株式会社 金属板抵抗器およびその製造方法
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
DE102018101419A1 (de) * 2018-01-23 2019-07-25 Biotronik Se & Co. Kg Elektrischer Widerstand, insbesondere für medizinische Implantate
CN108538527B (zh) * 2018-06-19 2024-01-26 常德思高技术有限公司 一种片式电阻器及其制造方法
CN112567482B (zh) * 2018-08-10 2023-06-02 罗姆股份有限公司 电阻器
JP7407132B2 (ja) * 2019-02-07 2023-12-28 ローム株式会社 抵抗器
US11783992B2 (en) * 2019-09-06 2023-10-10 Cyntec Co., Ltd. Integrally-formed inductor and a fabricatin method thereof
TW202234615A (zh) * 2021-02-23 2022-09-01 旺詮股份有限公司 高功率晶片電阻
CN113284687B (zh) * 2021-04-25 2022-07-26 广东风华高新科技股份有限公司 一种片式电阻器及其制备方法
CN114999750B (zh) * 2022-06-13 2024-05-28 武汉船用电力推进装置研究所(中国船舶重工集团公司第七一二研究所) 一种相变式温控恒定电阻

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556877B2 (ja) * 1988-03-10 1996-11-27 株式会社村田製作所 正特性サーミスタ装置
JP3115071B2 (ja) * 1991-12-24 2000-12-04 東京電波株式会社 高周波抵抗器
JPH06302405A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 正特性サーミスタ装置
JP2000091103A (ja) * 1998-09-11 2000-03-31 Hokuriku Electric Ind Co Ltd チップ部品
JP2000277301A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 伝熱層を有する絶縁基板及び抵抗器
US7102484B2 (en) 2003-05-20 2006-09-05 Vishay Dale Electronics, Inc. High power resistor having an improved operating temperature range
JP4640952B2 (ja) 2005-05-27 2011-03-02 ローム株式会社 チップ抵抗器およびその製造方法
KR20080027951A (ko) * 2005-08-18 2008-03-28 로무 가부시키가이샤 칩 저항기
JP4846434B2 (ja) * 2006-05-09 2011-12-28 コーア株式会社 セメント抵抗器
JP4699311B2 (ja) * 2006-08-22 2011-06-08 太陽社電気株式会社 チップ抵抗器
CN105374478B (zh) 2009-09-11 2018-04-20 乾坤科技股份有限公司 微电阻组件
TWI497535B (zh) * 2011-07-28 2015-08-21 Cyntec Co Ltd 具有軟性材料層之微電阻元件及其製造方法
TW201401305A (zh) * 2012-06-25 2014-01-01 Ralec Electronic Corp 微型金屬片電阻的量產方法

Also Published As

Publication number Publication date
JPWO2015129161A1 (ja) 2017-03-30
CN105849827A (zh) 2016-08-10
WO2015129161A1 (ja) 2015-09-03
US10319501B2 (en) 2019-06-11
US20160343479A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6439149B2 (ja) チップ抵抗器
US8391011B2 (en) Cooling device
US9516790B2 (en) Thermoelectric cooler/heater integrated in printed circuit board
JP6008160B1 (ja) ノイズフィルタ
JP6380037B2 (ja) 半導体装置およびそれを用いた電子部品
JP2009212302A (ja) 半導体モジュール及びその製造方法
JP5978457B2 (ja) 熱伝導体
US20170365380A1 (en) Resistor
JP2017524248A (ja) 冷却装置、冷却装置の製造方法及び電力回路
JP2022163238A (ja) 抵抗器
JP2015204290A (ja) 電気加熱装置
JP5087048B2 (ja) 放熱部品一体型回路基板
JP6500210B2 (ja) 金属板抵抗器
JP6275989B2 (ja) セラミック配線基板
JP6316219B2 (ja) パワー半導体モジュール
CN111315108B (zh) 电路板及电器设备
JP7130928B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP2019186411A (ja) 抵抗器およびその製造方法
JP2019067966A (ja) チップ抵抗器
JP2018046151A (ja) 半導体装置
JP2017050478A (ja) 抵抗器
JPS6076179A (ja) 熱電変換装置
JP2017152495A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
TW202234615A (zh) 高功率晶片電阻

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R151 Written notification of patent or utility model registration

Ref document number: 6439149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151