KR102109569B1 - 전자부품 패키지 및 이를 포함하는 전자기기 - Google Patents

전자부품 패키지 및 이를 포함하는 전자기기 Download PDF

Info

Publication number
KR102109569B1
KR102109569B1 KR1020150174025A KR20150174025A KR102109569B1 KR 102109569 B1 KR102109569 B1 KR 102109569B1 KR 1020150174025 A KR1020150174025 A KR 1020150174025A KR 20150174025 A KR20150174025 A KR 20150174025A KR 102109569 B1 KR102109569 B1 KR 102109569B1
Authority
KR
South Korea
Prior art keywords
electronic component
vias
group
component package
disposed
Prior art date
Application number
KR1020150174025A
Other languages
English (en)
Other versions
KR20170067393A (ko
Inventor
김한
김성한
정경문
고영관
허강헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150174025A priority Critical patent/KR102109569B1/ko
Priority to US15/203,006 priority patent/US10032697B2/en
Priority to JP2016137119A priority patent/JP6471985B2/ja
Priority to TW105121976A priority patent/TWI683377B/zh
Priority to TW107126237A priority patent/TWI702662B/zh
Publication of KR20170067393A publication Critical patent/KR20170067393A/ko
Priority to US15/955,178 priority patent/US20180233432A1/en
Application granted granted Critical
Publication of KR102109569B1 publication Critical patent/KR102109569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제 1 절연층, 상기 제 1 절연층 상에 배치된 제 1 패턴, 및 상기 제 1 절연층을 관통하며 상기 제 1 패턴과 연결된 제 1 비아를 포함하는 재배선층; 상기 재배선층 상에 배치되며, 전극패드를 갖는 전자부품; 및 상기 전자부품을 봉합하는 봉합재; 를 포함하며, 상기 제 1 비아는 상기 제 1 비아의 중심을 지나는 제 1 방향의 길이가 이와 수직하며 상기 제 1 비아의 중심을 지나는 제 2 방향의 길이보다 짧은 수평 단면 형상을 갖는 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.

Description

전자부품 패키지 및 이를 포함하는 전자기기{ELECTRONIC COMPONENT PACKAGE AND ELECTRONIC DEVICE COMPRISING THE SAME}
본 개시는 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.
전자부품 패키지란 전자부품을 회로기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로기판, 예를 들면 인터포저 기판 내에 단순히 전자부품을 내장하는 기술과는 구별된다.
최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다. 이러한 기술적 요구에 따라, 최근에는 전자부품의 재배선 기능을 담당하는 재배선층의 패턴 및 비아를 미세하게 형성하고 있다.
패키징 기술에 있어서 최근 이슈가 되고 있는 부분은 재배선층 비아의 신뢰성에 관한 것이다. 전자부품의 재배선을 위하여 도입되는 재배선층의 비아는 가혹한 환경에 노출되는 경우 계면박리가 발생하거나 또는 크랙이 발생하는 문제가 있다. 따라서, 비아의 설계 변경 등을 통하여 비아에 가해지는 열 응력을 최대한 낮추어 계면박리 또는 크랙에 따른 불량을 최소화할 필요가 있다.
본 개시의 여러 목적 중 하나는 이러한 문제점을 해결하는 것으로, 재배선층 비아의 신뢰성이 개선된 새로운 구조의 전자부품 패키지 및 이를 포함하는 전자기기를 제공하고자 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 재배선층의 비아 중 적어도 응력이 집중되는 부분의 비아를 응력이 집중되는 방향성을 고려하여 응력의 집중이 저감될 수 있도록 원형이 아닌 형상으로 구현하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 재배선층 비아의 신뢰성이 개선된 전자부품 패키지 및 이를 포함하는 전자기기를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타낸 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 I-I' 면 절단 단면의 일례를 개략적으로 도시한다.
도 5는 도 3의 I-I' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 6은 도 3의 I-I' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 7은 도 3의 I-I' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 8은 도 3에 적용된 비원형 비아의 다양한 예를 개략적으로 도시한다.
도 9는 도 3에 적용된 비원형 비아의 응력 감소를 개략적으로 도시한다.
도 10은 도 3의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 11은 도 3의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 12는 도 3의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 13은 도 3의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 14는 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 도 14의 Ⅱ-Ⅱ' 면 절단 단면의 일례를 개략적으로 도시한다.
도 16은 도 14의 Ⅱ-Ⅱ' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 17은 도 14의 Ⅱ-Ⅱ' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 18은 도 14의 Ⅱ-Ⅱ' 면 절단 단면의 다른 일례를 개략적으로 도시한다.
도 19는 도 14에 적용된 비원형 비아의 다양한 예를 개략적으로 도시한다.
도 20은 도 14의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 21은 도 14의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 22는 도 14의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
도 23은 도 14의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 기기
도 1은 전자기기 시스템의 예를 개략적으로 나타낸 블록도다. 도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다. 전자부품 패키지는 상술한 바와 같은 다양한 전자기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 상기 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 보드 상에 실장 된 전자부품 패키지의 일례를 개략적으로 나타낸 단면도를 도시한다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 재배선층(130), 재배선층(130) 상에 배치된 전자부품(120), 및 전자부품(120)을 봉합하는 봉합재(110, encapsulant)를 포함한다. 또한, 재배선층(130) 하측에 배치되며 개구부(153)를 갖는 패시베이션층(150) 및 패시베이션층(150)의 개구부(153)에 배치된 접속단자(155)를 포함한다. 전자부품 패키지(100A)는 접속단자(155)를 통하여 보드(201) 상에 실장된다. 접속단자(155)는 보드(201)의 실장패드(202)와 연결된다. 전자부품 패키지(100A)는 보드(201) 상에 실장되어 전자기기 내에 다양한 용도로 사용될 수 있다. 여기서 보드(201)는 다양 회로 패턴을 갖는 전자기기의 메인보드일 수 있으나, 이에 한정되는 것은 아니다.
봉합재(110)는 전자부품(120)을 보호하기 위한 구성이다. 전자부품(120)을 봉합하는 형태는 특별히 제한되지 않으며, 예를 들면, 전자부품(120)의 적어도 일부를 감싸는 형태이면 무방하다. 봉합재(110)의 구체적인 물질은 특별히 한정되는 것은 아니다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지, PID(Photo Imagable Dielectric) 수지 등이 사용될 수 있다. 또한, EMC(Epoxy Molding Compound) 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다. 봉합재(110)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
봉합재(110)는 공지의 방법으로 형성될 수 있다. 예를 들면, 봉합재(110) 전구체를 전자부품(120)을 캡슐화하도록 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 전자부품(120)을 캡슐화하도록 봉합재(110)를 점착 필름 등에 도포한 후 경화하여 형성할 수도 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
전자부품(120)은 다양한 능동부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 재배선층(130)과 전기적으로 연결되는 전극패드(120P)를 가진다. 전극패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120P)는 재배선층(130)에 의하여 재배선 된다. 전극패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 전자부품(120)은 전극패드(120P)가 재배선층(130)을 향하도록 배치된다. 즉, 액티브 면(active layer)가 재배선층(130)을 향하도록 배치된다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션층(부호 미도시), 및 전극패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
재배선층(130)은 전자부품(120)의 전극패드(120P)를 재배선하기 위한 구성이다. 재배선층(130)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120P)가 재배선 될 수 있으며, 접속단자(155)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(130)은 제 1 절연층(131), 제 1 절연층(131) 상에 배치된 제 1 패턴(132), 제 1 절연층(131)을 관통하며 제 1 패턴과 연결된 제 1 비아(133)를 포함한다. 재배선층(130)은 도면에 도시한 바와 같이 단층일 수 있으나, 이에 한정되는 것은 아니며, 복수의 층일 수 있음은 물론이다. 이에 대해서는 후술한다.
제 1 절연층(131)은 제 1 패턴(132) 및 제 1 비아(133) 등을 보호하며, 필요에 따라서 이들을 절연시키는 역할을 수행한다. 제 1 절연층(131)의 형성 물질로는 절연 물질이 사용된다. 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. PID(Photo Imagable Dielectric) 수지와 같은 감광성 절연 물질을 사용하는 경우 제 1 절연층(131)을 보다 얇게 형성할 수 있고, 이에 따라 파인 피치를 갖는 제 1 비아(133)를 보다 용이하게 구현할 수 있다. 제 1 절연층(131)의 두께는 특별히 한정되지 않으며, 예를 들면, 5㎛ 내지 20㎛ 정도일 수 있다. 제 1 절연층(131)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
제 1 패턴(132)은 재배선의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 패턴(132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등 다양한 패드의 역할을 수행할 수도 있다. 패드로 사용되는 경우에는 필요에 따라 그 표면에 표면처리 층이 더 형성될 수 있으며, 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 제 1 패턴(132)의 두께는 특별히 한정되지 않으며, 예를 들면, 10㎛ 내지 50㎛ 정도일 수 있다. 제 1 패턴(132)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제 1 비아(133)는 서로 다른 층에 형성된 전극패드(120P) 및 제 1 패턴(132)을 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 제 1 비아(133)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 비아(133)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 또한, 제 1 비아(133)의 형상으로는 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제 1 비아(133)를 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 또는 제 1 절연층(131)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 비아 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
패시베이션층(150)은 재배선층(130) 등을 보호하며, 필요에 따라 이들을 외부와 절연시키기 역할을 수행한다. 패시베이션층(150)의 형성 물질로는 절연 물질이 사용된다. 절연 물질로는 공지의 솔더레지스트를 사용할 수 있다. 즉, 패시베이션층(150)은 공지의 솔더레지스트층일 수 있다. 패시베이션층(150)의 형성 물질로는 경우에 따라서는 제 1 절연층(131)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 패시베이션층(150)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다. 패시베이션층(150)의 두께는 특별히 한정되지 않으며, 예를 들면, 제 1 패턴(132)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 제 1 패턴(132)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다. 패시베이션층(150)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 그 전구체를 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
패시베이션층(150)의 개구부(153)는 제 1 패턴(132) 중 일부를 노출시킨다. 구체적으로는, 제 1 패턴(132) 중 접속단자 패드 역할을 수행하는 패턴의 적어도 일부를 노출시킨다. 개구부(153)는 소위 SMD(Solder Mask Defined) 타입 또는 소위 NSMD(Non-Solder Mask Defined) 타입일 수 있으며, 경우에 따라서는 이들의 하이브리드 형태일 수도 있다. 개구부(153)의 형상으로는 원형, 다각형 등 공지의 모양이 적용될 수 있다. 패시베이션층(150)의 개구부(153)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 또는 포토리소그래피 공법으로 형성할 수 있다.
접속단자(155)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 접속단자(155)를 통하여 전자기기의 메인보드에 실장 될 수 있다. 접속단자(155)는 패시베이션층(150)의 개구부(153)에 배치되며, 개구부(153)를 통하여 오픈 된 제 1 패턴(132)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다. 접속단자(155)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(155)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 다만, 볼(ball), 예를 들면, 솔더 볼인 것이 일반적이다. 접속단자(155)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(155)는 팬-인(fan-in) 영역 및/또는 팬-아웃(fan-out) 영역에 배치된다. 팬-인(fan-in) 영역이란 전자부품이 배치된 영역을 의미하며, 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-인(fan-in) 패키지일 수도 있고, 또는 팬-아웃(fan-out) 패키지일 수도 있다. 접속단자(155)의 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(155)의 수는 전자부품(120)의 전극패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으나, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(155)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(155)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 개구부(153) 만을 형성할 수도 있으며, 접속단자(155)는 별도의 공정으로 필요에 따라 형성할 수 있다.
도 4 내지 도 7은 도 3의 전자부품 패키지의 I-I' 면 절단 단면의 다양한 일례를 개략적으로 도시한다. 도 4(a), 도 5(a), 도 6(a), 도 7(a)를 참조하면, 제 1 비아(133)의 경우 전자부품 패키지(100A)의 중심을 향하는 면과 그 반대 면에 응력(stress)이 집중되는 것을 알 수 있다. 따라서, 제 1 비아(133)의 응력이 집중되는 면의 면적을 단순히 원형의 형상을 갖는 경우 대비 넓혀주는 경우, 제 1 비아(133)에 가해지는 응력이 분산될 수 있으며, 그 결과 신뢰성이 향상될 수 있다. 이러한 응력의 집중은 전자부품(120)의 전극패드(120P)와 연결되는 비아에 집중되며, 따라서, 이러한 비원형 형상을 갖는 제 1 비아(133)는 전자부품(120)의 전극패드(120P)와 연결되는 비아인 것이 바람직하다. 이때, 전자부품(120)의 전극패드(120P)과 연결되는 모든 비아를 이와 같은 비원형 형상으로 구현할 수도 있지만, 응력이 많이 집중되는 영역에 배치되는 전극패드(120P)와 연결되는 제 1 비아(133)를 이와 같은 비원형 형상으로 구현하는 것으로도, 종래 대비 비아 신뢰성을 개선할 수 있다. 응력이 많이 집중되는 영역은 적용되는 패키지에 따라서 다를 수 있으며, 예를 들면, 도 4(a)에서와 같이 전자부품(120)의 최외측의 구석(Q1)일 수 있고, 또는 도 5(a)에서와 같이 전자부품(120)의 최외측의 모퉁이(Q2)일 수도 있으며, 또는 도 6(a)에서와 같이 전자부품(120)의 최외측(Q3)일 수도 있고, 또는 도 7(a)에서와 같이 전자부품(120) 외측의 모퉁이(Q4)일 수도 있으나, 이에 한정되는 것은 아니다. 여기서, 최외측은 비아가 배치될 수 있는 가장 바깥쪽 영역을 의미하며, 외측은 이러한 가장 바깥쪽 영역을 포함하는 바깥쪽 영역을 의미한다. 이때, 바깥쪽 영역과 안쪽 영역의 구분이 모호한 경우, 즉 중심과 최외측의 중간 지점은 바깥쪽 영역으로 해석한다. 또한, 구석은 비아가 배치될 수 있는 어느 영역의 꼭지 부분을 의미하며, 모퉁이는 이러한 꼭지 부분에서 비아가 소정 개수 더 배치될 수 있도록 확장된 코너 부분을 의미한다. 한편, 비원형 형상은 특별히 한정되지 않으며, 도면에서와 같이, 제 1 방향의 길이(S1)가 이와 수직하는 제 2 방향의 길이(S2)보다 짧은 수평 단면 형상을 가지는 것이면 무방하다. 여기서 길이란 도면에서와 같이 수평 단면에서 비아의 중심과 비아 테두리의 임의의 두 점을 이은 직선의 길이를 의미한다.
한편, 도 4(b), 도 5(b), 도 6(b), 도 7(b)를 참조하면, 전자부품 패키지(100A)의 중심을 C1, 제 1 비아(133)의 중심을 C2, C1 및 C2를 연결하는 선을 L1, L1과 수직하며 C2를 지나는 선을 L2, 제 1 비아(133)의 테두리 중 상기 L1과 만나는 두 점 사이의 거리를 D1, 제 1 비아(133)의 테두리 중 L2와 만나는 두 점 사이의 거리를 D2라 할 때, 비원형 형상을 갖는 제 1 비아(133)는 D1 < D2 를 만족하는 것일 수 있다. 제 1 비아(133)에 가해지는 응력은 상술한 바와 같이 전자부품 패키지(100A)의 중심을 향하는 면 및 그 반대 면에 집중되기 때문에, 단순히 비원형 형상을 갖는 제 1 비아(133)를 배치하는 것으로는 충분한 응력 분산 효과를 가지기 어렵다. 반면, 비원형 형상을 갖는 제 1 비아(133)를 D1 < D2를 만족하도록 배치하는 경우, 비원형 형상을 갖는 제 1 비아(133)의 넓은 면이 전자부품 패키지(100A)의 중심에 가깝게 배치되는 것을 의미하는바, 보다 넓은 면에 응력이 집중되기 때문에, 보다 우수한 응력 분산 효과를 가질 수 있다.
한편, 도 4(c), 도 5(c), 도 6(c), 도 7(c)를 참조하면, 전자부품 패키지(100A)의 중심을 C1, 제 1 비아(133)의 중심을 C2, C1 및 C2를 연결하는 선을 L1, 제 1 비아(133)의 제 1 방향의 길이(S1)가 L1과 이루는 각을 θ1, 제 1 비아(133)의 제 2 방향의 길이(S2)가 L1과 이루는 각을 θ2라 할 때, 비원형 형상을 갖는 제 1 비아(133)는 θ1 < θ2 를 만족하는 것일 수 있다. θ1이 θ2 보다 작다는 것은 상술한 바와 유사하게 비원형 형상을 갖는 제 1 비아(133)의 넓은 면이 전자부품 패키지(100A)의 중심에 가깝게 배치되는 것을 의미하는바, 보다 넓은 면에 응력이 집중되어, 보다 우수한 응력 분산 효과를 가질 수 있다. 이와 달리, θ1이 θ2 보다 크거나 같은 경우에는 비원형 형상을 갖는 제 1 비아(133)의 넓은 면이 전자부품 패키지(100A)의 중심에 멀게 배치되는 것을 의미하는바, 좁은 면에 응력이 집중되어, 상술한 응력 분산 효과를 가지는데 한계가 있다.
도 8은 도 3의 전자부품 패키지의 비원형 비아의 다양한 예를 개략적으로 도시한다. 도면을 참조하면, 비원형 형상을 갖는 제 1 비아(133)는 수평 단면 형상이 도 8(a)에서와 같이 타원형 형상일 수 있으며, 도 8(b)에서와 같이 직사각형 형상일 수도 있다. 또한, 도 8(c)에서와 같이 마름모 형상일 수 있으며, 도 8(d)에서와 같이 육각형 형상일 수도 있다. 다만, 이는 설명을 위하여 제시하는 몇 가지 예시에 불과하다. 즉, 비원형 형상을 갖는 제 1 비아(133)는 상술한 바와 같은 응력 분산 효과를 가질 수 있는 것이면, 이러한 예시 말고도, 어떠한 형상이라도 가능하다.
도 9는 도 3의 전자부품 패키지에 비원형 비아를 적용하는 경우의 응력 감소 효과를 개략적으로 도시한다. 해석에 사용된 비아는 전자부품 패키지(120)의 최외측의 구석(Q1)에 배치된 전극패드(120P)과 연결된 제 1 비아(133)이다. 종래와 같이 원형의 비아를 적용하는 경우 대비, 비원형 비아를 상술한 바와 같은 배치 형태로 적용하는 경우, 비아에 가해지는 응력이 감소하는 것을 알 수 있다. 따라서, 비아 신뢰성이 개선될 수 있음을 알 수 있다.
도 10은 도 3의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 봉합재(110)를 관통하는 관통배선(113); 을 더 포함할 수 있다. 더불어, 관통배선(113)과 연결되는 상부 접속단자(165); 를 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
관통배선(113)은 패키지(100A) 상에 다른 패키지나 표면 실장형(SMT) 부품 등이 배치될 때, 이들을 전자부품(110)과 전기적으로 연결시키기는 역할을 수행한다. 관통배선(113)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능한바, 자세한 내용은 생략한다. 관통배선(113)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 또는 봉합재(110)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 관통배선용 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
상부 접속단자(165)는 패키지 상에 다른 패키지 등이 배치될 때, 패키지(100A)를 이들과 연결하기 위한 접속 수단으로의 역할을 수행한다. 상부 접속단자(165)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(165)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 다만, 볼(ball), 예를 들면, 솔더 볼인 것이 일반적이다. 상부 접속단자(165)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 상부 접속단자(165)는 당 기술 분야에서 공지된 공정을 이용하여 형성될 수 있으며, 리플로우(reflow)에 의하여 고정될 수 있다.
도 11은 도 3의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 재배선층(130) 상에 배치되며 관통 홀을 갖는 프레임(115); 을 더 포함할 수 있다. 이때, 전자부품(120)은 프레임(115)의 관통 홀에 배치될 수 있다. 프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에는 필요에 따라서 금속층(116, 117, 118)이 배치될 수 있다. 나머지 구성은 상술한 바와 같다.
프레임(115)은 패키지(100A)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(115)는 상면 및 상기 상면과 마주보는 하면을 가지며, 이때 관통 홀이 상면과 하면 사이를 관통하도록 형성된다. 관통 홀에는 전자부품(120)이 프레임(115)과 이격 되도록 배치되며, 그 결과 전자부품(120)의 측면 주위는 프레임(115)에 의하여 둘러싸인다. 프레임(115)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다. 프레임(115)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다. 패키지(100A)가 프레임(115)을 갖는 경우에는, 관통 홀을 갖는 프레임(115)을 먼저 준비한 후, 점착 필름 등을 이용하여 전자부품(120)을 관통 홀에 배치하고, 봉합재(110)을 형성한 후, 후속 공정으로 재배선층(130)을 형성하는 방법으로 패키지(100A)를 제조할 수 있다. 프레임(115)은 패키지(100A)의 대량 생산을 위하여 복수의 관통 홀을 갖는 큰 사이즈의 프레임(115)일 수 있으며, 이를 통하여 복수의 패키지(100A)를 제조한 후 소잉(Swaing) 공정을 통하여 개별적인 패키지로 싱귤레이션 하는 방법으로 제조할 수도 있다.
프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에 필요에 따라 배치되는 금속층(116, 117, 118)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 형성 재료로는, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 열 전도율이 높은 금속을 특별한 제한 없이 사용할 수 있다. 전자부품(120)에서 방출된 열은 금속층(116, 117, 118)을 거쳐 프레임(115)의 상측 또는 하측으로 전도, 복사, 또는 대류에 의하여 분산될 수 있다. 금속층(116, 117, 118)의 형성 방법은 특별히 한정되지 않으며, 공지의 방법으로 형성할 수 있다. 예를 들면, 전해 동도금 또는 무전해 동도금, 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 12는 도 3의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 프레임(115)을 관통하는 관통배선(113); 을 더 포함할 수 있으며, 이때, 프레임(115)의 상면 및 하면에는 각종 패턴(112a, 112b)이 배치될 수 있고, 관통 홀의 내면에는 필요에 따라서 금속층(116)이 배치될 수 있다. 더불어, 관통배선(113)과 연결되는 상부 접속단자(165); 를 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
관통배선(113)은 프레임(115) 만을 관통하는 것일 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 이 경우에도 관통배선(113)은 상술한 바와 같은 공지의 방법으로 형성할 수 있다. 상부 접속단자(165)는 봉합재(110)의 상면에 형성된 개구부(부호 미도시)에 배치될 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 이 경우에도 개구부(부호 미도시) 및 상부 접속단자(165)는 상술한 공지의 방법으로 형성할 수 있다.
프레임(115)의 상면 및 하면에 배치된 각종 패턴(112a, 112b)은 배선 및/ 또는 패드 패턴일 수 있으며, 이와 같이 프레임(115)의 상면 및 하면에도 배선을 형성할 수 있는바 패키지(100A)에 보다 넓은 라우팅(Routing) 영역을 제공할 수 있으며, 그 결과 재배선층(130)의 설계 자유도를 보다 개선할 수 있다. 각종 패턴(112a, 112b) 역시 상술한 공지의 방법으로 형성할 수 있다. 프레임(115)의 관통 홀 내면에는 필요에 따라 배치되는 금속층(116)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 이와 같이 관통 홀 내면에만 금속층(116)이 배치되는 경우 충분한 방열 효과 및 전자파 차단 효과를 가질 수 있다. 금속층(116) 역시 상술한 공지의 방법으로 형성할 수 있다.
도 13은 도 3의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 다른 형태의 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 프레임(115)의 상면 및/또는 하면에 프레임(115)의 관통 홀과 일체화된 관통 홀을 갖는 내부 절연층(111a, 111b)이 더 배치될 수 있다. 제 1 내부 절연층(111a)에는 봉합재(110)까지 관통하는 개구부(부호 미도시)가 형성될 수 있으며, 이를 통하여 패턴(112a) 중 일부가 외부로 노출될 수 있다. 노출된 패턴(112a)는 패키지(100A) 상에 배치되는 다른 형태의 전자부품이나 전자부품 패키지의 와이어 본딩의 패드 역할을 수행할 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
내부 절연층(111a, 111b)은 전자부품(120)의 배치 전에 보다 많은 배선 패턴을 형성하기 위한 것이다. 제 1 내부 절연층(111a, 111b)의 수가 늘어날수록 해당 층 상에 보다 많은 배선 패턴을 형성하여 재배선층(130)의 층 수를 줄일 수 있다. 그 결과 전자부품(120) 배치 후 재배선층(130) 형성 과정에서 발생하는 불량에 따라 전자부품(120)을 사용하지 못하는 확률이 줄어든다. 즉, 전자부품(120) 배치 후의 공정 불량에 따른 수율 저하의 문제를 방지할 수 있다. 제 1 절연층(111a, 111b)에도 이들을 관통하는 관통 홀이 형성될 수 있으며, 이는 프레임(110)을 관통하는 관통 홀과 일체화될 수 있다. 이 경우, 전자부품(120)은 일체화된 관통 홀 내부에 배치될 수 있다. 제 1 내부 절연층(111a, 111b)에도 각종 패턴 및 비아(부호 미표시)가 형성될 수 있다. 형성 방법은 상술한 바와 같다.
내부 절연층(111a, 111b)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 감광성 절연 수지와 같은 감광성 절연 물질을 사용하는 경우 내부 절연층(111a, 111b)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 각각의 제 1 내부 절연층(111a, 111b)은 동일하거나 상이한 절연 물질을 포함할 수 있다. 또한, 제 1 내부 절연층(111a, 111b)은 대략 동일하거나 또는 상이한 두께를 가질 수 있다. 제 1 내부 절연층(111a, 111b)의 물질이 동일하고, 두께가 대략 동일하며, 그 층 수가 동일한 경우, 프레임(115)을 기준으로 서로 대칭이 될 수 있는바, 휨 제어에 보다 용이할 수 있다.
도 14는 보드 상에 실장 된 전자부품 패키지의 다른 일례를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 마찬가지로 재배선층(130, 140), 재배선층(130, 140) 상에 배치된 전자부품(120), 및 전자부품(120)을 봉합하는 봉합재(110, encapsulant)를 포함한다. 또한, 재배선층(130, 140) 하측에 배치되며 개구부(153)를 갖는 패시베이션층(150) 및 패시베이션층(150)의 개구부(153)에 배치된 접속단자(155)를 포함한다. 이러한 전자부품 패키지(100B)는 접속단자(155)를 통하여 보드(201) 상에 실장된다. 다만, 재배선층(130, 140)이 복수의 층으로 구성된다. 이하 다른 일례에 따른 전자부품 패키지(100B)의 구성에 대하여 설명하되, 상술한 내용과 중복되는 내용은 생략하고 추가되는 구성에 대하여만 설명한다.
재배선층(140)은 제 1 절연층(131) 상에 배치된 제 2 절연층(141), 제 2 절연층(141) 상에 배치된 제 2 패턴(142), 제 2 절연층(141)을 관통하며 제 1 패턴(132) 및 제 2 패턴(142)을 연결시키는 제 2 비아(143)를 포함한다. 재배선층(140)은 도면에 도시한 바와 같이 더 많은 층으로 이루어진 복수의 층일 수 있음은 물론이다. 추가되는 재배선층에 대한 내용은 동일하므로 생략한다.
제 2 절연층(141)은 제 2 패턴(142) 및 제 2 비아(143) 등을 보호하며, 필요에 따라서 이들을 절연시키는 역할을 수행한다. 제 2 절연층(141)의 형성 물질로는 절연 물질이 사용된다. 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. PID 수지와 같은 감광성 절연 물질을 사용하는 경우 제 2 절연층(141)을 보다 얇게 형성할 수 있고, 이에 따라 파인 피치를 갖는 제 2 비아(143)를 보다 용이하게 구현할 수 있다. 제 2 절연층(141)의 두께는 특별히 한정되지 않으며, 제 2 패턴(142)의 두께를 고려하지 않으면, 예를 들면, 5㎛ 내지 20㎛ 정도일 수 있고, 제 1 패턴(131)의 두께를 고려하면, 예를 들면, 15㎛ 내지 70㎛ 정도일 수 있다. 제 2 절연층(141)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
제 2 패턴(142)은 재배선의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 2 패턴(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등 다양한 패드의 역할을 수행할 수도 있다. 패드로 사용되는 경우에는 필요에 따라 그 표면에 표면처리 층이 더 형성될 수 있으며, 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 제 2 패턴(142)의 두께는 특별히 한정되지 않으며, 예를 들면, 10㎛ 내지 50㎛ 정도일 수 있다. 제 2 패턴(142)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제 2 비아(143)는 서로 다른 층에 형성된 제 1 패턴(132) 및 제 2 패턴(142)을 연결시키며, 그 결과 패키지(100B) 내에 전기적 경로를 형성시킨다. 제 2 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 2 비아(143)는 도 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 또한, 제 2 비아(143)의 형상으로는 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 제 2 비아(143)를 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 또는 제 2 절연층(141)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 비아 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
도 15 내지 도 18는 도 14의 전자부품 패키지의 Ⅱ-Ⅱ' 면 절단 단면의 다양한 일례를 개략적으로 도시한다. 도 15(a), 도 16(a), 도 17(a), 도 18(a)를 참조하면, 서로 다른 층에 배치된 패턴(132, 142)를 연결시키는 제 2 비아(143)의 경우도 전자부품 패키지(100A)의 중심을 향하는 면과 그 반대 면에 응력(stress)이 집중될 수 있음을 알 수 있다. 따라서, 이와 같이 응력이 집중되는 면의 면적을 종래의 원형의 형상 대비 넓혀주는 경우, 응력이 분산될 수 있으며, 그 결과 단순히 원형의 형상을 갖는 경우 대비 신뢰성이 향상될 수 있다. 이때, 모든 비아를 이와 같은 비원형 형상으로 구현할 수도 있지만, 응력이 많이 집중되는 영역에 배치된 제 2 비아(143)를 이와 같은 비원형 형상을 구현하는 것으로도, 종래 대비 비아 신뢰성을 개선할 수 있다. 응력이 많이 집중되는 영역은 적용되는 패키지에 따라서 다를 수 있으며, 예를 들면, 재배선층(140)의 전자부품(120)이 배치된 영역과 대응되는 영역을 제 1 영역(X), 제 1 영역을 둘러싸는 영역을 제 2 영역(Y)이라 할 때, 도 15(a)에서와 같이 제 1 영역(X)의 최외측의 구석(r1) 및/또는 제 2 영역(Y)의 최외측의 구석(R1)일 수 있고, 또는 도 16(a)에서와 같이 제 1 영역(X)의 최외측의 모퉁이(r2) 및/또는 제 2 영역(Y)의 최외측의 모퉁이(R2)일 수도 있으며, 또는 도 17(a)에서와 같이 제 1 영역(X)의 최외측(r3) 및/또는 제 2 영역(Y)의 최외측(R3)일 수 있고, 또는 도 18(a)에서와 같이 제 1 영역(X)의 최외측의 구석 및 제 2 영역(Y)의 이를 감싸는 부분(r4) 및/또는 제 2 영역(Y)의 외측의 모퉁이(R4)일 수도 있으나, 이에 한정되는 것은 아니다. 여기서, 최외측은 비아가 배치될 수 있는 가장 바깥쪽 영역을 의미하며, 외측은 이러한 가장 바깥쪽 영역을 포함하는 바깥쪽 영역을 의미한다. 이때, 바깥쪽 영역과 안쪽 영역의 구분이 모호한 경우, 즉 중심과 최외측의 중간 지점은 바깥쪽 영역으로 해석한다. 또한, 구석은 비아가 배치될 수 있는 어느 영역의 꼭지 부분을 의미하며, 모퉁이는 이러한 꼭지 부분에서 비아가 소정 개수 더 배치될 수 있도록 확장된 코너 부분을 의미한다. 한편, 비원형 형상은 특별히 한정되지 않으며, 제 1 방향의 길이(S3)가 이와 수직하는 제 2 방향의 길이(S4)보다 짧은 수평 단면 형상을 가지는 것이면 무방하다.
한편, 도 15(b), 도 16(b), 도 17(b), 도 18(b)를 참조하면, 전자부품 패키지(100B)의 중심을 C1, 제 2 비아(143)의 중심을 C3, C1 및 C3를 연결하는 선을 L3, L3와 수직하며 C3를 지나는 선을 L4, 제 2 비아(143)의 테두리 중 상기 L3와 만나는 두 점 사이의 거리를 D3, 제 2 비아(143)의 테두리 중 L4와 만나는 두 점 사이의 거리를 D4라 할 때, 비원형 형상을 갖는 제 2 비아(143)는 D3 < D4 를 만족하는 것일 수 있다. 제 2 비아(143)에 가해지는 응력은 상술한 바와 같이 전자부품 패키지(100B)의 중심을 향하는 면 및 그 반대 면에 집중되기 때문에, 단순히 비원형 형상을 갖는 제 2 비아(143)를 배치하는 것으로는 충분한 응력 분산 효과를 가지기 어렵다. 반면, 비원형 형상을 갖는 제 2 비아(143)를 D3 < D4를 만족하도록 배치하는 경우, 비원형 형상을 갖는 제 2 비아(143)의 넓은 면이 전자부품 패키지(100B)의 중심에 가깝게 배치되는 것을 의미하는바, 보다 넓은 면에 응력이 집중되기 때문에, 보다 우수한 응력 분산 효과를 가질 수 있다.
한편, 도 15(c), 도 16(c), 도 17(c), 도 18(c)를 참조하면, 전자부품 패키지(100B)의 중심을 C1, 제 2 비아(143)의 중심을 C3, C1 및 C3를 연결하는 선을 L3, 제 2 비아(143)의 제 1 방향의 길이(S3)가 L3과 이루는 각을 θ3, 제 2 비아(143)의 제 2 방향의 길이(S4)가 L3과 이루는 각을 θ4라 할 때, 비원형 형상을 갖는 제 2 비아(143)는 θ3 < θ4 를 만족하는 것일 수 있다. θ3이 θ4 보다 작다는 것은 상술한 바와 유사하게 비원형 형상을 갖는 제 2 비아(143)의 넓은 면이 전자부품 패키지(100B)의 중심에 가깝게 배치되는 것을 의미하는바, 보다 넓은 면에 응력이 집중되어, 보다 우수한 응력 분산 효과를 가질 수 있다. 이와 달리, θ3이 θ4 보다 크거나 같은 경우에는 비원형 형상을 갖는 제 2 비아(143)의 넓은 면이 전자부품 패키지(100B)의 중심에 멀게 배치되는 것을 의미하는바, 좁은 면에 응력이 집중되어, 상술한 응력 분산 효과를 가지는데 한계가 있다.
도 19는 도 14의 전자부품 패키지의 비원형 비아의 다양한 예를 개략적으로 도시한다. 도면을 참조하면, 비원형 형상을 갖는 제 2 비아(143)는 마찬가지로 수평 단면 형상이 도 19(a)에서와 같이 타원형 형상일 수 있으며, 도 19(b)에서와 같이 직사각형 형상일 수도 있다. 또한, 도 19(c)에서와 같이 마름모 형상일 수 있으며, 도 19(d)에서와 같이 육각형 형상일 수도 있다. 다만, 이는 설명을 위하여 제시하는 몇 가지 예시에 불과하다. 즉, 비원형 형상을 갖는 제 2 비아(143)는 상술한 바와 같은 응력 분산 효과를 가질 수 있는 것이면, 예시한 바와 다른 어떠한 형상이라도 가능하다.
도 20은 도 14의 전자부품 패키지의 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 봉합재(110)를 관통하는 관통배선(113); 을 더 포함할 수 있다. 더불어, 관통배선(113)과 연결되는 상부 접속단자(165); 를 더 포함할 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 21은 도 14의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 재배선층(130, 140) 상에 배치되며 관통 홀을 갖는 프레임(115); 을 더 포함할 수 있다. 이때, 전자부품(120)은 프레임(115)의 관통 홀에 배치될 수 있다. 프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에는 필요에 따라서 금속층(116, 117, 118)이 배치될 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 22는 도 14의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 프레임(115)을 관통하는 관통배선(113); 을 더 포함할 수 있으며, 이때, 프레임(115)의 상면 및 하면에는 각종 패턴(112a, 112b)이 배치될 수 있고, 관통 홀의 내면에는 필요에 따라서 금속층(116)이 배치될 수 있다. 더불어, 관통배선(113)과 연결되는 상부 접속단자(165); 를 더 포함할 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 23은 도 14의 전자부품 패키지의 다른 변형예를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 다른 형태의 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 프레임(115)의 상면 및/또는 하면에 프레임(115)의 관통 홀과 일체화된 관통 홀을 갖는 내부 절연층(111a, 111b); 이 더 배치될 수 있다. 제 1 내부 절연층(111a)에는 봉합재(110)까지 관통하는 개구부(부호 미도시)가 형성될 수 있으며, 이를 통하여 패턴(112a) 중 일부가 외부로 노출될 수 있다. 노출된 패턴(112a)는 패키지(100B) 상에 배치되는 다른 형태의 전자부품이나 전자부품 패키지의 와이어 본딩의 패드 역할을 수행할 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
본 개시에서 하측(또는 하부)은 편의상 도면의 단면을 기준으로 전자부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측(또는 상부)은 하측(또는 하부)의 반대 방향으로 사용하였다. 더불어, 하측 또는 상측(또는 하부 또는 상부)에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
110: 봉합재 120: 전자부품
120P: 전극패드 130, 140: 재배선층
131, 141: 절연층 132, 142: 패턴
133, 143: 비아 150: 패시베이션층
155, 165: 접속단자 111: 내부 절연층
112: 패턴 113: 관통배선
115: 프레임 200: 보드
201: 실장패드

Claims (21)

  1. 제 1 절연층, 상기 제 1 절연층 상에 배치된 제 1 도체패턴, 및 상기 제 1 절연층을 관통하며 상기 제 1 도체패턴과 연결된 복수의 제 1 비아를 포함하는 재배선층;
    상기 재배선층 상에 배치되며, 복수의 전극패드를 갖는 전자부품; 및
    상기 전자부품을 봉합하는 봉합재; 를 포함하며,
    상기 복수의 전극패드 중 각각의 단수의 전극패드는 상기 복수의 제1비아 중 각각의 단수의 제1비아와 연결되며,
    상기 복수의 제 1 비아는 비원형 형상을 가진 제 1 그룹의 비아 및 원형 형상을 가진 제 2 그룹의 비아를 포함하며,
    상기 제 1 그룹의 비아 및 상기 제 2 그룹의 비아는 서로 동일 레벨에 위치하며,
    상기 제 1 그룹의 비아는, 상기 제 1 그룹의 비아의 중심과 상기 제 1 그룹의 비아의 제 1 및 제 2 테두리 점을 지나는 제 1 방향의 가상 선에서의 상기 제 1 및 제 2 테두리 점 사이의 거리가, 상기 제 1 그룹의 비아의 중심과 상기 제 1 그룹의 비아의 제 3 및 제 4 테두리 점을 지나며 상기 제 1 방향과 수직하는 제 2 방향의 가상 선에서의 상기 제 3 및 제 4 테두리 점 사이의 거리 보다 큰,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 전자부품 패키지의 중심을 C1, 상기 제 1 그룹의 비아의 중심을 C2, 상기 C1 및 상기 C2를 연결하는 선을 L1, 상기 L1과 수직하며 상기 C2를 지나는 선을 L2, 상기 제 1 그룹의 비아의 테두리 중 상기 L1과 만나는 두 점 사이의 거리를 D1, 상기 제 1 그룹의 비아의 테두리 중 상기 L2와 만나는 두 점 사이의 거리를 D2라 할 때,
    상기 제 1 그룹의 비아는 하기 식 (1)을 만족하는 전자부품 패키지.
    식 (1): D1 < D2
  3. 제 1 항에 있어서,
    상기 전자부품 패키지의 중심을 C1, 상기 제 1 그룹의 비아의 중심을 C2, 상기 C1 및 상기 C2를 연결하는 선을 L1, 상기 제 1 그룹의 비아의 제 1 방향의 길이(S1)가 상기 L1과 이루는 각을 θ1, 상기 제 1 그룹의 비아의 제 2 방향의 길이(S2)가 상기 L1과 이루는 각을 θ2라 할 때,
    상기 제 1 그룹의 비아는 하기 식 (2)를 만족하는 전자부품 패키지.
    식 (2): θ1 < θ2
  4. 제 1 항에 있어서,
    상기 제 1 그룹의 비아는 상기 전자부품의 최외측의 구석에 배치된 전극패드와 연결된 전자부품 패키지.
  5. 제 1 항에 있어서,
    상기 제 1 그룹의 비아는 상기 전자부품의 최외측의 모퉁이에 배치된 전극패드와 연결된 전자부품 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 그룹의 비아는 상기 전자부품의 최외측에 배치된 전극패드와 연결된 전자부품 패키지.
  7. 제 1 항에 있어서,
    상기 제 1 그룹의 비아는 상기 전자부품의 외측의 모퉁이에 배치된 전극패드와 연결된 전자부품 패키지.
  8. 제 1 항에 있어서,
    상기 제 1 그룹의 비아는 타원형, 직사각형, 마름모형, 또는 육각형의 수평 단면 형상을 갖는 전자부품 패키지.
  9. 제 1 항에 있어서,
    상기 재배선층은, 상기 제 1 절연층 상에 배치된 제 2 절연층, 상기 제 2 절연층 상에 배치된 제 2 도체패턴, 및 상기 제 2 절연층을 관통하며 상기 제 1 도체패턴 및 상기 제 2 도체패턴을 연결시키는 복수의 제 2 비아를 더 포함하며,
    상기 복수의 제 2 비아는 비원형 형상을 가진 제 3 그룹의 비아 및 원형 형상을 가진 제 4 그룹의 비아를 포함하며,
    상기 제 3 그룹의 비아는, 상기 제 3 그룹의 비아의 중심과 상기 제 3 그룹의 비아의 제 5 및 제 6 테두리 점을 지나는 제 3 방향의 가상 선에서의 상기 제 5 및 제 6 테두리 점 사이의 거리가, 상기 제 3 그룹의 비아의 중심과 상기 제 3 그룹의 비아의 제 7 및 제 8 테두리 점을 지나며 상기 제 3 방향과 수직하는 제 4 방향의 가상 선에서의 상기 제 7 및 제 8 테두리 점 사이의 거리 보다 큰,
    전자부품 패키지.
  10. 제 9 항에 있어서,
    상기 전자부품 패키지의 중심을 C1, 상기 제 3 그룹의 비아의 중심을 C3, 상기 C1 및 상기 C3를 연결하는 선을 L3, 상기 L3와 수직하며 상기 C3를 지나는 선을 L4, 상기 제 3 그룹의 비아의 테두리 중 상기 L3과 만나는 두 점 사이의 거리를 D3, 상기 제 3 그룹의 비아의 테두리 중 상기 L4와 만나는 두 점 사이의 거리를 D4라 할 때,
    상기 제 3 그룹의 비아는 하기 식 (3)을 만족하는 전자부품 패키지.
    식 (3): D3 < D4
  11. 제 9 항에 있어서,
    상기 전자부품 패키지의 중심을 C1, 상기 제 3 그룹의 비아의 중심을 C3, 상기 C1 및 상기 C3를 연결하는 선을 L3, 상기 제 3 그룹의 비아의 제 3 방향의 길이(S3)가 상기 L3와 이루는 각을 θ3, 상기 제 3 그룹의 비아의 제 4 방향의 길이(S4)가 상기 L3와 이루는 각을 θ4라 할 때,
    상기 제 3 그룹의 비아는 하기 식 (4)를 만족하는 전자부품 패키지.
    식 (4): θ3 < θ4
  12. 제 9 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 3 그룹의 비아는 상기 제 1 영역의 최외측의 구석 및 상기 제 2 영역의 최외측의 구석 중 적어도 하나에 배치된 전자부품 패키지.
  13. 제 9 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 3 그룹의 비아는 상기 제 1 영역의 최외측의 모퉁이 및 상기 제 2 영역의 최외측의 모서리 중 적어도 하나에 배치된 전자부품 패키지.
  14. 제 9 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 3 그룹의 비아는 상기 제 1 영역의 최외측 및 상기 제 2 영역의 최외측 중 적어도 하나에 배치된 전자부품 패키지.
  15. 제 9 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 3 그룹의 비아는 상기 제 2 영역의 외측의 모퉁이에 배치된 전자부품 패키지.
  16. 제 9 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 3 그룹의 비아는 상기 제 1 영역의 최외측의 구석과 상기 제 2 영역의 상기 제 1 영역의 최외측의 구석을 감싸는 부분에 배치된 전자부품 패키지.
  17. 제 1 항에 있어서,
    상기 제 1 절연층의 일측에 배치되며, 개구부를 갖는 패시베이션층; 및
    상기 패시베이션층의 개구부에 배치된 접속단자; 를 더 포함하는 전자부품 패키지.
  18. 제 17 항에 있어서,
    상기 패시베이션층은 솔더레지스트층이고,
    상기 접속단자는 솔더볼인 전자부품 패키지.
  19. 제 1 항에 있어서,
    상기 재배선층 상에 배치되며 관통 홀을 갖는 프레임; 을 더 포함하며,
    상기 전자부품은 상기 프레임의 관통 홀에 배치된 전자부품 패키지.
  20. 삭제
  21. 보드; 및
    상기 보드 상에 실장 되는 전자부품 패키지; 를 포함하며,
    상기 전자부품 패키지는 제 1 항 내지 제 19 항 중 어느 한 항의 전자부품 패키지인 전자기기.
KR1020150174025A 2015-12-08 2015-12-08 전자부품 패키지 및 이를 포함하는 전자기기 KR102109569B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150174025A KR102109569B1 (ko) 2015-12-08 2015-12-08 전자부품 패키지 및 이를 포함하는 전자기기
US15/203,006 US10032697B2 (en) 2015-12-08 2016-07-06 Electronic component package and electronic device including the same
JP2016137119A JP6471985B2 (ja) 2015-12-08 2016-07-11 電子部品パッケージ及びこれを含む電子機器
TW105121976A TWI683377B (zh) 2015-12-08 2016-07-13 電子構件封裝以及包含該封裝的電子裝置
TW107126237A TWI702662B (zh) 2015-12-08 2016-07-13 電子構件封裝以及包含該封裝的電子裝置
US15/955,178 US20180233432A1 (en) 2015-12-08 2018-04-17 Electronic component package and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150174025A KR102109569B1 (ko) 2015-12-08 2015-12-08 전자부품 패키지 및 이를 포함하는 전자기기

Publications (2)

Publication Number Publication Date
KR20170067393A KR20170067393A (ko) 2017-06-16
KR102109569B1 true KR102109569B1 (ko) 2020-05-12

Family

ID=58799819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150174025A KR102109569B1 (ko) 2015-12-08 2015-12-08 전자부품 패키지 및 이를 포함하는 전자기기

Country Status (4)

Country Link
US (2) US10032697B2 (ko)
JP (1) JP6471985B2 (ko)
KR (1) KR102109569B1 (ko)
TW (2) TWI683377B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
JP6907765B2 (ja) * 2017-07-04 2021-07-21 昭和電工マテリアルズ株式会社 ファンアウト・ウエハレベルパッケージの仮固定方法
US10553527B2 (en) 2017-09-12 2020-02-04 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor device package
KR102008344B1 (ko) * 2018-01-02 2019-08-07 삼성전자주식회사 반도체 패키지
KR20190082605A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
KR102556703B1 (ko) * 2018-05-30 2023-07-18 삼성전기주식회사 패키지 기판 및 그 제조방법
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与***技术有限公司 包括有导电基部结构的部件承载件及制造方法
KR102601583B1 (ko) * 2019-05-13 2023-11-13 삼성전자주식회사 반도체 패키지
KR102494920B1 (ko) * 2019-05-21 2023-02-02 삼성전자주식회사 반도체 패키지
US11164837B1 (en) 2020-05-20 2021-11-02 Micron Technology, Inc. Semiconductor device packages with angled pillars for decreasing stress
KR20220117583A (ko) * 2021-02-17 2022-08-24 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
US11710690B2 (en) * 2021-04-19 2023-07-25 Unimicron Technology Corp. Package structure and manufacturing method thereof
TWI758167B (zh) * 2021-04-21 2022-03-11 欣興電子股份有限公司 封裝結構及其製作方法
US11682612B2 (en) 2021-04-21 2023-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20230066375A1 (en) * 2021-08-26 2023-03-02 Micron Technology, Inc. Apparatus including direct-contact heat paths and methods of manufacturing the same
WO2023163043A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278263A1 (en) * 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
JP2010092930A (ja) * 2008-10-03 2010-04-22 Fujikura Ltd 半導体装置およびその製造方法
JP2011155313A (ja) * 2011-05-18 2011-08-11 Casio Computer Co Ltd 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151111A (ja) 1998-08-31 2000-05-30 Toppan Printing Co Ltd 半導体装置用基板
JP2002064274A (ja) 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
KR100348820B1 (ko) 2000-12-28 2002-08-17 삼성전자 주식회사 고속 반도체 칩 패키지 및 이에 사용되는 기판
JP4818005B2 (ja) 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR101067106B1 (ko) 2008-05-14 2011-09-22 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8304867B2 (en) 2010-11-01 2012-11-06 Texas Instruments Incorporated Crack arrest vias for IC devices
JP5558595B2 (ja) 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
KR20130124858A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
US9704780B2 (en) 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
JP6102398B2 (ja) 2013-03-26 2017-03-29 セイコーエプソン株式会社 半導体装置
JP6275989B2 (ja) 2013-10-11 2018-02-07 日本特殊陶業株式会社 セラミック配線基板
US9165885B2 (en) * 2013-12-30 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered via redistribution layer (RDL) for a package and a method for forming the same
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9786618B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278263A1 (en) * 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
JP2010092930A (ja) * 2008-10-03 2010-04-22 Fujikura Ltd 半導体装置およびその製造方法
JP2011155313A (ja) * 2011-05-18 2011-08-11 Casio Computer Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW201721776A (zh) 2017-06-16
JP6471985B2 (ja) 2019-02-20
US20170162527A1 (en) 2017-06-08
TWI702662B (zh) 2020-08-21
US20180233432A1 (en) 2018-08-16
JP2017108099A (ja) 2017-06-15
TWI683377B (zh) 2020-01-21
TW201841269A (zh) 2018-11-16
US10032697B2 (en) 2018-07-24
KR20170067393A (ko) 2017-06-16

Similar Documents

Publication Publication Date Title
KR102109569B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
JP6455992B2 (ja) ファンアウト半導体パッケージ及びそれを含む電子機器
KR102052900B1 (ko) 팬-아웃 반도체 패키지
JP6494122B2 (ja) ファン−アウト半導体パッケージ
JP6576383B2 (ja) ファン−アウト半導体パッケージ
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
TWI746918B (zh) 扇出型半導體封裝及其製造方法
JP6443893B2 (ja) ファン−アウト半導体パッケージ
JP6521529B2 (ja) 電子部品パッケージ及びパッケージオンパッケージ構造
KR102045235B1 (ko) 전자부품 패키지 및 그 제조방법
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
JP2018037629A (ja) ファン−アウト半導体パッケージ
JP2017076790A (ja) ファンアウト半導体パッケージ及びその製造方法
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102019351B1 (ko) 전자 부품 패키지 및 그 제조방법
TWI712114B (zh) 半導體封裝
KR102008344B1 (ko) 반도체 패키지
KR102019350B1 (ko) 전자부품 패키지 및 그 제조방법
KR20170051968A (ko) 전자부품 패키지 및 그 제조방법
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR102003389B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR20210077373A (ko) 전자부품　내장기판
KR20210078952A (ko) 전자부품 내장기판
KR20210073804A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant