JP6267973B2 - Agドープp型ZnO系半導体結晶層の製造方法 - Google Patents

Agドープp型ZnO系半導体結晶層の製造方法 Download PDF

Info

Publication number
JP6267973B2
JP6267973B2 JP2014012017A JP2014012017A JP6267973B2 JP 6267973 B2 JP6267973 B2 JP 6267973B2 JP 2014012017 A JP2014012017 A JP 2014012017A JP 2014012017 A JP2014012017 A JP 2014012017A JP 6267973 B2 JP6267973 B2 JP 6267973B2
Authority
JP
Japan
Prior art keywords
zno
layer
growth
based semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014012017A
Other languages
English (en)
Other versions
JP2015141907A (ja
Inventor
千寿 斎藤
千寿 斎藤
佐野 道宏
道宏 佐野
加藤 裕幸
裕幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014012017A priority Critical patent/JP6267973B2/ja
Publication of JP2015141907A publication Critical patent/JP2015141907A/ja
Application granted granted Critical
Publication of JP6267973B2 publication Critical patent/JP6267973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

本発明は、Agドープp型ZnO系半導体結晶層の製造方法に関する。II族元素としてZn,VI族元素としてOを含むII−VI族半導体をZnO系半導体と呼ぶ。
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと他の半導体に比べて比較的大きい。また、原材料が安価で有るとともに、環境や人体への影響が少ないという特徴を有する。このため、ZnOを用いた高効率・低消費電力で環境性に優れた発光素子の実現が期待されている。
ZnO系半導体のn型導電性は、不純物をドープしなくても得ることができる。n型導電性を高めるために、ドナー不純物、例えばGa等をドープすることができる。ZnO系半導体は、強いイオン性に起因する自己補償効果のために、p型の導電型制御が困難である。 そこで、現在、実用的な性能を有するp型のZnO系半導体を得るため、分子線エピタキシー(MBE)、レーザー分子線エピタキシー、有機金属化学気相堆積(MOCVD)、リモートプラズマMOCVD、スパッタリング等、様々な手法により、p型ZnO系半導体層の開発が進められている。
現在までに、アクセプタ不純物として、N、P、As、Sb等の5A族元素、Li、Na、K等の1A族元素や、Cu、Ag、Au等の1B族元素が研究されている。まだキャリア濃度が低く、再現性や安定性等も含め、十分な品質が得られていない。2種類の不純物の共ドープ等の技術が考察されている。Cu,Ag等のアクセプタをGa等のドナーと共に共ドープしてp型層を得る技術(例えば、特許文献1参照)、窒素と1B族元素を共ドープしてp型層を得る技術(例えば、特許文献2参照)等が提案されている。また、MgZnO層とZnO層の積層構造を有する超格子層の少なくとも一方に、N,Cu等のアクセプタをドーピングする技術(例えば、特許文献3参照)等が提案されている。本願発明者らは、ZnO系半導体層とp型不純物のCuとを別々に供給して、低温で積層構造を形成し、アニールしてp型ZnO系半導体層を形成する方法を提案している(例えば特許文献4)。
特開2004−221132号公報 特開2009−256142号公報 特開2009−021540号公報 特開2013−211513号公報
実施例の1つの目的は、ZnO系半導体にAg元素をドープしたp型ZnO系半導体結晶層の製造方法を提供することである。
本発明の一観点によれば、
ZnO系半導体層をエピタキシャル成長できる下地層を成長する第一の工程と、
前記下地層上に、Zn,O,p型不純物のAg,n型不純物の3B族元素を同時供給し、Agと3B族元素が共ドープされたZnO系半導体層を成長する第二の工程と、
Agと3B族元素が共ドープされたZnO系半導体層をアニールして、p型化する第三の工程と、
を含むp型ZnO系半導体結晶層の製造方法
が提供される。
深さ方向のAg濃度の変化が少ない結晶層をより短時間で成長できる。
図1は、MBE装置の構成例を示す概略断面図である。 図2Aは、AgドープZnO層を形成したサンプルの構成を示す概略的断面図、図2Bは、サンプル1における交互積層のAgドープZnO層の構成を示す概略的断面図、図2Cはサンプル1における交互積層のAgドープZnO層を形成する際のZnセル、Oセル、及びAgセルのシャッタシーケンスを示すタイムチャート、図2Dは、サンプル2におけるAg同時照射のAgドープZnO層の構成を示す概略的断面図、図2Eは、サンプル2におけるAg同時照射のAgドープZnO層を形成する際のZnセル、Oセル、及びAgセルのシャッタシーケンスを示すタイムチャートである。 図3は、サンプル2のAgドープZnO層のRHEED像である。 図4は、サンプル1のアズグロウン及びアニール後のAg濃度の深さ方向分布、及びサンプル2のアニール後のAg濃度の深さ方向分布を示すグラフである。 図5Aは、実施例1により、n型不純物Ga,p型不純物Agを同時照射してエピタキシャル成長したZnO:(Ag+Ga)層を有する構成の概略断面図、図5BはZnO:(Ag+Ga)層の2次イオン質量分析(SIMS)結果を示すグラフである。 図6は、実施例1により、n型不純物Ga,p型不純物Agを同時照射して成長したZnO:(Ag+Ga)層のRHEED像である。 図7は、実施例1による、n型不純物Ga,p型不純物Agを同時照射して成長したZnO:(Ag+Ga)層に対するアニール工程の温度の時間変化を概略的に示すグラフである。 図8は、実施例1により、n型不純物Ga,p型不純物Agを同時照射して成長したZnO:(Ag+Ga)層のアニール後のSIMS結果を示すグラフである。 図9A,9Bは、実施例1により、n型不純物Ga,p型不純物Agを同時照射して成長したZnO:(Ag+Ga)層のアニール後のCV特性の測定結果を示すグラフである。 図10は、ZnO系半導体発光装置の概略的断面図である。
本願発明者らは、n型不純物のGaドープのZnO単結晶膜を形成する工程と、p型不純物のCuを供給する工程を繰り返し、形成された積層構造をアニールすることによりp型化するp型ZnO系半導体層の製造方法を提案している(特願2012−166834号)。p型不純物として、Agも検討している。
図1は、ZnO系半導体層のエピタキシャル成長に用いるMBE装置の例を示す概略断面図である。真空チャンバー101内に、Znソースガン102、Oソースガン103、Mgソースガン104、Cu又はAgの分子線を供給するp型不純物ソースガン105、及び他の固体ソースガン106が備えられている。まず、p型不純物がCuである場合を説明する。
Znソースガン102、Mgソースガン104、Cuソースガン105、及び他の固体ソースガン106は、それぞれ、Zn(7N)、Mg(6N)、Cu(9N)、及び他の固体の固体ソースを収容するクヌーセンセルを含み、それぞれセルを加熱することにより、Znビーム、Mgビーム、Cuビーム、及び他の分子ビーム(例えば、Gaビーム)を出射できる。Oソースガン103は、ラジオ周波数(例えば13.56MHz)を用いる無電極放電管を含み、Oガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料としては、アルミナ、高純度石英、窒化ボロン等を使用することができる。サンプル作成時の放電管は窒化ボロン(BN)製であった。
真空チャンバー101内に、基板ヒーターを含むステージ107が配置され、成長基板108を保持する。各ソースガン102〜106は、それぞれセルシャッターを備え、セルシャッターの開閉により、成長基板108上にビームを照射する状態と照射しない状態とをそれぞれ切り替える。成長基板108上に、所望のタイミングで所望のビームを供給することにより、所望の組成のZnO系化合物半導体層を成長させることができる。
ZnOにMgを添加し、MgZn1−xO混晶とすることにより、Mg組成xに応じてバンドギャップを広げることができる。ZnOはウルツ鉱構造(六方晶)、MgOは岩塩構造(立方晶)であるため、Mg組成xは制限される。ウルツ鉱構造を保つ場合、MgZn1−xO(0≦x≦0.6)とする。
真空チャンバー101内に、水晶振動子を用いた膜厚計109が備えられている。膜厚計109で測定される付着速度から、固体ソースからのZnビーム等のフラックス強度(例えばFZnと表す)が求められる。
真空チャンバー101に、反射高速電子回折(RHEED)用のガン110、及び、RHEED像を映すスクリーン111が取り付けられている。RHEED像から、基板108上に形成された結晶層の表面平坦性や成長モードを評価できる。
結晶が2次元成長し、表面が平坦なエピタキシャル成長(単結晶成長)である場合、RHEED像は、ストリークパターンを示す。結晶が3次元成長し、表面が平坦でないエピタキシャル成長(単結晶成長)の場合は、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像はリングパターンとなる。従って、RHEED像により、成長層が単結晶か、多結晶か、単結晶の場合表面が平坦か、平坦でないかを知ることができる。
次に、VI/IIフラックス比について説明する。Znビームのフラックス強度をJZnと表し、Mgビームのフラックス強度をJMgと表し、Oラジカルビームのフラックス強度をJと表す。II族材料であるZnあるいはMgのビームは、原子または複数個の原子を含むクラスターのZnあるいはMgを含み、原子及びクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含むが、ここでは、結晶成長に有効な原子ラジカルのフラックス強度を考える。
結晶へのZnの付着しやすさを示す付着係数をkZnとし、Mgの付着しやすさを示す付着係数をkMgとし、Oの付着しやすさを示す付着係数をkとする。Znの付着係数kZnとフラックス強度JZnとの積kZnZn、Mgの付着係数kMgとフラックス強度JMgとの積kMgMg、及び、Oの付着係数kとフラックス強度Jとの積kは、それぞれ、基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。
ZnZnとkMgMgの和に対するkの比であるk/(kZnZn+kMgMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(Mgを含まない場合は単にZnリッチ条件)と呼び、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件と呼び、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。なお、+c面(Zn面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg、及びkを1と見なすことができ、VI/IIフラックス比をJ/(JZn+JMg)と表せる。
VI/IIフラックス比は、具体的には例えば以下のような手順で算出することができる。ZnOの成長を例とする。Znフラックスは、水晶振動子を用いた膜厚モニタによる、室温でのZnの蒸着速度FZn(nm/s)として測定される。Znフラックスの単位は、FZn(nm/s)からJZn(atoms/cms)に換算される。Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(例えば、O流量2sccm/RFパワー300W)の下で、Znフラックスを変化させてZnOを成長し、ZnOの成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnZn−1+(k−1−1を用いてフィッティングすることにより、その条件でのOラジカルフラックスJが算出される。このようにして得られたZnフラックスJZn及びOラジカルフラックスJから、VI/IIフラックス比を算出することができる。
ZnO系半導体のp型不純物として、Cu同様1B族に属する、Agを検討する。p型不純物としてAgを用い、n型不純物(例えばGa)と共ドープして、p型ZnO層を製造する方法を検討した。p型不純物ソースガン105はAgソースガンとする。
Cuの場合、OとCuとを同時に供給せず、ZnO単結晶を成長する工程と、1原子層以下のCu膜を形成する工程を繰り返し、Cu添加ZnO層を低温成長で成長し、アニールを行うことにより、好適なp型ZnO層を製造できた。n型不純物のGaは、ZnO単結晶層に添加しても、Cu膜に添加してもよかった。高温成長する場合、多量にCuを添加するとエピタキシャル成長が困難であった。Cuを添加して低温成長したZnO単結晶層中のCuは活性化していない。p型不純物を活性化するにはアニールが必要であった。
Cuの代わりにAgを用いて、同様の工程を行うことにより、同様に好適なp型ZnO層を製造することができるであろうと考えられる。Agを用いる場合にも低温成長とアニールは必要であろう。例えば、Zn,O,Gaを供給してGaドープZnO層を成長する工程と、Agを1原子層以下供給してAg膜を形成する工程と、を繰り返し、低温成長でGa,Ag共ドープZnO層を成長し、アニールを行う。
Agは、Cu同様1B族に属するが、化学的性質まで同様とは限らない。Zn,O,Ag、Gaを同時に供給し、低温成長により単結晶層を形成し、アニールを行うことも考えられる。
AgとOとを同時供給すると、何らかの問題を生じるか否か不明である。そこで、予備実験により、AgとOとの同時供給を避け、ZnO層の成長とAg層の成長を繰り返し行うサンプル1と、ZnO層の成長中に同時にAgを供給するサンプル2を作成し、それらの特性を実験的に測定した。
図2Aに、アニール前試料の概略的な断面図を示す。n型導電性を有するZn面ZnO(0001)基板(以下、本明細書においてZnO基板)11に例えば900℃で30分間のサーマルクリーニングを施した後、基板11の温度を250℃まで下げた。その温度(成長温度250℃)で、ZnフラックスFZnを0.14nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2sccmとし、MBE成長を5分間行い、ZnO基板11上にZnOバッファ層12を成長させた。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、950℃で30分間のアニールを行った。
950℃の基板温度で、ZnOバッファ層12上に、ZnフラックスFZnを0.14nm/s、Oラジカルビーム照射条件をRFパワー300W,O流量2sccmとして、MBE成長を15分間行い、アンドープZnO層13を成長させた。アンドープZnO層13はn型ZnO層である。
アンドープZnO層13上に、AgドープZnO層14を2種類の成長方法でMBE成長した。成長温度は、共に250℃としたが、Ag供給タイミングなどが異なる。
図2Bは、ZnO層とAg層とを交互に形成したサンプル1の交互積層構造を概略的に示す断面図である。ZnO層15をある厚さまで成長し、その表面上に1原子層以下のAg層16を形成する。Ag層16形成後、さらにZnO層15をある厚さまで成長し、その表面上に1原子層以下のAg層16を形成する。このようにして、ZnO層15とAg層16を交互に形成し、交互積層構造を作成する。
図2Cは、交互積層構造を形成する際のZnセル、Oセル、及びAgセルのシャッタシーケンスを示すタイムチャートである。交互積層構造54の形成に当たっては、Znセルシャッタ、Oセルシャッタ、を開き、Agセルシャッタを閉じるZnO単結晶層成長工程と、Znセルシャッタ、Oセルシャッタを閉じ、Agセルシャッタを開くAg付着工程(Ag層形成工程)とを交互に繰り返した。ZnO単結晶層成長工程の1単位は10秒とし、Agセルシャッタの1回当たりの開期間は50秒とした。ZnO単結晶層成長工程の1単位10秒とAg層形成工程の1単位50秒とを組み合わせて1セットとし、60セットを繰り返した。基板温度は250℃とした。ZnO単結晶層を成長させる工程と、ZnO単結晶層上にAgを付着させる工程とを別に分け、Oセルシャッタの開期間とAgセルシャッタの開期間とを重複させない。従って、OラジカルとAgとは同時には供給されない。
図のタイミングチャートにおいては、Znセルシャッタを開くタイミングを、Oセルシャッタを開くタイミングの前後に延長し、ZnO層両面をZnで覆うようにして、ZnO層のO原子は露出しないようにしている。サンプル1のアニール前試料の作製においては、Oセルシャッタの1回当たりの開期間を10秒とし、Oセルシャッタの開期間の前後にZnセルシャッタの開期間を1秒ずつ延長した。Znセルシャッタの1回当たりの開期間は12秒である。
ZnフラックスFZnを0.17nm/s(JZn=1.1×1015atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2sccmとした。VI/IIフラックス比は0.74であった。Agセルの温度は、800℃(FAg=0.003nm/s)とした。
Ag層14の厚さ(Agの付着厚さ)は1原子層以下、たとえば約1/20原子層である。この場合、ZnO単結晶層15表面のAg被覆率は5%程度となる。
図2Dは、AgをZnOと同時供給して成長したZnO:Ag単結晶層17の概略的な断面図を示す。Zn,O、およびAgを同時に供給し、ZnO:Ag単結晶層17をMBE成長してサンプル2の同時照射ZnO:Ag層17を作成した。
図2Eは、サンプル2のZnO:Ag単結晶層17成長時のセルシャッタシーケンスを示すタイムチャートである。ZnO:Ag単結晶層17を成長する際には、Znセルシャッタ、Oセルシャッタ、Agセルシャッタが同時に開き、成長を終えるときには同時に閉じる。
基板温度は250℃とし、成長時間は15分とした。他の成長条件は、ZnフラックスFZnを0.14nm/s(JZn=9.2×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2sccmとした。VI/IIフラックス比は0.88であった。Agセルの温度は、900℃(FAg=0.02nm/s)とした。
このように、サンプル1、サンプル2を作成した。その後、サンプル1、サンプル2にアニールを行った。アニール条件は、Oガス流量1リットル/分、温度500℃、アニール時間10分とした。
図3は、サンプル2のZnO:Ag単結晶層の[11−20]方向から見たRHEED像である。スポットストリークパターンを示しており、単結晶膜が得られていることが分かる。
図4は、SIMSで測定したAg濃度の深さ方向分布を示すグラフである。曲線S1gは、サンプル1のアズグロウン状態のAg濃度分布を示す。深さ方向に関してほぼ均一な濃度分布が形成されている。曲線S1aは、サンプル1のアニール後のAg濃度分布を示す。最深部から表面に向かってAg濃度が減少している。アニールによってAgが表面から蒸発してしまったと考えられる。表面濃度の低下はコンタクト層形成等にとって好ましくない。曲線S2aは、サンプル2のアニール後のAg濃度分布を示す。表面に向かってAg濃度が減少しているが、その量はわずかであり、曲線S1aの減少量の1/3程度と言えよう。
予備実験により、p型不純物となるAgをZn,Oと同時に供給しても(AgとOとが同時に供給されても)、結晶成長を損なう現象は生ぜず、単結晶を成長できることが分かった。
ZnO層とAg層とを交互成長させ、アニールを行ったサンプル1においては、Ag濃度が表面に向かって低下する現象が無視できない。交互成長サンプルにおけるAgは、ZnO結晶中に取り込まれているとはいえず、不安定な状態であろう。AgをZnO結晶中に取り込むためにはAg層のAgを拡散させることが必要であり、拡散に伴って表面からAgが逃散することも避けがたいとも考えられる。
同時供給サンプルにおいては、AgとZnOとが共存する状態で結晶成長が進む。従って、Agは成長時にZnO結晶中に取り込まれている可能性が高い。拡散を要するとしても、僅かの拡散で十分であろう。AgをZn,Oと同時に供給し、ZnO:Ag層を形成し、アニールを行ったサンプル2においては、同一条件のアニールを行ったにも拘らず、Ag濃度の深さ方向変化(表面に向う減少)は格段に小さくなっている。サンプル1と比べて、Agがより安定化した状態で取込まれており、蒸発が抑制されたことを示唆すると考えられる。Ag濃度の深さ方向変化を抑制し、分布を均一に近づけるためには、同時供給による結晶成長が望ましいと判明した。
Ag添加により、効率的にp型ZnO系半導体層を製造するには、n型不純物も共ドープすることが好ましい。n型不純物としては、3B族に属するB,Al,Ga,In,Tl,特にAl,Ga,Inを用いることができる。
図5Aは、実施例により製造するZnO系半導体層構造を示す概略断面図である。n型導電性を有するZn面ZnO(0001)基板(以下、本明細書においてZnO基板)11に例えば900℃で30分間のサーマルクリーニングを施した後、基板11の温度を250℃まで下げる。その温度(成長温度250℃)で、ZnフラックスFZnを0.14nm/s(JZn=9.2×1014atoms/cm2s)、Oラジカルビーム照射条件をRFパワー300W、O流量2sccmとし、MBE成長を5分間行い、ZnO基板11上にZnOバッファ層12を成長させる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、950℃で30分間のアニールを行う。
950℃の基板温度で、ZnOバッファ層12上に、ZnフラックスFZnを0.14nm/s、Oラジカルビーム照射条件をRFパワー300W,O流量2sccmとして、MBE成長を15分間行い、アンドープZnO層13を成長させる。アンドープZnO層13はn型ZnO層である。
基板温度を250℃にさげ、Znセルシャッタ、Oセルシャッタ、Agセルシャッタ、Gaセルシャッタを同時に開く。ZnフラックスFZnを0.14nm/s(JZn=9.2×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2sccmとした。VI/IIフラックス比は0.88であった。Agセルの温度は、900℃(FAg=0.01nm/s)、Gaソースの温度は550℃とする。15分のエピタキシャル成長で厚さ160nmのZnO:(Ag+Ga)層18を成長した。成長を終える時には、全てのセルシャッタを同時に閉じる。
図5Bは、アズグロウン状態のZnO:(Ag+Ga)層18に対してSIMSを行って得た深さ方向の組成分布を示すグラフである。Ag,Gaがほぼ均一に分布していることが分かる。Ag濃度は、[Ag]=1.5×1021cm−3、Ga濃度は[Ga]=7.5×1020cm−3、Ga濃度に対するAg濃度の比は、[Ag]/[Ga]=2.0であった。なお、セルからBが蒸発している。
図6は、アズグロウン状態のZnO:(Ag+Ga)層18の[11−20]方向から見たRHEED像である。スポットパターンを示しており、単結晶膜が得られていることが分かる。
図7は、得られたZnO:(Ag+Ga)層18に対して行ったアニール処理の温度経過を示すグラフである。酸素(O)流量を1リットル/分とし、430℃で約10分のアニールを行った。アニールにより、結晶欠陥を減少させると共に、AgとGaを相互作用させ、ZnO:(Ag+Ga)結晶層をp型化させる。
図8は、アニール後のZnO:(Ag+Ga)層18に対してSIMSを行って得た深さ方向の組成分布を示すグラフである。Ag,Gaが若干表面に向って減少しているが、かなり均一に分布していると言えよう。Ag濃度は、[Ag]=1.2×1021cm−3、Ga濃度は[Ga]=9.1×1020cm−3、Ga濃度に対するAg濃度の比は、[Ag]/[Ga]=1.3であった。p型不純物Agが、n型不純物を補償して、p型を実現するためには、Ag濃度[Ag]の3B族不純物濃度[3B]に対する比[Ag]/[3B]が、1より大であることが望ましいであろう。なお、Ga濃度の差は、サンプルの場所的な差と異なる分析日による誤差であろう。
図9A,9Bは、アニール後のZnO:(Ag+Ga)層18に対してCV特性を測定した結果を示すグラフである。図9Aの1/C−V特性は、右下がりでありp型化していることを示す。図9Bの空乏層幅はアクセプタ濃度がNa=1.2×1018cm−3であることを示す。高いアクセプタ濃度が得られている。
このようにして、好適なp型ZnO系半導体層が得られることが判る。n型ZnO系半導体層と組み合わせZnO系半導体装置、例えば紫外光から青色光を発生することができる発光装置を作成することができる。
図10は、ZnO系半導体発光素子の概略的断面図である。Zn面ZnO基板1上に、厚さ30nm程度のZnOバッファー層2を低温成長させる。バッファー層の結晶性及び表面平坦性の改善のため、アニールを行う。バッファ層の成長は、上述の実施例同様でよい。
ZnOバッファー層2上に、成長温度900℃で、Zn、O及びGaを同時に供給して、例えば厚さ150nm程度のn型ZnO層3を成長する。例えば、Zn蒸着速度FZnは0.15nm/s(フラックスJZn=9.9×1014atoms/cms)とし、Oラジカルビーム照射条件はRFパワー250W、O流量1.0sccm(フラックスJ=4.0×1014atoms/cms)とし、Gaのセル温度は460℃とする。n型ZnO層3のGa濃度は、1.5×1018cm−3である。
n型ZnO層3上に、成長温度900℃で、Zn蒸着速度FZnを0.03nm/s(フラックスJZn=2.0×1014atoms/cms)とし、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(フラックスJ=8.1×1014atoms/cms)として、厚さ15nmのアンドープZnO活性層4を成長する。
基板温度を250℃まで下げ、アンドープZnO活性層4上に、p型層として、上述のAg,Ga共ドープZnO層5を成長させる。酸素雰囲気下で、アニールによりp型化させる。
その後、ZnO基板1の裏面にn側電極6nを形成し、(Ag+Ga)ドープZnO層5上にp側電極6pを形成し、p側電極6p上にボンディング電極7を形成する。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成する。p側電極6pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成し、ボンディング電極7は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、ZnO系半導体発光素子を作製する。
なお、活性層を多重量子井戸構造としてもよい。ZnOに(Ag+Ga)をドープする場合を説明したが、ZnOとMgZn1−xO(0≦x≦0.6)はほぼ同様の結晶成長が可能である。従って、(Ag+Ga)ドープMgZn1−xO(0≦x≦0.6)の成長にも適用可能であろう。
なお、酸素源として、酸素ガスのプラズマから発生するOラジカルを用いたが、酸素ガスに限らず、オゾンやHO、アルコール等の極性酸化剤等酸化力の強い他のガスを用いることも可能であると考えられる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
1 ZnO基板、 MFC マスフローコントローラ、
2 ZnOバッファー層、 101 真空チャンバー、
3 n型ZnO層、 102 Znソースガン、
4 アンドープZnO活性層、 103 Oソースガン、
5 CuドープZnO層、 104 Mgソースガン、
6n n側電極、 105 Cuソースガン、
6p p側電極、 106 Gaソースガン、
7 ボンディング電極、 107 ステージ、
11 ZnO基板、 108 基板、
12 ZnOバッファー層、 109 膜厚計、
13 アンドープZnO層、 110 RHEED用ガン、
14 AgドープZnO層 111 スクリーン。
15 ZnO層、
16 Ag層、
17 ZnO:Ag層、
18 ZnO:(Ag+Ga)層

Claims (3)

  1. ZnO系半導体層をエピタキシャル成長できる下地層を成長する第一の工程と、
    前記下地層上に、Zn,O,p型不純物のAg,n型不純物の3B族元素を同時供給し、Agと3B族元素が共ドープされたZnO系半導体層を成長する第二の工程と、
    Agと3B族元素が共ドープされたZnO系半導体層をアニールして、p型化する第三の工程と、
    を含むp型ZnO系半導体結晶層の製造方法。
  2. 前記第二の工程において、更にMgを供給する請求項1に記載のp型ZnO系半導体結晶層の製造方法。
  3. 前記3B族元素の濃度[3B]に対する前記Agの濃度[Ag]の比、[Ag]/[3B]、は1より大である、請求項1または2に記載のp型ZnO系半導体結晶層の製造方法。
JP2014012017A 2014-01-27 2014-01-27 Agドープp型ZnO系半導体結晶層の製造方法 Active JP6267973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014012017A JP6267973B2 (ja) 2014-01-27 2014-01-27 Agドープp型ZnO系半導体結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014012017A JP6267973B2 (ja) 2014-01-27 2014-01-27 Agドープp型ZnO系半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
JP2015141907A JP2015141907A (ja) 2015-08-03
JP6267973B2 true JP6267973B2 (ja) 2018-01-24

Family

ID=53772122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012017A Active JP6267973B2 (ja) 2014-01-27 2014-01-27 Agドープp型ZnO系半導体結晶層の製造方法

Country Status (1)

Country Link
JP (1) JP6267973B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004189541A (ja) * 2002-12-11 2004-07-08 Sharp Corp ZnO系p型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
JP4270885B2 (ja) * 2003-01-09 2009-06-03 シャープ株式会社 酸化物半導体発光素子
JP5176254B2 (ja) * 2008-04-17 2013-04-03 国立大学法人九州工業大学 p型単結晶ZnO
JP6092586B2 (ja) * 2012-02-28 2017-03-08 スタンレー電気株式会社 ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2015141907A (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
US9496350B2 (en) P-type ZnO based compound semiconductor layer, a ZnO based compound semiconductor element, and an N-type ZnO based compound semiconductor laminate structure
JP6100590B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6017243B2 (ja) ZnO系半導体素子、及び、ZnO系半導体素子の製造方法
JP6116989B2 (ja) Cuドープp型ZnO系半導体結晶層とその製造方法
JP6100591B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6219089B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6155118B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6387264B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6267973B2 (ja) Agドープp型ZnO系半導体結晶層の製造方法
JP5912968B2 (ja) p型ZnO系半導体膜の製造方法、及び、ZnO系半導体素子の製造方法
JP6092657B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP6231841B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6334929B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP5952120B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2016033934A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6092648B2 (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP2015115566A (ja) p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP2014027134A (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP6419472B2 (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
JP6470061B2 (ja) p型ZnO系半導体構造の製造方法、及び、ZnO系半導体素子の製造方法
JP2017126605A (ja) ZnO系半導体構造の製造方法
JP6516258B2 (ja) ZnO系半導体構造の製造方法
JP6516251B2 (ja) ZnO系半導体構造の製造方法
JP2014027135A (ja) p型ZnO系半導体単結晶層、及び、ZnO系半導体素子
JP2016033935A (ja) p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6267973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250