JP2015115566A - ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法 - Google Patents

Abstract

【課題】 アクセプタ濃度の高いｐ型ＺｎＯ系半導体層を製造する。【解決手段】 （ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する。（ｂ）ｎ型ＺｎＯ系半導体単結晶構造を、活性酸素の存在する、圧力が１０−２Ｐａ未満の環境でアニールして、ＣｕとＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する。【選択図】 図５

Description

本発明は、ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法に関する。

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギーをもつ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。

しかしＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。

特開２００１−４８６９８号公報 特開２００１−６８７０７号公報 特開２００４−２２１１３２号公報 特開２００９−２５６１４２号公報 特許第４３６５５３０号公報

本願発明者らは、ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造がアニールによりｐ型化することを発見し、先の出願（特願２０１２−１６６８３７号）において、たとえばＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層とが厚さ方向に積層された構造（交互積層構造）をアニールし、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を製造する方法を提案した。

図１１Ａ〜図１２Ｂを参照し、先の出願に係る提案を説明する。以下、アニール前の試料をアニール前試料、アニール終了後の試料をアニール後試料と記載する。

図１１Ａに、アニール前試料の概略的な断面図を示す。アニール前試料は、後述の結晶製造装置内で製造した。

ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を２５０℃まで下げた。その温度（成長温度２５０℃）で、ＺｎフラックスＦ_Ｚｎを０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、ＺｎＯ基板５１上に厚さ４０ｎｍのＺｎＯバッファ層５２を成長させた。成長時間は５分間とした。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９５０℃で３０分間のアニールを行った。

ＺｎＯバッファ層５２上に、成長温度を９５０℃、ＺｎフラックスＦ_Ｚｎを０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、厚さ１２０ｎｍのアンドープＺｎＯ層５３を成長させた。成長時間は１５分間とした。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造５４を形成した。交互積層構造５４の形成温度は２５０℃とした。

図１１Ｂは、交互積層構造５４を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。

交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返した。

ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。

ここでは、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を１０秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１２秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１０秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒とした。

ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１００ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度Ｔ_Ｇａは６００℃（Ｆ_Ｇａは検出下限値未満）とした。ＶＩ／ＩＩフラックス比は０．８８（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。

図１１Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有する。

ＧａドープＺｎＯ単結晶層５４ａの厚さは１．７ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／２０原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は５％程度となる。

交互積層構造５４は、ｎ型導電性を示すＺｎＯ系半導体単結晶構造である。

図１１Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／２０原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。以後、図面の簡略化のため、このようなＣｕの付着態様も含め、交互積層構造を図１１Ｃの層構造で表す。

なお、図１１Ｅのグラフに、アニール前試料作製時の成膜温度を示した。

図１２Ａは、交互積層構造５４について、不純物濃度のデプスプロファイルを示すグラフである。測定は、電解液をショットキー電極に用いたエレクトロケミカルＣＶ測定法（ＥＣＶ法）により行った。グラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、不純物濃度を単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

グラフより、交互積層構造５４における不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３程度であることがわかる。

図１２Ｂは、２次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、アニール前試料のＣｕの絶対濃度［Ｃｕ］、Ｇａの絶対濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。グラフの横軸は、アニール前試料の深さ方向の位置を、単位「ｎｍ」で表し、縦軸は、Ｃｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度を表す。Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］には、単位「ｃｍ^−３」を用い、Ｚｎ二次イオン強度には、単位「ｃｐｓ(counts per second)」を用いた。グラフの横軸はリニアスケール、縦軸は対数スケールである。

グラフより、交互積層構造５４におけるＣｕ濃度［Ｃｕ］は２．５×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は１．１×１０^２１ｃｍ^−３程度、Ｚｎ二次イオン強度は５．５×１０^４ｃｐｓ程度であることがわかる。

次に、試料にアニール処理を施す。アニールは、アニール前試料を製造した結晶製造装置とは異なる装置（外部電気炉）内で実施する。

たとえば流量１Ｌ／ｍｉｎの酸素（Ｏ_２）雰囲気中、５７０℃で１０分間のアニールを実施することにより、交互積層構造５４はｐ型化され、一例として、不純物濃度（アクセプタ濃度）Ｎ_ａが６．０×１０^１７ｃｍ^−３程度のＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層が形成される。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層におけるＣｕ濃度（ドーピング濃度）［Ｃｕ］は、たとえば１０^２１ｃｍ^−３オーダーである。

このように、先の出願に係る提案は、たとえばＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造を準備し、これに外部電気炉を用いてアニールを施すことにより、ｐ型ＺｎＯ系半導体層を得る方法である。

本発明の目的は、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層とその製造方法、及び、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子とその製造方法を提供することである。

また、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層とその製造方法、及び、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子とその製造方法を提供することである。

更に、高品質のＺｎＯ系半導体素子、及び、その製造方法を提供することである。

また、外部電気炉が不要で、かつ、製造時間の短縮されたｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法を提供することである。

本発明の一観点によれば、（ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造を、活性酸素の存在する、圧力が１０^−２Ｐａ未満の環境でアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程とを有するｐ型ＺｎＯ系半導体層の製造方法が提供される。

また、本発明の他の観点によれば、基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程とを有し、前記ｐ型ＺｎＯ系半導体層を形成する工程は、（ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造を、活性酸素の存在する、圧力が１０^−２Ｐａ未満の環境でアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程とを備えるＺｎＯ系半導体素子の製造方法が提供される。

更に、本発明の他の観点によれば、（ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体層であって、Ｃｕ濃度［Ｃｕ］が表面で最大とならないｐ型ＺｎＯ系半導体層が提供される。

また、本発明の他の観点によれば、ｎ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極とを有し、前記ｐ型ＺｎＯ系半導体層は単結晶層であって、（ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、Ｃｕ濃度［Ｃｕ］が表面で最大とならないＺｎＯ系半導体素子が提供される。

本発明によれば、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層とその製造方法、及び、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子とその製造方法を提供することができる。

また、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層とその製造方法、及び、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子とその製造方法を提供することができる。

更に、高品質のＺｎＯ系半導体素子、及び、その製造方法を提供することができる。

また、外部電気炉が不要で、かつ、製造時間の短縮されたｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法を提供することができる。

図１は、ＭＢＥ装置を示す概略的な断面図である。 図２は、第１実験に係るｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層）作製時の温度を示すグラフである。 図３Ａは、アニール後試料の１／Ｃ^２−Ｖ特性を示すグラフであり、図３Ｂは、アニール後試料の不純物濃度のデプスプロファイルを示すグラフであり、図３Ｃは、ＳＩＭＳによる、アニール後試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。 図４Ａは、第２実験のアニール後試料の１／Ｃ^２−Ｖ特性を示すグラフであり、図４Ｂは、第２実験のアニール後試料の不純物濃度のデプスプロファイルを示すグラフであり、図４Ｃは、ＳＩＭＳによる、第２実験のアニール後試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。 図５Ａ及び図５Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。 図６Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図６Ｂは、交互積層構造５Ａの概略的な断面図である。 図７は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。 図８Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図８Ｂは、活性層１５の他の例を示す概略的な断面図であり、図８Ｃは、交互積層構造１６Ａの概略的な断面図である。 図９は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。 図１０Ａ〜図１０Ｄは、活性酸素の存在する、たとえば圧力が１０^−２Ｐａ未満の真空に近い環境において、一例として、活性酸素が直接照射されない状態で ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ を行うことにより、アクセプタ濃度が高く、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層を形成することのできるｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。 図１１Ａは、アニール前試料の概略的な断面図であり、図１１Ｂは、交互積層構造５４を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図１１Ｃは、交互積層構造５４の概略的な断面図であり、図１１Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図であり、図１１Ｅは、アニール前試料作製時の成膜温度を示すグラフである。 図１２Ａは、交互積層構造５４について、不純物濃度のデプスプロファイルを示すグラフであり、図１２Ｂは、ＳＩＭＳによる、アニール前試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。

ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。本願においては、たとえば結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。

図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６が備えられている。

Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、Ｇａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、Ｇａビームを出射する。

Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ_２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。

基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇ_ｘＺｎ_１−ｘＯにおいて、Ｍｇ組成ｘはウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、Ｍｇ_ｘＺｎ_１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。

ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。

真空チャンバ７１内に、水晶振動子を用いた膜厚計７９が備えられている。膜厚計７９で測定される付着速度から、各ビームのフラックス強度が求められる。

真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８０、及び、ＲＨＥＥＤ像を映すスクリーン８１が取り付けられている。ＲＨＥＥＤ像から、基板７８上に形成された結晶層の表面平坦性や成長モードを評価することができる。

結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。

次に、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪ_Ｚｎ、Ｍｇビームのフラックス強度をＪ_Ｍｇ、Ｏラジカルビームのフラックス強度をＪ_Ｏと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。

結晶へのＺｎの付着しやすさを示す付着係数をｋ_Ｚｎ、Ｍｇの付着しやすさを示す付着係数をｋ_Ｍｇ、Ｏの付着しやすさを示す付着係数をｋ_Ｏと表す。Ｚｎの付着係数ｋ_Ｚｎとフラックス強度Ｊ_Ｚｎの積ｋ_ＺｎＪ_Ｚｎ、Ｍｇの付着係数ｋ_Ｍｇとフラックス強度Ｊ_Ｍｇの積ｋ_ＭｇＪ_Ｍｇ、Ｏの付着係数ｋ_Ｏとフラックス強度Ｊ_Ｏの積ｋ_ＯＪ_Ｏは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。

ｋ_ＺｎＪ_Ｚｎとｋ_ＭｇＪ_Ｍｇの和に対するｋ_ＯＪ_Ｏの比であるｋ_ＯＪ_Ｏ／（ｋ_ＺｎＪ_Ｚｎ＋ｋ_ＭｇＪ_Ｍｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合は単にＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（あるいはＯリッチ条件）と呼ぶ。

なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度８５０℃以下であれば、付着係数ｋ_Ｚｎ、ｋ_Ｍｇ及びｋ_Ｏを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪ_Ｏ／（Ｊ_Ｚｎ＋Ｊ_Ｍｇ）と表すことが可能である。

ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。Ｚｎフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのＺｎの蒸着速度Ｆ_Ｚｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦ_Ｚｎ（ｎｍ／ｓ）からＪ_Ｚｎ（ａｔｏｍｓ／ｃｍ^２ｓ）に換算される。

一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度Ｇ_ＺｎＯの近似式：Ｇ_ＺｎＯ＝［（ｋ_ＺｎＪ_Ｚｎ）^−１＋（ｋ_ＯＪ_Ｏ）^−１］^−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪ_Ｏが算出される。こうして得られたＺｎフラックスＪ_Ｚｎ及びＯラジカルフラックスＪ_Ｏから、ＶＩ／ＩＩフラックス比を算出することができる。

続いて、本願発明者らが行った第１実験及び第２実験について説明する。両実験においては、図１１Ａ〜図１１Ｅを参照して説明した製造方法で製造されたアニール前試料（図１２Ａ及び図１２Ｂにデプスプロファイルを示した試料）と実質的に等しい試料が、アニール前試料として用いられる。

図２は、第１実験に係るｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層）作製時の温度を示すグラフである。交互積層構造形成までは、図１１Ｅのグラフに示す温度プロファイルと等しい。

図１１Ｅに温度プロファイルを示す例においては、交互積層構造５４形成後、外部電気炉でアニールを実施するために、ＭＢＥ装置からアニール前試料を取り出す。このため、交互積層構造５４を形成した後、ＭＢＥ装置内の温度を低下させている。図２に温度プロファイルを示す第１実験においては、ＭＢＥ装置内で試料にアニールを施した（ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ）。したがって交互積層構造の形成後、ＭＢＥ装置内の温度を上昇させている。具体的には、ＭＢＥ装置内において、９３０℃〜９５０℃の温度、一例として９５０℃で、３０分間のアニールを実施した。

ＭＢＥ装置内では、無電極放電管内でＯ_２ガスをプラズマ化する（活性酸素を発生させる）一方で、Ｏセルシャッタを閉じ、Ｏラジカルビーム（発生させた活性酸素）が試料に直接照射されないようにした。なお、ＭＢＥ装置内は真空に近い環境、たとえば圧力が１０^−２Ｐａ未満の環境である。

図３Ａは、アニール後試料の１／Ｃ^２−Ｖ特性を示すグラフである。グラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ^２」を単位「ｃｍ^４／Ｆ^２」で表す。両軸ともリニアスケールを用いている。

電圧が増加すると１／Ｃ^２が減少する関係が得られ、交互積層構造形成位置がｐ型化した（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層が形成された）ことが示されている。

図３Ｂは、アニール後試料の不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図１２Ａに示すグラフのそれに等しい。

交互積層構造形成位置（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層）の不純物濃度（アクセプタ濃度）Ｎ_ａは６．０×１０^２０ｃｍ^−３程度であることがわかる。

図３Ｃは、ＳＩＭＳによる、アニール後試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図１２Ｂに示すグラフのそれに等しい。

グラフより、交互積層構造形成位置（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層）におけるＣｕ濃度［Ｃｕ］は２．０×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は８．８×１０^２０ｃｍ^−３程度、Ｚｎ二次イオン強度は５．７×１０^４ｃｐｓ程度であることがわかる。

次に、第２実験について説明する。第２実験においても、第1実験同様、ＭＢＥ装置内で試料にアニールを施した。具体的にはＭＢＥ装置内において、９３０℃、３０分間のアニールを行った。しかし第２実験においては、第1実験と異なり、無電極放電管内でＯ_２ガスをプラズマ化し（ＯプラズマをＯＮの状態にし）、かつ、Ｏセルシャッタを開状態とした。すなわち、Ｏラジカルビームが試料に直接照射される状態でアニールを実施した。これら以外の条件は第１実験と等しい。

図４Ａは、第２実験のアニール後試料の１／Ｃ^２−Ｖ特性を示すグラフである。グラフの両軸の意味するところは、図３Ａのそれに等しい。

電圧が増加すると１／Ｃ^２が増加する関係が得られ、交互積層構造形成位置がｎ型である（ｐ型化されていない）ことが示されている。

図４Ｂは、第２実験のアニール後試料の不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図３Ｂに示すグラフのそれに等しい。

交互積層構造形成位置の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２０ｃｍ^−３程度であることがわかる。

図４Ｃは、ＳＩＭＳによる、第２実験のアニール後試料のＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図３Ｃに示すグラフのそれに等しい。

グラフより、交互積層構造形成位置におけるＣｕ濃度［Ｃｕ］は１．２×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は９．３×１０^２０ｃｍ^−３程度、Ｚｎ二次イオン強度は４．９×１０^４ｃｐｓ程度であることがわかる。

第１実験のアニール後試料のデプスプロファイル（図３Ｃ）と、第２実験のそれ（図４Ｃ）を比較すると、試料表面におけるＣｕ濃度［Ｃｕ］、Ｇａ濃度［Ｇａ］、及び、Ｚｎ二次イオン強度に、著しい相違が認められる。たとえば第１実験においては、試料表面（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層最表面）において、［Ｃｕ］及び［Ｇａ］は最大値をとらず、Ｚｎ二次イオン強度は最小値をとらない。しかし第２実験においては、試料表面（交互積層構造形成位置最表面）において、［Ｃｕ］及び［Ｇａ］は最大値をとり、Ｚｎ二次イオン強度は最小値をとる。

試料表面における［Ｃｕ］及び［Ｇａ］の上昇とＺｎ二次イオン強度の減少が観測されたＳＩＭＳ分析（図４Ｃ）から、アニール時にＯラジカルビームを試料に直接照射した第２実験においては、アニールによって表面まで拡散されたＣｕ等とＯラジカルとの反応により、試料表面（交互積層構造形成位置最表面）に銅酸化物が形成されたものと考えられる。

なお、アニール後試料のデプスプロファイル（図３Ｃ及び図４Ｃに示す［Ｃｕ］、［Ｇａ］、及び、Ｚｎ二次イオン強度）に比べ、図１２Ｂに示すアニール前試料のそれは、交互積層構造５４形成位置において均一である。

本願発明者らが行った実験（第１実験及び第２実験）より、活性酸素の存在する、真空に近い環境、たとえば圧力が１０^−２Ｐａ未満の環境で、交互積層構造にアニールを施すことにより、実験においては ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ を行うことにより、特に、Ｏラジカルビームが交互積層構造に直接照射されない状態でアニールを実施することにより、ｎ型の交互積層構造をｐ型化する（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層を形成する）ことが可能であることがわかった。

このアニールにより得られるｐ型層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層）においては、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］が表面で最大とならない。

また、先の出願に係る提案においては、外部電気炉によるアニールで得られるＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層のＣｕ濃度［Ｃｕ］は、たとえば１０^２１ｃｍ^−３オーダー、不純物濃度（アクセプタ濃度）Ｎ_ａは、たとえば１０^１７ｃｍ^−３オーダーであった。これに対し、第１実験で得られたＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層のＣｕ濃度［Ｃｕ］は１０^２１ｃｍ^−３オーダー、不純物濃度（アクセプタ濃度）Ｎ_ａは１０^２０ｃｍ^−３オーダーであった。第１実験で得られたＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層は、先の出願に係るそれよりも、アクセプタ濃度Ｎ_ａが３桁程度高い。第１実験のＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層においては、アクセプタ濃度Ｎ_ａは、１０^２１ｃｍ^−３オーダーであるＣｕ濃度［Ｃｕ］に対し、１桁低いだけである。第１実験に係るアニールによれば、たとえば外部電気炉によるＯ_２アニールに比べ、高い活性化率で不純物（Ｃｕ）を活性化させることができ、交互積層構造を、不純物濃度（アクセプタ濃度）Ｎ_ａが１０^２０ｃｍ^−３以上のｐ型層とすることができる。

更に、図３Ｃを再参照すると、Ｃｕ及びＧａはアニール時に、下地層（アンドープＺｎＯ層）側の、交互積層構造形成位置以外にも拡散している。Ｇａに比べて、Ｃｕは拡散しやすいこともわかる。しかし、たとえば同程度の不純物濃度（アクセプタ濃度）Ｎ_ａを実現可能な、本願発明者らの他の出願に係るｐ型ＺｎＯ系半導体層の製造方法（特願２０１３−１６０９５５号、及び、特願２０１３−２０８７１９号）と比較したとき、Ｃｕの下地層（アンドープＺｎＯ層）側への拡散は少ないことがわかった。すなわち第１実験に係るアニールを経て製造されるＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層においては、本願発明者らの他の出願に係るｐ型ＺｎＯ系半導体層の製造方法で製造されるＣｕ、Ｇａ共ドープＺｎＯ単結晶層よりも、Ｃｕの下地層（ｎ型層）への拡散に伴うｐｎ接合における濃度変化の急峻性の悪化が抑制される。ｐｎ接合における濃度変化が急峻であるため、たとえば第１実験に係るＣｕ、Ｇａ共ドープｐ型ＺｎＯ単結晶層をｐ型層に用いて、半導体発光素子を製造する場合、活性層の厚さが保たれるとともに、結晶品質の低下が抑制される。また活性層において、非発光中心となる欠陥の生成が抑制され、高い発光効率の半導体発光素子とすることができる。このように、第１実験に係るアニールを用いることで、高品質の半導体発光素子を製造することが可能である。

加えて、第１実験に係るｐ型ＺｎＯ系半導体層の製造方法によれば、外部電気炉が不要で、かつ、ｐ型ＺｎＯ系半導体層の製造時間を短縮することができる。

続いて、Ｃｕ、Ｇａ共ドープＺｎＯ層等をｐ型半導体層に用い、ＺｎＯ系半導体発光素子を製造する実施例について説明する。

図５Ａ及び図５Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。

図５Ａに示すように、実施例によるＺｎＯ系半導体発光素子の製造方法は、基板上方にｎ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０１）、及び、ステップＳ１０１で形成されたｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０２）を含む。

また、ステップＳ１０２のｐ型ＺｎＯ系半導体層形成工程は、図５Ｂに示すように、ステップＳ１０２ａ〜ステップＳ１０２ｄの４工程を含む。

ｐ型ＺｎＯ系半導体層形成工程（ステップＳ１０２）においては、まずＺｎ、Ｏ、必要に応じてＭｇ、及びＧａを供給して、Ｇａがドープされたｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ１０２ａ）。次に、ステップＳ１０２ａで形成された、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する（ステップＳ１０２ｂ）。ステップＳ１０２ａとステップＳ１０２ｂを交互に繰り返して積層構造を形成する（ステップＳ１０２ｃ）。そしてステップＳ１０２ｃで形成された積層構造を、活性酸素の存在する、真空に近い環境、たとえば圧力が１０^−２Ｐａ未満の環境でアニールし、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ１０２ｄ）。ステップＳ１０２ｄは、たとえばステップＳ１０２ａ〜ステップＳ１０２ｃを行った結晶製造装置内、たとえばＭＢＥ装置（チャンバ）内で実施する（ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ）。その際、ＭＢＥ装置内においては、たとえば無電極放電管内でＯ_２ガスをプラズマ化する一方、Ｏセルシャッタを閉じ、Ｏラジカルビームが積層構造に直接照射されないようにする。

図６Ａ及び図６Ｂを参照し、ホモ構造のＺｎＯ系半導体発光素子を製造する第１実施例について説明する。図６Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１上に、成長温度３００℃で、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層２上に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた（たとえば図５ＡのステップＳ１０１）。ＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ（Ｊ_Ｏ＝４．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３である。

ｎ型ＺｎＯ層３上に、成長温度９００℃、ＺｎフラックスＦ_Ｚｎを０．０３ｎｍ／ｓ（Ｊ_Ｚｎ＝２．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。

続いて、アンドープＺｎＯ活性層４上に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した（図５ＡのステップＳ１０２）。

まず基板温度を２５０℃とし、実験で用いたアニール前試料の作製時と等しいシャッタシーケンス（図１１Ｂ参照）で、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造を形成した。具体的には、Ｚｎ、Ｏ及びＧａを供給してＧａドープＺｎＯ単結晶層を成長させる工程（図５ＢのステップＳ１０２ａ）と、ＧａドープＺｎＯ単結晶層上にＣｕを供給する工程（図５ＢのステップＳ１０２ｂ）を交互に６０回ずつ繰り返し、厚さ１００ｎｍの交互積層構造を形成した（図５ＢのステップＳ１０２ｃ）。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１０秒、１回当たりのＣｕ供給期間は５０秒である。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１４ｎｍ／ｓ、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとし、Ｇａのセル温度Ｔ_Ｇａは６００℃とした。ＶＩ／ＩＩフラックス比は０．８８である。また、Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。

図６Ｂは、交互積層構造５Ａの概略的な断面図である。交互積層構造５Ａは、ＧａドープＺｎＯ単結晶層５ａとＣｕ層５ｂが交互に積層された積層構造を有する。ＧａドープＺｎＯ単結晶層５ａの厚さは１．７ｎｍ程度、Ｃｕ層５ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＺｎＯ単結晶層５ａ表面のＣｕ被覆率が５％程度）である。交互積層構造５Ａはｎ型導電性を示す。

次に、交互積層構造５Ａにアニールを施した（図５ＢのステップＳ１０２ｄ）。アニールは、ＺｎＯ基板１上に交互積層構造５Ａまでの半導体層を成長させたＭＢＥ装置内で実施した（ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ）。具体的には、ＭＢＥ装置内において、９３０℃〜９５０℃の温度、一例として９５０℃で、３０分間のアニールを行った。その際、ＭＢＥ装置内においては、無電極放電管内でＯ_２ガスをプラズマ化する一方、Ｏセルシャッタを閉じ、Ｏラジカルビームが半導体層に直接照射されないようにした。ＭＢＥ装置内は、活性酸素の存在する、真空に近い環境、たとえば圧力が１０^−２Ｐａ未満の環境である。

アニールによって交互積層構造５Ａ形成位置がｐ型化され、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５が形成される。

Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］が表面で最大とならないｐ型ＺｎＯ系半導体層であり、層内におけるＣｕ濃度［Ｃｕ］は２．０×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は８．８×１０^２０ｃｍ^−３程度、Ｚｎ二次イオン強度は５．７×１０^４ｃｐｓ程度である。

またＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、１０^２０ｃｍ^−３以上、たとえば６．０×１０^２０ｃｍ^−３程度の高い不純物濃度（アクセプタ濃度）Ｎ_ａを有する。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５におけるＮ_ａは、１０^２１ｃｍ^−３オーダーであるＣｕ濃度［Ｃｕ］に対し、１桁低いだけである。

更に、アニール時に下地層（アンドープＺｎＯ活性層４）側に拡散するＣｕが少ないため、たとえばＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５とアンドープＺｎＯ活性層４との間のｐｎ接合における濃度変化は急峻である。

その後、ＺｎＯ基板１の裏面にｎ側電極６ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５上にはｐ側電極６ｐを形成し、ｐ側電極６ｐ上にボンディング電極７を形成した。ｎ側電極６ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極６ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極７は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。このようにして、第１実施例による方法でＺｎＯ系半導体発光素子が作製された。

図６Ａに示すＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（ｎ型ＺｎＯ層３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（アンドープＺｎＯ活性層４）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極６ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極６ｐ）を含む。

本図に示すＺｎＯ系半導体発光素子においては、ｐｎ接合における濃度変化が急峻であり、アンドープＺｎＯ活性層４の厚さが保持されるとともに、結晶品質の低下が抑制されている。本図に示すＺｎＯ系半導体発光素子は、アンドープＺｎＯ活性層４において、非発光中心となる欠陥の生成が抑制され、高い発光効率を有する。このように、第１実施例による方法で作製されるＺｎＯ系半導体発光素子は、高品質の半導体発光素子である。

第１実施例による方法によれば、半導体層（交互積層構造５Ａ）のアニールを行う外部電気炉が不要で、かつ、ｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）、ひいては半導体発光素子の製造時間を短縮することが可能である。

第１実験及び第１実施例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（たとえば図５ＢのステップＳ１０２ａ〜ステップＳ１０２ｄのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ＝０）が、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程とＣｕ付着工程とを交互に繰り返して形成した交互積層構造に同様のアニールを施すことにより、アクセプタ濃度が高く、ｐｎ接合における濃度変化が急峻なＣｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を得ることができる（たとえば図５ＢのステップＳ１０２ａ〜ステップＳ１０２ｄのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ≠０）。

図７は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。

交互積層構造の作製においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程とを交互に繰り返す。

本図に示す例では、ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。

たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの１回当たりの開期間は１０秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１２秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１０秒間が、１回当たりのＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒である。

次に、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を備える、ダブルへテロ構造のＺｎＯ系半導体発光素子を製造する第２実施例及び第３実施例について説明する。

図８Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１１上にＺｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層１２上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ、Ｇａのセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３となる。

ｎ型ＺｎＯ層１３上にＺｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ/ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層１４上にＺｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。

なお、図８Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。

基板温度をたとえば２５０℃まで下げ、Ｇａドープｎ型ＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し、活性層１５上に交互積層構造を形成した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスは、たとえば図７に示すそれと同様である。

たとえば、１回当たりのＧａドープＭｇＺｎＯ単結晶層成長工程での成長期間を１０秒とし、１回当たりのＣｕ付着工程におけるＣｕ供給期間を５０秒とした。ＧａドープＭｇＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１４ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇは０．０４ｎｍ／ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度Ｔ_Ｇａは６００℃である。ＶＩ／ＩＩフラックス比は０．７４となる。Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。ＧａドープＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１００ｎｍの交互積層構造を得た。

図８Ｃは、交互積層構造１６Ａの概略的な断面図である。交互積層構造１６Ａは、ＧａドープＭｇＺｎＯ単結晶層１６ａとＣｕ層１６ｂが交互に積層された積層構造を有する。ＧａドープＭｇＺｎＯ単結晶層１６ａの厚さは１．７ｎｍ程度、Ｃｕ層１６ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＭｇＺｎＯ単結晶層１６ａ表面のＣｕ被覆率が５％程度）である。交互積層構造１６Ａはｎ型導電性を示す。

次に、交互積層構造１６Ａにアニールを施した。アニールは、ＺｎＯ基板１１上に交互積層構造１６Ａまでの半導体層を成長させたＭＢＥ装置内で実施した（ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ）。具体的には、ＭＢＥ装置内において、９３０℃〜９５０℃の温度、一例として９５０℃で、３０分間のアニールを行った。その際、ＭＢＥ装置内においては、無電極放電管内でＯ_２ガスをプラズマ化する一方、Ｏセルシャッタを閉じ、Ｏラジカルビームが半導体層に直接照射されないようにした。ＭＢＥ装置内は、活性酸素の存在する、真空に近い環境、たとえば圧力が１０^−２Ｐａ未満の環境である。

アニールによって、交互積層構造１６Ａ形成位置がｐ型化され、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６が形成される。

Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］が表面で最大とならないｐ型ＺｎＯ系半導体層であり、層内におけるＣｕ濃度［Ｃｕ］は１．８×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は７．８×１０^２０ｃｍ^−３程度、Ｚｎ二次イオン強度は４．０×１０^４ｃｐｓ程度である。

また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、１０^２０ｃｍ^−３以上、たとえば２．０×１０^２０ｃｍ^−３程度の高い不純物濃度（アクセプタ濃度）Ｎ_ａを有する。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６におけるＮ_ａは、１０^２１ｃｍ^−３オーダーであるＣｕ濃度［Ｃｕ］に対し、１桁低いだけである。

更に、アニール時に下地層（活性層１５）側に拡散するＣｕが少ないため、たとえばＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と活性層１５との間のｐｎ接合における濃度変化は急峻である。

その後、ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１７ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極１８は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。このようにして、第２実施例による方法でＺｎＯ系半導体発光素子が作製される。

第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ_２Ｏ_３基板等の導電性基板を使用することが可能である。

図８Ａに示すＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層１３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層１５）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極１７ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極１７ｐ）を含む。

本図に示すＺｎＯ系半導体発光素子においては、ｐｎ接合における濃度変化が急峻であり、活性層１５の厚さが保持されるとともに、結晶品質の低下が抑制されている。本図に示すＺｎＯ系半導体発光素子は、活性層１５において、非発光中心となる欠陥の生成が抑制され、高い発光効率を有する。このように、第２実施例による方法で作製されるＺｎＯ系半導体発光素子は、高品質の半導体発光素子である。

第２実施例による方法によれば、半導体層（交互積層構造１６Ａ）のアニールを行う外部電気炉が不要で、かつ、ｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）、ひいては半導体発光素子の製造時間を短縮することが可能である。

図９は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。第１及び第２実施例においては導電性基板上に結晶成長し、層形成を行ったが、第３実施例では絶縁性基板上に結晶成長する。

絶縁性基板であるｃ面サファイア基板２１上にＭｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦ_Ｍｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体がＺｎ面を表面として成長するように制御する極性制御層として機能する。

ＭｇＯバッファ層２２上に、たとえば成長温度３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。

ＺｎＯバッファ層２３上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。

ｎ型ＺｎＯ層２４上に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層２５上に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。

活性層２６上にＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のそれと等しい。

第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２８ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７上にｐ側電極２８ｐを形成し、ｐ側電極２８ｐ上にボンディング電極２９を形成する。

ｎ側電極２８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２８ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極２９は、厚さ５００ｎｍのＡｕ層で形成する。このようにして、第３実施例による方法でＺｎＯ系半導体発光素子が作製される。

図９に示すＺｎＯ系半導体発光素子も、第１及び第２実施例と同様に、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層２４）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層２６）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極２８ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極２８ｐ）を含む。

Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と同様の性質を有するｐ型ＺｎＯ系半導体単結晶層である。また、第３実施例のＺｎＯ系半導体発光素子も、第２実施例のＺｎＯ系半導体発光素子と同様の特徴を有する高品質の半導体発光素子である。第３実施例による製造方法によっても、第２実施例による製造方法と同様の効果を奏することができる。

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。

たとえば、第１実験及び実施例では、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造にアニールを行い、ｐ型導電性を示すＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成（ｐ型化）した。Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む交互積層構造がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ^＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ^＋が２価のＣｕ^２＋より生じやすくなる結果、交互積層構造がｐ型化すると考えられる。したがってＧａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。

更に、本願発明者らは、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造だけでなく、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む種々のｎ型ＺｎＯ系半導体単結晶構造を形成し、これにアニールを施すことによって、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）が共ドープされたｐ型ＺｎＯ系半導体層を形成する方法、及び、該ｐ型ＺｎＯ系半導体層を用いてＺｎＯ系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案においてアニール対象とされるｎ型ＺｎＯ系半導体単結晶構造も、本願に適用することが可能である。

図１０Ａ〜図１０Ｄは、活性酸素の存在する、たとえば圧力が１０^−２Ｐａ未満の真空に近い環境において、一例として、活性酸素が直接照射されない状態で ｉｎ−ｓｉｔｕ ａｎｎｅａｌｉｎｇ を行うことにより、アクセプタ濃度が高く、ｐｎ接合における濃度変化が急峻なｐ型ＺｎＯ系半導体層を形成することのできるｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。

図１０Ａは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６１ａとＧａ層６１ｂが交互に積層された交互積層構造６１Ａを示す（たとえば特願２０１３−０３６８２４号参照）。

交互積層構造６１Ａは、たとえば（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程を交互に繰り返して形成することが可能である。

図１０Ｂは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｃｕ層６２ｂ、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｇａ層６２ｃがこの順に交互に積層された交互積層構造６２Ａを示す（たとえば特願２０１３−０８５３８０号参照）。

交互積層構造６２Ａは、たとえば第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程を繰り返して形成することが可能である。

図１０Ｃは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６３ａとＣｕ、Ｇａ層６３ｂが交互に積層された交互積層構造６３Ａを示す（たとえば特願２０１３−０８５３８１号参照）。

交互積層構造６３Ａは、たとえばＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程を交互に繰り返して形成することが可能である。

図１０Ｄは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ａとＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ｂが交互に積層された交互積層構造６４Ａを示す（たとえば特願２０１３−１３８５５０号参照）。

交互積層構造６４Ａは、たとえばＣｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程を交互に繰り返して形成することが可能である。

これらの構造に対しても、たとえば第１実験及び実施例に係るアニールを実施することにより、アクセプタ濃度が高く、ｐｎ接合における濃度変化が急峻なＣｕ（ＩＢ族元素）、Ｇａ（ＩＩＩＢ族元素）共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成することができる。

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

実施例による製造方法で製造されるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。

１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
５Ａ 交互積層構造
５ａ ＧａドープＺｎＯ単結晶層
５ｂ Ｃｕ層
６ｎ ｎ側電極
６ｐ ｐ側電極
７ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１６Ａ 交互積層構造
１６ａ ＧａドープＭｇＺｎＯ単結晶層
１６ｂ Ｃｕ層
１７ｎ ｎ側電極
１７ｐ ｐ側電極
１８ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２８ｎ ｎ側電極
２８ｐ ｐ側電極
２９ ボンディング電極
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
６１ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１ｂ Ｇａ層
６２ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６２ｂ Ｃｕ層
６２ｃ Ｇａ層
６３ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６３ｂ Ｃｕ、Ｇａ層
６４ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６４ｂ ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１Ａ〜６４Ａ 交互積層構造
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ ステージ
７８ 基板
７９ 膜厚計
８０ ＲＨＥＥＤ用ガン
８１ スクリーン

Claims (20)

1. （ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造を、活性酸素の存在する、圧力が１０^−２Ｐａ未満の環境でアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有するｐ型ＺｎＯ系半導体層の製造方法。
2. 前記工程（ａ）を実施した装置内で、前記工程（ｂ）を実施する請求項１に記載のｐ型ＺｎＯ系半導体層の製造方法。
3. 前記工程（ｂ）において、活性酸素を発生させ、発生させた活性酸素が前記ｎ型ＺｎＯ系半導体単結晶構造に直接照射されない状態でアニールを行う請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
4. 前記工程（ａ）が、
   （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ２）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する工程と、
   （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１〜３のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
5. 前記工程（ａ）が、
   （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ５）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
   （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１〜３のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
6. 前記工程（ａ）が、
   （ａ７）第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ８）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、
   （ａ９）前記Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１０）前記第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
   （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
   を含む請求項１〜３のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
7. 前記工程（ａ）が、
   （ａ１２）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１３）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
   （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１〜３のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
8. 前記工程（ａ）が、
   （ａ１５）Ｃｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１６）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１〜３のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
9. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
   前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記ｐ型ＺｎＯ系半導体層を形成する工程は、
   （ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造を、活性酸素の存在する、圧力が１０^−２Ｐａ未満の環境でアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を備えるＺｎＯ系半導体素子の製造方法。
10. 前記工程（ａ）を実施した装置内で、前記工程（ｂ）を実施する請求項９に記載のＺｎＯ系半導体素子の製造方法。
11. 前記工程（ｂ）において、活性酸素を発生させ、発生させた活性酸素が前記ｎ型ＺｎＯ系半導体単結晶構造に直接照射されない状態でアニールを行う請求項９または１０に記載のＺｎＯ系半導体素子の製造方法。
12. 前記工程（ａ）が、
    （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ２）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する工程と、
    （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
    を含む請求項９〜１１のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
13. 前記工程（ａ）が、
    （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ５）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
    （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
    を含む請求項９〜１１のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
14. 前記工程（ａ）が、
    （ａ７）第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ８）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、
    （ａ９）前記Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１０）前記第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
    （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
    を含む請求項９〜１１のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
15. 前記工程（ａ）が、
    （ａ１２）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１３）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
    （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
    を含む請求項９〜１１のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
16. 前記工程（ａ）が、
    （ａ１５）Ｃｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１６）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
    を含む請求項９〜１１のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
17. （ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体層であって、
    Ｃｕ濃度［Ｃｕ］が表面で最大とならないｐ型ＺｎＯ系半導体層。
18. アクセプタ濃度が１０^２０ｃｍ^−３以上である請求項１７に記載のｐ型ＺｎＯ系半導体層。
19. ｎ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、
    前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、
    前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極と
    を有し、
    前記ｐ型ＺｎＯ系半導体層は単結晶層であって、（ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、Ｃｕ濃度［Ｃｕ］が表面で最大とならない
    ＺｎＯ系半導体素子。
20. 前記ｐ型ＺｎＯ系半導体層のアクセプタ濃度が１０^２０ｃｍ^−３以上である請求項１９に記載のＺｎＯ系半導体素子。