JP2015115566A - p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 - Google Patents
p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2015115566A JP2015115566A JP2013258806A JP2013258806A JP2015115566A JP 2015115566 A JP2015115566 A JP 2015115566A JP 2013258806 A JP2013258806 A JP 2013258806A JP 2013258806 A JP2013258806 A JP 2013258806A JP 2015115566 A JP2015115566 A JP 2015115566A
- Authority
- JP
- Japan
- Prior art keywords
- based semiconductor
- zno
- layer
- single crystal
- type zno
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】 アクセプタ濃度の高いp型ZnO系半導体層を製造する。【解決手段】 (a)Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する。(b)n型ZnO系半導体単結晶構造を、活性酸素の存在する、圧力が10−2Pa未満の環境でアニールして、CuとIIIB族元素が共ドープされたp型ZnO系半導体層を形成する。【選択図】 図5
Description
本発明は、p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法に関する。
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーをもつ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためZnOを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。
しかしZnO系半導体は、強いイオン性に起因する自己補償効果のために、p型の導電型制御が困難である。たとえばアクセプタ不純物として、N、P、As、SbなどのVA族元素、Li、Na、KなどのIA族元素、Cu、Ag、AuなどのIB族元素を用い、実用的な性能をもつp型ZnO系半導体の研究が行われている(たとえば特許文献1〜5参照)。
本願発明者らは、GaドープZnO単結晶層とCu層とが交互に積層されたn型ZnO系半導体構造がアニールによりp型化することを発見し、先の出願(特願2012−166837号)において、たとえばGaドープMgxZn1−xO(0≦x≦0.6)単結晶層とCu層とが厚さ方向に積層された構造(交互積層構造)をアニールし、CuとGaが共ドープされたp型MgxZn1−xO(0≦x≦0.6)層を製造する方法を提案した。
図11A〜図12Bを参照し、先の出願に係る提案を説明する。以下、アニール前の試料をアニール前試料、アニール終了後の試料をアニール後試料と記載する。
図11Aに、アニール前試料の概略的な断面図を示す。アニール前試料は、後述の結晶製造装置内で製造した。
n型導電性を有するZn面ZnO(0001)基板(以下、本明細書においてZnO基板)51に900℃で30分間のサーマルクリーニングを施した後、基板51温度を250℃まで下げた。その温度(成長温度250℃)で、ZnフラックスFZnを0.14nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccm(JO=8.1×1014atoms/cm2s)とし、ZnO基板51上に厚さ40nmのZnOバッファ層52を成長させた。成長時間は5分間とした。ZnOバッファ層52の結晶性及び表面平坦性の改善のため、950℃で30分間のアニールを行った。
ZnOバッファ層52上に、成長温度を950℃、ZnフラックスFZnを0.14nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとして、厚さ120nmのアンドープZnO層53を成長させた。成長時間は15分間とした。アンドープZnO層53はn型ZnO層である。アンドープZnO層53上に、Zn、O及びGaと、Cuとを異なるタイミングで供給し、交互積層構造54を形成した。交互積層構造54の形成温度は250℃とした。
図11Bは、交互積層構造54を形成する際のZnセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスを示すタイムチャートである。
交互積層構造54の形成に当たっては、Znセルシャッタ、Oセルシャッタ、及びGaセルシャッタを開き、Cuセルシャッタを閉じるGaドープZnO単結晶層成長工程と、Znセルシャッタ、Oセルシャッタ、及びGaセルシャッタを閉じ、Cuセルシャッタを開くCu付着工程(Cu層形成工程)とを交互に繰り返した。
GaドープZnO単結晶層成長工程においては、OセルシャッタとGaセルシャッタの開閉は同時に行い、Oセルシャッタ及びGaセルシャッタの開期間の前後に、Znセルシャッタの開期間を延長する。
ここでは、Oセルシャッタ及びGaセルシャッタの1回当たりの開期間を10秒とし、Oセルシャッタ及びGaセルシャッタの開期間の前後にZnセルシャッタの開期間を1秒ずつ延長した。Znセルシャッタの1回当たりの開期間は12秒である。Znセルシャッタ、Oセルシャッタ、及びGaセルシャッタがすべて開状態となる10秒間が、1回当たりのGaドープZnO単結晶層成長期間である。Cuセルシャッタの1回当たりの開期間は50秒とした。
GaドープZnO単結晶層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ100nmの交互積層構造54を得た。GaドープZnO単結晶層成長工程でのZnフラックスFZnは0.14nm/s、Oラジカルビーム照射条件はRFパワー300W、O2流量2.0sccm、Gaのセル温度TGaは600℃(FGaは検出下限値未満)とした。VI/IIフラックス比は0.88(Znリッチ条件)である。Cu付着工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとした。
図11Cは、交互積層構造54の概略的な断面図である。交互積層構造54は、GaドープZnO単結晶層54aとCu層54bが交互に積層された積層構造を有する。
GaドープZnO単結晶層54aの厚さは1.7nm程度、Cu層54bの厚さ(Cuの付着厚さ)は1原子層以下、たとえば約1/20原子層である。この場合、GaドープZnO単結晶層54a表面のCu被覆率は5%程度となる。
交互積層構造54は、n型導電性を示すZnO系半導体単結晶構造である。
図11Dに、GaドープZnO単結晶層54a及びCu層54bの概略的な断面図を示す。たとえば約1/20原子層の厚さをもつCu層54bは、本図に示すように、GaドープZnO単結晶層54a表面の一部に付着するCuで形成される。以後、図面の簡略化のため、このようなCuの付着態様も含め、交互積層構造を図11Cの層構造で表す。
なお、図11Eのグラフに、アニール前試料作製時の成膜温度を示した。
図12Aは、交互積層構造54について、不純物濃度のデプスプロファイルを示すグラフである。測定は、電解液をショットキー電極に用いたエレクトロケミカルCV測定法(ECV法)により行った。グラフの横軸は、電圧を単位「V」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。
グラフより、交互積層構造54における不純物濃度(ドナー濃度)Ndは1.0×1021cm−3程度であることがわかる。
図12Bは、2次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、アニール前試料のCuの絶対濃度[Cu]、Gaの絶対濃度[Ga]、及び、Zn二次イオン強度のデプスプロファイルを示すグラフである。グラフの横軸は、アニール前試料の深さ方向の位置を、単位「nm」で表し、縦軸は、Cu濃度[Cu]、Ga濃度[Ga]、及び、Zn二次イオン強度を表す。Cu濃度[Cu]及びGa濃度[Ga]には、単位「cm−3」を用い、Zn二次イオン強度には、単位「cps(counts per second)」を用いた。グラフの横軸はリニアスケール、縦軸は対数スケールである。
グラフより、交互積層構造54におけるCu濃度[Cu]は2.5×1021cm−3程度、Ga濃度[Ga]は1.1×1021cm−3程度、Zn二次イオン強度は5.5×104cps程度であることがわかる。
次に、試料にアニール処理を施す。アニールは、アニール前試料を製造した結晶製造装置とは異なる装置(外部電気炉)内で実施する。
たとえば流量1L/minの酸素(O2)雰囲気中、570℃で10分間のアニールを実施することにより、交互積層構造54はp型化され、一例として、不純物濃度(アクセプタ濃度)Naが6.0×1017cm−3程度のCu、Ga共ドープp型ZnO単結晶層が形成される。Cu、Ga共ドープp型ZnO単結晶層におけるCu濃度(ドーピング濃度)[Cu]は、たとえば1021cm−3オーダーである。
このように、先の出願に係る提案は、たとえばGaドープZnO単結晶層とCu層とが交互に積層されたn型ZnO系半導体構造を準備し、これに外部電気炉を用いてアニールを施すことにより、p型ZnO系半導体層を得る方法である。
本発明の目的は、アクセプタ濃度の高いp型ZnO系半導体層とその製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子とその製造方法を提供することである。
また、pn接合における濃度変化が急峻なp型ZnO系半導体層とその製造方法、及び、pn接合における濃度変化が急峻なp型ZnO系半導体層を備えるZnO系半導体素子とその製造方法を提供することである。
更に、高品質のZnO系半導体素子、及び、その製造方法を提供することである。
また、外部電気炉が不要で、かつ、製造時間の短縮されたp型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法を提供することである。
本発明の一観点によれば、(a)Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造を、活性酸素の存在する、圧力が10−2Pa未満の環境でアニールして、Cuと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する工程とを有するp型ZnO系半導体層の製造方法が提供される。
また、本発明の他の観点によれば、基板上方に、n型ZnO系半導体層を形成する工程と、前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程とを有し、前記p型ZnO系半導体層を形成する工程は、(a)Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造を、活性酸素の存在する、圧力が10−2Pa未満の環境でアニールして、Cuと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する工程とを備えるZnO系半導体素子の製造方法が提供される。
更に、本発明の他の観点によれば、(i)Cuと、(ii)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とが共ドープされたp型ZnO系半導体層であって、Cu濃度[Cu]が表面で最大とならないp型ZnO系半導体層が提供される。
また、本発明の他の観点によれば、n型ZnO系半導体層と、前記n型ZnO系半導体層上方に形成されたZnO系半導体活性層と、前記ZnO系半導体活性層上方に形成されたp型ZnO系半導体層と、前記n型ZnO系半導体層に電気的に接続されたn側電極と、前記p型ZnO系半導体層に電気的に接続されたp側電極とを有し、前記p型ZnO系半導体層は単結晶層であって、(i)Cuと、(ii)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とが共ドープされ、Cu濃度[Cu]が表面で最大とならないZnO系半導体素子が提供される。
本発明によれば、アクセプタ濃度の高いp型ZnO系半導体層とその製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子とその製造方法を提供することができる。
また、pn接合における濃度変化が急峻なp型ZnO系半導体層とその製造方法、及び、pn接合における濃度変化が急峻なp型ZnO系半導体層を備えるZnO系半導体素子とその製造方法を提供することができる。
更に、高品質のZnO系半導体素子、及び、その製造方法を提供することができる。
また、外部電気炉が不要で、かつ、製造時間の短縮されたp型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法を提供することができる。
ZnO系半導体層等の成長に用いられる結晶製造装置について説明する。本願においては、たとえば結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。ここでZnO系半導体は、少なくともZnとOを含む。
図1は、MBE装置を示す概略的な断面図である。真空チャンバ71内に、Znソースガン72、Oソースガン73、Mgソースガン74、Cuソースガン75、及びGaソースガン76が備えられている。
Znソースガン72、Mgソースガン74、Cuソースガン75、Gaソースガン76は、それぞれZn(7N)、Mg(6N)、Cu(9N)、及びGa(7N)の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Znビーム、Mgビーム、Cuビーム、Gaビームを出射する。
Oソースガン73は、たとえば13.56MHzのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でO2ガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。
基板ヒータを備えるステージ77が基板78を保持する。ソースガン72〜76は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板78上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板78上に所望のタイミングで所望のビームを照射し、所望の組成のZnO系化合物半導体層を成長させることができる。
ZnOにMgを添加することにより、バンドギャップを広げることができる。しかしZnOはウルツ鉱構造(六方晶)であり、MgOは岩塩構造(立方晶)であることから、Mg組成が高すぎると相分離を起こす。MgZnOのMg組成をxと明示するMgxZn1−xOにおいて、Mg組成xはウルツ鉱構造を保つため0.6以下とするのが好ましい。なお、MgxZn1−xOという表記は、x=0の場合としてMgの添加されないZnOを含む。
ZnO系半導体のn型導電性は、不純物のドープを行わなくても得られる。Ga等の不純物をドープし、n型導電性を高めることができる。ZnO系半導体のp型導電性は、p型不純物のドープにより得られる。
真空チャンバ71内に、水晶振動子を用いた膜厚計79が備えられている。膜厚計79で測定される付着速度から、各ビームのフラックス強度が求められる。
真空チャンバ71に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン80、及び、RHEED像を映すスクリーン81が取り付けられている。RHEED像から、基板78上に形成された結晶層の表面平坦性や成長モードを評価することができる。
結晶が2次元成長し表面が平坦なエピタキシャル成長(単結晶成長)である場合、RHEED像はストリークパターンを示し、結晶が3次元成長し表面が平坦でないエピタキシャル成長(単結晶成長)の場合、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像がリングパターンとなる。
次に、MgxZn1−xO(0≦x≦0.6)結晶成長におけるVI/IIフラックス比について説明する。Znビームのフラックス強度をJZn、Mgビームのフラックス強度をJMg、Oラジカルビームのフラックス強度をJOと表す。金属材料であるZnあるいはMgのビームは、原子、または複数個の原子を含むクラスターのZnあるいはMgを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。
結晶へのZnの付着しやすさを示す付着係数をkZn、Mgの付着しやすさを示す付着係数をkMg、Oの付着しやすさを示す付着係数をkOと表す。Znの付着係数kZnとフラックス強度JZnの積kZnJZn、Mgの付着係数kMgとフラックス強度JMgの積kMgJMg、Oの付着係数kOとフラックス強度JOの積kOJOは、それぞれ基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。
kZnJZnとkMgJMgの和に対するkOJOの比であるkOJO/(kZnJZn+kMgJMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(Mgを含まない場合は単にZnリッチ条件)、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。
なお、Zn面(+c面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg及びkOを1とみなすことができ、VI/IIフラックス比をJO/(JZn+JMg)と表すことが可能である。
VI/IIフラックス比は、たとえばZnOの成長においては、以下の手順で算出することができる。Znフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのZnの蒸着速度FZn(nm/s)として測定される。ZnフラックスはFZn(nm/s)からJZn(atoms/cm2s)に換算される。
一方、Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(たとえばRFパワー300W、O2流量2.0sccm)のもとで、Znフラックスを変化させてZnOを成長させ、ZnO成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnJZn)−1+(kOJO)−1]−1を用いてフィッティングすることにより、その条件におけるOラジカルフラックスJOが算出される。こうして得られたZnフラックスJZn及びOラジカルフラックスJOから、VI/IIフラックス比を算出することができる。
続いて、本願発明者らが行った第1実験及び第2実験について説明する。両実験においては、図11A〜図11Eを参照して説明した製造方法で製造されたアニール前試料(図12A及び図12Bにデプスプロファイルを示した試料)と実質的に等しい試料が、アニール前試料として用いられる。
図2は、第1実験に係るp型ZnO系半導体層(Cu、Ga共ドープp型ZnO単結晶層)作製時の温度を示すグラフである。交互積層構造形成までは、図11Eのグラフに示す温度プロファイルと等しい。
図11Eに温度プロファイルを示す例においては、交互積層構造54形成後、外部電気炉でアニールを実施するために、MBE装置からアニール前試料を取り出す。このため、交互積層構造54を形成した後、MBE装置内の温度を低下させている。図2に温度プロファイルを示す第1実験においては、MBE装置内で試料にアニールを施した(in−situ annealing)。したがって交互積層構造の形成後、MBE装置内の温度を上昇させている。具体的には、MBE装置内において、930℃〜950℃の温度、一例として950℃で、30分間のアニールを実施した。
MBE装置内では、無電極放電管内でO2ガスをプラズマ化する(活性酸素を発生させる)一方で、Oセルシャッタを閉じ、Oラジカルビーム(発生させた活性酸素)が試料に直接照射されないようにした。なお、MBE装置内は真空に近い環境、たとえば圧力が10−2Pa未満の環境である。
図3Aは、アニール後試料の1/C2−V特性を示すグラフである。グラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C2」を単位「cm4/F2」で表す。両軸ともリニアスケールを用いている。
電圧が増加すると1/C2が減少する関係が得られ、交互積層構造形成位置がp型化した(Cu、Ga共ドープp型ZnO単結晶層が形成された)ことが示されている。
図3Bは、アニール後試料の不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図12Aに示すグラフのそれに等しい。
交互積層構造形成位置(Cu、Ga共ドープp型ZnO単結晶層)の不純物濃度(アクセプタ濃度)Naは6.0×1020cm−3程度であることがわかる。
図3Cは、SIMSによる、アニール後試料のCu濃度[Cu]、Ga濃度[Ga]、及び、Zn二次イオン強度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図12Bに示すグラフのそれに等しい。
グラフより、交互積層構造形成位置(Cu、Ga共ドープp型ZnO単結晶層)におけるCu濃度[Cu]は2.0×1021cm−3程度、Ga濃度[Ga]は8.8×1020cm−3程度、Zn二次イオン強度は5.7×104cps程度であることがわかる。
次に、第2実験について説明する。第2実験においても、第1実験同様、MBE装置内で試料にアニールを施した。具体的にはMBE装置内において、930℃、30分間のアニールを行った。しかし第2実験においては、第1実験と異なり、無電極放電管内でO2ガスをプラズマ化し(OプラズマをONの状態にし)、かつ、Oセルシャッタを開状態とした。すなわち、Oラジカルビームが試料に直接照射される状態でアニールを実施した。これら以外の条件は第1実験と等しい。
図4Aは、第2実験のアニール後試料の1/C2−V特性を示すグラフである。グラフの両軸の意味するところは、図3Aのそれに等しい。
電圧が増加すると1/C2が増加する関係が得られ、交互積層構造形成位置がn型である(p型化されていない)ことが示されている。
図4Bは、第2実験のアニール後試料の不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Bに示すグラフのそれに等しい。
交互積層構造形成位置の不純物濃度(ドナー濃度)Ndは1.0×1020cm−3程度であることがわかる。
図4Cは、SIMSによる、第2実験のアニール後試料のCu濃度[Cu]、Ga濃度[Ga]、及び、Zn二次イオン強度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Cに示すグラフのそれに等しい。
グラフより、交互積層構造形成位置におけるCu濃度[Cu]は1.2×1021cm−3程度、Ga濃度[Ga]は9.3×1020cm−3程度、Zn二次イオン強度は4.9×104cps程度であることがわかる。
第1実験のアニール後試料のデプスプロファイル(図3C)と、第2実験のそれ(図4C)を比較すると、試料表面におけるCu濃度[Cu]、Ga濃度[Ga]、及び、Zn二次イオン強度に、著しい相違が認められる。たとえば第1実験においては、試料表面(Cu、Ga共ドープp型ZnO単結晶層最表面)において、[Cu]及び[Ga]は最大値をとらず、Zn二次イオン強度は最小値をとらない。しかし第2実験においては、試料表面(交互積層構造形成位置最表面)において、[Cu]及び[Ga]は最大値をとり、Zn二次イオン強度は最小値をとる。
試料表面における[Cu]及び[Ga]の上昇とZn二次イオン強度の減少が観測されたSIMS分析(図4C)から、アニール時にOラジカルビームを試料に直接照射した第2実験においては、アニールによって表面まで拡散されたCu等とOラジカルとの反応により、試料表面(交互積層構造形成位置最表面)に銅酸化物が形成されたものと考えられる。
なお、アニール後試料のデプスプロファイル(図3C及び図4Cに示す[Cu]、[Ga]、及び、Zn二次イオン強度)に比べ、図12Bに示すアニール前試料のそれは、交互積層構造54形成位置において均一である。
本願発明者らが行った実験(第1実験及び第2実験)より、活性酸素の存在する、真空に近い環境、たとえば圧力が10−2Pa未満の環境で、交互積層構造にアニールを施すことにより、実験においては in−situ annealing を行うことにより、特に、Oラジカルビームが交互積層構造に直接照射されない状態でアニールを実施することにより、n型の交互積層構造をp型化する(Cu、Ga共ドープp型ZnO単結晶層を形成する)ことが可能であることがわかった。
このアニールにより得られるp型層(Cu、Ga共ドープp型ZnO単結晶層)においては、Cu濃度[Cu]及びGa濃度[Ga]が表面で最大とならない。
また、先の出願に係る提案においては、外部電気炉によるアニールで得られるCu、Ga共ドープp型ZnO単結晶層のCu濃度[Cu]は、たとえば1021cm−3オーダー、不純物濃度(アクセプタ濃度)Naは、たとえば1017cm−3オーダーであった。これに対し、第1実験で得られたCu、Ga共ドープp型ZnO単結晶層のCu濃度[Cu]は1021cm−3オーダー、不純物濃度(アクセプタ濃度)Naは1020cm−3オーダーであった。第1実験で得られたCu、Ga共ドープp型ZnO単結晶層は、先の出願に係るそれよりも、アクセプタ濃度Naが3桁程度高い。第1実験のCu、Ga共ドープp型ZnO単結晶層においては、アクセプタ濃度Naは、1021cm−3オーダーであるCu濃度[Cu]に対し、1桁低いだけである。第1実験に係るアニールによれば、たとえば外部電気炉によるO2アニールに比べ、高い活性化率で不純物(Cu)を活性化させることができ、交互積層構造を、不純物濃度(アクセプタ濃度)Naが1020cm−3以上のp型層とすることができる。
更に、図3Cを再参照すると、Cu及びGaはアニール時に、下地層(アンドープZnO層)側の、交互積層構造形成位置以外にも拡散している。Gaに比べて、Cuは拡散しやすいこともわかる。しかし、たとえば同程度の不純物濃度(アクセプタ濃度)Naを実現可能な、本願発明者らの他の出願に係るp型ZnO系半導体層の製造方法(特願2013−160955号、及び、特願2013−208719号)と比較したとき、Cuの下地層(アンドープZnO層)側への拡散は少ないことがわかった。すなわち第1実験に係るアニールを経て製造されるCu、Ga共ドープp型ZnO単結晶層においては、本願発明者らの他の出願に係るp型ZnO系半導体層の製造方法で製造されるCu、Ga共ドープZnO単結晶層よりも、Cuの下地層(n型層)への拡散に伴うpn接合における濃度変化の急峻性の悪化が抑制される。pn接合における濃度変化が急峻であるため、たとえば第1実験に係るCu、Ga共ドープp型ZnO単結晶層をp型層に用いて、半導体発光素子を製造する場合、活性層の厚さが保たれるとともに、結晶品質の低下が抑制される。また活性層において、非発光中心となる欠陥の生成が抑制され、高い発光効率の半導体発光素子とすることができる。このように、第1実験に係るアニールを用いることで、高品質の半導体発光素子を製造することが可能である。
加えて、第1実験に係るp型ZnO系半導体層の製造方法によれば、外部電気炉が不要で、かつ、p型ZnO系半導体層の製造時間を短縮することができる。
続いて、Cu、Ga共ドープZnO層等をp型半導体層に用い、ZnO系半導体発光素子を製造する実施例について説明する。
図5A及び図5Bは、実施例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。
図5Aに示すように、実施例によるZnO系半導体発光素子の製造方法は、基板上方にn型ZnO系半導体層を形成する工程(ステップS101)、及び、ステップS101で形成されたn型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程(ステップS102)を含む。
また、ステップS102のp型ZnO系半導体層形成工程は、図5Bに示すように、ステップS102a〜ステップS102dの4工程を含む。
p型ZnO系半導体層形成工程(ステップS102)においては、まずZn、O、必要に応じてMg、及びGaを供給して、Gaがドープされたn型MgxZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102a)。次に、ステップS102aで形成された、Gaドープn型MgxZn1−xO(0≦x≦0.6)単結晶層上にCuを供給する(ステップS102b)。ステップS102aとステップS102bを交互に繰り返して積層構造を形成する(ステップS102c)。そしてステップS102cで形成された積層構造を、活性酸素の存在する、真空に近い環境、たとえば圧力が10−2Pa未満の環境でアニールし、Cu、Ga共ドープp型MgxZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102d)。ステップS102dは、たとえばステップS102a〜ステップS102cを行った結晶製造装置内、たとえばMBE装置(チャンバ)内で実施する(in−situ annealing)。その際、MBE装置内においては、たとえば無電極放電管内でO2ガスをプラズマ化する一方、Oセルシャッタを閉じ、Oラジカルビームが積層構造に直接照射されないようにする。
図6A及び図6Bを参照し、ホモ構造のZnO系半導体発光素子を製造する第1実施例について説明する。図6Aは、第1実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。
ZnO基板1上に、成長温度300℃で、ZnフラックスFZnを0.15nm/s(JZn=9.9×1014atoms/cm2s)とし、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとして、厚さ30nmのZnOバッファ層2を成長させた。ZnOバッファ層2の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。
ZnOバッファ層2上に、成長温度900℃で、Zn、O及びGaを同時に供給し、厚さ150nmのn型ZnO層3を成長させた(たとえば図5AのステップS101)。ZnフラックスFZnは0.15nm/s(JZn=9.9×1014atoms/cm2s)、Oラジカルビーム照射条件はRFパワー250W、O2流量1.0sccm(JO=4.0×1014atoms/cm2s)、Gaのセル温度は460℃とした。n型ZnO層3のGa濃度は、たとえば1.5×1018cm−3である。
n型ZnO層3上に、成長温度900℃、ZnフラックスFZnを0.03nm/s(JZn=2.0×1014atoms/cm2s)、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとして、厚さ15nmのアンドープZnO活性層4を成長させた。
続いて、アンドープZnO活性層4上に、Cu、Ga共ドープp型ZnO層5を形成した(図5AのステップS102)。
まず基板温度を250℃とし、実験で用いたアニール前試料の作製時と等しいシャッタシーケンス(図11B参照)で、Zn、O及びGaと、Cuとを異なるタイミングで供給し、交互積層構造を形成した。具体的には、Zn、O及びGaを供給してGaドープZnO単結晶層を成長させる工程(図5BのステップS102a)と、GaドープZnO単結晶層上にCuを供給する工程(図5BのステップS102b)を交互に60回ずつ繰り返し、厚さ100nmの交互積層構造を形成した(図5BのステップS102c)。1回当たりのGaドープZnO単結晶層成長期間は10秒、1回当たりのCu供給期間は50秒である。GaドープZnO単結晶層成長工程でのZnフラックスFZnは0.14nm/s、Oラジカルビーム照射条件はRFパワー300W、O2流量2.0sccmとし、Gaのセル温度TGaは600℃とした。VI/IIフラックス比は0.88である。また、Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとした。
図6Bは、交互積層構造5Aの概略的な断面図である。交互積層構造5Aは、GaドープZnO単結晶層5aとCu層5bが交互に積層された積層構造を有する。GaドープZnO単結晶層5aの厚さは1.7nm程度、Cu層5bの厚さは1原子層以下、たとえば約1/20原子層(GaドープZnO単結晶層5a表面のCu被覆率が5%程度)である。交互積層構造5Aはn型導電性を示す。
次に、交互積層構造5Aにアニールを施した(図5BのステップS102d)。アニールは、ZnO基板1上に交互積層構造5Aまでの半導体層を成長させたMBE装置内で実施した(in−situ annealing)。具体的には、MBE装置内において、930℃〜950℃の温度、一例として950℃で、30分間のアニールを行った。その際、MBE装置内においては、無電極放電管内でO2ガスをプラズマ化する一方、Oセルシャッタを閉じ、Oラジカルビームが半導体層に直接照射されないようにした。MBE装置内は、活性酸素の存在する、真空に近い環境、たとえば圧力が10−2Pa未満の環境である。
アニールによって交互積層構造5A形成位置がp型化され、Cu、Ga共ドープp型ZnO層5が形成される。
Cu、Ga共ドープp型ZnO層5は、Cu濃度[Cu]及びGa濃度[Ga]が表面で最大とならないp型ZnO系半導体層であり、層内におけるCu濃度[Cu]は2.0×1021cm−3程度、Ga濃度[Ga]は8.8×1020cm−3程度、Zn二次イオン強度は5.7×104cps程度である。
またCu、Ga共ドープp型ZnO層5は、1020cm−3以上、たとえば6.0×1020cm−3程度の高い不純物濃度(アクセプタ濃度)Naを有する。Cu、Ga共ドープp型ZnO層5におけるNaは、1021cm−3オーダーであるCu濃度[Cu]に対し、1桁低いだけである。
更に、アニール時に下地層(アンドープZnO活性層4)側に拡散するCuが少ないため、たとえばCu、Ga共ドープp型ZnO層5とアンドープZnO活性層4との間のpn接合における濃度変化は急峻である。
その後、ZnO基板1の裏面にn側電極6nを形成した。Cu、Ga共ドープp型ZnO層5上にはp側電極6pを形成し、p側電極6p上にボンディング電極7を形成した。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極6pは、サイズ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極7は、サイズ100μm□で厚さ500nmのAu層で形成した。このようにして、第1実施例による方法でZnO系半導体発光素子が作製された。
図6Aに示すZnO系半導体発光素子は、n型ZnO系半導体層(n型ZnO層3)、n型ZnO系半導体層上方に形成されたZnO系半導体活性層(アンドープZnO活性層4)、ZnO系半導体活性層上方に形成されたp型ZnO系半導体層(Cu、Ga共ドープp型ZnO層5)、n型ZnO系半導体層に電気的に接続されたn側電極(n側電極6n)、及び、p型ZnO系半導体層に電気的に接続されたp側電極(p側電極6p)を含む。
本図に示すZnO系半導体発光素子においては、pn接合における濃度変化が急峻であり、アンドープZnO活性層4の厚さが保持されるとともに、結晶品質の低下が抑制されている。本図に示すZnO系半導体発光素子は、アンドープZnO活性層4において、非発光中心となる欠陥の生成が抑制され、高い発光効率を有する。このように、第1実施例による方法で作製されるZnO系半導体発光素子は、高品質の半導体発光素子である。
第1実施例による方法によれば、半導体層(交互積層構造5A)のアニールを行う外部電気炉が不要で、かつ、p型ZnO系半導体層(Cu、Ga共ドープp型ZnO層5)、ひいては半導体発光素子の製造時間を短縮することが可能である。
第1実験及び第1実施例では、Cu、Ga共ドープp型ZnO層を形成した(たとえば図5BのステップS102a〜ステップS102dのMgxZn1−xO表記においてx=0)が、Gaドープn型MgxZn1−xO(0<x≦0.6)単結晶層成長工程とCu付着工程とを交互に繰り返して形成した交互積層構造に同様のアニールを施すことにより、アクセプタ濃度が高く、pn接合における濃度変化が急峻なCu、Ga共ドープp型MgxZn1−xO(0<x≦0.6)単結晶層を得ることができる(たとえば図5BのステップS102a〜ステップS102dのMgxZn1−xO表記においてx≠0)。
図7は、Cu、Ga共ドープp型MgxZn1−xO(0<x≦0.6)単結晶層形成時、交互積層構造を作製する際のZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスの一例を示すタイムチャートである。
交互積層構造の作製においては、Znセルシャッタ、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタを開き、Cuセルシャッタを閉じるGaドープMgxZn1−xO(0<x≦0.6)単結晶層成長工程と、Znセルシャッタ、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタを閉じ、Cuセルシャッタを開くCu付着工程とを交互に繰り返す。
本図に示す例では、GaドープMgxZn1−xO単結晶層成長工程におけるZnセルシャッタの開期間が、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタの開期間を含むように設定されている。具体的には、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタの開閉は同時に行われ、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタの開期間の前後に、Znセルシャッタの開期間が延長される。
たとえば、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタの1回当たりの開期間は10秒である。Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタの開期間の前後にZnセルシャッタの開期間を1秒ずつ延長し、Znセルシャッタの1回当たりの開期間を12秒とする。Znセルシャッタ、Mgセルシャッタ、Oセルシャッタ、及びGaセルシャッタがすべて開状態となる10秒間が、1回当たりのGaドープMgxZn1−xO単結晶層成長期間である。Cuセルシャッタの1回当たりの開期間は50秒である。
次に、Cu、Ga共ドープp型MgxZn1−xO(0<x≦0.6)単結晶層を備える、ダブルへテロ構造のZnO系半導体発光素子を製造する第2実施例及び第3実施例について説明する。
図8Aは、第2実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。
ZnO基板11上にZn及びOを同時に供給し、たとえば厚さ30nmのZnOバッファ層12を成長させた。一例として、成長温度を300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとすることができる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。
ZnOバッファ層12上にZn、O及びGaを同時に供給し、たとえば成長温度900℃で、厚さ150nmのn型ZnO層13を成長させた。ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー250W、O2流量1.0sccm、Gaのセル温度を460℃とした。n型ZnO層13のGa濃度は、たとえば1.5×1018cm−3となる。
n型ZnO層13上にZn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層14を成長させた。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとすることができる。n型MgZnO層14のMg組成は、たとえば0.3である。
n型MgZnO層14上にZn及びOを同時に供給し、たとえば成長温度900℃で、厚さ10nmのZnO活性層15を成長させた。ZnフラックスFZnを0.1nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとした。
なお、図8Bに示すように、活性層15として、単層のZnO層ではなく、MgZnO障壁層15bとZnO井戸層15wが交互に積層された量子井戸構造を採用することができる。
基板温度をたとえば250℃まで下げ、Gaドープn型MgZnO単結晶層成長工程とCu付着工程を交互に繰り返し、活性層15上に交互積層構造を形成した。交互積層構造形成に当たってのZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスは、たとえば図7に示すそれと同様である。
たとえば、1回当たりのGaドープMgZnO単結晶層成長工程での成長期間を10秒とし、1回当たりのCu付着工程におけるCu供給期間を50秒とした。GaドープMgZnO単結晶層成長工程でのZnフラックスFZnは0.14nm/s、MgフラックスFMgは0.04nm/s、Oラジカルビーム照射条件は、RFパワー300W、O2流量2.0sccm、Gaのセル温度TGaは600℃である。VI/IIフラックス比は0.74となる。Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとした。GaドープMgZnO単結晶層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ100nmの交互積層構造を得た。
図8Cは、交互積層構造16Aの概略的な断面図である。交互積層構造16Aは、GaドープMgZnO単結晶層16aとCu層16bが交互に積層された積層構造を有する。GaドープMgZnO単結晶層16aの厚さは1.7nm程度、Cu層16bの厚さは1原子層以下、たとえば約1/20原子層(GaドープMgZnO単結晶層16a表面のCu被覆率が5%程度)である。交互積層構造16Aはn型導電性を示す。
次に、交互積層構造16Aにアニールを施した。アニールは、ZnO基板11上に交互積層構造16Aまでの半導体層を成長させたMBE装置内で実施した(in−situ annealing)。具体的には、MBE装置内において、930℃〜950℃の温度、一例として950℃で、30分間のアニールを行った。その際、MBE装置内においては、無電極放電管内でO2ガスをプラズマ化する一方、Oセルシャッタを閉じ、Oラジカルビームが半導体層に直接照射されないようにした。MBE装置内は、活性酸素の存在する、真空に近い環境、たとえば圧力が10−2Pa未満の環境である。
アニールによって、交互積層構造16A形成位置がp型化され、Cu、Ga共ドープp型MgZnO層16が形成される。
Cu、Ga共ドープp型MgZnO層16は、Cu濃度[Cu]及びGa濃度[Ga]が表面で最大とならないp型ZnO系半導体層であり、層内におけるCu濃度[Cu]は1.8×1021cm−3程度、Ga濃度[Ga]は7.8×1020cm−3程度、Zn二次イオン強度は4.0×104cps程度である。
また、Cu、Ga共ドープp型MgZnO層16は、1020cm−3以上、たとえば2.0×1020cm−3程度の高い不純物濃度(アクセプタ濃度)Naを有する。Cu、Ga共ドープp型MgZnO層16におけるNaは、1021cm−3オーダーであるCu濃度[Cu]に対し、1桁低いだけである。
更に、アニール時に下地層(活性層15)側に拡散するCuが少ないため、たとえばCu、Ga共ドープp型MgZnO層16と活性層15との間のpn接合における濃度変化は急峻である。
その後、ZnO基板11の裏面にn側電極17nを形成し、Cu、Ga共ドープp型MgZnO層16上にp側電極17pを形成する。また、p側電極17p上にボンディング電極18を形成する。たとえばn側電極17nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極17pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極18は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、第2実施例による方法でZnO系半導体発光素子が作製される。
第2実施例においてはZnO基板11を用いたが、MgZnO基板、GaN基板、SiC基板、Ga2O3基板等の導電性基板を使用することが可能である。
図8Aに示すZnO系半導体発光素子は、n型ZnO系半導体層(たとえばn型ZnO層13)、n型ZnO系半導体層上方に形成されたZnO系半導体活性層(活性層15)、ZnO系半導体活性層上方に形成されたp型ZnO系半導体層(Cu、Ga共ドープp型MgZnO層16)、n型ZnO系半導体層に電気的に接続されたn側電極(n側電極17n)、及び、p型ZnO系半導体層に電気的に接続されたp側電極(p側電極17p)を含む。
本図に示すZnO系半導体発光素子においては、pn接合における濃度変化が急峻であり、活性層15の厚さが保持されるとともに、結晶品質の低下が抑制されている。本図に示すZnO系半導体発光素子は、活性層15において、非発光中心となる欠陥の生成が抑制され、高い発光効率を有する。このように、第2実施例による方法で作製されるZnO系半導体発光素子は、高品質の半導体発光素子である。
第2実施例による方法によれば、半導体層(交互積層構造16A)のアニールを行う外部電気炉が不要で、かつ、p型ZnO系半導体層(Cu、Ga共ドープp型MgZnO層16)、ひいては半導体発光素子の製造時間を短縮することが可能である。
図9は、第3実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1及び第2実施例においては導電性基板上に結晶成長し、層形成を行ったが、第3実施例では絶縁性基板上に結晶成長する。
絶縁性基板であるc面サファイア基板21上にMg及びOを同時に供給し、たとえば厚さ10nmのMgOバッファ層22を成長させる。一例として、成長温度を650℃、MgフラックスFMgを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとすることができる。MgOバッファ層22は、その上のZnO系半導体がZn面を表面として成長するように制御する極性制御層として機能する。
MgOバッファ層22上に、たとえば成長温度300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとして、Zn及びOを同時に供給し、厚さ30nmのZnOバッファ層23を成長させる。ZnOバッファ層23はZn面で成長する。ZnOバッファ層23の結晶性及び表面平坦性の改善のため、900℃で30分間のアニールを行う。
ZnOバッファ層23上にZn、O及びGaを同時に供給し、たとえば厚さ1.5μmのn型ZnO層24を成長させる。一例として成長温度を900℃、ZnフラックスFZnを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccm、Gaのセル温度を480℃とする。
n型ZnO層24上に、Zn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層25を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O2流量2.0sccmとすることができる。n型MgZnO層25のMg組成は、たとえば0.3である。
n型MgZnO層25上に、たとえば厚さ10nmのZnO活性層26を成長させる。成長条件は、第2実施例における活性層15の場合と等しくすることができる。単層のZnO層のかわりに、量子井戸構造を採用してもよい。
活性層26上にCu、Ga共ドープp型MgZnO層27を形成する。形成方法は、たとえば第2実施例におけるCu、Ga共ドープp型MgZnO層16のそれと等しい。
第3実施例のc面サファイア基板21は絶縁性基板であるため、基板21裏面側にn側電極を取ることができない。そこでCu、Ga共ドープp型MgZnO層27の上面から、n型ZnO層24が露出するまでエッチングを行い、露出したn型ZnO層24上にn側電極28nを形成する。また、Cu、Ga共ドープp型MgZnO層27上にp側電極28pを形成し、p側電極28p上にボンディング電極29を形成する。
n側電極28nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極28pは、厚さ0.5nmのNi層上に厚さ10nmのAu層を積層して形成することができる。ボンディング電極29は、厚さ500nmのAu層で形成する。このようにして、第3実施例による方法でZnO系半導体発光素子が作製される。
図9に示すZnO系半導体発光素子も、第1及び第2実施例と同様に、n型ZnO系半導体層(たとえばn型ZnO層24)、n型ZnO系半導体層上方に形成されたZnO系半導体活性層(活性層26)、ZnO系半導体活性層上方に形成されたp型ZnO系半導体層(Cu、Ga共ドープp型MgZnO層27)、n型ZnO系半導体層に電気的に接続されたn側電極(n側電極28n)、及び、p型ZnO系半導体層に電気的に接続されたp側電極(p側電極28p)を含む。
Cu、Ga共ドープp型MgZnO層27は、第2実施例のCu、Ga共ドープp型MgZnO層16と同様の性質を有するp型ZnO系半導体単結晶層である。また、第3実施例のZnO系半導体発光素子も、第2実施例のZnO系半導体発光素子と同様の特徴を有する高品質の半導体発光素子である。第3実施例による製造方法によっても、第2実施例による製造方法と同様の効果を奏することができる。
以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。
たとえば、第1実験及び実施例では、Gaドープn型MgxZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造にアニールを行い、p型導電性を示すCu、Ga共ドープMgxZn1−xO(0≦x≦0.6)単結晶層を形成(p型化)した。Cu(IB族元素)とGa(IIIB族元素)を含む交互積層構造がアニールされることで、CuがVIB族元素であるOと1価(Cu+)の状態で結合しやすくなり、アクセプタとして機能する1価のCu+が2価のCu2+より生じやすくなる結果、交互積層構造がp型化すると考えられる。したがってGaに限らず、Gaと同じくIIIB族元素であるB、Al及びInを使用することができる。使用されるIIIB族元素は、B、Ga、Al及びInからなる群より選択される一以上のIIIB族元素であればよい。
更に、本願発明者らは、Gaドープn型MgxZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造だけでなく、Cu(IB族元素)とGa(IIIB族元素)を含む種々のn型ZnO系半導体単結晶構造を形成し、これにアニールを施すことによって、Cu(IB族元素)とGa(IIIB族元素)が共ドープされたp型ZnO系半導体層を形成する方法、及び、該p型ZnO系半導体層を用いてZnO系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案においてアニール対象とされるn型ZnO系半導体単結晶構造も、本願に適用することが可能である。
図10A〜図10Dは、活性酸素の存在する、たとえば圧力が10−2Pa未満の真空に近い環境において、一例として、活性酸素が直接照射されない状態で in−situ annealing を行うことにより、アクセプタ濃度が高く、pn接合における濃度変化が急峻なp型ZnO系半導体層を形成することのできるn型ZnO系半導体単結晶構造の例を示す概略的な断面図である。
図10Aは、Cuドープn型MgxZn1−xO(0≦x≦0.6)単結晶層61aとGa層61bが交互に積層された交互積層構造61Aを示す(たとえば特願2013−036824号参照)。
交互積層構造61Aは、たとえば(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)Cuを供給して、CuがドープされたMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給する工程を交互に繰り返して形成することが可能である。
図10Bは、n型MgxZn1−xO(0≦x≦0.6)単結晶層62a、Cu層62b、n型MgxZn1−xO(0≦x≦0.6)単結晶層62a、Ga層62cがこの順に交互に積層された交互積層構造62Aを示す(たとえば特願2013−085380号参照)。
交互積層構造62Aは、たとえば第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、Cu層を形成する工程と、Cu層上に、第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第2のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を含むIIIB族元素層を形成する工程を繰り返して形成することが可能である。
図10Cは、n型MgxZn1−xO(0≦x≦0.6)単結晶層63aとCu、Ga層63bが交互に積層された交互積層構造63Aを示す(たとえば特願2013−085381号参照)。
交互積層構造63Aは、たとえばMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgxZn1−xO(0≦x≦0.6)単結晶層上に、Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを供給する工程を交互に繰り返して形成することが可能である。
図10Dは、Cuドープn型MgxZn1−xO(0≦x≦0.6)単結晶層64aとGaドープn型MgxZn1−xO(0≦x≦0.6)単結晶層64bが交互に積層された交互積層構造64Aを示す(たとえば特願2013−138550号参照)。
交互積層構造64Aは、たとえばCuがドープされた第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされた第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程を交互に繰り返して形成することが可能である。
これらの構造に対しても、たとえば第1実験及び実施例に係るアニールを実施することにより、アクセプタ濃度が高く、pn接合における濃度変化が急峻なCu(IB族元素)、Ga(IIIB族元素)共ドープp型MgxZn1−xO(0≦x≦0.6)単結晶層を形成することができる。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
実施例による製造方法で製造されるp型ZnO系半導体層は、たとえば短波長(紫外〜青色波長領域)の光を発光する発光ダイオード(LED)やレーザダイオード(LD)に利用でき、また、これらの応用製品(各種インジケータ、LEDディスプレイ、CV/DVD用光源等)に利用可能である。更に、白色LEDやその応用製品(照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等)に利用できる。また、紫外センサに利用可能である。
1 ZnO基板
2 ZnOバッファ層
3 n型ZnO層
4 アンドープZnO活性層
5 Cu、Ga共ドープp型ZnO層
5A 交互積層構造
5a GaドープZnO単結晶層
5b Cu層
6n n側電極
6p p側電極
7 ボンディング電極
11 ZnO基板
12 ZnOバッファ層
13 n型ZnO層
14 n型MgZnO層
15 活性層
15b MgZnO障壁層
15w ZnO井戸層
16 Cu、Ga共ドープp型MgZnO層
16A 交互積層構造
16a GaドープMgZnO単結晶層
16b Cu層
17n n側電極
17p p側電極
18 ボンディング電極
21 c面サファイア基板
22 MgOバッファ層
23 ZnOバッファ層
24 n型ZnO層
25 n型MgZnO層
26 活性層
27 Cu、Ga共ドープp型MgZnO層
28n n側電極
28p p側電極
29 ボンディング電極
51 ZnO基板
52 ZnOバッファ層
53 アンドープZnO層
54 交互積層構造
54a GaドープZnO単結晶層
54b Cu層
61a CuドープMgxZn1−xO単結晶層
61b Ga層
62a MgxZn1−xO単結晶層
62b Cu層
62c Ga層
63a MgxZn1−xO単結晶層
63b Cu、Ga層
64a CuドープMgxZn1−xO単結晶層
64b GaドープMgxZn1−xO単結晶層
61A〜64A 交互積層構造
71 真空チャンバ
72 Znソースガン
73 Oソースガン
74 Mgソースガン
75 Cuソースガン
76 Gaソースガン
77 ステージ
78 基板
79 膜厚計
80 RHEED用ガン
81 スクリーン
2 ZnOバッファ層
3 n型ZnO層
4 アンドープZnO活性層
5 Cu、Ga共ドープp型ZnO層
5A 交互積層構造
5a GaドープZnO単結晶層
5b Cu層
6n n側電極
6p p側電極
7 ボンディング電極
11 ZnO基板
12 ZnOバッファ層
13 n型ZnO層
14 n型MgZnO層
15 活性層
15b MgZnO障壁層
15w ZnO井戸層
16 Cu、Ga共ドープp型MgZnO層
16A 交互積層構造
16a GaドープMgZnO単結晶層
16b Cu層
17n n側電極
17p p側電極
18 ボンディング電極
21 c面サファイア基板
22 MgOバッファ層
23 ZnOバッファ層
24 n型ZnO層
25 n型MgZnO層
26 活性層
27 Cu、Ga共ドープp型MgZnO層
28n n側電極
28p p側電極
29 ボンディング電極
51 ZnO基板
52 ZnOバッファ層
53 アンドープZnO層
54 交互積層構造
54a GaドープZnO単結晶層
54b Cu層
61a CuドープMgxZn1−xO単結晶層
61b Ga層
62a MgxZn1−xO単結晶層
62b Cu層
62c Ga層
63a MgxZn1−xO単結晶層
63b Cu、Ga層
64a CuドープMgxZn1−xO単結晶層
64b GaドープMgxZn1−xO単結晶層
61A〜64A 交互積層構造
71 真空チャンバ
72 Znソースガン
73 Oソースガン
74 Mgソースガン
75 Cuソースガン
76 Gaソースガン
77 ステージ
78 基板
79 膜厚計
80 RHEED用ガン
81 スクリーン
Claims (20)
- (a)Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、
(b)前記n型ZnO系半導体単結晶構造を、活性酸素の存在する、圧力が10−2Pa未満の環境でアニールして、Cuと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する工程と
を有するp型ZnO系半導体層の製造方法。 - 前記工程(a)を実施した装置内で、前記工程(b)を実施する請求項1に記載のp型ZnO系半導体層の製造方法。
- 前記工程(b)において、活性酸素を発生させ、発生させた活性酸素が前記n型ZnO系半導体単結晶構造に直接照射されない状態でアニールを行う請求項1または2に記載のp型ZnO系半導体層の製造方法。
- 前記工程(a)が、
(a1)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給して、前記IIIB族元素がドープされたMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a2)前記MgxZn1−xO(0≦x≦0.6)単結晶層上にCuを供給する工程と、
(a3)前記工程(a1)と前記工程(a2)を交互に繰り返して積層構造を形成する工程と
を含む請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 - 前記工程(a)が、
(a4)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)Cuを供給して、CuがドープされたMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a5)前記MgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給する工程と、
(a6)前記工程(a4)と前記工程(a5)を交互に繰り返して積層構造を形成する工程と
を含む請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 - 前記工程(a)が、
(a7)第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a8)前記第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、Cu層を形成する工程と、
(a9)前記Cu層上に、第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a10)前記第2のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を含むIIIB族元素層を形成する工程と、
(a11)前記工程(a7)〜(a10)を繰り返して積層構造を形成する工程と
を含む請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 - 前記工程(a)が、
(a12)MgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a13)前記MgxZn1−xO(0≦x≦0.6)単結晶層上に、Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを供給する工程と、
(a14)前記工程(a12)と前記工程(a13)を交互に繰り返して積層構造を形成する工程と
を含む請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 - 前記工程(a)が、
(a15)Cuがドープされた第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a16)前記第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされた第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a17)前記工程(a15)と前記工程(a16)を交互に繰り返して積層構造を形成する工程と
を含む請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 - 基板上方に、n型ZnO系半導体層を形成する工程と、
前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程と
を有し、
前記p型ZnO系半導体層を形成する工程は、
(a)Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、
(b)前記n型ZnO系半導体単結晶構造を、活性酸素の存在する、圧力が10−2Pa未満の環境でアニールして、Cuと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する工程と
を備えるZnO系半導体素子の製造方法。 - 前記工程(a)を実施した装置内で、前記工程(b)を実施する請求項9に記載のZnO系半導体素子の製造方法。
- 前記工程(b)において、活性酸素を発生させ、発生させた活性酸素が前記n型ZnO系半導体単結晶構造に直接照射されない状態でアニールを行う請求項9または10に記載のZnO系半導体素子の製造方法。
- 前記工程(a)が、
(a1)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給して、前記IIIB族元素がドープされたMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a2)前記MgxZn1−xO(0≦x≦0.6)単結晶層上にCuを供給する工程と、
(a3)前記工程(a1)と前記工程(a2)を交互に繰り返して積層構造を形成する工程と
を含む請求項9〜11のいずれか1項に記載のZnO系半導体素子の製造方法。 - 前記工程(a)が、
(a4)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)Cuを供給して、CuがドープされたMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a5)前記MgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給する工程と、
(a6)前記工程(a4)と前記工程(a5)を交互に繰り返して積層構造を形成する工程と
を含む請求項9〜11のいずれか1項に記載のZnO系半導体素子の製造方法。 - 前記工程(a)が、
(a7)第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a8)前記第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、Cu層を形成する工程と、
(a9)前記Cu層上に、第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a10)前記第2のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を含むIIIB族元素層を形成する工程と、
(a11)前記工程(a7)〜(a10)を繰り返して積層構造を形成する工程と
を含む請求項9〜11のいずれか1項に記載のZnO系半導体素子の製造方法。 - 前記工程(a)が、
(a12)MgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a13)前記MgxZn1−xO(0≦x≦0.6)単結晶層上に、Cuと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを供給する工程と、
(a14)前記工程(a12)と前記工程(a13)を交互に繰り返して積層構造を形成する工程と
を含む請求項9〜11のいずれか1項に記載のZnO系半導体素子の製造方法。 - 前記工程(a)が、
(a15)Cuがドープされた第1のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a16)前記第1のMgxZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされた第2のMgxZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a17)前記工程(a15)と前記工程(a16)を交互に繰り返して積層構造を形成する工程と
を含む請求項9〜11のいずれか1項に記載のZnO系半導体素子の製造方法。 - (i)Cuと、(ii)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とが共ドープされたp型ZnO系半導体層であって、
Cu濃度[Cu]が表面で最大とならないp型ZnO系半導体層。 - アクセプタ濃度が1020cm−3以上である請求項17に記載のp型ZnO系半導体層。
- n型ZnO系半導体層と、
前記n型ZnO系半導体層上方に形成されたZnO系半導体活性層と、
前記ZnO系半導体活性層上方に形成されたp型ZnO系半導体層と、
前記n型ZnO系半導体層に電気的に接続されたn側電極と、
前記p型ZnO系半導体層に電気的に接続されたp側電極と
を有し、
前記p型ZnO系半導体層は単結晶層であって、(i)Cuと、(ii)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とが共ドープされ、Cu濃度[Cu]が表面で最大とならない
ZnO系半導体素子。 - 前記p型ZnO系半導体層のアクセプタ濃度が1020cm−3以上である請求項19に記載のZnO系半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258806A JP2015115566A (ja) | 2013-12-16 | 2013-12-16 | p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258806A JP2015115566A (ja) | 2013-12-16 | 2013-12-16 | p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015115566A true JP2015115566A (ja) | 2015-06-22 |
Family
ID=53529070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013258806A Pending JP2015115566A (ja) | 2013-12-16 | 2013-12-16 | p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015115566A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028077A (ja) * | 2015-07-22 | 2017-02-02 | スタンレー電気株式会社 | ZnO系半導体構造の製造方法 |
-
2013
- 2013-12-16 JP JP2013258806A patent/JP2015115566A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028077A (ja) * | 2015-07-22 | 2017-02-02 | スタンレー電気株式会社 | ZnO系半導体構造の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9064791B2 (en) | Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, and an n-type ZnO based compound semiconductor laminate structure | |
JP6092586B2 (ja) | ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法 | |
JP6100590B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP6017243B2 (ja) | ZnO系半導体素子、及び、ZnO系半導体素子の製造方法 | |
JP6116989B2 (ja) | Cuドープp型ZnO系半導体結晶層とその製造方法 | |
JP6219089B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6155118B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP6100591B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP6387264B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6231841B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2015115566A (ja) | p型ZnO系半導体層、ZnO系半導体素子、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6334929B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6092657B2 (ja) | p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造 | |
JP5912968B2 (ja) | p型ZnO系半導体膜の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6419472B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2016033934A (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6092648B2 (ja) | p型ZnO系半導体単結晶層、及び、ZnO系半導体素子 | |
JP5952120B2 (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2014027134A (ja) | p型ZnO系半導体単結晶層、及び、ZnO系半導体素子 | |
JP6267973B2 (ja) | Agドープp型ZnO系半導体結晶層の製造方法 | |
JP6572089B2 (ja) | ZnO系半導体構造およびその製造方法 | |
JP6470061B2 (ja) | p型ZnO系半導体構造の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP6516258B2 (ja) | ZnO系半導体構造の製造方法 | |
JP2016035944A (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 | |
JP2016033935A (ja) | p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法 |