JP6248532B2 - 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 - Google Patents

3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 Download PDF

Info

Publication number
JP6248532B2
JP6248532B2 JP2013216306A JP2013216306A JP6248532B2 JP 6248532 B2 JP6248532 B2 JP 6248532B2 JP 2013216306 A JP2013216306 A JP 2013216306A JP 2013216306 A JP2013216306 A JP 2013216306A JP 6248532 B2 JP6248532 B2 JP 6248532B2
Authority
JP
Japan
Prior art keywords
substrate
sic
sic epitaxial
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013216306A
Other languages
English (en)
Other versions
JP2015078093A (ja
JP2015078093A5 (ja
Inventor
幸宗 渡邉
幸宗 渡邉
功泰 川名
功泰 川名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013216306A priority Critical patent/JP6248532B2/ja
Priority to US14/514,993 priority patent/US9758902B2/en
Publication of JP2015078093A publication Critical patent/JP2015078093A/ja
Publication of JP2015078093A5 publication Critical patent/JP2015078093A5/ja
Application granted granted Critical
Publication of JP6248532B2 publication Critical patent/JP6248532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、3C−SiCエピタキシャル層の製造方法および半導体装置に関する。
SiCはSiと比べて2倍以上のバンドギャップを有するワイドギャップ半導体であり、例えば高耐圧デバイス用の材料として期待されている。SiCは多くの結晶多形を有し、代表的なものとして六方晶系の4H−または6H−SiC、および立方晶系の3C−SiCが知られている。これらは電気的特性が異なるため、それぞれ異なる用途が期待されている。
SiCは融点の高い材料であり、単結晶の基板を作製することが難しい。そのため、SiCデバイスの作製には、Si基板上へのSiCのヘテロエピタキシャル成長が検討されている。しかし、Si基板上にヘテロエピタキシャル成長を行うときの成長温度は1350℃前後と非常に高温であり、シリコンの融点(1420℃)に近い温度である。したがって、Si基板を成長温度まで昇温すると、基板表面からSiが昇華してしまい、正常にエピタキシャル成長をすることができない。この対策として、Si基板表面を炭化させて昇華を防ぐ技術が知られている。炭化処理したSi基板上には、SiCをエピタキシャル成長することができる。
しかし、Siおよび3C−SiCの格子定数はそれぞれ5.43Åおよび4.36Åであり、約20%の差がある。このため、3C−SiCとSiとの界面では多くの結晶欠陥が発生し、発生した欠陥は3C−SiCエピタキシャル層に伝播する。エピタキシャル層の品質改善、ひいてはデバイスの特性改善のためには、エピタキシャル層中の結晶欠陥を低減する必要がある。また、格子定数の差に起因した内部応力および熱膨張係数の差により、基板が下に凸に反ったり、クラックが発生してしまうという問題がある。基板の反りやクラックは、電子デバイスを表面に作製する場合、そのプロセスの中で障害となる。
特許文献1は、基板の反りまたはクラックを防止するため、基板上あるいは積層された層の上に、点状、ストライプ上または格子状等の縞状に形成された非成長領域パターンを形成する技術を開示している。
特開平11−186178号公報
特許文献1の技術においては、非成長領域パターンを形成するために、酸化膜形成工程、フォトマスクを用いたパターンニング工程、エッチング工程など複数のプロセス工程が必要であり、プロセスコストが増加する。また、特許文献1の技術によれば基板の反りは低減するものの、まだ改善の余地があった。
これに対し本発明は、基板の反りを低減し、かつ結晶品質を向上させた3C−SiCエピタキシャル層の製造方法および半導体装置を提供する。
本発明は、Si基板上に第1の3C−SiC層をエピタキシャル成長させる工程と、前記第1の3C−SiC層の酸化をする工程と、前記3C−SiC層表面の酸化膜を除去する工程と、前記酸化膜の除去後、前記3C−SiC層上に第2の3C−SiC層をエピタキシャル成長させる工程とを有する3C−SiCエピタキシャル層の製造方法を提供する。
この製造方法によれば、基板の反りを低減し、かつ結晶品質を向上させた3C−SiCエピタキシャル層を形成することができる。
前記酸化は、1100〜1200℃の熱酸化により行われてもよい。
前記熱酸化は、酸素雰囲気で行われてもよい。
前記熱酸化は、酸素および水蒸気雰囲気で行われてもよい。
前記酸化膜の除去は、ウェットエッチングにより行われてもよい。
前記Si基板は、Si(100)基板であってもよい。
また、本発明は、Si基板と、前記Si基板上に形成され、酸化した第1の3C−SiCエピタキシャル層と、前記第1の3C−SiCエピタキシャル層上に形成された第2の3C−SiCエピタキシャル層とを有する3C−SiCエピタキシャル基板を提供する。
このエピタキシャル基板によれば、作製されるデバイスの特性を向上させることができる。
この3C−SiCエピタキシャル基板は、前記Si基板および前記第1の3C−SiCエピタキシャル層の間にバッファー層を有してもよい。
前記バッファー層は、炭化処理されたSiであってもよい。
前記バッファー層は、格子定数がSiより小さく3C−SiCより大きい立方晶系の材料で形成されてもよい。
さらに、本発明は、上記いずれかの3C−SiCエピタキシャル基板を用いた半導体装置を提供する。
3C−SiCエピタキシャル基板1の構成を示す模式図。 3C−SiCエピタキシャル基板1の製造方法を示すフローチャート。 ステップS2の後の状態を示す。 ステップS3の後の状態を示す。 ステップS4の後の状態を示す。
図1は、一実施形態に係る3C−SiCエピタキシャル基板1の構成を示す模式図である。図1は、3C−SiCエピタキシャル基板1の断面模式図を示している。3C−SiCエピタキシャル基板1は、基板10と、SiCエピタキシャル層20と、SiCエピタキシャル層30とを有する。
基板10は、Si基板である。Si基板は、例えば、CZ(チョクラルスキー)法により成長されたSi単結晶のインゴットを所定の厚さにスライスし、さらに研磨することにより得られる。基板10としては、表面が(100)面のものが用いられる。なお、基板10として、表面が(100)面から所定の角度(例えば4°)傾いた(オフセットした)基板、または表面が(100)面以外の面方位(例えば(111)面)のものが用いられてもよい。さらに、基板10は、Siインゴットからから切り出した基板に限定されない。基板10は、石英、サファイア、ステンレス等、Si以外の材料からなる基板上にSiエピタキシャル層(単結晶Si膜)を形成したものであってもよい。本稿においてSi基板とは、Siインゴットから切り出された基板およびSi以外の材料からなる基板上にSiエピタキシャル層が形成されたもののいずれをも含む。
SiCエピタキシャル層20は、基板10上に形成された3C−SiCエピタキシャル層である。SiCエピタキシャル層20と基板10との界面(3C−SiC/Si界面)近傍においては、3C−SiCとSiの格子定数の差および熱膨張係数の差により応力の影響で多数の結晶欠陥が形成されている。この結晶欠陥は、(111)面に平行な方向の積層欠陥である。図1においては、この結晶欠陥をSiCエピタキシャル層20中の実線で示している。結晶欠陥は(111)面で発生しており、[111]方向、すなわち基板10の表面(Si(100)面)に対し54.73°傾いた方向に延びている。
結晶欠陥は、SiCエピタキシャル層が成長し膜厚が増すにつれ、他の結晶欠陥と会合して消滅する。このため、SiCエピタキシャル層20の上方にいくにつれ、結晶欠陥の密度は減少する。しかし、結晶欠陥は完全になくなることはなく、SiCエピタキシャル層20をある程度の厚みまで成長しても、ある密度の結晶欠陥は残っている。
SiCエピタキシャル層20においては、この結晶欠陥に沿って酸化膜21が形成されている。SiCの酸化による体積膨張により、基板の反りを解消する方向に応力を発生する。したがって、SiCエピタキシャル層20の膜厚および酸化膜21の厚さを調整することにより、基板の反りを低減し、ほぼ平坦なエピタキシャル基板を作製することができる。
SiCエピタキシャル層30は、SiCエピタキシャル層20上に形成された3C−SiCエピタキシャル層である。SiCエピタキシャル層30は、結晶欠陥密度が3C−SiC/Si界面よりも低減されたSiCエピタキシャル層20の上に成長されるので、結晶欠陥密度が低い高品質な層(膜)である。
SiCエピタキシャル層30に半導体装置(電子デバイス)を作製することができる。SiCエピタキシャル層30を用いて形成される電子デバイスは、例えば、トランジスター(MOSFETまたはMESFETなど)またはダイオード(ショットキーダイオードまたはpn接合ダイオード)を含む。
図2は、3C−SiCエピタキシャル基板1の製造方法を示すフローチャートである。
ステップS1において、基板10の上にバッファー層(図示略)を形成する。バッファー層は、基板10と以後成長するエピタキシャル層との格子定数のずれを緩和するための層である。バッファー層は、例えば、Si基板を炭化処理して得られる炭化層である。Si基板の炭化処理には、例えば、コールドウォールタイプのUHV−CVD(Ultra High Vacuum - Chemical Vapor Deposition)チャンバーが用いられる。UHV−CVDのベース圧力は、例えば、2.0×10-7Paである。Si基板をUHV−CVDチャンバーに導入する前には、所定の前処理が行われる。この前処理は、例えば、Si基板表面の自然酸化膜を除去する処理を含む。自然酸化膜は、例えば、1%DHF溶液を用いて洗浄により除去される。自然酸化膜の除去後、基板10は、チャンバーにセットされる。
次に、炭素源ガス(炭化元ガス)をUHV−CVDチャンバーに導入する。炭素源ガスとしては、炭化水素系ガス、例えば、メタン(CH4)、エタン(C26)、アセチレン(C22)、エチレン(C24)、プロパン(C38)、ノルマルブタン(n−C410)、イソブタン(i−C410)、ネオペンタン(neo−C512)等が用いられる。これらは単独で用いられてもよいし、2種以上が混合されてもよい。
炭素源ガスの導入後、Si基板を所定の昇温速度(例えば10℃/分)で、所定の炭化処理温度まで昇温する。炭化処理温度は、例えば900〜1350℃の範囲である。Si基板は、炭化処理温度において、所定の炭化処理時間保持される。炭化処理時間は、例えば、0〜300分の範囲である。炭化処理時間が経過すると炭素源ガスの供給は止められ、Si基板は所定の待機温度(例えば600℃)まで降温される。
なおこの炭化処理のシーケンスは一例であり、これに限定するものではない。また、バッファー層は、Si基板の炭化層に限定されない。バッファー層は、立方晶の結晶構造を有し、格子定数がSiより小さく3C−SiCより大きいものであれば、どのような材料で形成されてもよい。さらに別の例で、バッファー層の形成(ステップS1)自体が省略されてもよい。
ステップS2において、基板10の上に3C−SiCエピタキシャル層(SiCエピタキシャル層20)を成長する。ここで、「基板10の上に」SiCエピタキシャル層20を成長するとは、基板10の上に直接SiCエピタキシャル層20を成長する場合に加え、基板10上に形成されたバッファー層の上にSiCエピタキシャル層20を成長する場合も含む。SiCエピタキシャル層20の膜厚は、例えば、500nm〜1μmである。3C−SiCエピタキシャル層の成長は、例えばCVD(Chemical Vapor Deposition)により行われる。CVDにおいては、真空チャンバー内にセットされた基板10に対して原料ガスを導入し、エピタキシャル成長を行う。
炭素の原料ガスとしては、炭化水素系ガス、例えば、メタン(CH4)、エタン(C26)、アセチレン(C22)、エチレン(C24)、プロパン(C38)、ノルマルブタン(n−C410)、イソブタン(i−C410)、ネオペンタン(neo−C512)等が用いられる。これらは単独で用いられてもよいし、2種以上が混合されてもよい。なお、3C−SiCのエピタキシャル成長に用いられる炭素の原料ガスは、Si基板の炭化処理に用いられる炭素源ガスと同じであってもよいし、異なっていてもよい。
シリコンの原料ガスとしては、シラン系ガス、例えば、ジクロロシラン(SiH2Cl2)、テトラクロロシラン(SiCl4)、トリクロロシラン(SiHCl3)、ヘキサクロロジシラン(Si2Cl6)、シラン(SiH4)、ジシラン(Si26)、モノメチルシラン(SiH3(CH3))、ジメチルシラン(SiH2(CH32)、トリメチルシラン(SiH(CH33)等が用いられる。これらは単独で用いられてもよいし、2種以上が混合されてもよい。
成長温度は、例えば950〜1400℃の範囲である。なお、基板10をチャンバーにセットする前に、基板10の洗浄等、所定の処理が行われる。基板10の洗浄は、Si基板表面に形成された自然酸化膜を除去するために行われる。自然酸化膜は、例えば、1%DHFを用いて除去される。自然酸化膜の除去後、基板10を純水で洗浄する。洗浄後、基板10を真空チャンバーにセットする。
なお、3C−SiC層をエピタキシャル成長する方法はCVDによるものに限定されない。MBE(Molecular Beam Epitaxy)等の真空蒸着法を用いてエピタキシャル成長が行われてもよい。
図3は、ステップS2の後の状態を示している。SiCエピタキシャル層20と基板10との界面において発生した多数の結晶欠陥は、[111]方向に延びている。これらの結晶欠陥の一部は、SiCエピタキシャル層20の成長とともに他の結晶欠陥と会合して消滅している。
再び図2を参照する。ステップS3において、SiCエピタキシャル層20を酸化する。SiCエピタキシャル層20は、例えば熱酸化により酸化される。熱酸化は、酸素(O2)雰囲気で行われるドライ熱酸化、または酸素および水蒸気(O2+H2O)雰囲気で行われるウェット熱酸化である。
酸化の条件は、基板10の厚さ、SiCエピタキシャル層20の膜厚、およびSiCエピタキシャル層30の膜厚等に応じて決定される。この酸化の目的の一つは、エピタキシャル基板の反りを補償することである。エピタキシャル基板の反りは基板10の厚さとSiCエピタキシャル層の膜厚によって決まるので、酸化の程度すなわち酸化の条件は、これらの厚さに応じて決定される。熱酸化は、例えば、1100〜1200℃で5〜300分の範囲で行われる。
図4は、ステップS3の後の状態を示している。酸素原子は、SiCエピタキシャル層20の表面、および結晶欠陥を介して拡散する。したがって、酸化膜21は、SiCエピタキシャル層20の表面および結晶欠陥に沿って形成される。酸化膜は、3C−SiCエピタキシャル層の体積を膨張させる効果があるため、基板(Si基板およびSiCエピタキシャル層)の内部応力と逆向きの応力を発生させ、内部応力を緩和する効果がある。すなわち、酸化膜により、基板の反りを補償する方向に応力が発生する。したがって、基板の反り量に応じて酸化膜の厚さを制御することで、基板の反りをほぼゼロにすることができる。なお図4の例では、SiCエピタキシャル層20の厚さ方向中央付近まで酸化膜21が形成されているが、前述のとおり酸化の程度は基板の反りに応じて制御されるので、SiCエピタキシャル層とSi基板との界面付近まで酸化される場合もあれば、SiCエピタキシャル層の表面近傍だけが酸化される場合もある。基板の反り量は、Si基板の厚さ、およびSiCエピタキシャル層の厚さ等の条件から見積もられる。
再び図2を参照する。ステップS4において、SiCエピタキシャル層20の表面の酸化膜21が除去される。酸化膜21の除去には、例えば、ドライエッチング、ウェットエッチング、またはCMP(Chemical Mechanical Polishing)が用いられる。ウエットエッチングには、例えばDHFが用いられる。
図5は、ステップS4の後の状態を示している。これらのエッチングまたはCMPにより、SiCエピタキシャル層20の表面の酸化膜21は除去されるが、結晶欠陥に沿って形成されたSiCエピタキシャル層20内部の酸化膜21は除去されずに残る。
再び図2を参照する。ステップS5において、SiCエピタキシャル層20の上に、さらに3C−SiCエピタキシャル層(SiCエピタキシャル層30)を成長する。SiCエピタキシャル層30のエピタキシャル成長の方法および条件は、SiCエピタキシャル層20のものと同一であっても異なっていてもよい。
SiCエピタキシャル層20の表面のうち、まず酸化膜21が形成されていない部分(結晶欠陥が無い部分)からエピタキシャル成長が進行する。酸化膜21の上には、当初、エピタキシャル層は成長しない。しかし、SiCエピタキシャル層30の成長が進むにつれ、結晶欠陥が無い部分からの横方向の成長が進み、連続的なエピタキシャル層が形成される。ここで、SiCエピタキシャル層30は、SiCエピタキシャル層20の表面をテンプレートとして成長するため、結晶欠陥の少ない高品質な結晶になる。
以上で説明したように、本実施形態によれば、Si基板上に特別なパターンを形成する必要がない。すなわち、フォトリソグラフィー工程を用いずに、エピタキシャル基板の反りを低減することができる。また、より高品質なエピタキシャル層を形成することができる。
1…3C−SiCエピタキシャル基板、10…基板、20…SiCエピタキシャル層、21…酸化膜、30…SiCエピタキシャル層

Claims (9)

  1. Si基板上を炭化処理してバッファー層を形成する工程と、
    前記バッファー層上に、上方に向けて密度が小さくなる結晶欠陥を有する第1の3C−SiC層をエピタキシャル成長させる工程と、
    前記第1の3C−SiC層の酸化をする工程と、
    前記第1の3C−SiC層中の結晶欠陥に沿って形成された酸化膜を残した状態で、前記第1の3C−SiC層表面の酸化膜を除去する工程と、
    前記酸化膜の除去後、前記第1の3C−SiC層上に第2の3C−SiC層をエピタキシャル成長させる工程と
    を有する3C−SiCエピタキシャル層の製造方法。
  2. 前記酸化は、1100〜1200℃の熱酸化により行われる
    ことを特徴とする請求項1に記載の3C−SiCエピタキシャル層の製造方法。
  3. 前記熱酸化は、酸素雰囲気で行われる
    ことを特徴とする請求項2に記載の3C−SiCエピタキシャル層の製造方法。
  4. 前記熱酸化は、酸素および水蒸気雰囲気で行われる
    ことを特徴とする請求項2に記載の3C−SiCエピタキシャル層の製造方法。
  5. 前記酸化膜の除去は、ウェットエッチングにより行われる
    ことを特徴とする請求項1に記載の3C−SiCエピタキシャル層の製造方法。
  6. 前記Si基板は、Si(100)基板である
    ことを特徴とする請求項1ないし5のいずれか一項に記載の3C−SiCエピタキシャル層の製造方法。
  7. Si基板と、
    前記Si基板の一部を炭化処理して形成されたバッファー層と、
    前記バッファー層上に形成され、上方に向けて密度が小さくなる結晶欠陥を有する第1の3C−SiCエピタキシャル層と、
    前記第1の3C−SiCエピタキシャル層上に形成された第2の3C−SiCエピタキシャル層と、
    前記第1の3C−SiCエピタキシャル層の結晶欠陥に沿って形成された酸化膜
    を有する3C−SiCエピタキシャル基板。
  8. 前記バッファー層は、格子定数がSiより小さく3C−SiCより大きい立方晶系の材料で形成される
    ことを特徴とする請求項7に記載の3C−SiCエピタキシャル基板。
  9. 請求項7または8に記載の3C−SiCエピタキシャル基板を用いた半導体装置。
JP2013216306A 2013-10-17 2013-10-17 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 Active JP6248532B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013216306A JP6248532B2 (ja) 2013-10-17 2013-10-17 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置
US14/514,993 US9758902B2 (en) 2013-10-17 2014-10-15 Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216306A JP6248532B2 (ja) 2013-10-17 2013-10-17 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置

Publications (3)

Publication Number Publication Date
JP2015078093A JP2015078093A (ja) 2015-04-23
JP2015078093A5 JP2015078093A5 (ja) 2016-10-06
JP6248532B2 true JP6248532B2 (ja) 2017-12-20

Family

ID=52825414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216306A Active JP6248532B2 (ja) 2013-10-17 2013-10-17 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置

Country Status (2)

Country Link
US (1) US9758902B2 (ja)
JP (1) JP6248532B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203025B1 (ko) * 2014-08-06 2021-01-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
GB2534357B (en) * 2015-01-14 2020-02-19 Anvil Semiconductors Ltd Wafer bow reduction
JP6592961B2 (ja) 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
CN107465983B (zh) * 2016-06-03 2021-06-04 无锡华润上华科技有限公司 Mems麦克风及其制备方法
KR20200056022A (ko) * 2018-11-14 2020-05-22 엘지이노텍 주식회사 탄화규소 에피 웨이퍼
CN116525420B (zh) * 2023-06-09 2023-12-19 中电科先进材料技术创新有限公司 在硅片表面生长3C-SiC薄层的方法及3C-SiC层

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841352A1 (de) * 1988-12-08 1990-06-21 Philips Patentverwaltung Verfahren zur herstellung eines maskentraegers aus sic fuer strahlungslithographie-masken
JPH0543399A (ja) * 1991-03-08 1993-02-23 Ricoh Co Ltd 薄膜機能部材
JP3230650B2 (ja) * 1996-03-27 2001-11-19 富士電機株式会社 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
JP3841537B2 (ja) 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3754294B2 (ja) 2000-12-28 2006-03-08 株式会社東芝 炭化珪素単結晶基板の製造方法及び半導体装置の製造方法
JP3761418B2 (ja) * 2001-05-10 2006-03-29 Hoya株式会社 化合物結晶およびその製造法
US6936490B2 (en) * 2001-09-06 2005-08-30 Toshiba Ceramics Co, Ltd. Semiconductor wafer and its manufacturing method
JP4378950B2 (ja) * 2002-12-24 2009-12-09 セイコーエプソン株式会社 液滴吐出装置および電気光学装置の製造方法
JP4539140B2 (ja) * 2004-03-29 2010-09-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US7641736B2 (en) 2005-02-22 2010-01-05 Hitachi Metals, Ltd. Method of manufacturing SiC single crystal wafer
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2008024554A (ja) * 2006-07-21 2008-02-07 Toyota Motor Corp 単結晶の製造方法
TWI457476B (zh) * 2008-06-10 2014-10-21 Air Water Inc Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate
JP5406279B2 (ja) * 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素(SiC)基板の製造方法
JP5471258B2 (ja) * 2009-10-02 2014-04-16 セイコーエプソン株式会社 半導体基板とその製造方法
EP2554689B1 (en) * 2010-04-02 2020-05-27 Sumitomo Electric Industries, Ltd. Magnesium-based composite member, heat dissipation member, and semiconductor device
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5585268B2 (ja) * 2010-07-22 2014-09-10 セイコーエプソン株式会社 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
JP2012031012A (ja) * 2010-07-30 2012-02-16 Seiko Epson Corp 立方晶炭化珪素膜の製造方法
US20120056194A1 (en) * 2010-09-03 2012-03-08 Qs Semiconductor Australia Pty Ltd Barrier structures and methods of forming same to facilitate silicon carbide epitaxy and silicon carbide-based memory fabrication
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
WO2013051555A1 (ja) * 2011-10-07 2013-04-11 旭硝子株式会社 炭化ケイ素単結晶基板および研磨液
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy

Also Published As

Publication number Publication date
US20150108504A1 (en) 2015-04-23
JP2015078093A (ja) 2015-04-23
US9758902B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
JP6248532B2 (ja) 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置
JP5345499B2 (ja) 化合物単結晶およびその製造方法
WO2014125550A1 (ja) SiCエピタキシャルウエハの製造方法
JP2015185653A (ja) 炭化珪素半導体装置の製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
US8906487B2 (en) Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film
CN106169497B (zh) 碳化硅基板以及碳化硅基板的制造方法
JP4894390B2 (ja) 半導体基板の製造方法
US9362368B2 (en) Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
JP5996406B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
US20160126320A1 (en) Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
JP2006253617A (ja) SiC半導体およびその製造方法
JP5720140B2 (ja) 立方晶炭化ケイ素膜の製造方法及び立方晶炭化ケイ素膜付き基板の製造方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP2015078094A (ja) SiC層の形成方法、3C−SiCエピタキシャル基板の製造方法、および3C−SiCエピタキシャル基板
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP4311217B2 (ja) 3C−SiC結晶の成長方法
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶SiCデバイス
JP4766642B2 (ja) SiC半導体とSiCエピタキシャル成長方法
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
JP2005223215A (ja) Si基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150