JP6230277B2 - 歪補償装置 - Google Patents
歪補償装置 Download PDFInfo
- Publication number
- JP6230277B2 JP6230277B2 JP2013118382A JP2013118382A JP6230277B2 JP 6230277 B2 JP6230277 B2 JP 6230277B2 JP 2013118382 A JP2013118382 A JP 2013118382A JP 2013118382 A JP2013118382 A JP 2013118382A JP 6230277 B2 JP6230277 B2 JP 6230277B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- distortion
- analog
- distortion compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
このような構成によれば、回路規模が小さく、製造コストも安い歪補償装置を提供することができる。
このような構成によれば、入出力信号に基づいて、最適な内部設定を行うことができる。
このような構成によれば、デジタル歪補償手段の帯域幅を狭く設定することで、入手が容易な素子を用いることができる。
このような構成によれば、デジタル歪補償手段に要求されるスペックを落とすことが可能になる。
図1は、本発明の実施形態に係る歪補償装置の構成例を示す図である。この図に示すように本実施形態の歪補償装置は、デジタル歪補償部(Digital Pre-distortion)100、DAC(Digital Analog Converter)101、DAC102、ADC(Analog to Digital Converter)103、BPF(Band Pass Filter)104、BPF105、加算器106、アナログ歪補償部107、およびを、メインアンプ108を有している。
つぎに、本発明の実施形態の動作を説明する。デジタル歪補償部100には、(A)に示すような周波数特性を有するデジタル信号が入力される。デジタル歪補償部100は、入力されたデジタル信号に対して前置歪補償処理を施して出力する。より詳細には、デジタル歪補償部100には、BPF105によって帯域が制限され、ADC103によってデジタル信号に変換されたメインアンプ108の出力信号と、歪補償装置への入力信号であるデジタル信号とが入力される。デジタル歪補償部100は、これらの信号の差分が少なくなるようにパラメータを調整することにより、歪を低減できる最適な伝達特性を得ることができる。
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、BPF101,BPF105を設けるようにしたが、帯域幅の制限を行うことができれば、BPF以外の特性を持つ素子を用いるようにしても良い。
101 DAC
102 DAC(変換手段)
103 ADC
104,105 BPF
106 加算器(合成手段)
107 アナログ歪補償部(アナログ歪補償手段)
108 メインアンプ(増幅手段)
Claims (4)
- デジタル信号を入力し、アナログ信号に変換する変換手段と、
前記変換手段から出力される前記アナログ信号を増幅する増幅手段と、
前記増幅手段が有する歪みを補償するために、前記変換手段に入力される前の前記デジタル信号の振幅および位相に対して前置歪補償処理を施すデジタル歪補償手段と、
前記増幅手段が有する歪みを補償するために、前記増幅手段に入力される前の前記アナログ信号の振幅および位相に対して前置歪補償処理を施すアナログ歪補償手段と、
前記デジタル歪補償手段および前記アナログ歪補償手段によって前置歪補償処理が施された信号を合成して前記増幅手段に入力する合成手段と、
を有し、
前記アナログ歪補償手段は、前記デジタル歪補償手段の入力信号と、前記増幅手段の出力信号の差分に基づいて前置歪補償処理を実行することを特徴とする歪補償装置。 - 前記デジタル歪補償手段は、前記デジタル信号と前記増幅手段の出力信号の差分に基づいて前記前置歪補償処理を実行することを特徴とする請求項1に記載の歪補償装置。
- 前記デジタル歪補償手段が処理を行う周波数帯域幅は、前記アナログ歪補償手段が処理を行う周波数帯域幅よりも狭いことを特徴とする請求項1または2に記載の歪補償装置。
- 前記デジタル歪補償手段から出力される信号の周波数帯域幅は、前記変換手段に入力されるデジタル信号の周波数帯域幅の2倍以下となるように設定されることを特徴とする請求項1乃至3のいずれか1項に記載の歪補償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118382A JP6230277B2 (ja) | 2013-06-05 | 2013-06-05 | 歪補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118382A JP6230277B2 (ja) | 2013-06-05 | 2013-06-05 | 歪補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236451A JP2014236451A (ja) | 2014-12-15 |
JP6230277B2 true JP6230277B2 (ja) | 2017-11-15 |
Family
ID=52138834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013118382A Expired - Fee Related JP6230277B2 (ja) | 2013-06-05 | 2013-06-05 | 歪補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6230277B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017046122A (ja) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | 歪補償装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3699602B2 (ja) * | 1999-01-07 | 2005-09-28 | 富士通株式会社 | プリディストーション装置及びその方法 |
US6724331B1 (en) * | 2001-11-27 | 2004-04-20 | Ellipsis Digital Systems, Inc. | Adaptive digital spectral compensation and calibration of analog components and transceiver chains |
JP2006246339A (ja) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | 多段型プレディストーション方式歪補償装置 |
JP2011044836A (ja) * | 2009-08-20 | 2011-03-03 | Japan Radio Co Ltd | 歪補償装置 |
-
2013
- 2013-06-05 JP JP2013118382A patent/JP6230277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014236451A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137973B2 (ja) | プレディストータ | |
GB2563092A (en) | Audio amplifiers | |
US20140347132A1 (en) | Power amplifier apparatus, transmitter apparatus, and method of controlling the power amplifier apparatus | |
JP6230277B2 (ja) | 歪補償装置 | |
JP2017046122A (ja) | 歪補償装置 | |
JP5958324B2 (ja) | 歪補償装置および電力増幅装置の歪補償方法 | |
TWI703813B (zh) | 訊號補償裝置 | |
JP6310045B1 (ja) | 増幅回路 | |
JP2008028746A (ja) | 歪み補償装置 | |
JP4627230B2 (ja) | 信号処理回路 | |
US7015753B2 (en) | Digital signal processing based implementation of a feed forward amplifier | |
JP2019024153A (ja) | デジタルアンプ | |
KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
JP2011044836A (ja) | 歪補償装置 | |
JP2006279633A (ja) | 歪み補償器及びその歪み補償方法 | |
JP2012060254A (ja) | 電力増幅システム | |
JP4716306B2 (ja) | プレディストータ | |
JP6509726B2 (ja) | 可変の供給電圧のためのスイッチング増幅器 | |
JP2010213170A (ja) | 増幅装置 | |
JP2006246339A (ja) | 多段型プレディストーション方式歪補償装置 | |
KR101722767B1 (ko) | 디지털 오디오 앰프 | |
JP2006203271A (ja) | 歪み発生回路および高周波回路 | |
US11108403B2 (en) | Device and method for efficient digital-analog conversion | |
JP2002232494A (ja) | 歪補償回路 | |
JP6490603B2 (ja) | プリディストーション回路及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6230277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |