JP5958324B2 - 歪補償装置および電力増幅装置の歪補償方法 - Google Patents
歪補償装置および電力増幅装置の歪補償方法 Download PDFInfo
- Publication number
- JP5958324B2 JP5958324B2 JP2012277474A JP2012277474A JP5958324B2 JP 5958324 B2 JP5958324 B2 JP 5958324B2 JP 2012277474 A JP2012277474 A JP 2012277474A JP 2012277474 A JP2012277474 A JP 2012277474A JP 5958324 B2 JP5958324 B2 JP 5958324B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- signal
- filter
- unit
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。図1は、実施の形態1にかかる歪補償装置を示す図である。図1の構成例は、電力増幅器105を含む送信装置100に歪補償部101を設けて送信信号の歪補償を行うものである。
図2は、実施の形態2にかかる歪補償装置を示す図である。図1と同様の構成部には同一の符号を付してある。この実施の形態2では、誤差演算部112の出力(後段)にフィルタ114を配置する構成である。
図3は、実施の形態3にかかる歪補償装置を示す図である。この実施の形態3では、プリディストーション信号生成部111の出力にフィルタ114を挿入する構成である。このフィルタ114は、送信信号およびフィードバック信号(FS)の双方を帯域制限する。これにより、プリディストーション信号生成部111の出力信号は、フィルタ114によってあらかじめ帯域制限される。
図4は、実施の形態4にかかる歪補償係数の更新に用いる二つの信号のフィルタの通過帯域を示す図表である。上述した各実施形態のDAC103のフィルタ103aと、フィルタ114を示している。横軸は周波数、縦軸はゲインである。図4の(a)は、DAC103のフィルタ103aの特性であり、理想フィルタ特性に比し、周波数fn部分からゲインが徐々に低下するフィルタ特性A(通過帯域fh)を有している。
図5は、実施の形態5にかかる歪補償係数の更新に用いる二つの信号のフィルタの通過帯域の他の例を示す図表である。上述した二つのフィルタ103a,114のフィルタ特性A,Bを厳密に一致させることは製造上および配置箇所の違いにより困難である。このため、実施の形態5では、二つのフィルタ特性A,Bを変更している。この場合、図5の(a)に示すDAC103のフィルタ103aのフィルタ特性A(通過帯域fh1)よりも、図5の(c)に示すフィルタ114のフィルタ特性Bの通過帯域fh2を狭く設定すればよい。
図6は、実施の形態6にかかる歪補償装置を示す図である。実施の形態6では、上記のレファレンス信号(RS)に配置したフィルタ114を設けない。上記の各実施の形態では、プリディストーション信号生成部111の出力を誤差演算部112に入力し、フィルタ114を介して歪補償係数更新用のレファレンス信号(RS)としていたが、実施の形態6では、DAC103の出力をレファレンス信号(RS)として用いる。このため、DAC103と誤差演算部112との間に第2のADC601を設け、第2のADC601の出力をレファレンス信号(RS)として誤差演算部112に入力させる。
前記歪補償部は、前記歪補償処理を行った信号をレファレンス信号とし、当該レファレンス信号と、前記電力増幅器の出力帰還のフィードバック信号との誤差に基づき、前記歪補償係数を更新し、前記レファレンス信号および前記フィードバック信号をいずれも帯域制限して通過帯域を合わせたことを特徴とする歪補償装置。
前記電力増幅器の前記フィードバック信号をAD変換するAD変換器とを有し、
前記歪補償部は、デジタル信号処理を行い、
送信信号に対し歪補償係数を用いて歪補償処理を行い、前記プリディストーション信号を出力するプリディストーション信号生成部と、
前記プリディストーション信号生成部が出力する前記プリディストーション信号を前記レファレンス信号とし、当該レファレンス信号と、前記フィードバック信号との誤差を算出する誤差演算部と、
前記誤差演算部により算出された誤差に基づき、前記プリディストーション信号生成部の歪補償係数を更新する係数更新部と、
前記レファレンス信号を帯域制限する第1のフィルタとを有し、
前記第1のフィルタの通過帯域を、前記DA変換器内部の第2のフィルタの通過帯域に合わせて設定したことを特徴とする付記1に記載の歪補償装置。
前記歪補償部と、前記電力増幅器との間に設けられ、所定の通過帯域を有するフィルタを備え、DA変換するDA変換器と、
前記電力増幅器のフィードバック信号をAD変換する第1のAD変換器と、
前記DA変換器の出力をAD変換する第2のAD変換器とを有し、
前記歪補償部は、デジタル信号処理を行い、
送信信号に対し歪補償係数を用いて歪補償処理を行い、前記プリディストーション信号を出力するプリディストーション信号生成部と、
前記第2のAD変換器の出力をレファレンス信号とし、当該レファレンス信号と、前記フィードバック信号との誤差を算出する誤差演算部と、
前記誤差演算部により算出された誤差に基づき、前記プリディストーション信号生成部の歪補償係数を更新する係数更新部と、
を有することを特徴とする歪補償装置。
前記歪補償処理を行った信号をレファレンス信号とし、当該レファレンス信号と、前記電力増幅器の出力帰還のフィードバック信号との誤差に基づき、前記歪補償係数を更新する工程と、
前記レファレンス信号および前記フィードバック信号をいずれも帯域制限して通過帯域を合わせる工程と、
を含むことを特徴とする電力増幅装置の歪補償方法。
101 歪補償部
102 ベースバンドユニット
103 DA変換器
103a 第2のフィルタ
105 電力増幅器
106 アンテナ
108 第1のAD変換器
111 プリディストーション信号生成部
112 誤差演算部
113 係数更新部
114 第1のフィルタ
601 第2のAD変換器
Claims (11)
- 送信信号に対し歪補償係数を用いて歪補償処理を行ったプリディストーション信号を電力増幅器に出力する歪補償部を有し、
前記歪補償部は、前記歪補償処理を行った信号をレファレンス信号とし、当該レファレンス信号と、前記電力増幅器の出力帰還のフィードバック信号との誤差に基づき、前記歪補償係数を更新し、前記レファレンス信号および前記フィードバック信号をいずれも帯域制限して通過帯域を合わせたことを特徴とする歪補償装置。 - 前記歪補償部は、前記レファレンス信号および前記フィードバック信号の信号経路上に設けられ、帯域制限して互いの通過帯域を合わせた第1のフィルタと、第2のフィルタとを含むことを特徴とする請求項1に記載の歪補償装置。
- 前記歪補償部と、前記電力増幅器との間に設けられ、DA変換するDA変換器と、
前記電力増幅器の前記フィードバック信号をAD変換するAD変換器とを有し、
前記歪補償部は、デジタル信号処理を行い、
送信信号に対し歪補償係数を用いて歪補償処理を行い、前記プリディストーション信号を出力するプリディストーション信号生成部と、
前記プリディストーション信号生成部が出力する前記プリディストーション信号を前記レファレンス信号とし、当該レファレンス信号と、前記フィードバック信号との誤差を算出する誤差演算部と、
前記誤差演算部により算出された誤差に基づき、前記プリディストーション信号生成部の歪補償係数を更新する係数更新部と、
前記レファレンス信号を帯域制限する第1のフィルタとを有し、
前記第1のフィルタの通過帯域を、前記DA変換器内部の第2のフィルタの通過帯域に合わせて設定したことを特徴とする請求項1に記載の歪補償装置。 - 前記第1のフィルタは、前記レファレンス信号が入力される前記誤差演算部の前段に設けられたことを特徴とする請求項3に記載の歪補償装置。
- 前記第1のフィルタは、前記誤差演算部の出力と前記係数更新部との間に設けられたことを特徴とする請求項3に記載の歪補償装置。
- 前記第1のフィルタは、前記プリディストーション信号生成部の後段に設けられたことを特徴とする請求項3に記載の歪補償装置。
- 前記第1のフィルタのフィルタ特性を、前記第2のフィルタのフィルタ特性と同一の通過帯域としたことを特徴とする請求項4〜6のいずれか一つに記載の歪補償装置。
- 前記第1フィルタのフィルタ特性を、前記第2のフィルタのフィルタ特性より狭い通過帯域としたことを特徴とする請求項4〜6のいずれか一つに記載の歪補償装置。
- 送信信号に対し歪補償係数を用いて歪補償処理を行ったプリディストーション信号を電力増幅器に出力する歪補償部と、
前記歪補償部と、前記電力増幅器との間に設けられ、所定の通過帯域を有するフィルタを備え、DA変換するDA変換器と、
前記電力増幅器のフィードバック信号をAD変換する第1のAD変換器と、
前記DA変換器の出力をAD変換する第2のAD変換器とを有し、
前記歪補償部は、デジタル信号処理を行い、
送信信号に対し歪補償係数を用いて歪補償処理を行い、前記プリディストーション信号を出力するプリディストーション信号生成部と、
前記第2のAD変換器の出力をレファレンス信号とし、当該レファレンス信号と、前記フィードバック信号との誤差を算出する誤差演算部と、
前記誤差演算部により算出された誤差に基づき、前記プリディストーション信号生成部の歪補償係数を更新する係数更新部と、
を有することを特徴とする歪補償装置。 - 前記歪補償部は、FPGA(Field−Programmable Gate Array)により構成されていることを特徴とする請求項1〜9のいずれか一つに記載の歪補償装置。
- 送信信号に対し歪補償係数を用いて歪補償処理を行ったプリディストーション信号を電力増幅器に出力する電力増幅装置の歪補償方法において、
前記歪補償処理を行った信号をレファレンス信号とし、当該レファレンス信号と、前記電力増幅器の出力帰還のフィードバック信号との誤差に基づき、前記歪補償係数を更新する工程と、
前記レファレンス信号および前記フィードバック信号をいずれも帯域制限して通過帯域を合わせる工程と、
を含むことを特徴とする電力増幅装置の歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277474A JP5958324B2 (ja) | 2012-12-19 | 2012-12-19 | 歪補償装置および電力増幅装置の歪補償方法 |
US14/056,235 US9190964B2 (en) | 2012-12-19 | 2013-10-17 | Distortion compensation device and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277474A JP5958324B2 (ja) | 2012-12-19 | 2012-12-19 | 歪補償装置および電力増幅装置の歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014121080A JP2014121080A (ja) | 2014-06-30 |
JP5958324B2 true JP5958324B2 (ja) | 2016-07-27 |
Family
ID=50930192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277474A Expired - Fee Related JP5958324B2 (ja) | 2012-12-19 | 2012-12-19 | 歪補償装置および電力増幅装置の歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9190964B2 (ja) |
JP (1) | JP5958324B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015142325A (ja) * | 2014-01-30 | 2015-08-03 | 富士通株式会社 | 歪補償装置および歪補償方法 |
CN105116427A (zh) * | 2015-08-31 | 2015-12-02 | 无锡伊佩克科技有限公司 | 一种基于预失真器的车载导航信道自适应*** |
CN108738122B (zh) * | 2018-04-03 | 2019-12-31 | 京信通信***(中国)有限公司 | 数字预失真功放定标方法、***和数字预失真装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054896A (en) * | 1998-12-17 | 2000-04-25 | Datum Telegraphic Inc. | Controller and associated methods for a linc linear power amplifier |
US6931080B2 (en) * | 2001-08-13 | 2005-08-16 | Lucent Technologies Inc. | Multiple stage and/or nested predistortion system and method |
JP4101601B2 (ja) * | 2002-10-02 | 2008-06-18 | 日本放送協会 | 電力増幅器用歪補償装置 |
EP1560327B1 (en) * | 2004-01-28 | 2006-06-07 | NTT DoCoMo, Inc. | Multi-band look-up table type predistorter |
WO2008146355A1 (ja) * | 2007-05-28 | 2008-12-04 | Panasonic Corporation | 歪補償装置 |
US7688138B2 (en) * | 2008-03-24 | 2010-03-30 | Harris Corporation | Electronic device having a predistortion filter and related methods |
JP5205182B2 (ja) | 2008-09-09 | 2013-06-05 | 株式会社日立国際電気 | 歪補償増幅装置 |
JP5071370B2 (ja) | 2008-12-26 | 2012-11-14 | 富士通株式会社 | 歪補償装置及び方法 |
JP5664116B2 (ja) | 2010-10-21 | 2015-02-04 | 富士通株式会社 | 電力増幅装置及びその歪補償係数更新方法及び送信装置 |
JP5516368B2 (ja) | 2010-11-25 | 2014-06-11 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
-
2012
- 2012-12-19 JP JP2012277474A patent/JP5958324B2/ja not_active Expired - Fee Related
-
2013
- 2013-10-17 US US14/056,235 patent/US9190964B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9190964B2 (en) | 2015-11-17 |
US20140167844A1 (en) | 2014-06-19 |
JP2014121080A (ja) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6023205B2 (ja) | デュアルバンド送信機におけるデジタル事前歪みのためのシステム及び方法 | |
JP5121691B2 (ja) | 歪補償器、送信機、歪補償方法 | |
JP5698419B2 (ja) | マルチバンド送信機における単一の電力増幅器のための線形化 | |
JP4342425B2 (ja) | 無線通信装置 | |
JP6508052B2 (ja) | 信号送信装置、歪補償装置、及び信号送信方法 | |
JP2007329766A (ja) | 歪補償装置、増幅装置、送信装置、歪補償方法 | |
US9214968B2 (en) | Apparatus and methods for providing a power amplifier with interference cancellation | |
JP2008022111A (ja) | 歪み補償装置、及び無線通信装置 | |
JP5958324B2 (ja) | 歪補償装置および電力増幅装置の歪補償方法 | |
JP2015005965A (ja) | 電力増幅装置、送信機および電力増幅装置制御方法 | |
CN103518331B (zh) | 发射机和用于信号发射的方法 | |
WO2011058843A1 (ja) | 増幅装置、歪み補償回路および歪み補償方法 | |
TWI390839B (zh) | 功率放大器的失真校正裝置與方法 | |
WO2015188578A1 (zh) | 非线性***失真校正装置及方法 | |
WO2014050383A1 (ja) | 歪補償装置および無線通信装置 | |
JP2015207887A (ja) | 無線送信装置及び歪補償方法 | |
US8957730B2 (en) | Signal processing apparatus and amplification apparatus | |
JP2016034121A (ja) | 送信機 | |
JP2017188734A (ja) | 増幅装置 | |
JP2006279633A (ja) | 歪み補償器及びその歪み補償方法 | |
JP5004823B2 (ja) | 送信装置 | |
JP4755069B2 (ja) | 送信装置 | |
WO2023028795A1 (zh) | 一种频率预失真装置和频率预失真方法 | |
JP6230277B2 (ja) | 歪補償装置 | |
JP2016086354A (ja) | 電力増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5958324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |