JP6229646B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6229646B2
JP6229646B2 JP2014240158A JP2014240158A JP6229646B2 JP 6229646 B2 JP6229646 B2 JP 6229646B2 JP 2014240158 A JP2014240158 A JP 2014240158A JP 2014240158 A JP2014240158 A JP 2014240158A JP 6229646 B2 JP6229646 B2 JP 6229646B2
Authority
JP
Japan
Prior art keywords
layer
insulating film
electrode
field plate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014240158A
Other languages
English (en)
Other versions
JP2015135950A (ja
Inventor
紘 亀岡
紘 亀岡
高橋　茂樹
茂樹 高橋
山田　明
山田　　明
淳志 笠原
淳志 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014240158A priority Critical patent/JP6229646B2/ja
Priority to US15/039,564 priority patent/US9741846B2/en
Priority to CN201480069614.3A priority patent/CN105830223B/zh
Priority to PCT/JP2014/006295 priority patent/WO2015093052A1/ja
Publication of JP2015135950A publication Critical patent/JP2015135950A/ja
Application granted granted Critical
Publication of JP6229646B2 publication Critical patent/JP6229646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、横型の半導体スイッチング素子を有する半導体装置に関するものであり、特に半導体スイッチング素子として横型ＭＯＳＦＥＴなどが備えられる半導体装置に適用すると好適である。
従来、特許文献１において、耐圧やその信頼性を高めた横型ＭＯＳＦＥＴが提案されている。この横型ＭＯＳＦＥＴでは、ゲートを挟んでソース側とドレイン側の双方において、厚い絶縁膜の上に導電性のフィールドプレートを設けるようにしている。このフィールドプレートはＰｏｌｙ−Ｓｉなどによって構成されており、他の電極などと電気的に接続されていないフローティング電位とされている。
このようなフィールドプレートを備えることで、ゲート電極とドレイン層との間の電位差が大きくなったときに、フィールドプレートがゲート電極とドレイン層との中間電位に設定される。このため、ゲート電極とフィールドプレートとの間の電位差およびフィールドプレートとドレイン層との間の電位差がゲート電極とドレイン電極との間の電位差ほど大きくなくなり、厚い絶縁膜の下方における電界集中が小さくなる。したがって、耐圧の向上を図ることが可能となる。
また、従来、横型ＩＧＢＴの高電位側と低電位側との間に抵抗性のフィールドプレートを設け、高電位側から低電位側に向かうに連れて電位を低下させていくようにする構造もある。このフィールドプレートは、例えば渦巻状とされ、その両端が高電位部位と低電位部位の双方に接続されている。このようなフィールドプレートを備えることで、フィールドプレートの下方でも電位が徐々に変化するような電位分布にでき、電界集中を抑制して、電界集中による破壊防止やスイッチング時の損失抑制を図ることを可能にしている。
特開２０１２−１７８４１０号公報
しかしながら、特許文献１のようにフィールドプレートをフローティング電位とする場合には、フィールドプレートを構成するＰｏｌｙ−Ｓｉ中もしくは絶縁膜とＰｏｌｙ−Ｓｉとの界面に電荷が帯電し易く、それがオン抵抗の変動を引き起こす。図１１に示した横型ＭＯＳＦＥＴの推定モデルを用いてシミュレーションを行ったところ、層間絶縁膜となるＢＰＳＧ（Boro-phospho silicate glass）膜Ｊ１中の可動イオンがＬＯＣＯＳ酸化膜Ｊ２に蓄積され、それが電流経路に影響を及ぼしていることが確認された。すなわち、図１１に示したように、ＬＯＣＯＳ酸化膜Ｊ２に蓄積された可動イオンのマイナス電荷によって電流経路がＬＯＣＯＳ酸化膜Ｊ２とドリフト層Ｊ３との界面より深い位置に電流経路が形成される。このため、十分にオン抵抗変動を抑制できないという問題があった。
一方、フィールドプレートの両端を高電位部位と低電位部位に接続する形態とする場合、両端間の電位差に基づいてフィールドプレートに１μＡ以上の電流が流れてしまい、電流損失が大きいという問題が発生する。
本発明は上記点に鑑みて、オン抵抗変動を抑制でき、電流損失も低減可能なフィールドプレートを備えた半導体スイッチング素子を有する半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（２）を有する半導体基板（１）と、ドリフト層の内における該ドリフト層の表層部に形成された第１導電型または第２導電型の第１不純物層（４）と、ドリフト層の内における該ドリフト層の表層部に形成された第２導電型のチャネル層（６）と、チャネル層内における該チャネル層の表層部において、該チャネル層の終端部よりも内側で終端するように形成された第１導電型の第２不純物層（７）と、チャネル層と第１不純物層との間におけるドリフト層の上に形成された分離用絶縁膜（３）と、チャネル層の表面のうち、第２不純物層とドリフト層との間に挟まれた部分をチャネル領域として、該チャネル領域の表面に形成されると共に分離用絶縁膜に繋げて形成されたゲート絶縁膜（１０）と、ゲート絶縁膜の表面に形成されると共に、ゲート絶縁膜上から分離用絶縁膜上に至るように形成されたゲート電極（１１）と、第１不純物層と電気的に接続された第１電極（１２）と、第２不純物層およびチャネル層と電気的に接続された第２電極（１３）と、ゲート電極と第１電極との間における分離用絶縁膜の上に、第１電極に電気的に接続されることで第１電極の電位に固定されるフィールドプレート（１４）と、を有する横型トランジスタが備えられていることを特徴としている。
このように、フィールドプレートを分離用絶縁膜上におけるゲート電極と第１電極との間に配置すると共に第１電極に電気的に接続することで、フィールドプレートを第１電極の電位に固定している。したがって、フィールドプレート内の負の帯電の可動イオンを第１電極が接続される配線などを通じて引き抜くことができ、フィールドプレート内に負電荷が帯電することを抑制することが可能となる。これにより、分離用絶縁膜の下方に位置するドリフト層の表面部、つまり第１不純物層と第２不純物層との間における電流経路に及ぼす影響を低減でき、オン抵抗の変動を抑制することが可能となる。
また、フィールドプレートを第１電極の電位に固定しており、フィールドプレートの両端に電位差が生じる構造ではないため、フィールドプレートの両端の電位差に基づく電流の流れを抑制できる。これにより、電流損失も低減することが可能となる。
よって、オン抵抗変動を抑制でき、電流損失も低減可能なフィールドプレートを備えた半導体スイッチング素子を有する半導体装置とすることが可能となる。
さらに、請求項１に記載の発明では、フィールドプレートの方がゲート電極よりも、第１電極と第２電極との間に流される電流の方向における寸法が大きくされていることを特徴としている。
このように、フィールドプレートの寸法をゲート電極の寸法よりも大きくすることで、ゲート電極の寸法をフィールドプレートの寸法よりも大きくする場合と比較して、オン抵抗変動を小さすることができる。したがって、よりオン抵抗変動を抑制することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかる横型ＭＯＳＦＥＴを備えた半導体装置の断面図である。 図１に示す横型ＭＯＳＦＥＴを備えた半導体装置の上面レイアウト図である。 ドレイン電極１２に高電圧を印加した場合の可動イオンの影響を示した断面図である。 オン抵抗変動の抑制効果について条件を変更して各種実験を行った結果を示した図である。 図１に示す横型ＭＯＳＦＥＴを備えた半導体装置の製造工程を示した断面図である。 図５に続く横型ＭＯＳＦＥＴを備えた半導体装置の製造工程を示した断面図である。 図６に続く横型ＭＯＳＦＥＴを備えた半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかる横型ＭＯＳＦＥＴを備えた半導体装置の断面図である。 図８に示す横型ＭＯＳＦＥＴを備えた半導体装置の製造工程を示した断面図である。 本発明の第３実施形態にかかる横型ＭＯＳＦＥＴを備えた半導体装置の断面図である。 シミュレーションに用いた横型ＭＯＳＦＥＴの推定モデルを示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態にかかる横型ＭＯＳＦＥＴを備えた半導体装置について、図１および図２を参照して説明する。なお、図１および図２は、横型ＭＯＳＦＥＴの１セル分を図示したものであるが、実際にはこのセルが複数個配列され、必要に応じて他の素子、例えばＣＭＯＳなどが形成されることで半導体装置が構成されている。
図１に示すように、本実施形態では、半導体基板としてＳＯＩ基板１を用いて横型ＭＯＳＦＥＴを形成している。ＳＯＩ基板１は、ｐ型シリコンなどによって構成された支持基板１ａ上に、埋込絶縁膜としての埋込酸化膜（BOX:Buried Oxide）１ｂを介して、ｎ型シリコンからなる活性層１ｃを形成することにより構成されている。本実施形態では、活性層１ｃのうちの埋込酸化膜１ｂ側にｎ+型埋込高濃度層１ｄを形成しており、これを含めてＳＯＩ基板１を構成しているが、ｎ+型埋込高濃度層１ｄについては無くても良い。そして、ＳＯＩ基板１のうち、活性層１ｃをｎ-型ドリフト層２として機能させており、このｎ-型ドリフト層２の表層部に、横型ＭＯＳＦＥＴを構成する各部が形成されている。
ｎ-型ドリフト層２の表面には、分離用絶縁膜としてのＬＯＣＯＳ酸化膜３が形成されており、ＬＯＣＯＳ酸化膜３によって横型ＭＯＳＦＥＴを構成する各部が分離されている。そして、ｎ-型ドリフト層２の表層部のうち、ＬＯＣＯＳ酸化膜３が形成されていない部分に、図２に示すように上面形状が円形状のｎ+型ドレイン領域４が形成されている。このｎ+型ドレイン領域４の周囲はｎ-型ドリフト層２よりも高不純物濃度とされたｎ型バッファ層（ｎ型ウェル層）５にて囲まれている。
また、ｎ-型ドリフト層２の表層部のうち、ＬＯＣＯＳ酸化膜３が形成されていない部分に、ｎ+型ドレイン領域４を中心としてチャネルｐウェル層６、ｎ+型ソース領域７、ｐ+型コンタクト層８およびｐ+型ディープ層９が形成されている。
チャネルｐウェル層６は、表面にチャネル領域を形成するための部分である。このチャネルｐウェル層６は、図２に示すように、ｎ+型ドレイン領域４を中心として、ｎ+型ドレイン領域４の周囲を１周囲むように同心状に配置されている。
また、ｎ+型ソース領域７は、チャネルｐウェル層６の表層部において、ｎ+型ドレイン領域４から離間して配置され、チャネルｐウェル層６の終端位置よりも内側で終端するように形成されている。このｎ+型ソース領域７も、図２に示したようにｎ+型ドレイン領域４の周囲を略１周囲むように同心状に配置されている。
ｐ+型コンタクト層８は、チャネルｐウェル層６をソース電位に固定するためのものであり、チャネルｐウェル層６よりも高不純物濃度とされている。このｐ+型コンタクト層８も、図２に示すようにｎ+型ドレイン領域４を中心として、ｎ+型ドレイン領域４の周囲を１周囲むように同心状に配置されている。
ｐ+型ディープ層９は、ドレインからソースへ表面を経由して流れるホール電流により生じる電圧ドロップを低減する役割を果たす。このｐ+型ディープ層９も、ｎ+型ドレイン領域４を中心として、ｎ+型ドレイン領域４の周囲を１周囲むように同心状に配置されている。このｐ+型ディープ層９により、ｎ+型ソース領域７とチャネルｐウェル層６およびｎ-型ドリフト層２にて構成される寄生ｎｐｎトランジスタが動作し難くなるようにでき、ターンオフ時間を改善することが可能となる。
チャネルｐウェル層６の表面には、ゲート絶縁膜１０を介してドープトＰｏｌｙ−Ｓｉで構成されたゲート電極１１が配置されている。このゲート電極１１に対してゲート電圧を印加することで、チャネルｐウェル層６の表面部にチャネル領域が形成されるようになっている。より詳しくは、ゲート絶縁膜１０はチャネル領域上に形成されると共にＬＯＣＯＳ酸化膜３に繋がるように形成されており、ゲート電極１はゲート絶縁膜１０上からＬＯＣＯＳ酸化膜３上に至るように形成されている。
ｎ+型ドレイン領域４の表面には、ｎ+型ドレイン領域４に対して電気的に接続された第１電極に相当するドレイン電極１２が形成されている。ドレイン電極１２は、ｎ+型ドレイン領域４の上において複数本に分けて配列されており、本実施形態の場合、後述する１ｓｔＡｌ層１６の一部によってドレイン電極１２を構成している。なお、図１中の破線は、複数個備えられているドレイン電極１２を簡略化して図示したものである。
ｎ+型ソース領域７およびｐ+型コンタクト層８の表面には、これらｎ+型ソース領域７およびｐ+型コンタクト層８に対して電気的に接続された第２電極に相当するソース電極１３が形成されている。ドレイン電極１２を囲むようにゲート電極１１やソース電極１３などが形成されていることから、図１に示す断面では、ドレイン電極１２の両側にゲート電極１１やソース電極１３などが配置された構造となっている。しかしながら、実際にはドレイン電極１２の両側に配置されたゲート電極１１やソース電極１３は別断面において連結されている。
また、ドレイン−ゲート間、換言すればチャネルｐウェル層６とｎ+型ドレイン領域４との間におけるｎ-型ドレイン領域４の上に形成されたＬＯＣＯＳ酸化膜３の表面には、ドープトＰｏｌｙ−Ｓｉが延設されて構成されたフィールドプレート１４が形成されている。フィールドプレート１４は、第１金属配線層に相当する１ｓｔＡｌ層１６の一部によって構成したコンタクト配線１５やドレイン配線層１６ａを介してドレイン電極１２に電気的に接続されている。このため、フィールドプレート１４は、ドレイン電位に固定されている。本実施形態の場合、セル中心（ドレイン中心）に対する径方向において、フィールドプレート１４の方がゲート電極１１よりも寸法が大きくなるようにしてある。
さらに、ゲート電極１１やフィールドプレート１４およびＬＯＣＯＳ酸化膜３などの表面に第１層間絶縁膜１７が形成されている。層間絶縁膜１７は、単層膜であっても構わないが、本実施形態ではＢＰＳＧ膜１７ａとシリコン窒化膜（ＳｉＮ膜）１７ｂとの積層膜によって構成している。単層膜の場合、ＢＰＳＧ膜１７ａのみを用いるのが一般的であるが、ここでは防湿膜として機能するシリコン窒化膜１７ｂをその上に積層することで素子側への水分の浸入防止を図っている。
この第１層間絶縁膜１７の各所にコンタクトホールが形成されている。このコンタクトホールを通じて、ドレイン電極１２がｎ+型ドレイン領域４と接続され、ソース電極１３がｎ+型ソース領域７およびｐ+型コンタクト層８と接続され、フィールドプレート１４がコンタクト配線１５と接続されている。なお、図１中には示していないが、ゲート電極１１もコンタクトホールを通じて別断面に形成されたゲート配線と接続されている。
第１層間絶縁膜１７の表面には１ｓｔＡｌ層１６がパターニングされており、１ｓｔＡｌ層１６によって、ドレイン配線１６ａおよびソース配線１６ｂが構成されている。これらのうちのドレイン配線層１６ａにドレイン電極１２およびコンタクト配線１５が接続されることで、フィールドプレート１４がドレイン電極１２に接続されている。また、ソース配線層１６ｂにソース電極１３が接続されている。
また、１ｓｔＡｌ層１６の表面を含めて第１層間絶縁膜１７の表面にはＴＥＯＳ（TetraEthOxySilane）などにより構成された第２層間絶縁膜１８が形成されている。この第２層間絶縁膜１８にも各所にコンタクトホールが形成されており、コンタクトホール内にドレイン配線プラグ１９ａやソース配線プラグ１９ｂが形成されている。第２層間絶縁膜１８の表面には、第２金属配線層に相当する２ｎｄＡｌ層２０がパターニングされており、ドレイン配線層２０ａにドレイン配線プラグ１９ａが接続され、ソース配線層２０ｂにソース配線プラグ１９ｂが接続されている。なお、ここではドレイン配線プラグ１９ａやソース配線プラグ１９ｂと２ｎｄＡｌ層２０を別構成として説明しているが、ドレイン配線プラグ１９ａやソース配線プラグ１９ｂを２ｎｄＡｌ層２０によって構成しても良い。
図２に示すように、ドレイン配線層２０ａはセルの中央部に配置され、円形状をなしている。そして、このドレイン配線層２０ａを中心として、ドレイン配線層２０ａを囲むようにソース配線層２０ｂが形成されており、図２に示すように紙面左側において外部と接続されている。また、ソース配線層２０ｂは部分的に切り欠いてあり、この切り欠いた部分からゲート電極１１に接続されたゲート引出配線２０ｃがセル外側に延設され、外部と接続されている。
さらに、２ｎｄＡｌ層２０の表面を含めて第２層間絶縁膜１８の表面にはＴＥＯＳ（TetraEthOxySilane）などにより構成された第３層間絶縁膜２１が形成されている。この第３層間絶縁膜２１にも各所にコンタクトホールが形成されており、コンタクトホール内にドレイン配線プラグ２２が形成されている。第３層間絶縁膜２１の表面には、３ｒｄＡｌ層がパターニングされることでドレイン配線層２３が形成されており、ドレイン配線層２３にドレイン配線プラグ２２が接続されている。図２に示すようにソース配線２１ｂの延設方向と反対側（紙面右側）に向けてドレイン配線層２３がセル外方に延設されており、外部と接続されている。
以上のような構造により、本実施形態にかかる横型ＭＯＳＦＥＴを備えた半導体装置が構成されている。このように構成される半導体装置に備えられた横型ＭＯＳＦＥＴでは、ゲート電極１１に対して所望のゲート電圧を印加すると、ゲート電極１１の下方に位置するチャネルｐウェル層６の表層部に反転型のチャネル領域が形成される。このチャネル領域を通じて、ソース電極１３とドレイン電極１２との間が導通する。これにより、ソース―ドレイン間に電流を流すというＭＯＳＦＥＴ動作を行う。
このような横型ＭＯＳＦＥＴにおいて、本実施形態では、フィールドプレート１４をＬＯＣＯＳ酸化膜３上におけるゲート電極１１とドレイン電極１２との間に配置すると共にドレイン電極１２に電気的に接続している。このため、フィールドプレート１４をドレイン電位に固定することが可能となる。したがって、フィールドプレート１４内の負の帯電の可動イオンをドレイン配線層１６ａなどを通じて引き抜くことができ、フィールドプレート１４内に負電荷が帯電することを抑制することが可能となる。これにより、ＬＯＣＯＳ酸化膜３の下方に位置するｎ-型ドリフト層２の表面部、つまりソース―ドレイン間における電流経路に及ぼす影響を低減でき、オン抵抗の変動を抑制することが可能となる。
また、フィールドプレート１４をドレイン電位に固定しており、フィールドプレート１４の両端に電位差が生じる構造ではないため、フィールドプレート１４の両端の電位差に基づく電流の流れを抑制できる。これにより、電流損失も低減することが可能となる。
よって、オン抵抗変動を抑制でき、電流損失も低減可能なフィールドプレート１４を備えた半導体スイッチング素子を有する半導体装置とすることが可能となる。
フィードプレート１４をドレイン電極１２に電気的に接続するのではなく、ゲート電極１１に電気的に接続し、ゲート電位によってＬＯＣＯＳ酸化膜３の表面を覆うことも考えられる。しかしながら、ドレイン電極１２に高電圧を印加すると、図３に示すようにドレイン側に可動イオンが偏って蓄積され、可動イオンのマイナス電荷の影響でｎ-型ドリフト層２の表層部に反転層が形成されて電流経路に影響を及ぼす。具体的には、図中一点鎖線の矢印で示したようにｎ-型ドリフト層２のうちＬＯＣＯＳ酸化膜３に接する表面部に電流経路が形成されるべきである。ところが、図３中の破線矢印で示したように、可動イオンのマイナスイオンの影響で形成された反転層を迂回してｎ-型ドリフト層２の比較的深い位置に電流経路が形成される。
このため、フィールドプレート１４をドレイン電極１２に電気的に接続し、ドレイン電極１２側において可動イオンを引き抜くことで、ゲート電極１１に電気的に接続するよりもオン抵抗変動を抑制することが可能となる。
特に、本実施形態では、ドレイン配線層２０ａを中心として、ドレイン配線層２０ａを囲むようにソース配線層２０ｂを形成した構成としており、ドレイン側の方がソース側よりも狭い面積で電流を流すことになる。このため、ドレイン側の方がソース側よりも電流密度が大きくなり、フィールドプレート１４の配置位置によって電流密度が異なることから、オン抵抗変動の抑制効果に差が生じる。したがって、ドレイン電極１２側において可動イオンを引き抜けるようにすることで、より効果的にオン抵抗変動を抑制できる。
また、オン抵抗変動の抑制効果は、フィールドプレート１４とゲート電極１１との寸法関係や防湿性能など、様々な要因によって変化する。このため、本実施形態では、セル中心に対する径方向において、フィールドプレート１４の方がゲート電極１１よりも寸法が大きくなるようにしたり、第１層間絶縁膜１７に防湿膜として機能するシリコン窒化膜１７ｂを備えるようにしている。
これについて、図４を参照して説明する。図４は、オン抵抗変動の抑制効果について条件を変更して各種実験を行った結果を示している。具体的には、フィールドプレート１４とゲート電極１１との間の開口部面積、セル中心に対する径方向でのフィールドプレート１４やゲート電極１１の寸法、フィールドプレート１４の接続形態を変えて実験を行った。また、第１層間絶縁膜１７をＢＰＳＧ膜１７ａのみとした状態とした場合についても実験を行った。
この図４に示すように、フィールドプレート１４とゲート電極１１との間の開口部面積を変えた場合、その開口面積を大きくするほどオン抵抗変動量が大きくなった。このため、フィールドプレート１４とゲート電極１１との間はできるだけ短くし、これらの間の開口部面積を少なくすることによってオン抵抗変動を抑制することが可能となる。
また、フィールドプレート１４とゲート電極１１との間の開口部面積をほぼ等しくしつつ、セル中心に対する径方向において、フィールドプレート１４とゲート電極１１の寸法を変化させた場合、フィールドプレート１４の寸法が大きいほどオン抵抗変動が小さかった。つまり、フィールドプレート１４の寸法を大きくしつつゲート電極１１の寸法を小さくした場合の方が、ゲート電極１１の寸法を大きくしつつフィールドプレート１４の寸法を小さくした場合と比較して、オン抵抗変動が小さかった。このため、セル中心に対する径方向において、フィールドプレート１４の方がゲート電極１１よりも寸法が大きくなるようにすることで、よりオン抵抗変動を抑制することが可能となる。
また、フィールドプレート１４をフローティング状態にした場合、フローティング状態にしていない場合と比較してオン抵抗変動量が大きくなった。このことからも、フィールドプレート１４をドレイン電位に固定することで、オン抵抗変動を抑制することが可能になると言える。
さらに、第１層間絶縁膜１７に防湿膜として機能するシリコン窒化膜１７ｂを備えなかった場合には、素子側への水分の浸入が発生し、水分によって可動イオンが生成されることでオン抵抗変動が生じていることが判る。このため、本実施形態のように、シリコン窒化膜１７ｂを備えて防湿機能を発揮させることで、外部からの可動イオンの侵入も防ぐことが可能となり、よりオン抵抗変動を抑制することが可能になる。
次に、本実施形態に掛かる横型ＭＯＳＦＥＴを備えた半導体装置の製造方法について図５〜図７を参照して説明する。なお、ここでは図１に示した横型ＭＯＳＦＥＴをＣＭＯＳと共に形成する場合を例に挙げて説明する。
〔図５（ａ）に示す工程〕
まず、ｐ型シリコンなどによって構成された支持基板１ａの上に、埋込酸化膜１ｂを介してｎ型シリコンからなる活性層１ｃが形成され、活性層１ｃのうちの埋込酸化膜１ｂ側にｎ+型埋込高濃度層１ｄが形成されたＳＯＩ基板１を用意する。
〔図５（ｂ）に示す工程〕
一般的なトレンチ分離工程を行うことで、活性層１ｃに対して横型ＭＯＳＦＥＴとＣＭＯＳを構成する各素子とを分離するためのトレンチ分離構造３０を形成する。例えば、図示しないエッチングマスクを用いて素子分離用のトレンチ３１を形成したのち、熱酸化を行うことでトレンチ３１の内壁面に熱酸化膜３２を形成する。次いで、Ｐｏｌｙ−Ｓｉ層３３を成膜することでトレンチ３１内を埋め込む。そして、ＣＭＰ（Chemical Mechanical Polishing）などによって表面の平坦化を行う。このようにして、横型ＭＯＳＦＥＴ形成領域およびＣＭＯＳ形成領域を分離すると共に、ＣＭＯＳ形成領域におけるＮｃｈＭＯＳＦＥＴ形成領域とＰｃｈＭＯＳＦＥＴ形成領域とを分離するようにトレンチ分離構造３０を形成することができる。
〔図５（ｃ）に示す工程〕
ｎ型バッファ層５の形成領域が開口した図示しないマスクを配置した後、ｎ型不純物（例えばリン）をイオン注入する。また、ｎ型不純物のイオン注入時に用いたマスクを除去したのち、改めてｐ+型ディープ層９の形成領域が開口した図示しないマスクを配置し、ｐ型不純物（例えばボロン）をイオン注入する。そして、熱処理によって注入された不純物を熱拡散させることでｎ型バッファ層５およびｐ+型ディープ層９を形成する。
〔図５（ｄ）に示す工程〕
ＬＯＣＯＳ酸化工程を行う。例えば、基板表面全面に酸化膜と窒化膜を順に形成したのち、窒化膜のうちのＬＯＣＯＳ酸化膜形成領域を開口させる。さらに、熱酸化を行ったのち、シリコン酸化膜およびＬＯＣＯＳ酸化膜形成領域以外の部分の酸化膜を除去する。これにより、ＬＯＣＯＳ酸化膜３が形成される。
〔図６（ａ）に示す工程〕
ＣＭＯＳ形成領域におけるＮｃｈＭＯＳＦＥＴ形成領域が開口した図示しないマスクを配置した後、ｐ型不純物をイオン注入する。また、ｐ型不純物のイオン注入時に用いたマスクを除去したのち、改めてＰｃｈＭＯＳＦＥＴ形成領域が開口した図示しないマスクを配置し、ｎ型不純物をイオン注入する。そして、熱処理によって注入された不純物を熱拡散させることでｐ型ウェル層４０およびｎ型ウェル層５０を形成する。
そして、熱酸化を行うことで、横型ＭＯＳＦＥＴ形成領域にゲート絶縁膜１０を形成すると共に、ＮｃｈＭＯＳＦＥＴ形成領域にゲート酸化膜４１を形成し、ＰｃｈＭＯＳＦＥＴ形成領域にゲート酸化膜５１を形成する。
〔図６（ｂ）に示す工程〕
Ｐｏｌｙ−Ｓｉ層を成膜したのち、これをパターニングする。これにより、横型ＭＯＳＦＥＴ形成領域にゲート電極１１およびフィールドプレート１４を同時に形成すると共に、ＮｃｈＭＯＳＦＥＴ形成領域にゲート電極４２を形成し、ＰｃｈＭＯＳＦＥＴ形成領域にゲート電極５２を形成する。
〔図６（ｃ）に示す工程〕
チャネルｐ型ウェル層６の形成領域が開口した図示しないマスクを配置した後、ｐ型不純物をイオン注入する。そして、熱処理によって注入されたｐ型不純物を熱拡散させることでチャネルｐ型ウェル層６を形成する。
〔図６（ｄ）に示す工程〕
横型ＭＯＳＦＥＴ形成領域およびＮｃｈＭＯＳＦＥＴ形成領域における各種ｎ+型不純物層の形成領域が開口した図示しないマスクを配置した後、ｎ型不純物をイオン注入する。そして、熱処理によって注入されたｎ型不純物を熱拡散させることで横型ＭＯＳＦＥＴ形成領域にｎ+型ソース領域７およびｎ+型ドレイン領域４を形成すると共に、ＮｃｈＭＯＳＦＥＴ形成領域にｎ+型ソース領域４３およびｎ+型ドレイン領域４４を形成する。
〔図７（ａ）に示す工程〕
横型ＭＯＳＦＥＴ形成領域およびＰｃｈＭＯＳＦＥＴ形成領域における各種ｐ+型不純物層の形成領域が開口した図示しないマスクを配置した後、ｐ型不純物をイオン注入する。そして、熱処理によって注入されたｐ型不純物を熱拡散させることで横型ＭＯＳＦＥＴ形成領域にｐ+型コンタクト層８を形成すると共に、ＰｃｈＭＯＳＦＥＴ形成領域にｐ+型ソース領域５３およびｐ+型ドレイン領域５４を形成する。
〔図７（ｂ）に示す工程〕
基板表面全面に、ＢＰＳＧ膜１７ａをデポジションする。また、ここでは図示していないが、ＢＰＳＧ膜１７ａの表面にシリコン窒化膜１７ｂもデポジションすることによって第１層間絶縁膜１７を形成する。
〔図７（ｃ）に示す工程〕
各種コンタクトホールの形成位置が開口する図示しないマスクを配置した後、第１層間絶縁膜１７をエッチングすることで各種コンタクトホールを形成する。
〔図７（ｄ）に示す工程〕
１ｓｔＡｌ層１６を成膜したのち、これをパターニングする。これにより、横型ＭＯＳＦＥＴ形成領域では、ドレイン電極１２、ソース電極１３、コンタクト配線１５、ドレイン配線層１６ａおよびソース配線層１６ｂを形成する。また、ＮｃｈＭＯＳＦＥＴ形成領域では、ゲート配線４５、ソース電極４６およびドレイン電極４７を形成し、ＰｃｈＭＯＳＦＥＴ形成領域では、ゲート配線５５、ソース電極５６およびドレイン電極５７を形成する。
この後の工程については図示しないが、従来と同様の手法によって、第２層間絶縁膜１８の形成工程、２ｎｄＡｌ層２０の形成工程、第３層間絶縁膜２１の形成工程および３ｒｄＡｌ層によるドレイン配線層２３の形成工程などを行う。これにより、図１に示した横型ＭＯＳＦＥＴと共に、ＮｃｈＭＯＳＦＥＴおよびＰｃｈＭＯＳＦＥＴを有するＣＭＯＳが形成された半導体装置が完成する。
このように、本実施形態にかかる半導体装置では、横型ＭＯＳＦＥＴにおけるゲート電極１１を形成する際にフィールドプレート１４を同時に形成していることから、製造工程の増加なしでフィールドプレート１４を形成することができる。このため、従来の製造工程と同じ構成によって本実施形態にかかる半導体装置を製造することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して防湿膜の形成位置を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態では、第２層間絶縁膜１８の一部として防湿膜を備えるようにしている。具体的には、図８に示すように、１ｓｔＡｌ層１６の表面を含めて第１層間絶縁膜１７の表面に、防湿膜を構成するシリコン窒化膜１８ａを形成し、さらにＴＥＯＳ膜１８ｂを構成することによって第２層間絶縁膜１８を構成している。このように、第２層間絶縁膜１８の一部として防湿膜を備えることもできる。
このような構造の半導体装置は、第１実施形態で示した図５〜図７に示す工程を経た後、例えば図９に示す工程を行うことにより製造される。具体的には、図９（ａ）に示すように、図７（ｄ）の工程によりパターニングした各電極や配線上を含めて第１層間絶縁膜１７の表面にシリコン窒化膜１８ａを成膜した後、更にＴＥＯＳ膜１８ｂを成膜する。そして、各種コンタクトホールの形成位置が開口する図示しないマスクを配置した後、図９（ｂ）に示すように第２層間絶縁膜１８をエッチングすることで各種コンタクトホールを形成する。その後、２ｎｄＡｌ層２０を成膜したのち、これをパターニングする。これにより、ドレイン配線プラグ１９ａ、ソース配線プラグ１９ｂ、ドレイン配線層２０ａおよびソース配線層２０ｂなどが構成される。
このように、第２層間絶縁膜１８の一部として防湿膜を備えるようにしても、第１実施形態と同様の効果を得ることができる。ただし、防湿膜については、水分浸入による電荷の蓄積の抑制を図るために設けられるものであることから、より電荷が蓄積されるＬＯＣＯＳ酸化膜３の表面の近くに形成されるのが好ましい。したがって、第１実施形態に示したように、第１層間絶縁膜１７の一部として防湿膜を備えるようにした方が、よりオン抵抗変動を抑制できる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して防湿膜の形成位置を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１０に示すように、本実施形態では、２ｎｄＡｌ層２０の一部、具体的にはソース配線層２０ｂを電荷が蓄積されるゲート電極１１とフィールドプレート１４との間におけるＬＯＣＯＳ酸化膜３の上方まで配置している。すなわち、シリコン窒化膜１７ｂに加えて、２ｎｄＡｌ層２０の一部を防湿膜として機能させるようにしている。ゲート電極１１とドレイン電極１２との間には電位差が生じることから、ゲート電極１１とドレイン電極１２に電気的に接続されるフィールドプレート１４とは所定の間隔が設けられて離間配置される。基板表面に対する法線方向から見て、これらゲート電極１１とフィールドプレート１４との間と重なるように、２ｎｄＡｌ層２０が形成されるようにしている。
このように、２ｎｄＡｌ層２０をゲート電極１１とフィールドプレート１４との間におけるＬＯＣＯＳ酸化膜３の上方まで配置することで防湿膜として機能させられる。これにより、オン抵抗変動の抑制効果を向上させることが可能となる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、横型ＭＯＳＦＥＴのレイアウト例として円形状のものを例に挙げて説明したが、必ずしも円形状である必要はない。例えば、ソースおよびドレインが共に直線状とされたレイアウトであっても良い。また、ドレイン側を長円形にし、コレクタ側をドレイン周囲を囲むように形成された長円形としても良い。また、ドレイン側をセル中心に配置する場合を説明したが、逆に、コレクタ側をセル中心に配置する構成としても良い。ただし、チャネル幅を稼げるようにするためには、ドレイン側をセル中心に配置した方が好ましい。これらいずれの場合においても、フィールドプレート１４の方がゲート電極１１よりも、第１電極に相当するドレイン電極１２と第２電極に相当するソース電極１３との間に流される電流の方向における寸法が大きくされていれば、上記効果を得ることができる。
また、上記実施形態では、防湿膜として機能するシリコン窒化膜１７ｂをＢＰＳＧ膜１７ａの表面全面の上に積層することで素子側への水分の浸入防止を図っている。しかしながら、オン抵抗変動に特に影響があるのは電荷が蓄積されるゲート電極１１とフィールドプレート１４との間におけるＬＯＣＯＳ酸化膜３の上方である。このため、少なくともゲート電極１１とフィールドプレート１４との間におけるＬＯＣＯＳ酸化膜３の上方に防湿膜が形成されていればオン抵抗変動の抑制効果がある。
ただし、防湿膜の形成範囲が狭いと、防湿膜の外縁を回り込んで水分が浸入する可能性がある。したがって、上記実施形態で示すように、ＢＰＳＧ膜１７ａの表面全面、つまり各電極などのコンタクト部を除いた基板表面全面に防湿膜を形成すると、より水分の浸入を防げて好ましい。
また、防湿膜は少なくとも１層形成されていれば良い。例えば、第３実施形態では、シリコン窒化膜１７ｂと２ｎｄＡｌ層２０を防湿膜とする場合について説明したが、２ｎｄＡｌ層２０のみによって構成しても良い。また、第２実施形態で示した第２層間絶縁膜１８の一部と第３実施形態に示した２ｎｄＡｌ層２０によって防湿膜を構成しても良いし、第１、第２層間絶縁膜１７、１８および２ｎｄＡｌ層２０のすべてによって構成しても良い。さらに、防湿膜の形成位置についても上記各実施形態で示した場所以外であっても良い。
また、図５〜図７を用いて説明したように、半導体装置に備えられる各種不純物層の形成工程の一例を示したが、各種製造工程について順番の入れ替えが可能なものについては、適宜変更しても良い。例えば、図６（ｂ）〜（ｄ）に示す工程についてはどの順番に行っても良いため、適宜順番を入れ替えることができる。
また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプの横型ＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプの横型ＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、横型ＭＯＳＦＥＴを例に挙げて説明したが、同様の構造の横型ＩＧＢＴに対しても本発明を適用することができる。横型ＩＧＢＴは、上記第１実施形態に対して、第１導電型の第２不純物層に相当するｎ+型ソース領域７がｎ+型エミッタ領域となり、第１導電型の第１不純物層に相当するｎ+型ドレイン領域４が第２導電型となるｐ+型コレクタ領域とされるだけである。その他の構造や製造方法に関しては、横型ＩＧＢＴとする場合であっても上記第１実施形態と同様である。
１ ＳＯＩ基板
４ ｐ+型ドレイン領域
６ チャネルｐ型ウェル層
７ ｎ+型ソース領域
１１ ゲート電極
１２ ドレイン電極
１３ ソース電極
１４ フィールドプレート
１６ａ ドレイン配線層
１７、１８、２１ 第１〜第３層間絶縁膜
１７ｂ シリコン窒化膜

Claims (7)

  1. 第１導電型のドリフト層（２）を有する半導体基板（１）と、
    前記ドリフト層の内における該ドリフト層の表層部に形成された第１導電型または第２導電型の第１不純物層（４）と、
    前記ドリフト層の内における該ドリフト層の表層部に形成された第２導電型のチャネル層（６）と、
    前記チャネル層内における該チャネル層の表層部において、該チャネル層の終端部よりも内側で終端するように形成された第１導電型の第２不純物層（７）と、
    前記チャネル層と前記第１不純物層との間における前記ドリフト層の上に形成された分離用絶縁膜（３）と、
    前記チャネル層の表面のうち、前記第２不純物層と前記ドリフト層との間に挟まれた部分をチャネル領域として、該チャネル領域の表面に形成されると共に前記分離用絶縁膜に繋げて形成されたゲート絶縁膜（１０）と、
    前記ゲート絶縁膜の表面に形成されると共に、前記ゲート絶縁膜上から前記分離用絶縁膜上に至るように形成されたゲート電極（１１）と、
    前記第１不純物層と電気的に接続された第１電極（１２）と、
    前記第２不純物層および前記チャネル層と電気的に接続された第２電極（１３）と、
    前記ゲート電極と前記第１電極との間における前記分離用絶縁膜の上に、前記第１電極に電気的に接続されることで前記第１電極の電位に固定されるフィールドプレート（１４）と、を有する横型トランジスタが備えられ、
    前記フィールドプレートの方が前記ゲート電極よりも、前記第１電極と前記第２電極との間に流される電流の方向における寸法が大きくされていることを特徴とする半導体装置。
  2. 前記第１電極を中心として前記フィールドプレート、前記ゲート電極および前記第２電極が前記第１電極の周囲を囲んだレイアウトとされており、
    前記第１電極の中心をセル中心として、該セル中心に対する径方向において、前記フィールドプレートの方が前記ゲート電極よりも寸法が大きくされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート電極と前記フィールドプレートとの間の上において、前記横型トランジスタ側への水分の浸入を防止する防湿機能を有する防湿膜（１７ｂ、１８ａ、２０ｂ）が備えられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１不純物層、前記第２不純物層、前記チャネル層、前記ゲート電極および前記分離用絶縁膜の上には層間絶縁膜（１７）が形成されており、該層間絶縁膜に、前記防湿膜が備えられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記防湿膜はシリコン窒化膜であることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１不純物層、前記第２不純物層、前記チャネル層、前記ゲート電極および前記分離用絶縁膜の上に備えられた第１層間絶縁膜（１７）と、
    前記層間絶縁膜の上に形成された第１金属配線層（１６）と、
    前記第１金属配線層の上に形成された第２層間絶縁膜（１８）と、
    前記層間絶縁膜の上に形成された第２金属配線層（２０）と、を有し、
    前記防湿膜は、前記第２金属配線層の一部（２０ｂ）によって構成されていることを特徴とする請求項３に記載の半導体装置。
  7. 前記第１不純物層、前記第２不純物層、前記チャネル層、前記ゲート電極および前記分離用絶縁膜の上に備えられた第１層間絶縁膜（１７）と、
    前記層間絶縁膜の上に形成された第１金属配線層（１６）と、
    前記第１金属配線層の上に形成された第２層間絶縁膜（１８）と、を有し、
    前記第２層間絶縁膜に、前記防湿膜が備えられていることを特徴とする請求項３に記載の半導体装置。
JP2014240158A 2013-12-20 2014-11-27 半導体装置 Active JP6229646B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014240158A JP6229646B2 (ja) 2013-12-20 2014-11-27 半導体装置
US15/039,564 US9741846B2 (en) 2013-12-20 2014-12-17 Semiconductor device
CN201480069614.3A CN105830223B (zh) 2013-12-20 2014-12-17 半导体装置
PCT/JP2014/006295 WO2015093052A1 (ja) 2013-12-20 2014-12-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013264295 2013-12-20
JP2013264295 2013-12-20
JP2014240158A JP6229646B2 (ja) 2013-12-20 2014-11-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2015135950A JP2015135950A (ja) 2015-07-27
JP6229646B2 true JP6229646B2 (ja) 2017-11-15

Family

ID=53402419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014240158A Active JP6229646B2 (ja) 2013-12-20 2014-11-27 半導体装置

Country Status (4)

Country Link
US (1) US9741846B2 (ja)
JP (1) JP6229646B2 (ja)
CN (1) CN105830223B (ja)
WO (1) WO2015093052A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421784B2 (ja) * 2016-04-28 2018-11-14 株式会社豊田中央研究所 半導体装置
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
JP7129408B2 (ja) * 2018-04-16 2022-09-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7102934B2 (ja) * 2018-05-22 2022-07-20 株式会社デンソー 半導体装置
DE102018116332B4 (de) * 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP6980626B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 半導体装置
JP7024688B2 (ja) * 2018-11-07 2022-02-24 株式会社デンソー 半導体装置
JP2020098883A (ja) * 2018-12-19 2020-06-25 株式会社日立製作所 半導体装置
JP7246287B2 (ja) * 2019-09-13 2023-03-27 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310594A (ja) 1993-04-20 1994-11-04 Yokogawa Electric Corp 高耐圧集積回路の製造方法
JPH11266018A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 半導体装置
US6064086A (en) 1995-08-24 2000-05-16 Kabushiki Kaisha Toshiba Semiconductor device having lateral IGBT
US6133607A (en) 1997-05-22 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device
JP3415441B2 (ja) * 1997-05-22 2003-06-09 株式会社東芝 半導体装置
KR100282426B1 (ko) * 1999-03-17 2001-02-15 김영환 스마트 파워 소자 및 그의 제조 방법
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
US6525390B2 (en) 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
JP2002270830A (ja) 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
JP4894097B2 (ja) 2001-06-27 2012-03-07 富士電機株式会社 半導体装置
JP4082014B2 (ja) 2001-10-12 2008-04-30 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4580161B2 (ja) * 2003-11-13 2010-11-10 株式会社豊田中央研究所 半導体装置の製造方法
JP2005276914A (ja) * 2004-03-23 2005-10-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4725040B2 (ja) 2004-06-17 2011-07-13 富士電機システムズ株式会社 Ｓｏｉトレンチ横型ｉｇｂｔ
DE102004038369B4 (de) * 2004-08-06 2018-04-05 Austriamicrosystems Ag Hochvolt-NMOS-Transistor und Herstellungsverfahren
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
JP4910292B2 (ja) 2005-02-09 2012-04-04 富士電機株式会社 半導体装置
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2008153495A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4602465B2 (ja) * 2008-12-04 2010-12-22 株式会社東芝 半導体装置
JP5458809B2 (ja) 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5172907B2 (ja) * 2010-07-26 2013-03-27 三菱電機株式会社 半導体装置
JP2012124474A (ja) 2010-11-15 2012-06-28 Denso Corp 横型素子を有する半導体装置
JP5504187B2 (ja) * 2011-01-26 2014-05-28 株式会社東芝 半導体装置及びその製造方法
JP2012178410A (ja) * 2011-02-25 2012-09-13 Panasonic Corp 半導体装置
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
US8541848B2 (en) 2011-10-12 2013-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOSFETs having current diversion region in substrate near fieldplate

Also Published As

Publication number Publication date
JP2015135950A (ja) 2015-07-27
US9741846B2 (en) 2017-08-22
CN105830223B (zh) 2019-03-08
US20160351708A1 (en) 2016-12-01
WO2015093052A1 (ja) 2015-06-25
CN105830223A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
JP6229646B2 (ja) 半導体装置
US9786657B1 (en) Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
JP5941448B2 (ja) 半導体装置
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
JP5422252B2 (ja) 半導体装置の製造方法
US7354816B2 (en) Field effect transistor with gate spacer structure and low-resistance channel coupling
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
US8232157B2 (en) Semiconductor device and method of manufacturing the same
JP2012216577A (ja) 絶縁ゲート型半導体装置
JP2007242722A (ja) 横型バイポーラトランジスタ
JP2008140805A (ja) 半導体装置
JP4561247B2 (ja) 半導体装置およびその製造方法
JP5784652B2 (ja) 半導体装置
JP2011003830A (ja) 半導体装置
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4887662B2 (ja) 半導体装置およびその製造方法
JP5718103B2 (ja) 半導体装置
WO2021112047A1 (ja) 半導体装置
JP5070751B2 (ja) 半導体装置およびその製造方法
JP6475093B2 (ja) 半導体集積回路
TWI570779B (zh) 半導體裝置及其製造方法
JP2010177318A (ja) 半導体装置及びその製造方法
JP5081030B2 (ja) 半導体装置及びその製造方法
JP4950648B2 (ja) 半導体装置およびその製造方法
JP2008211155A (ja) 半導体集積回路及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R151 Written notification of patent or utility model registration

Ref document number: 6229646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250