JP6223584B2 - 光受信器、光終端装置および光通信システム - Google Patents

Description

本発明は、光信号を受信する光受信器、この光受信器を備える光終端装置、およびこの光終端装置を備える光通信システムに関する。

近年、マルチメディアサービス（Multimedia Service）を各家庭に提供するためのアクセス系ネットワーク（Access Network）では、光ファイバを用いた公衆回路網で実現するＰＯＮ（Passive Optical Network）システムと呼ばれるポイントトゥマルチポイント（Point to Multi-point）のアクセス系光通信システムが広く用いられている。

ＰＯＮシステムは、局側装置の光終端装置である１台のＯＬＴ（Optical Line Terminal：光加入者線終端装置）と、光スターカプラ（Star Coupler）を介して接続される複数の加入者側端末装置であるＯＮＵ（Optical Network Unit：光ネットワーク装置）と、から構成される。

ＯＬＴが各ＯＮＵから受信する光信号の受光レベルは、光信号の送信元のＯＮＵとＯＬＴとの距離に依存するが、ＯＬＴと各ＯＮＵとの距離は、全てのＯＮＵについて同じではない。このため、ＯＬＴに用いられる光受信器には、異なる受光レベルのパケットを安定して再生する広ダイナミックレンジ（Wide Dynamic Range）特性が求められる。広ダイナミックレンジ特性を実現するため、光受信器に搭載される前置増幅器は、一般的にＡＧＣ（Automatic Gain Control：自動利得制御）回路を備えている。

また、ＰＯＮシステムでは、あるＯＮＵがパケットを送信している間は他のＯＮＵはパケットを送信できず、伝送効率を高めるためにはパケット間の時間を短くする必要がある。ＯＮＵから送信されるパケットの先頭には、プリアンブルと呼ばれる特定ビットが格納され、プリアンブルは同期用に使用される。伝送効率を高めるには短いプリアンブルを用いて同期して後続のペイロードを受信しなければならないため、前置増幅器が備えるＡＧＣ回路には、短いプリアンブルを用いて高速にＡＧＣ収束が完了する高速バースト受信特性が求められる。

しかし、高速バースト受信特性と同時に、前置増幅器を含めた光受信器には、同符号の連続ビット入力時においても安定して受信可能な高い同符号連続耐力が求められる。一般的に、高速バースト受信特性と同符号連続耐力とはトレードオフの関係にあり、両立することは困難である。

また、ＯＬＴの光受信器では、入力されたバースト信号や内部差動増幅回路の差動出力信号間のオフセット電圧を補償するＡＯＣ（Auto-Offset Control：自動オフセット電圧調整または自動オフセット補償）回路を備えるものもある。ＡＯＣ回路においても、ＡＧＣ回路と同様に、高速バースト受信特性と同符号連続耐力の両方が求められる。すなわち、ＯＬＴの光受信器におけるＡＯＣ回路、ＡＧＣ回路等の電圧制御回路は、高速バースト受信特性と同符号連続耐力の両方が求められる。

このため、下記特許文献１および下記特許文献２において、時定数を切り換える制御方式が開示されている。下記特許文献１では、増幅回路が、時定数制御信号により可変制御される時定数で検出保持したオフセット電圧に基いて、入力されたバースト信号のオフセット電圧を補償して出力するＡＯＣ回路と、バースト信号からパルスの有無を検出してパルス検出信号を出力するパルス検出回路と、パルス検出信号に基いて、パルス検出区間は時定数を小さくすなわち短くし、パルス未検出区間は時定数を大きくすなわち長くするための時定数制御信号をＡＯＣ回路へ出力する時定数制御回路と、を備えている。増幅回路は、例えば、前置増幅器の後段に接続され、バースト信号を一定振幅となるように増幅およびリミッティングするＬＩＡ（Limiting Amplifier：振幅制限増幅器）を備える。

例えば、ＬＩＡに入力される差動信号間にオフセットがある場合、バースト信号にオフセット電圧が加わったまま増幅およびリミッティングされるため、オフセット電圧は、ＬＩＡの出力バースト信号に波形歪という形で影響し、波形品質を劣化させる。そこで、下記特許文献１に記載されているように、一般的に、増幅回路はＡＯＣ回路を備えており、高速バースト受信特性および同符号連続耐力を両立するための時定数切換方式が用いられている。下記特許文献１に記載の増幅回路は、パルスの有無を検出し、パルス検出区間では、小さい時定数となるように制御され、短い時間で安定した波形の出力バースト信号を出力することを可能とし、一方で、パルス未検出区間では、大きい時定数となるように制御され、同符号ビットが連続して入力される区間でもＡＯＣ回路の制御信号の変動を抑圧できる。

また、下記特許文献２では、増幅回路において、下記特許文献１と同様の時定数切換方式を適用し、ＬＩＡから出力される電圧信号がある場合、ＡＯＣ回路の時定数を小さい値に設定し、フィードバック補償の初期応答速度を向上させている。一方で、ＬＩＡから出力される電圧信号がない場合、時定数を大きくすることで、同符号ビットを連続して受信しても信号のベースライン変動を抑圧し、アイ開口を大きくでき安定度が向上する。下記特許文献１では、パルス検出回路を用いることで時定数制御を実現しているが、下記特許文献２では、ＬＩＡから出力される電圧信号を検出する信号検出器（ＳＤ：Signal Detector）を用いて時定数制御を実現している。

特開２００９−２４６５３５号公報 特開２０１０−１７８２５６号公報

しかしながら、上記従来の技術によれば、光受信器において、誤動作により時定数の切換タイミングがずれてしまう可能性がある。ここでいう誤動作とは、光受信器において電圧制御回路の時定数を小さい時定数から大きい時定数へ切り換える切換タイミングが、電圧制御回路の制御動作に対して適切なタイミングで行われないことを意味する。例えば、小さい時定数で電圧制御回路の制御動作が開始された後に、この制御動作が収束する前に大きい時定数への切り換えが行われると、小さい時定数の電圧制御回路の制御が所望の性能を発揮できないことがある。そのため、時定数の切り換えが電圧制御回路の制御動作に対して適切なタイミングで行われなかった場合、電圧制御回路による制御が不十分となり制御後の信号として出力される受信波形に波形歪が残り、正確な受信波形の再生ができない、という問題があった。

本発明は、上記に鑑みてなされたものであって、受信波形における波形歪を抑制することができる光受信器、光終端装置および光通信システムを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる光受信器は、入力光信号を電流信号に変換する光電流変換素子と、光電流変換素子から出力される電流信号を電圧信号に変換する増幅器と、時定数切換機能を有し、電圧信号を制御するための出力信号を生成する電圧制御回路と、を備える。さらに、この光受信器は、出力信号に基づいて電圧制御回路の収束完了を検出した後、電圧制御回路の時定数を第１の時定数から第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を電圧制御回路へ出力する検出回路と、を備える。

本発明にかかる光受信器、光終端装置および光通信システムは、受信波形における波形歪を抑制することができる、という効果を奏する。

従来の光受信器の回路構成の例を示すブロック図 従来の光受信器のパケット入力時の動作を示すタイミングチャート 従来の光受信器のパケット入力時の動作を示すタイミングチャート 実施の形態１の光受信器の回路構成の例を示すブロック図 実施の形態１の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態１のＡＯＣの構成例を示す図 実施の形態１の収束状態検出回路の回路構成の例を示すブロック図 実施の形態１の収束状態検出回路の各構成の動作を説明するためのタイミングチャート 実施の形態２の光受信器の回路構成の例を示すブロック図 実施の形態２の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態２の収束状態検出回路の各構成の動作を説明するためのタイミングチャート 実施の形態３の光受信器の回路構成の例を示すブロック図 実施の形態３の収束状態検出回路の回路構成の例を示すブロック図 実施の形態３の収束状態検出回路の動作を説明するためのタイミングチャート 実施の形態４の光受信器の回路構成の例を示すブロック図 実施の形態４の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態４の収束状態検出回路の回路構成の例を示すブロック図 ＡＯＣの収束完了時刻がＡＧＣの収束完了時刻よりも早い場合の収束状態検出回路の動作を説明するためのタイミングチャート ＡＯＣの収束完了時刻がＡＧＣの収束完了時刻よりも遅い場合の収束状態検出回路の動作を説明するためのタイミングチャート 実施の形態５の光受信器の回路構成の例を示すブロック図 実施の形態５のＡＧＣの構成例を示すブロック図 実施の形態５の収束状態検出回路の構成例を示す図 実施の形態５の光受信器の時定数切り換え動作を説明するためのタイミングチャート 実施の形態５のＡＯＣを備えない光受信器の回路構成の例を示すブロック図 実施の形態５のＡＧＣおよびＡＯＣの両方の時定数を切り換える光受信器の回路構成の例を示すブロック図 実施の形態６の光受信器の回路構成の例を示すブロック図 実施の形態７の光通信システムの構成例を示す図

以下に、本発明にかかる光受信器、光終端装置および光通信システムの実施の形態を図面に基いて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
まず、従来の光受信器において、時定数の切り換えが正常に行われた場合と誤動作によって正常に行われなかった場合の動作について簡単に説明する。

図１は、従来の光受信器１００の回路構成の例を示すブロック図である。図１は、上記特許文献２に記載の図１に記載された光受信器のブロック図を簡略化して示したものである。図１では、上記特許文献２に記載の図１に記載された構成要素の一部を省略している。特許文献２では、時定数切換方式を適用した光受信器１００は、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１００は、ＯＮＵから受信した光信号に対してＡＰＤ（Avalanche Photo Diode）１で光電流変換を行う。また、光受信器１００は、異なる受信レベルのパケットを受信するために、ＡＰＤ１からの電流信号を電圧信号に変換して出力するＴＩＡ（Trans Impedance Amplifier：インピーダンス変換増幅器）２１と、ＴＩＡ２１から出力される単相の電圧信号である単相出力信号を差動出力信号に変換して出力するＳＢ（Signal to Balanced converter：単相差動変換回路）２２と、ＳＢ２２から出力される差動出力信号を積分する積分器を有し、積分結果に基づいて差動出力信号間の電圧差を０にするようにＡＰＤ１から出力される直流電流を電流源２４により引き抜くように制御するＡＯＣ２３０と、ＡＰＤ１から出力される電流信号を引く抜く電流源２４と、を備えている。なお、ＡＯＣ２３０は、正しくは自動オフセット補償回路すなわちＡＯＣ回路であるが、光受信器１００に関する説明においては、特許文献２に合わせてＡＯＣ２３０と呼ぶ。また、ＡＯＣ２３０は積分器を有する方式としているが、一例であり、これに限定されるものではない。加えて、ＡＯＣ２３０は、前置増幅器２０に内蔵されているが、外部に備えていてもよく、一例であり、これに限定されるものではない。

さらに、光受信器１００は、ＳＢ２２から出力された差動出力信号を波形整形し、図示しない後段のＣＤＲ（Clock Data Recovery：クロックデータ再生回路）などに波形整形された差動出力信号を出力するＬＩＡ３１と、ＬＩＡ３１から出力される差動出力信号の有無を検出し、検出結果を示すＳＤ信号を出力するＳＤ３２０とを備えている。なお、ＳＤ３２０は増幅回路３０の内部にあり、ＬＩＡ３１から出力される差動出力信号を基にＳＤ信号を生成するが、一例であり、これに限定されるものではない。

図２は、従来の光受信器１００のパケット入力時の動作を示すタイミングチャートである。図２では、上記特許文献２に記載の光受信器において想定される各ブロックの入力信号または出力信号を模式的に示している。図２の一段目には、ＡＰＤ１へ光信号として入力されるパケットすなわちＡＰＤ１への入力光信号を示し、図２の二段目には、ＴＩＡ２１への入力信号を示している。また、図２の三段目には、電流源２４が引き抜く引き抜き電流を示し、図２の四段目には、ＳＤ３２０から出力されるＳＤ信号を示し、図２の五段目には、ＬＩＡ３１から出力される差動出力の正相信号を示している。ここでは、第１の時定数である小さいすなわち短い時定数を高速時定数とし、高速時定数よりも大きいすなわち長い時定数である第２の時定数を低速時定数とする。図２の横軸は、時間ｔを示している。図１に示す光受信器１００は、ＬＩＡ３１から出力される差動出力信号が検出されない場合にはＡＯＣ２３０の時定数すなわちＡＯＣ２３０の積分器における時定数として高速時定数を用いる。一方、ＬＩＡ３１から出力される差動出力信号が検出された場合にはＡＯＣ２３０の時定数として低速時定数を用いる。

プリアンブルとペイロードを持つ光信号が光受信器１００に入力された場合、ＡＯＣ２３０は、ＳＢ２２からの差動出力信号を積分し、積分結果に基づいて差動出力信号間の差分を０にするように電流源２４を制御する。ＡＰＤ１に光信号が入力される前は、ＳＤ３２０は、ＬＩＡ３１から出力される差動出力信号を検出しない。このため、図２において、光信号の入力が開始された時点では、ＡＯＣ２３０の時定数は、高速時定数となっており、電流源２４を高速で制御している。ＡＯＣ２３０の制御により電流源２４がＡＰＤ１から出力される電流信号から直流電流を引き抜くことで、ＳＢ２２から出力される差動出力信号間の差であるオフセット電圧をキャンセルされるすなわち補償される。このため、ＬＩＡ３１に入力される差動出力信号間の差であるオフセット電圧がキャンセルされ、ＬＩＡ３１からは受信波形歪の小さい正常な波形を出力可能となる。

ＡＯＣ収束動作が完了するすなわちＡＯＣ２３０の制御が収束する時刻である収束時刻Ｔ１の後、ＳＤ３２０が、ＬＩＡ３１から出力される差動出力信号を検出し、時刻Ｔ２でＳＤ信号を発出する。すなわち、時刻Ｔ２でＳＤ信号は、ＬＩＡ３１から出力される差動出力信号を検出していないことを示す値からＬＩＡ３１から出力される差動出力信号を検出していることを示す値に切り換わる。ＡＯＣ２３０は、ＳＤ信号に基いて、時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１００では、パケット間にノイズまたは揺れが発生した場合、また、同符号ビットが連続するＣＩＤ（Consecutive Identical Digit）パターンデータが入力された場合であっても、安定したＡＯＣ２３０の出力信号を維持することが可能であり、オフセット補償への影響を最小限に抑圧し、高い同符号連続耐力を実現できる。上記動作により、光受信器１００では、高速バースト受信特性と同符号連続耐力の両立を可能とすることができる。

図３は、従来の光受信器１００のパケット入力時の動作を示すタイミングチャートであって、ＡＯＣ収束動作完了の収束時刻Ｔ１よりもＳＤ信号発出の時刻Ｔ２が早いタイミングの場合を示す。図３に示すように、製造ばらつき、回路温度の影響、電源電圧変動などにより、オフセット補償を行うＡＯＣ２３０が低速で動作し、ＡＯＣ収束動作が完了する収束時刻Ｔ１よりもＳＤ信号が発出する時刻Ｔ２の方が早かった場合、ＡＯＣ２３０では、電流源２４がＡＰＤ１から出力される電流信号から所望の直流電流を引き抜く前に低速時定数に切り替わる。このように、製造ばらつき、回路温度の影響、電源電圧変動などにより、所望の直流電流を引き抜く前に低速時定数に切り替わることがある。このような動作は、所望の直流電流を引き抜くことができないことから、一種の誤動作と考えることができる。この場合、ＴＩＡ２１へ入力される入力信号、電流原２４により引き抜かれる引き抜き電流は、それぞれ図３において点線で示す理想の波形に対し、実線で示す実際の波形のように、オフセット電圧の影響を残した状態で安定動作となる。この結果、ＬＩＡ３１から出力される差動出力信号の波形歪は大きくなり、受信特性を劣化させてしまう。

つづいて、本実施の形態にかかる光受信器の構成および動作について説明する。

図４は、本実施の形態の光受信器１０の回路構成の例を示すブロック図である。光受信器１０は、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０は、受信したＯＮＵの光送信信号に対して光電流変換を行う、すなわち入力光信号を電流信号に変換する光電流変換素子であるＡＰＤ１と、ＡＰＤ１から出力される電流信号を電圧信号に変換して電圧信号を出力する前置増幅器２と、前置増幅器２から出力された電圧信号を、図示しない後段のＣＤＲなどに出力するため波形整形する増幅回路３と、を備える。図４において、図１に示した光受信器１００と同様の機能を有する構成要素は、図１と同一の符号を付している。

前置増幅器２は、ＡＰＤ１で変換された電流信号を電圧信号に変換する増幅器であり、第１の増幅器であるＴＩＡ２１と、ＴＩＡ２１の単相出力信号を差動出力信号に変換するＳＢ２２と、ＳＢ２２の差動出力信号を積分し、電圧差を０にするようにＡＰＤ１からの直流電流を電流源２４により引き抜くように制御するＡＯＣ回路２３と、ＡＰＤ１から出力される電流信号を引き抜く電流源２４と、ＳＢ２２から出力される差動出力信号に対するＡＯＣ回路２３の応答であって電流源２４への制御信号である出力信号をモニタし、ＡＯＣ回路２３の収束状態を検出して時定数切換制御信号を出力する検出回路である収束状態検出回路２５と、を備える。以下の説明および図中では、ＡＯＣ回路２３をＡＯＣ２３と略す。なお、前置増幅器２では、ＳＢ２２から出力される差動出力信号に基いてＡＯＣ２３が制御信号を生成し、ＡＰＤ１から電流源２４により直流電流を引き抜くＡＯＣ方式としているが、一例であり、これに限定するものではない。例えば、実施の形態４で述べるように、ＳＢ２２の後段に線形増幅器を備え、線形増幅器によりオフセット補償する方式等、の電流源２４により直流電流を引き抜く以外のオフセット補償方式におけるＡＯＣ方式に本実施の形態の時定数切り換え制御を適用することもできる。ＡＯＣ２３は、時定数を切り換えることが可能であり、ＴＩＡ２１から出力される差動出力信号間のオフセット電圧を検出し、検出したオフセット電圧に基づいてオフセット電圧を補償するための制御を行うオフセット補償回路である。また、ＡＯＣ２３０は積分器を有する方式としているが、一例であり、これに限定されるものではない。

増幅回路３は、前置増幅器２から出力される差動出力信号を波形整形する第２の増幅器であるＬＩＡ３１と、ＬＩＡ３１から出力される差動出力信号の有無を検出するＳＤ３２と、を備える。なお、ＳＤ３２を備えない構成としてもよい。なお、ＳＤ３２は増幅回路３の内部にあり、ＬＩＡ３１から出力される差動出力信号を基にＳＤ信号を生成するが、一例であり、これに限定されるものではない。

特許文献２に記載の従来の光受信器１００では、ＡＯＣ２３０の時定数の切り換えに、増幅回路３０のＳＤ３２０から発出されるＳＤ信号を用いていた。また、前述の特許文献１に記載の光受信器では、パルス検出回路のパルス検出結果を用いてＡＯＣ回路の時定数を切り換えていた。これに対して、本実施の形態の光受信器１０では、ＡＯＣ２３の出力信号をモニタし、ＡＯＣ２３の収束状態を検出する収束状態検出回路２５の出力信号をトリガーとして、ＡＯＣ２３の時定数を切り換える構成としている。なお、ＡＯＣ２３および収束状態検出回路２５について、図４では前置増幅器２に内蔵しているが、一例であり、増幅回路３に内蔵してもよく、また、前置増幅器２および増幅回路３の外部に備えてもよい。

光受信器１０での、具体的な時定数の切り換え動作について、図５を用いて詳細に説明する。図５は、本実施の形態の光受信器１０の時定数切り換え動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、前置増幅器２への入力信号、電流源２４が引き抜く引き抜き電流、収束状態検出回路２５が出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力の正相信号についての関係を時系列的に示すものである。図５の一段目には、ＡＰＤ１へ光信号として入力されるパケットすなわちＡＰＤ１への入力光信号を示し、図５の二段目には、ＴＩＡ２１への入力信号を示している。また、図５の三段目には、電流源２４が引き抜く引き抜き電流を示し、図５の四段目には、収束状態検出回路２５から出力される時定数切換制御信号を示し、図５の五段目には、ＬＩＡ３１から出力される差動出力の正相信号を示している。本実施の形態では、第１の時定数である小さいすなわち短い時定数を高速時定数とし、高速時定数よりも大きいすなわち長い時定数である第２の時定数を低速時定数とする。図５の横軸は、時間ｔを示している。なお、図５中に示すΔＴについては、後述する収束状態検出回路２５の詳細な説明のところで併せて説明する。

電流源２４へ出力されるプリアンブルとペイロードを持つ光信号がＡＰＤ１に入力された場合、ＡＯＣ２３は、ＳＢ２２から出力される差動出力信号をそれぞれ積分し、積分結果を比較することで差分を０にするように電流源２４を制御する。ＡＯＣ２３の制御により電流源２４がＡＰＤ１から出力される電流信号の直流電流を引き抜くことで、ＳＢ２２から出力される差動出力信号間の差であるオフセット電圧はキャンセルされる。このため、ＬＩＡ３１に入力される差動出力信号間の差であるオフセット電圧がキャンセルされ、ＬＩＡ３１からは受信波形歪の小さい正常な波形を出力可能となる。

本実施の形態では、収束状態検出回路２５は、ＡＯＣ２３から出力される出力信号の変動が検出されない場合、ＡＯＣ２３の時定数を低速時定数に設定する。このため、光信号が入力される前は、ＡＯＣ２３の時定数は、低速時定数となっている。また、本実施の形態では、時定数切換制御信号によりＡＯＣ２３の時定数の切り換えを制御する。ここでは、ＡＯＣ２３は、時定数切換制御信号がＬＯＷのとき時定数を高速時定数に設定し、時定数切換制御信号がＨＩＧＨのとき時定数を低速時定数に設定するとする。なお、時定数切換制御信号は、低速時定数の設定を指示するか高速時定数の設定を指示するかを判別できる信号であればよく、上述した例に限定されない。例えば、ＡＯＣ２３が、時定数切換制御信号がＨＩＧＨのとき時定数を高速時定数に設定し、時定数切換制御信号がＬＯＷのとき時定数を低速時定数に設定するようにしてもよい。

図６は、本実施の形態のＡＯＣ２３の構成例を示す図である。図６に示すように、ＡＯＣ２３は、差動出力信号の平均値を生成する各積分器を構成する抵抗２３１，２３２と、容量２３３、そして、各積分器により生成した平均値の差分を抽出し、電流源２４を制御する制御信号を生成する制御回路部２３５、そして、抵抗２３１と並列に接続し、収束状態検出回路２５の信号を基に各積分器の時定数を切り換える時定数切換スイッチ部２３４とを備える。各積分器には、各々ＳＢ２２から出力された差動出力信号が入力される。抵抗２３１，２３２は、同じ値でも異なる値でも問題ない。収束状態検出回路２５の出力端子はＡＯＣ２３の各時定数切換スイッチ部２３４に接続され、出力に応じてスイッチをＯＮ／ＯＦＦする。例えば、収束状態検出回路２５の出力すなわち時定数切換制御信号がＬＯＷのとき、時定数切換スイッチ部２３４がＯＮし、ショート状態となる。また、収束状態検出回路２５の出力すなわち時定数切換制御信号がＨＩＧＨのとき、時定数切換スイッチ部２３４がＯＦＦし、オープン状態となる。具体的には、収束状態検出回路２５の出力すなわち時定数切換制御信号がＬＯＷのとき、ＡＯＣ２３では、内部の時定数切換スイッチ部２３４がＯＮし、ショート状態となるため、抵抗２３１が短絡する。この状態が高速時定数となる。そして、収束状態検出回路２５の出力すなわち時定数切換制御信号がＨＩＧＨのとき、時定数切換スイッチ部２３４がＯＦＦし、オープン状態となる。時定数は、抵抗２３１と抵抗２３２、そして、容量２３３の積で導出できるため、時定数切換スイッチ部２３４がＯＮつまりショート状態のときに比べ、時定数が大きくなり、低速時定数となる。この動作により、ＡＯＣ２３は時定数切換を可能とする。

なお、図６で示すＡＯＣ２３は、一例であり、これに限定されるものではない。また、図６に示す時定数切換方式は、一例であり、これに限定されるものではない。

図５の説明に戻り、図５に示すように、ＡＰＤ１に光信号が入力されると、ＡＯＣ２３の時定数は高速時定数となる。詳細には、ＡＰＤ１への入力光信号のうち先頭部分であるプリアンブルが入力された直後、前置増幅器２のＳＢ２２の差動出力信号が変化し、ＡＯＣ２３が動作を開始すると、収束状態検出回路２５は、ＡＯＣ２３の出力信号を検出して、出力する時定数切換制御信号の値を、低速時定数を指示する値から高速時定数を指示する値に切り換える。具体的には、図５の例では、時定数切換制御信号をＨＩＧＨからＬＯＷに切り換える。ＡＯＣ２３は、時定数切換制御信号に基づいて時定数を高速時定数に切り換える。ＡＰＤ１に光信号が入力されたときに検出されるＡＯＣ２３の出力信号は、ＡＯＣ２３が過渡応答状態にあり、ＡＯＣ２３から出力される出力信号の電圧値が変化している状態の出力信号である。

高速時定数のＡＯＣ２３および電流源２４により、収束時刻Ｔ１のタイミングでＡＯＣ収束動作が完了するすなわちＡＯＣ２３の制御が収束すると、収束状態検出回路２５は、ＡＯＣ２３の過渡応答状態が終わり、ＡＯＣ２３から出力される出力信号が一定の電圧値に収束したことを検出して、収束時刻Ｔ１と同じ、または、収束時刻Ｔ１より遅い時刻Ｔ３に出力をＬＯＷからＨＩＧＨに切り換える。この動作により、ＡＯＣ２３は、収束状態検出回路２５からＨＩＧＨの時定数切換制御信号が入力され、時定数を高速時定数から低速時定数に切り換える。収束時刻Ｔ１は、ＡＯＣ２３の制御が収束する時刻である。ＡＯＣ２３の制御が収束するとは、ＡＯＣ２３から電流源２４へ指示される制御量すなわち引き抜き電流の量が閾値以下となることである。具体的には、ＡＯＣ２３から出力される出力信号が閾値以下となることである。

従来の光受信器１００では、ＡＯＣ２３０とは独立した増幅回路３０のＳＤ３２０からの外部信号により時定数を切り換えていたのに対して、本実施の形態では、光受信器１０は、ＡＯＣ２３と同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用する。ＡＯＣ２３の制御が開始されてから収束するまでの時間は、製造ばらつき、回路温度の影響、電源電圧変動などに依存するため、一定ではない。従来の光受信器１００では、ＡＯＣ収束状態は考慮せずにＳＤ３２０からの外部信号により時定数を切り換えるため、製造ばらつき、回路温度の影響、電源電圧変動によっては、ＡＯＣの制御が収束する前に時定数の切り換えが行われることがある。ＡＯＣの制御が収束する前に、時定数の切り換えが行われると、所望の直流電流を引き抜くことができない。これにより、差動信号間のオフセット電圧が残存することになり、ＬＩＡから出力される受信波形に波形歪が生じる。これに対して、本実施の形態では、光受信器１０は、ＡＯＣ２３と同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用するため、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、ＡＯＣ収束完了後に時定数を切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

つぎに、収束状態検出回路２５の構成および動作について、図７，８を用いて詳細に説明する。収束状態検出回路２５は、時定数切換制御信号を生成して出力する。具体的には、収束状態検出回路２５は、ＡＯＣ出力信号とＡＯＣ出力信号を規定の時間遅延させた信号との電圧差を示す信号を生成し、生成した信号が第１の閾値を超えるまたは第１の閾値より小さい第２の閾値未満である場合に時定数切換制御信号を高速時定数に設定することを示すＬＯＷとする。また、収束状態検出回路２５は、ＡＯＣ出力信号とＡＯＣ出力信号を規定の時間遅延させた信号との電圧差を示す信号が第１の閾値以下でありかつ第２の閾値以上である場合に時定数切換制御信号を低速時定数に設定することを示すＨＩＧＨとする。

図７は、本実施の形態の収束状態検出回路２５の回路構成の例を示すブロック図である。収束状態検出回路２５は、ＡＯＣ出力信号に基づいてＡＯＣ２３の収束完了を検出した後、ＡＯＣ２３の時定数を高速時定数から低速時定数へ切り換えるための時定数切換制御信号をＡＯＣ２３へ出力する。収束状態検出回路２５は、ＡＯＣ２３から出力される出力信号すなわちＡＯＣ出力信号と後述の遅延回路２５２から出力される遅延信号との差を増幅する高利得増幅器２５１と、抵抗と容量で構成可能であって収束状態検出回路２５に入力されたＡＯＣ出力信号を規定の時間であるΔＴ遅延させて遅延信号を生成する遅延回路２５２と、基準電圧Ｖｒｅｆ１の定電圧すなわち第１の閾値電圧を生成する第１の基準電圧源である基準電圧源２５３と、第１のヒステリシスコンパレータであるヒステリシスコンパレータ２５４と、基準電圧Ｖｒｅｆ２の定電圧すなわち第２の閾値電圧を生成する第２の基準電圧源である基準電圧源２５５と、第２のヒステリシスコンパレータであるヒステリシスコンパレータ２５６と、ＡＮＤ回路２５７と、を備える。なお、収束状態検出回路２５および遅延回路２５２の回路構成については、図７に示す構成に限定するものではない。

図８は、ＡＰＤ１への入力光信号、高利得増幅器２５１への入力信号であるＡＯＣ出力信号および遅延回路２５２からの出力信号である遅延回路出力信号すなわち遅延信号、ヒステリシスコンパレータ２５４，２５６への入力信号である高利得増幅器２５１の出力信号、ヒステリシスコンパレータ２５４の出力信号、ヒステリシスコンパレータ２５６の出力信号、および、ＡＮＤ回路２５７が出力する時定数切換制御信号についての関係を時系列的に示すものである。

収束状態検出回路２５では、入力されたＡＯＣ出力信号を２経路に分岐させ、一方のＡＯＣ出力信号はそのまま高利得増幅器２５１の正相入力端子に入力させ、他方のＡＯＣ出力信号については遅延回路２５２を通してΔＴ遅延させた信号を遅延信号として高利得増幅器２５１の逆相入力端子に入力させる。

高利得増幅器２５１は、正相入力端子電圧と逆相入力端子電圧の差すなわち差電圧を増幅した信号を出力する。すなわち、収束状態検出回路２５に入力されたＡＯＣ出力信号と該ＡＯＣ出力信号をΔＴ遅延させた遅延信号との電圧差を示す信号を生成して出力する。ＡＯＣ出力信号に変化があると収束状態検出回路２５に入力されたＡＯＣ出力信号の電圧値と該ＡＯＣ出力信号をΔＴ遅延させた遅延回路出力信号の電圧値とに差が生じる。したがって、高利得増幅器２５１から出力される信号に基づいてＡＯＣ出力信号に変化があったか否かを判定することができる。高利得増幅器２５１は、ヒステリシスコンパレータ２５４の逆相入力端子、およびヒステリシスコンパレータ２５６の正相入力端子に上記の増幅した信号を出力する。なお、正相入力端子電圧と逆相入力端子電圧の差電圧が０のときに高利得増幅器２５１が出力する電圧を電圧中心値Ｖｃとして求めておく。そして、高利得増幅器２５１は、正相入力端子電圧が逆相入力端子電圧より高い場合には、電圧中心値Ｖｃより低い値を、正相入力端子電圧が逆相入力端子電圧より低い場合には、電圧中心値Ｖｃより高い値を出力する。電圧中心値Ｖｃは、測定により求めてもよく、設計値等を用いてもよい。

基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、ＡＯＣ出力信号に変化があるか否かの判定に用いる第１の閾値電圧，第２の閾値電圧となる電圧である。基準電圧Ｖｒｅｆ１は、電圧中心値Ｖｃより高く、基準電圧Ｖｒｅｆ２は、電圧中心値Ｖｃより低い。収束状態検出回路２５は、ＡＯＣ出力信号と該ＡＯＣ出力信号をΔＴ遅延させた遅延回路出力信号との電圧差が、Ｖｒｅｆ２以上かつＶｒｅｆ１以下である場合にＡＯＣ出力信号に変化がないと判定し、Ｖｒｅｆ２未満またはＶｒｅｆ１を超える場合にＡＯＣ出力信号に変化があると判定する。

ヒステリシスコンパレータ２５４は、正相入力端子に入力された基準電圧源２５３が生成する基準電圧Ｖｒｅｆ１と、逆相入力端子に入力された高利得増幅器２５１の出力信号の電圧と、を比較する。基準電圧Ｖｒｅｆ１は、高利得増幅器２５１の電圧中心値Ｖｃよりも高く、かつ、高利得増幅器２５１の出力可能な電圧範囲の最大電圧よりも低い値とする。ヒステリシスコンパレータ２５４は、基準電圧Ｖｒｅｆ１と比較して高利得増幅器２５１の出力信号電圧の方が高い場合はＬＯＷを、他の場合はＨＩＧＨを出力する。言い換えると、ヒステリシスコンパレータ２５４は、基準電圧Ｖｒｅｆ１と比較して高利得増幅器２５１の出力信号電圧の方が高いか否かを判定し、判定結果を出力する。

ヒステリシスコンパレータ２５６は、正相入力端子に入力された高利得増幅器２５１の出力信号電圧と、逆相入力端子に入力された基準電圧源２５５が生成する基準電圧Ｖｒｅｆ２と、を比較する。基準電圧Ｖｒｅｆ２は、高利得増幅器２５１の電圧中心値Ｖｃよりも低く、かつ、高利得増幅器２５１の出力可能な電圧範囲の最小電圧よりも高い値とする。ヒステリシスコンパレータ２５６は、基準電圧Ｖｒｅｆ２と比較して高利得増幅器２５１の出力信号電圧の方が低い場合はＬＯＷを、他の場合はＨＩＧＨを出力する。言い換えると、ヒステリシスコンパレータ２５６は、基準電圧Ｖｒｅｆ２と比較して高利得増幅器２５１の出力信号電圧の方が低いか否かを判定し、判定結果を出力する。

つまり、ヒステリシスコンパレータ２５６は、負方向の変化、すなわちＡＯＣ出力信号より該ＡＯＣ出力信号をΔＴ遅延させた遅延回路出力信号の方が電圧が低くなる変化を検出することができる。ヒステリシスコンパレータ２５４は、正方向の変化、すなわちＡＯＣ出力信号より該ＡＯＣ出力信号をΔＴ遅延させた遅延回路出力信号の方が、電圧が高くなる変化を検出することができる。ヒステリシスコンパレータ２５４，２５６は、いずれも、ＡＯＣ出力信号の変化を検出した場合にＬＯＷを、ＡＯＣ出力信号の変化を検出しないすなわちＡＯＣ出力信号の変化がないことを検出した場合にＨＩＧＨを出力する。

そして、ＡＮＤ回路２５７は、ヒステリシスコンパレータ２５４，２５６から信号が入力されると２つの信号のＡＮＤをとる、すなわち、論理積演算を行うことで、ＡＯＣ出力信号が変化している区間、すなわち、ＡＯＣ動作区間とΔＴを合わせた区間を検出することが可能となる。図８に示すように、ＡＮＤ回路２５７は、収束状態検出回路２５から出力する時定数切換制御信号について、２個のヒステリシスコンパレータ２５４，２５６からの出力がいずれもＨＩＧＨの場合はＡＯＣ２３の時定数を低速時定数とすることを示すＨＩＧＨの信号を出力し、２個のヒステリシスコンパレータ２５４，２５６からの出力のうち１つがＬＯＷの場合はＡＯＣ動作区間のため、ＡＯＣ２３の時定数を高速時定数とすることを示すＬＯＷの信号を出力する。すなわち、演算回路であるＡＮＤ回路２５７は、ヒステリシスコンパレータ２５４から出力される判定結果が高利得増幅器２５１の出力信号の電圧がＶｒｅｆ１より高いことを示す場合またはヒステリシスコンパレータ２５６から出力される判定結果が高利得増幅器２５１の出力信号の電圧がＶｒｅｆ２より低いことを示す場合に高速時定数を指示することを示す第１の値すなわちこの例ではＬＯＷの時定数切換制御信号を出力する。一方、ＡＮＤ回路２５７は、ヒステリシスコンパレータ２５４から出力される判定結果が高利得増幅器２５１の出力信号の電圧がＶｒｅｆ１以下であることを示しかつ第２のヒステリシスコンパレータ２５６から出力される判定結果が高利得増幅器２５１の出力信号の電圧がＶｒｅｆ２以上であることを示す場合に低速時定数を指示することを示す第２の値、この例ではＨＩＧＨの時定数切換制御信号を出力する。

なお、上記の例では、時定数切換制御信号の値がＬＯＷの場合ＡＯＣ２３の時定数を高速時定数とし、時定数切換制御信号の値がＨＩＧＨの場合ＡＯＣ２３の時定数を低速時定数とする例を説明したが、時定数切換制御信号の値がＨＩＧＨの場合ＡＯＣ２３の時定数を高速時定数とし、時定数切換制御信号の値がＬＯＷの場合ＡＯＣ２３の時定数を低速時定数としてもよい。この場合、収束状態検出回路２５は、ＡＯＣ出力信号の変化を検出した場合にＨＩＧＨを出力し、ＡＯＣ出力信号の変化がないことを検出した場合にＬＯＷを出力する。具体的には、ＡＮＤ回路２５７をＮＡＮＤ回路に替える構成としてもよいし、収束状態検出回路２５内のＡＮＤ回路２５７以外の回路構成を変更して、ＡＯＣ出力信号の変化を検出した場合にＨＩＧＨを出力し、ＡＯＣ出力信号の変化がないことを検出した場合にＬＯＷを出力するようにしてもよい。すなわち、収束状態検出回路２５は、図７の構成例に限定されず、ＡＯＣ出力信号と該ＡＯＣ出力信号を遅延させた信号との差と閾値を比較することによりＡＯＣ出力信号の変化の有無を示す信号を出力することが可能な構成であればよい。

以上説明したように、本実施の形態によれば、光受信器１０では、ＡＯＣ２３は、ＡＯＣ２３と同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用することとした。これにより、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、ＡＯＣ収束完了後に時定数を切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、本実施の形態では、ＡＯＣ２３の時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、ＡＯＣ２３に替えて時定数切換機能を有するＡＧＣを備える場合にも、本実施の形態と同様に、ＡＧＣ収束完了後にＡＧＣの時定数を切り換えることができる。

実施の形態２．
本実施の形態では、ＡＯＣと電流源にリセット信号を入力可能な光受信器について説明する。

図９は、本実施の形態の光受信器１０ａの回路構成の例を示すブロック図である。光受信器１０ａは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ａは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器２ａと、増幅回路３と、を備える。前置増幅器２ａは、ＡＯＣ２３および電流源２４に替えて、外部からのリセット信号供給を必要とするＡＯＣ２３ａおよび電流源２４ａを備える点が、実施の形態１の前置増幅器２と異なる。ＯＬＴでは、パケットすなわちバースト信号間に、光受信器内の制御に使用する容量素子等を初期化するためにリセット信号が入力される場合がある。本実施の形態では、リセット信号が外部から入力され、リセット信号によりＡＯＣ２３ａの制御量すなわち引き抜き電流が初期化される場合の構成および動作を説明する。なお、ＡＯＣ２３ａおよび収束状態検出回路２５について、図９では前置増幅器２ａに内蔵しているが、一例であり、増幅回路３に内蔵してもよく、また、前置増幅器２ａおよび増幅回路３の外部に備えてもよい。以下、実施の形態１と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態１と同様である。

光受信器１０ａでの、具体的な時定数の切り換え動作について、図１０を用いて詳細に説明する。図１０は、本実施の形態の光受信器１０ａの時定数切り換え動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、リセット信号、前置増幅器２ａへの入力信号、電流源２４ａが引き抜く引き抜き電流、収束状態検出回路２５が出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。

実施の形態１で説明した図５に示す光受信器１０の動作に対して、本実施の形態の光受信器１０ａは、外部からリセット信号が入力された場合、ＡＯＣ２３ａの出力信号と電流源２４ａの引き抜き電流が初期化される。これにより、光受信器１０ａでは、光信号であるパケットの入力時において、直前に入力されたパケットの情報の影響を受けなくなるため、バースト信号に対してより高速な応答が可能となる。このような光受信器１０ａにおいても、実施の形態１と同様、収束状態検出回路２５を用いてＡＯＣ２３ａと同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

また、リセット信号の入力によりＡＯＣ２３ａが初期化されると、ＡＯＣ２３ａはリセット信号に応答し、その結果、ＡＯＣ２３ａからの出力信号が変化する。ＡＯＣ２３ａの出力信号が変化することから、収束状態検出回路２５が動作する。すなわち、ＡＯＣ２３ａは、図１０に示すように、パケットすなわち光信号がＡＰＤ１に入力される前に、リセット信号によりリセットを指示される。図１０の例では、リセット信号がＬＯＷからＨＩＧＨになることによりリセットが指示される例を示している。ＡＯＣ２３ａは、リセット信号によりリセットを指示されると、ＡＯＣ出力信号により指示する制御量すなわち引き抜き電流を初期値に設定する。初期値としては例えば０を用いることができるが、初期値の値はこれに限定されない。ＡＯＣ出力信号が一旦初期値に設定されると、収束状態検出回路２５は、ＡＯＣ出力信号に変化があったことを検出し、時定数切換制御信号により、ＡＯＣ２３ａの時定数を低速時定数から高速時定数に切り換えるよう指示する。

図１１は、本実施の形態の収束状態検出回路２５の各構成の動作を説明するためのタイミングチャートである。図１１は、ＡＰＤ１への入力光信号、リセット信号、高利得増幅器２５１への入力信号であるＡＯＣ２３ａの出力信号および遅延回路２５２の出力信号、ヒステリシスコンパレータ２５４，２５６への入力信号である高利得増幅器２５１の出力信号、ヒステリシスコンパレータ２５４の出力信号、ヒステリシスコンパレータ２５６の出力信号、および、ＡＮＤ回路２５７が出力する時定数切換制御信号についての関係を時系列的に示すものである。図１０および図１１は、プリアンブルの受信直前にリセット信号が入力される場合を想定しているが、これは一例であり、例えばプリアンブル内にリセット信号が入力されてもよく、限定されるものではない。

収束状態検出回路２５では、実施の形態１と同様に、ＡＯＣ出力信号の変化を検出すると時定数切換制御信号を低速時定数から高速時定数に切り換える。しかしながら、ＡＯＣ２３ａにリセット信号が入力されてから、パケットがＡＰＤ１に入力されるまでの間はＡＰＤ１からの信号が変化しない。このため、ＡＯＣ２３ａにリセット信号が入力されてからΔＴ経過すると、ＡＯＣ出力信号と該ＡＯＣ出力信号をΔＴ遅延させた信号との差がＶｒｅｆ２とＶｒｅｆ１の間となる。このため、収束状態検出回路２５から出力される時定数切換制御信号は、高速時定数を示す値から低速時定数を示す値に切り換わる。すなわち、収束状態検出回路２５は、リセット信号入力によるＡＯＣ２３ａの出力信号電圧の変化により、一度、出力する時定数切換制御信号を低速時定数から高速時定数に切り換える。その後ＡＯＣ２３ａにおいて動作対象のパケットの入力がない場合、収束状態検出回路２５では、ＡＯＣ２３ａの出力信号電圧に変化がないと判別し、出力する時定数切換制御信号を高速時定数から低速時定数に切り換える。このように、リセット信号により、パケット入力のない期間にＡＯＣ２３ａが高速時定数に設定されるが、次にパケット入力が行われる前にＡＯＣ２３ａの時定数は低速時定数に切り換えられているので、パケット入力開始後の動作は、実施の形態１と同様である。また、パケット入力のない期間にＡＯＣ２３ａが高速時定数に設定される時間帯は短く、同符号連続耐力の劣化は少ない。

このように、光受信器１０ａにおいて、ＡＯＣ２３ａが動作するパケットの入力がない場合、収束状態検出回路２５は、一度、時定数切換制御信号を低速時定数から高速時定数に切り換えるが、その後低速時定数に切り換え、パケット入力に備える構成となっている。そのため、リセット信号が必要な光受信器１０ａについても、実施の形態１と同様の動作への適用が可能である。なお、リセット信号がプリアンブルの受信中に入力された場合であっても、収束状態検出回路２５では、ＡＯＣ２３ａの収束完了まで時定数切換制御信号の出力は高速時定数に設定することを示すＬＯＷを維持し、ＡＯＣ２３ａの収束完了を検出すると時定数切換制御信号の出力を高速時定数に設定することを示すＬＯＷから低速時定数に設定することを示すＨＩＧＨに切り換えるため、問題とならない。

以上説明したように、本実施の形態によれば、光受信器１０ａでは、リセット信号が外部より入力されてＡＯＣ２３ａの初期化を行う構成においても、ＡＯＣ２３ａと同期した収束状態検出回路２５の出力信号を時定数切換制御信号に使用することとした。これにより、実施の形態１と同様、パケットが入力されてＡＯＣ２３ａがＡＯＣ収束動作を開始すると低速時定数から高速時定数に切り換え、ＡＯＣ収束完了後に高速時定数から低速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、本実施の形態では、ＡＯＣ２３ａの時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、ＡＯＣ２３ａに替えて時定数切換機能を有するＡＧＣを備え、リセット信号が外部より入力されてＡＧＣの初期化を行う構成においても、本実施の形態と同様に、ＡＧＣ収束完了後にＡＧＣの時定数を切り換えることができる。

実施の形態３．
本実施の形態では、収束状態検出回路に、ＡＯＣ出力信号に加えてＳＤ信号が入力され、ＳＤ信号にも同期して時定数を切り換える場合について説明する。

図１２は、本実施の形態の光受信器１０ｂの回路構成の例を示すブロック図である。光受信器１０ｂは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ｂは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器２ｂと、前置増幅器２ｂから出力された差動出力信号を波形整形する増幅回路３ｂと、を備える。前置増幅器２ｂは、収束状態検出回路２５に替えて、ＡＯＣ２３の出力信号と共にＳＤ３２ｂからＳＤ信号が入力される検出回路である収束状態検出回路２５ｂを備える点が、実施の形態１の前置増幅器２と異なる。

また、増幅回路３ｂは、ＳＤ３２に替えて、増幅回路３ｂの第２の増幅器であるＬＩＡ３１からの差動出力信号の有無を検出して、ＳＤ信号を収束状態検出回路２５ｂへ発出するＳＤ３２ｂを備える点が、実施の形態１の増幅回路３と異なる。ＳＤ３２ｂは、差動出力信号が有る場合はＨＩＧＨとなり、差動出力信号が無い場合はＬＯＷとなるＳＤ信号を出力する。なお、図１２は収束状態検出回路２５ｂの同期対象をＳＤ信号としているが、一例であり、これに限定するものではない。また、ＡＯＣ２３および収束状態検出回路２５ｂについて、図１２では前置増幅器２ｂに内蔵しているが、一例であり、増幅回路３ｂに内蔵してもよく、また、前置増幅器２ｂおよび増幅回路３ｂの外部に備えてもよい。また、ＳＤ３２ｂについて、図１２では増幅回路３ｂに内蔵しているが、一例であり、増幅回路３ｂの外部に備えてもよい。加えて、ＬＩＡ３１から出力される差動出力信号を基にＳＤ信号を生成するが、一例であり、これに限定されるものではない。以下、実施の形態１と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態１と同様である。

つぎに、収束状態検出回路２５ｂの構成および動作について、図１３，１４を用いて詳細に説明する。図１３は、本実施の形態の収束状態検出回路２５ｂの回路構成の例を示すブロック図である。収束状態検出回路２５ｂは、実施の形態１と同様の収束状態検出回路２５と、収束状態検出回路２５の出力信号およびＳＤ３２ｂから発出されるＳＤ信号を入力としＡＮＤをとってＡＯＣ２３の時定数切換制御信号を生成するＡＮＤ回路２６と、を備える。なお、図１３に示す収束状態検出回路２５ｂの構成は一例であって、これに限定するものではない。

図１４は、本実施の形態の収束状態検出回路２５ｂの動作を説明するためのタイミングチャートである。ＡＰＤ１への入力光信号、収束状態検出回路２５の出力信号、ＳＤ３２ｂから出力されるＳＤ信号、および、ＡＮＤ回路２６が出力する時定数切換制御信号についての関係を時系列的に示すものである。

収束状態検出回路２５ｂでは、ＡＮＤ回路２６が、収束状態検出回路２５の出力信号に対して、ＳＤ信号とのＡＮＤをとることで、収束状態検出回路２５の出力信号とＳＤ信号が共にＨＩＧＨになった区間のみ、すなわちＡＯＣ出力信号の変化が検出されずすなわち収束完了を検出しかつＳＤ信号がＬＩＡ３１から出力される差動出力信号が有ることを示す値である場合に低速時定数にすることが可能となる。ＡＮＤ回路２６は、高速時定数のときはＬＯＷを出力し、低速時定数のときはＨＩＧＨを出力する。これにより、光受信器１０ｂでは、ＡＯＣ収束完了タイミングとＳＤ発出タイミングすなわちＳＤ信号がＬＩＡ３１から出力される差動出力信号が無いことを示す値から有ることを示す値に切り換わるタイミングとによらず、どちらも完了した後に時定数を切り換えることが可能となり、ＡＯＣ２３とＳＤ３２ｂに同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、図１４では、収束状態検出回路２５ｂは、高速時定数のときはＬＯＷを出力し、低速時定数のときはＨＩＧＨを出力するとしたが、これは一例であり、例えば高速時定数のときはＨＩＧＨを出力し、低速時定数のときはＬＯＷを出力し、その生成にＮＡＮＤ回路を使用してもよく、これに限定されるものではない。

以上説明したように、本実施の形態によれば、光受信器１０ｂでは、ＡＯＣ出力信号だけではなく、ＳＤ信号と同期した収束状態検出回路の出力信号を、時定数切換制御信号に使用することとした。これにより、ＡＯＣ収束完了とＳＤ信号発出完了後に高速時定数から低速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、上記の例ではＳＤ信号を用いる場合について説明したが、一例であり、ＳＤ信号に替えて、ＳＢ２２の出力信号等のＳＤ信号に類する他の信号、すなわちＡＰＤ１にパケットが入力されたことを検出できる他の信号を用いることも可能である。

なお、本実施の形態では、ＡＯＣ２３の時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器が、ＡＯＣ２３に替えて時定数切換機能を有するＡＧＣを備える場合にも、本実施の形態と同様に、ＡＧＣ収束完了とＳＤ信号、またはＳＤ信号に類する信号発出完了後にＡＧＣの時定数を切り換えることができる。

また、本実施の形態では、リセット信号が外部から入力されない例を説明したが、リセット信号が外部から入力されて、ＡＯＣ２３が初期化される場合に、本実施の形態の時定数切り換え動作を適用することもできる。本実施の形態では、ＡＯＣ出力信号の変化が検出されずかつＳＤ信号がＬＩＡ３１から出力される差動出力信号が有ることを示す値である場合に低速時定数としているため、リセット信号が入力されてもパケットが入力されないと高速時定数のままとなり、時定数切り換え動作は図１４で示す例と同様となる。

実施の形態４．
本実施の形態では、ＡＯＣとＡＧＣを備える回路構成にした場合について説明する。

図１５は、本実施の形態の光受信器１０ｃの回路構成の例を示すブロック図である。光受信器１０ｃは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ｃは、ＡＰＤ１と、ＡＰＤ１で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器２ｃと、前置増幅器２ｃから出力された差動出力信号を波形整形する増幅回路３ｃと、を備える。

前置増幅器２ｃは、実施の形態１の前置増幅器２に対し、ＴＩＡ２１の出力信号より入力光信号の受光レベルを検出し、検出レベルに基いて制御信号を生成し、ＴＩＡ２１の帰還抵抗と並列に接続された可変抵抗２７１を制御して、ＴＩＡ２１の変換利得を適切な値に制御するＡＧＣ２７が追加されている。また、前置増幅器２ｃは、実施の形態１の前置増幅器２に対し、ＳＢ２２の差動出力信号のオフセット電圧を検出するＡＯＣ２３ｃの制御信号により、入力オフセット電圧を補償可能な線形増幅器であるＢＵＦ２８も追加されている。さらに、前置増幅器２ｃは、実施の形態１のＡＯＣ２３および収束状態検出回路２５に替えて、ＡＯＣ２３ｃおよび収束状態検出回路２５ｃを備える。ＡＧＣ２７は、ＴＩＡ２１の変換利得を自動調整する自動利得制御回路である。ＡＯＣ２３ｃは、実施の形態１のＡＯＣ２３と同様の構成を有し、時定数切換制御信号に基づいて時定数を切り換える。

本実施の形態では、ＡＯＣ２３ｃとＡＧＣ２７とが、独立した回路構成となっている。検出回路である収束状態検出回路２５ｃは、ＴＩＡ２１に対するＡＧＣ２７の応答であってＴＩＡ２１への制御信号であるＡＧＣ２７からの出力信号であるＡＧＣ出力信号と、ＳＢ２２からの出力信号に対するＡＯＣ２３ｃの応答であってＢＵＦ２８への制御信号であるＡＯＣ出力信号とを入力とし、２つの信号の収束状態を検出してＡＯＣ２３ｃの時定数を切り換える制御を行う。具体的には、収束状態検出回路２５ｃは、ＡＧＣ２７からの出力信号と、ＳＢ２２からの出力信号に対するＡＯＣ２３ｃの応答であってＢＵＦ２８への制御信号であるＡＯＣ２３ｃからの出力信号との変化を検出し、両方の信号が変化しない状態すなわち補償の収束完了及び調整の収束完了か否かを検出する。収束状態検出回路２５ｃは、両方の信号が変化しない状態である場合に低速時定数を示す時定数切換制御信号を出力する。収束状態検出回路２５ｃは、両方の信号のうち少なくとも一方が変化している場合に高速時定数を示す時定数切換制御信号を出力する。ＡＯＣ２３ｃおよびＡＧＣ２７について、外部からリセット信号入力を必要とする構成となっているが、これに限定するものではない。リセット信号の入力が無い構成の場合、リセット信号により一時的な時定数の切り換えが生じないが、これ以外の動作はリセット信号の入力がある場合と同様である。なお、ＡＯＣ２３ｃ、ＡＧＣ２７、および収束状態検出回路２５ｃについて、図１５では前置増幅器２ｃに内蔵しているが、一例であり、増幅回路３ｃに内蔵してもよく、また、前置増幅器２ｃおよび増幅回路３ｃの外部に備えてもよい。

増幅回路３ｃは、ＳＤ３２を備えていない点が、実施の形態１の増幅回路３と異なるが、実施の形態１と同様にＳＤ３２を備えていてもよく、一例であり、これに限定されるものではない。なお、光受信器１０ｃの回路構成については、図１５に示す構成に限定するものではない。

光受信器１０ｃでの、具体的な時定数の切り換え動作について、図１６を用いて詳細に説明する。図１６は、本実施の形態の光受信器１０ｃの時定数切り換え動作を説明するためのタイミングチャートである。図１６は、ＡＰＤ１への入力光信号、リセット信号、ＴＩＡ２１の出力信号、ＡＧＣ２７の出力信号、ＢＵＦ２８の差動出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５ｃが出力する時定数切換制御信号、および、ＬＩＡ３１の差動出力信号についての関係を時系列的に示すものである。

リセット信号が外部より入力されることで、ＡＯＣ２３ｃおよびＡＧＣ２７の出力信号が初期化される。なお、収束状態検出回路２５ｃは、ＡＯＣ２３ｃとＡＧＣ２７の初期化による出力信号の変化を検知すると、一度、低速時定数から高速時定数に切り換えるが、その後、パケット入力がないと、高速時定数から低速時定数に切り換える。このため、パケット入力がない状態で高速時定数となっている期間は短く、その後の動作に影響はしない。また、図１６では、プリアンブルの入力直前にリセット信号が入力されているすなわちプリアンブルの入力直前にリセット信号がリセットを指示する値となっているが、一例であり、リセット信号が入力されるタイミングは、図１６に示すタイミングに限定するものではない。

リセット信号入力後、パケットが入力されると、ＡＯＣ２３ｃおよびＡＧＣ２７がそれぞれ制御動作を開始する。収束状態検出回路２５ｃは、ＡＯＣ２３ｃおよびＡＧＣ２７からの出力信号の変化に基づいてＡＯＣ２３ｃおよびＡＧＣ２７の収束を検出すると、時定数切換制御信号を、低速時定数を示すＨＩＧＨから高速時定数を示すＬＯＷに切り換えて出力する。このとき、ＡＯＣ２３ｃおよびＡＧＣ２７では、お互いに回路が独立しているため、ＡＯＣ２３ｃおよびＡＧＣ２７の回路構成、受光レベル、オフセット量などの条件により、ＡＯＣ２３ｃとＡＧＣ２７は、収束完了までの所要時間が異なる。図１６では、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合を示している。

ＡＧＣ２７の収束完了時刻Ｔ５がＡＯＣ２３ｃの収束完了時刻Ｔ４よりも早い場合、ＡＧＣ収束が完了して適切な出力振幅となったＴＩＡ２１の出力信号のオフセットをＡＯＣ２３ｃが補償することで、波形歪の小さい正常な受信波形を実現できる。しかし、図１６に示すように、ＡＧＣ２７の収束完了時刻Ｔ５がＡＯＣ２３ｃの収束完了時刻Ｔ４よりも遅い場合、ＡＯＣ収束完了後、ＡＧＣ２７の制御によりＴＩＡ２１の出力振幅が変化することで、ＳＢ２２の差動出力信号間にオフセットが発生し、光受信器１０ｃの波形歪が大きくなる。

そのため、本実施の形態の光受信器１０ｃでは、収束状態検出回路２５ｃが、ＡＯＣ２３ｃとＡＧＣ２７の両方の出力信号に基づいて収束状態を検出し、共に収束完了した後にＡＯＣ２３ｃの時定数を切り換えることで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

つぎに、収束状態検出回路２５ｃの構成および動作について、図１７，１８，１９を用いて詳細に説明する。図１７は、本実施の形態の収束状態検出回路２５ｃの回路構成の例を示すブロック図である。収束状態検出回路２５ｃは、実施の形態１と同様の収束状態検出回路であり、第１の回路である収束状態検出回路２５と、ＡＧＣ２７の出力信号によりＡＧＣ２７の収束状態を検出する第２の回路である収束状態検出回路２９と、収束状態検出回路２５の出力信号および収束状態検出回路２９の出力信号を入力としＡＮＤをとってＡＯＣ２３ｃの時定数切換制御信号を生成するＡＮＤ回路２６ｃと、を備える。収束状態検出回路２９は、例えば、実施の形態１で説明した収束状態検出回路２５と同様の構成とし、ＡＯＣ出力信号の替わりに、ＡＧＣ２７から出力される出力信号を入力とする。すなわち、収束状態検出回路２９は、後述の実施の形態６の収束状態検出回路２５ｄと同様の構成であり、入力がＡＧＣ２７から出力される出力信号となったものである。これにより、収束状態検出回路２９は、ＡＧＣ２７から出力される出力信号の変化を検出する。収束状態検出回路２９は、ＡＧＣ２７から出力される出力信号に変化がある場合ＬＯＷを出力し、ＡＧＣ２７から出力される出力信号に変化が無い場合ＨＩＧＨを出力する。これにより、ＡＮＤ回路２６ｃは、ＡＯＣ出力信号とＡＧＣ２７から出力される出力信号との両方に変化が検出されないすなわちＡＯＣ２３ｃとＡＧＣ２７とが収束完了した場合に、ＨＩＧＨすなわち低速時定数を示す値の時定数切換制御信号を出力する。なお、図１７に示す収束状態検出回路２５ｃの構成は一例であり、これに限定するものではない。

図１８は、ＡＯＣ２３ｃの収束完了時刻Ｔ４がＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合の収束状態検出回路２５ｃの動作を説明するためのタイミングチャートである。ＡＧＣ２７の出力信号、収束状態検出回路２９の出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５の出力信号、および、ＡＮＤ回路２６ｃが出力する時定数切換制御信号についての関係を時系列的に示すものである。

図１８に示すように、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも早い場合、収束状態検出回路２５は、収束状態検出回路２９よりも早いタイミングである収束完了時刻Ｔ４＋ΔＴのタイミングでＨＩＧＨになる。しかし、収束状態検出回路２５ｃでは、収束状態検出回路２５と収束状態検出回路２９の出力信号のＡＮＤをとることで、共にＨＩＧＨになった場合にＡＯＣ２３ｃの時定数切換制御信号をＨＩＧＨとするため、ＡＯＣ２３ｃは、ＡＧＣ２７より先に収束が完了しても、高速時定数を維持する。収束状態検出回路２５ｃは、ＡＧＣ２７の収束が完了した収束完了時刻Ｔ５＋ΔＴに時定数切換制御信号によりＡＯＣ２３ｃの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１０ｃでは、ＡＯＣ２３ｃとＡＧＣ２７に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

図１９は、ＡＯＣ２３ｃの収束完了時刻Ｔ４がＡＧＣ２７の収束完了時刻Ｔ５よりも遅い場合の収束状態検出回路２５ｃの動作を説明するためのタイミングチャートである。ＡＧＣ２７の出力信号、収束状態検出回路２９の出力信号、ＡＯＣ２３ｃの出力信号、収束状態検出回路２５の出力信号、および、ＡＮＤ回路２６ｃが出力する時定数切換制御信号についての関係を時系列的に示すものである。

図１９に示すように、ＡＯＣ２３ｃの収束完了時刻Ｔ４が、ＡＧＣ２７の収束完了時刻Ｔ５よりも遅い場合、収束状態検出回路２９の出力信号は、収束状態検出回路２５の出力信号よりも早いタイミングである収束完了時刻Ｔ５＋ΔＴのタイミングでＨＩＧＨになる。このような状態であっても、収束状態検出回路２５ｃは、ＡＯＣ２３ｃが収束完了するまで高速時定数を示す時定数切換制御信号を出力する。収束状態検出回路２５ｃは、ＡＯＣ２３ｃおよびＡＧＣ２７が共に収束完了した後の収束完了時刻Ｔ４＋ΔＴに時定数切換制御信号によりＡＯＣ２３ｃの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器１０ｃでは、ＡＯＣ２３ｃとＡＧＣ２７に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、増幅回路３ｃに替えて増幅回路３ｂを備え、収束状態検出回路２５ｃにおいて、さらにＳＤ３２ｂからＳＤ信号が入力され、実施の形態３と同様、ＳＤ信号にも同期して時定数を切り換える制御を行うことも可能である。この場合、収束状態検出回路２５ｃでは、さらに、ＡＮＤ回路２６ｃの出力信号およびＳＤ信号を入力としＡＮＤをとって時定数切換制御信号を生成するＡＮＤ回路を備える。

また、本実施の形態では、ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＯＣ２３ｃの時定数を切り換える制御について説明したが、これに限定するものではない。ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＧＣ２７の時定数を切り換える制御をしてもよく、また、ＡＯＣ２３ｃおよびＡＧＣ２７の収束状態に基いて、ＡＯＣ２３ｃおよびＡＧＣ２７の両方の時定数を切り換える制御をしてもよい。

以上説明したように、本実施の形態によれば、光受信器１０ｃでは、ＡＯＣ２３ｃだけではなく、ＡＧＣ２７に対しても同期した収束状態検出回路２５ｃの出力信号を時定数切換制御信号に使用することとした。これにより、ＡＯＣ収束とＡＧＣ収束が共に完了した後に低速時定数から高速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

実施の形態５．
実施の形態１では、ＡＯＣ２３の制御の収束完了後に、ＡＯＣ２３の時定数を切り換える例を説明した。光受信器は、ＡＯＣだけでなく上述したようにＡＧＣを備える場合もある。これらＡＯＣ、ＡＧＣは、いずれもＴＩＡ２１から出力される電圧信号を制御するための出力信号を生成する電圧制御回路の一種である。以上の実施の形態で説明したＡＯＣの時定数切り換え制御は、電圧制御回路であるＡＧＣにも適用できる。実施の形態５では、時定数の切り換えを行うことができる、すなわち時定数切換機能を有するＡＧＣを備える場合に、ＡＧＣの制御の収束完了後にＡＧＣの時定数の切り換えを行う例を説明する。

図２０は、本実施の形態の光受信器１０ｄの回路構成の例を示すブロック図である。光受信器１０ｄは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ｄは、前置増幅器２ｄおよび増幅回路３ｄを備える。前置増幅器２ｄの構成は、実施の形態１の前置増幅器２のＡＯＣ２３，収束状態検出回路２５に替えて、可変抵抗２７１，ＡＯＣ２３ｄ，ＢＵＦ２８，ＡＧＣ２７ａ，収束状態検出回路２５ｄを備える以外は、実施の形態１の前置増幅器２と同様である。増幅回路３ｄは、実施の形態１と同様のＬＩＡ３１を備える。ＡＯＣ２３ｄは、時定数の切り換え機能を備えない自動オフセット補償回路であり、ＳＢ２２から出力される差動出力信号に基づいて、ＢＵＦ２８を制御する。ＢＵＦ２８は、ＡＯＣ２３ｃから出力される出力信号の替わりにＡＯＣ２３ｄから出力される出力信号により制御されるが、これ以外は実施の形態４のＢＵＦ２８と同様である。以下、実施の形態１または実施の形態４と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態１または実施の形態４と同様である。ＡＧＣ２７ａは、ＴＩＡ２１の帰還抵抗と並列に接続された可変抵抗２７１の抵抗値を制御することにより、ＴＩＡ２１の変換利得を制御する自動利得制御回路である。検出回路である収束状態検出回路２５ｄは、ＡＧＣ２７ａから出力された出力信号の変化の有無に基づいてＡＧＣ２７ａの時定数を切り換えるための時定数切換制御信号を生成して出力する。

図２１は、本実施の形態のＡＧＣ２７ａの構成例を示すブロック図である。本実施の形態のＡＧＣ２７ａは、入力信号であるＴＩＡ２１から出力された出力信号を基に直流電圧となる出力信号の平均電圧値を検出する積分器を構成する抵抗２７２と抵抗２７３、容量２７４と、時定数切換制御信号に基づいて、抵抗２７２と並列接続し、オープン状態とショート状態を切り替える時定数切換スイッチ部２７５と、積分器から出力される平均電圧値を基に生成する可変抵抗２７１を制御するための制御信号であるＡＧＣ出力信号を可変抵抗２７１および収束状態検出回路２５ｄへ出力し、リセット信号による初期化機能を有した利得制御回路２７６とを備える。抵抗２７２，２７３は、同じ値でも異なる値でも問題ない。また、図２１では、ＴＩＡ２１の出力電圧から入力電圧に応じて変化する信号を検出する方法を抵抗と容量で構成する積分器としたが、一例であり、これに限定されるものではない。なお、ＡＧＣ２７ａの回路構成は一例であり、異なる時定数の制御を実施可能な構成であればよく、図２１の構成に限定されない。加えて、図２１は、リセット信号による初期化機能を有した構成となっているが、一例であり、これに限定されるものではない。

図２２は、本実施の形態の収束状態検出回路２５ｄの構成例を示す図である。収束状態検出回路２５ｄの構成は、実施の形態１で説明した収束状態検出回路２５と同様の構成であるが、ＡＯＣ出力信号の替わりにＡＧＣ出力信号を入力とする点が異なる。収束状態検出回路２５ｄの動作原理は、実施の形態１の収束状態検出回路２５と同様であるため詳細な説明は省略する。なお、本実施の形態のＶｒｅｆ１，Ｖｒｅｆ２の値は、ＡＧＣ出力信号用に設定されるものであり、実施の形態１のＶｒｅｆ１，Ｖｒｅｆ２の値とは異なっていてもよい。収束状態検出回路２５ｄは、ＡＧＣ２７ａから出力されるＡＧＣ出力信号に変化がある場合、高速時定数を示すＬＯＷを出力し、ＡＧＣ２７ａから出力される出力信号に変化が無い場合、低速時定数を示すＨＩＧＨを出力する。また、各時定数の極性は、回路構成によって異なり、反転していてもよいため、これに限定するものではない。

実施の形態１と同様に、正相入力端子電圧と逆相入力端子電圧の差電圧が０のときに高利得増幅器２５１が出力する電圧を電圧中心値Ｖｃｇとして求めておく。基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、ＡＧＣ出力信号に変化があるか否かの判定に用いる第１の閾値電圧、第２の閾値電圧となる電圧である。基準電圧Ｖｒｅｆ１は、電圧中心値Ｖｃｇより高く、基準電圧Ｖｒｅｆ２は、電圧中心値Ｖｃｇより低い。収束状態検出回路２５ｄは、ＡＧＣ出力信号と該ＡＧＣ出力信号をΔＴ遅延させた遅延回路出力信号との電圧差が、Ｖｒｅｆ２以上かつＶｒｅｆ１以下である場合にＡＧＣ出力信号に変化がないと判定し、Ｖｒｅｆ２未満またはＶｒｅｆ１を超える場合にＡＧＣ出力信号に変化があると判定する。

光受信器１０ｄでの、具体的な時定数の切り換え動作について、図２３を用いて説明する。図２３は、本実施の形態の光受信器１０ｄの時定数切り換え動作を説明するためのタイミングチャートである。図２３は、ＡＰＤ１への入力光信号、リセット信号、ＴＩＡ２１の出力信号、高利得増幅器入力信号、ヒステリシスコンパレータ２５４，２５６への入力信号、ヒステリシスコンパレータ２５４の出力信号、ヒステリシスコンパレータ２５６の出力信号、収束状態検出回路２５ｄが出力する時定数切換制御信号の関係を時系列的に示すものである。

図２３に示すように、リセット信号によりリセットが指示されると、ＡＧＣ２７ａの制御が初期化される。なお、図２３では図示していないが、ＡＯＣ２３ｄの制御も初期化される。すなわちＡＧＣ２７ａの出力信号が初期化される。なお、実施の形態２と同様に、ＡＧＣ２７ａの初期化によるＡＧＣ出力信号の変化を収束状態検出回路２５ｄが検知し、一度、ＡＧＣ２７ａの時定数は高速時定数に切り換えられる。しかし、その後、パケット入力がないため、低速時定数に切り替わり、パケット入力開始の時点では低速時定数が設定されている。このため、パケット入力のない期間にＡＧＣ２７ａが高速時定数に設定される時間帯は短く、同符号連続耐力の劣化は少ない。

また、以上の説明では、外部からリセット信号が入力される例を説明したが、リセット信号が入力されない場合にも、本実施の形態および動作を適用可能である。リセット信号が入力されない場合、図２３のタイミングチャートにおいて、パケットの入力前にＡＧＣ２７ａの制御出力信号の初期化が行われない。このため、収束状態検出回路２５ｄはＡＧＣ２７ａの制御出力信号の変化を検出せず、一時的な高速時定数に設定される期間は生じない。これ以外のリセット信号が入力されない場合の動作は、リセット信号が入力される場合の動作と同様である。

また、図２０では、ＡＯＣ２３ｄとＡＧＣ２７ａを備える例を説明したが、ＡＯＣ２３ｄを備えない場合にも、図２０の例と同様に、ＡＧＣの制御の収束完了後にＡＧＣの時定数を切り換えることができる。

図２４は、本実施の形態のＡＯＣ２３ｄを備えない光受信器１０ｅの回路構成の例を示すブロック図である。光受信器１０ｅは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ｅは、前置増幅器２ｅおよび増幅回路３ｅを備える。前置増幅器２ｅの構成は、実施の形態６の前置増幅器２ｄのＡＯＣ２３ｄを備えていないが、これ以外は図２０の前置増幅器２ｄと同様である。図２４に示す光受信器１０ｅの時定数切り換えの動作は、上述した図２２の構成例の収束状態検出回路２５ｄの動作と同様である。

以上のように、本実施の形態では、ＡＧＣ２７ａの制御が収束してから、ＡＧＣ２７ａの時定数を高速時定数から低速時定数に切り換える。これにより、ＡＧＣ２７ａは適切な変換利得の調整ができ、受信波形の波形歪を抑制することができる。

また、変形例として、図２５に示すように、光受信器１０ｆにおいて、ＡＧＣ２７ａが時定数切換機能を有することとし、ＡＧＣ２７ａおよびＡＯＣ２３ｅからの出力信号を収束状態検出回路２５ｅへ入力する。図２５に示す光受信器１０ｆは、増幅回路３ｄと前置増幅器２ｆを備える。増幅回路３ｄは図２０の構成例における増幅回路３ｄと同様である。収束状態検出回路２５ｅは、実施の形態４の収束状態検出回路２５ｃと同様に、ＡＧＣ２７ａおよびＡＯＣ２３ｅからの出力信号を入力として時定数切換制御信号を出力する。出力された時定数切換制御信号は、ＡＧＣ２７ａおよびＡＯＣ２３ｅに入力される。そして、図２５のＡＧＣ２７ａおよびＡＯＣ２３ｅが、時定数切換制御信号に基づいて時定数を切り換えることにより、ＡＧＣ２７ａとＡＯＣ２３ｅの両方の時定数を時定数切換制御信号に基づいて切り換えることができる。これにより、ＡＧＣ２７ａとＡＯＣ２３ｅの両方の制御が収束してから、ＡＧＣ２７ａとＡＯＣ２３ｅの両方の時定数を切り換えることができ、受信波形の波形歪を抑制することができる。また、図２５の構成において、外部からリセット信号が入力されないようにしてもよい。この場合、パケットの入力前にＡＧＣ２７ａおよびＡＯＣ２３ｅの制御出力信号の初期化が行われない。このため、収束状態検出回路２５ｅはＡＧＣ２７ａおよびＡＯＣ２３ｅの制御出力信号の変化を検出せず、一時的な高速時定数に設定される期間は生じない。これ以外のリセット信号が入力されない場合の動作は、リセット信号が入力される場合の動作と同様である。

また、図２５において、収束状態検出回路２５ｅからＡＯＣ２３ｅへ時定数切換制御信号を入力しないようにしてもよい。これにより、ＡＧＣ２７ａとＡＯＣ２３ｅの両方の制御が収束してから、ＡＧＣ２７ａの時定数を切り換えることができる。この場合にも、リセット信号が入力されなくてもよい。

実施の形態６．
実施の形態３では、ＡＯＣ出力信号とＳＤ信号の両方を用いてＡＯＣ２３の時定数を切り換える例を説明したが、本実施の形態では、ＡＧＣ出力信号とＳＤ信号の両方を用いてＡＧＣの時定数を切り換える例を説明する。

図２６は、本実施の形態の光受信器１０ｇの回路構成の例を示すブロック図である。光受信器１０ｇは、ＯＬＴに搭載され、ＯＬＴと共に光通信システムを構成するＯＮＵからの光信号を受信することを想定している。光受信器１０ｇは、前置増幅器２ｇおよび増幅回路３ｆを備える。前置増幅器２ｇの構成は、実施の形態５の収束状態検出回路２５ｄに替えて検出回路である収束状態検出回路２５ｆを備える以外は、実施の形態５の前置増幅器２ｄと同様である。増幅回路３ｆは、実施の形態３の増幅回路３ｂと同様である。以下、実施の形態３または実施の形態５と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態３または実施の形態５と同様である。

本実施の形態の収束状態検出回路２５ｆは、入力がＡＧＣ出力信号およびＳＤ信号となる点が実施の形態３の収束状態検出回路２５ｂと異なるが、回路構成は収束状態検出回路２５ｂと同様である。収束状態検出回路２５ｆには、実施の形態３のＡＯＣ出力信号およびＳＤ信号の替わりに、ＡＧＣ出力信号およびＳＤ信号が入力される。収束状態検出回路２５ｆは、ＡＧＣ出力信号の変化が検出されずかつＳＤ信号によりＬＩＡ３１から出力される差動出力信号が有ることが検出された場合に、時定数切換制御信号として低速時定数を示す値を出力し、これ以外の場合に、時定数切換制御信号として高速時定数を示す値を出力する。

また、以上の説明では、外部からリセット信号が入力される例を説明したが、変形例として、リセット信号が入力されない場合にも、本実施の形態および動作を適用可能である。実施の形態３と同様に、本実施の形態では、ＡＧＣ出力信号の変化が検出されずかつＳＤ信号がＬＩＡ３１から出力される差動出力信号が有ることを示す値である場合に低速時定数としている。このため、リセット信号が入力されない場合パケット入力前に一次的に低速時定数が設定される部分がなく高速時定数のままとなるが、これ以外の時定数切り換え動作は図２３と同様となる。

また、実施の形態５の図２０に示した構成および実施の形態５で述べた各種変形例において、ＡＣＧ出力信号とＡＯＣ出力信号との少なくとも一方の収束完了の検出とＳＤ発出の両方とが満たされた場合に、低速時定数の設定を示す時定数切換制御信号を出力するようにしてもよい。

実施の形態７．
実施の形態１で説明した光受信器１０を備えたＯＬＴ、ＯＬＴを備えた光通信システムの構成について説明する。

図２７は、本実施の形態の光通信システム６０の構成例を示す図である。光通信システム６０は、ＯＬＴ５０と、ＯＮＵ５１，５２，５３と、から構成される。ＯＬＴ５０は、光スターカプラ、および伝送路である光ファイバを介して、ＯＮＵ５１，５２，５３と接続している。ＯＮＵの数を３つとしているが、一例であり、これに限定するものではない。

光終端装置であるＯＬＴ５０は、光受信器１０を備えている。光受信器１０が実施の形態１で説明した自動オフセット補償などの動作を行うことにより、ＯＬＴ５０では、異なる距離に位置しているＯＮＵ５１，５２，５３からの光信号について、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、図２７の光通信システム６０では、ＯＬＴ５０に光受信器１０を備えた構成としているが、光受信器１０に替えて、光受信器１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆおよび上記の実施の形態で述べた各変形例の光受信器を備えることも可能である。

１ ＡＰＤ、２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ 前置増幅器、３，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ 増幅回路、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ 光受信器、２１ ＴＩＡ、２２ ＳＢ、２３，２３ａ，２３ｃ，２３ｄ ＡＯＣ、２４，２４ａ 電流源、２５，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２９ 収束状態検出回路、２６，２６ｃ ＡＮＤ回路、２７，２７ａ ＡＧＣ、２８ ＢＵＦ、３１ ＬＩＡ、３２，３２ｂ ＳＤ、５０ ＯＬＴ、５１，５２，５３ ＯＮＵ、６０ 光通信システム、２５１ 高利得増幅器、２５２ 遅延回路、２５３，２５５ 基準電圧源、２５４，２５６ ヒステリシスコンパレータ、２５７ ＡＮＤ回路、２７１ 可変抵抗。

Claims (18)

1. 入力光信号を電流信号に変換する光電流変換素子と、
   前記光電流変換素子から出力される電流信号を電圧信号に変換する増幅器と、
   時定数切換機能を有し、前記電圧信号を制御するための出力信号を生成する電圧制御回路と、
   前記出力信号に基づいて前記電圧制御回路の収束完了を検出した後、前記電圧制御回路の時定数を第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を前記電圧制御回路へ出力する検出回路と、
   を備えることを特徴とする光受信器。
2. 前記電圧制御回路は、外部からのリセット信号により前記電圧制御回路の前記出力信号を初期化する、
   ことを特徴とする請求項１に記載の光受信器。
3. 前記検出回路は、
   前記出力信号と前記出力信号を規定の時間遅延させた信号との電圧差を示す信号を生成し、生成した信号が第１の閾値電圧を超えるまたは前記第１の閾値電圧より小さい第２の閾値電圧未満である場合に前記第１の時定数に設定することを示す第１の値の前記時定数切換制御信号を前記電圧制御回路へ出力し、前記生成した信号が第１の閾値電圧以下でありかつ前記第２の閾値電圧以上である場合に前記第２の時定数に設定することを示す第２の値の前記時定数切換制御信号を前記電圧制御回路へ出力することを特徴とする請求項１または２に記載の光受信器。
4. 前記検出回路は、
   前記出力信号を規定の時間遅延させた遅延信号を生成する遅延回路と、
   前記出力信号と前記遅延信号の差を増幅する高利得増幅器と、
   電圧値が前記第１の閾値電圧である第１の定電圧信号を生成する第１の基準電圧源と、
   電圧値が前記第２の閾値電圧である第２の定電圧信号を生成する第２の基準電圧源と、
   前記高利得増幅器の出力信号の電圧と前記第１の定電圧信号の電圧とを比較し、前記高利得増幅器の出力信号電圧の方が高いか否かを判定し、判定結果を出力する第１のヒステリシスコンパレータと、
   前記高利得増幅器の出力信号の電圧と前記第２の定電圧信号の電圧とを比較し、前記高利得増幅器の出力信号電圧の方が低いか否かを判定し、判定結果を出力する第２のヒステリシスコンパレータと、
   前記第１のヒステリシスコンパレータから出力される判定結果が前記高利得増幅器の出力信号の電圧が前記第１の定電圧信号より高いことを示す場合または前記第２のヒステリシスコンパレータから出力される判定結果が前記高利得増幅器の出力信号の電圧が前記第２の定電圧信号より低いことを示す場合に前記第１の値の前記時定数切換制御信号を前記電圧制御回路へ出力し、前記第１のヒステリシスコンパレータから出力される判定結果が前記高利得増幅器の出力信号の電圧が前記第１の定電圧信号以下であることを示しかつ前記第２のヒステリシスコンパレータから出力される判定結果が前記高利得増幅器の出力信号の電圧が前記第２の定電圧信号以上であることを示す場合に前記第２の値の前記時定数切換制御信号を前記電圧制御回路へ出力する演算回路と、
   を備えることを特徴とする請求項３に記載の光受信器。
5. 前記増幅器を第１の増幅器とし、
   さらに、
   前記第１の増幅器から出力される電圧信号を波形整形して出力する第２の増幅器と、
   前記第２の増幅器から出力される信号の有無を検出する信号検出器と、
   を備え、
   前記検出回路は、前記電圧制御回路の収束完了を検出後かつ前記信号検出器において前記第２の増幅器から出力される信号が無いことが検出されているときに前記電圧制御回路の時定数を前記第１の時定数から前記第２の時定数へ切り換えるための時定数切換制御信号を前記電圧制御回路へ出力することを特徴とする請求項１から４のいずれか１つに記載の光受信器。
6. 前記電圧制御回路は、前記増幅器の差動出力間のオフセット電圧を補償する自動オフセット補償回路であることを特徴とする請求項１から５のいずれか１つに記載の光受信器。
7. 前記電圧制御回路は、前記増幅器の変換利得を調整する自動オフセット補償回路であることを特徴とする請求項１から５のいずれか１つに記載の光受信器。
8. 入力光信号を電流信号に変換する光電流変換素子と、
   前記光電流変換素子から出力される電流信号を電圧信号に変換する増幅器と、
   時定数切換機能を有し、前記増幅器の差動出力間のオフセット電圧を補償するための第１の出力信号を出力する自動オフセット補償回路と、
   前記自動オフセット補償回路から出力される時定数切換機能を有し、前記増幅器の変換利得を調整する第２の出力信号を出力する自動利得制御回路と、
   前記第１の出力信号および前記第２の出力信号に基づいて前記自動オフセット補償回路でのオフセット電圧の補償の収束完了および前記自動利得制御回路での変換利得の調整の収束完了を検出した後、前記自動オフセット補償回路、または、前記自動利得制御回路、または、前記自動オフセット補償回路および前記自動利得制御回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する検出回路と、
   を備えることを特徴とする光受信器。
9. 前記自動利得制御回路は時定数切換機能を有し、
   前記検出回路は、前記第１の出力信号および前記第２の出力信号に基づいて前記自動オフセット補償回路でのオフセット電圧の補償の収束完了および前記自動利得制御回路での変換利得の調整の収束完了を検出した後、さらに前記自動利得制御回路へ第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力することを特徴とする請求項８に記載の光受信器。
10. 入力光信号を電流信号に変換する光電流変換素子と、
    前記光電流変換素子から出力される電流信号を電圧信号に変換する増幅器と、
    前記増幅器の差動出力間のオフセット電圧を補償するための第１の出力信号を出力する自動オフセット補償回路と、
    時定数切換機能を有し、前記増幅器の変換利得を調整する第２の出力信号を出力する自動利得制御回路と、
    前記第１の出力信号および前記第２の出力信号に基づいて前記自動オフセット補償回路でのオフセット電圧の補償の収束完了および前記自動利得制御回路での変換利得の調整の収束完了を検出した後、前記自動利得制御回路へ第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する検出回路と、
    を備えることを特徴とする光受信器。
11. 前記自動オフセット補償回路は外部からのリセット信号により前記第１の出力信号を初期化し、前記自動利得制御回路は、前記リセット信号により前記第２の出力信号を初期化する、
    ことを特徴とする請求項８、９または１０に記載の光受信器。
12. 前記検出回路は、
    前記第１の出力信号を入力として前記第１の出力信号の変化を検出する第１の回路と、
    前記第２の出力信号を入力として前記第２の出力信号の変化を検出する第２の回路と、
    を備え、
    前記第１の回路により前記第１の出力信号の変化が検出されずかつ前記第２の回路により前記第１の出力信号の変化が検出されない場合に、前記第１の時定数に設定することを示す第１の値の前記時定数切換制御信号を出力し、前記第１の回路により前記第１の出力信号の変化が検出された場合または前記第２の回路により前記第１の出力信号の変化が検出された場合に前記第２の時定数に設定することを示す第２の値の前記時定数切換制御信号を出力することを特徴とする請求項８から１１のいずれか１つに記載の光受信器。
13. 前記増幅器を第１の増幅器とし、
    さらに、
    前記第１の増幅器から出力される電圧信号を波形整形して出力する第２の増幅器と、
    前記第２の増幅器から出力される信号の有無を検出する信号検出器と、
    を備え、
    前記検出回路は、前記第１の出力信号および前記第２の出力信号に基づいて前記自動オフセット補償回路でのオフセット電圧の補償の収束完了および前記自動利得制御回路での変換利得の調整の収束完了を検出した後かつ前記信号検出器において前記第２の増幅器から出力される信号が有ることが検出されているときに時定数を前記第１の時定数から前記第２の時定数へ切り換えるための時定数切換制御信号を出力することを特徴とする請求項８から１２のいずれか１つに記載の光受信器。
14. 入力光信号を電流信号に変換する光電流変換素子と、
    前記光電流変換素子から出力される電流信号を電圧信号に変換する第１の増幅器と、
    前記第１の増幅器から出力される電圧信号を波形整形して出力する第２の増幅器と、
    時定数切換機能を有し、前記第１の増幅器の差動出力間のオフセット電圧を補償する自動オフセット補償回路と、
    前記自動オフセット補償回路での補償の収束完了を検出後、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を前記自動オフセット補償回路へ出力する収束状態検出回路と、
    を備えることを特徴とする光受信器。
15. 入力光信号を電流信号に変換する光電流変換素子と、
    前記光電流変換素子から出力される電流信号を電圧信号に変換する第１の増幅器と、
    前記第１の増幅器から出力される電圧信号を波形整形して出力する第２の増幅器と、
    前記第１の増幅器からの電圧信号を波形整形して出力する増幅器と、
    時定数切換機能を有し、前記第１の増幅器の変換利得を自動調整する自動利得制御回路と、
    前記自動利得制御回路での自動調整の収束完了を検出後、前記自動利得制御回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、
    を備えることを特徴とする光受信器。
16. 入力光信号を電流信号に変換する光電流変換素子と、
    前記光電流変換素子から出力される電流信号を電圧信号に変換する第１の増幅器と、
    前記第１の増幅器から出力される電圧信号を波形整形して出力する第２の増幅器と、
    時定数切換機能を有し、前記第１の増幅器の差動出力間のオフセット電圧を自動補償する自動オフセット補償回路と、
    時定数切換機能を有し、前記第１の増幅器の変換利得を自動調整する自動利得制御回路と、
    前記自動オフセット補償回路での自動補償の収束完了および前記自動利得制御回路での自動調整の収束完了を検出後、前記自動オフセット補償回路、または、前記自動利得制御回路、または、前記自動オフセット補償回路および前記自動利得制御回路へ、第１の時定数から前記第１の時定数より大きい第２の時定数へ切り換えるための時定数切換制御信号を出力する収束状態検出回路と、
    を備えることを特徴とする光受信器。
17. 請求項１から１６のいずれか１つに記載の光受信器を備えた光終端装置。
18. 請求項１７に記載の光終端装置を備えた光通信システム。

Images