WO2020225892A1 - トランスインピーダンスアンプ - Google Patents

トランスインピーダンスアンプ Download PDF

Info

Publication number
WO2020225892A1
WO2020225892A1 PCT/JP2019/018457 JP2019018457W WO2020225892A1 WO 2020225892 A1 WO2020225892 A1 WO 2020225892A1 JP 2019018457 W JP2019018457 W JP 2019018457W WO 2020225892 A1 WO2020225892 A1 WO 2020225892A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transimpedance
stage
voltage
transimpedance amplifier
Prior art date
Application number
PCT/JP2019/018457
Other languages
English (en)
French (fr)
Inventor
宏明 桂井
佐野　公一
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/607,298 priority Critical patent/US20220224298A1/en
Priority to PCT/JP2019/018457 priority patent/WO2020225892A1/ja
Priority to JP2021518266A priority patent/JPWO2020225892A1/ja
Publication of WO2020225892A1 publication Critical patent/WO2020225892A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Definitions

  • the present invention relates to a transimpedance amplifier, for example, a transimpedance amplifier used in an optical receiver to convert a current signal into a voltage signal and amplify it.
  • an optical signal is converted into a current signal by a light receiving element such as a photodiode (hereinafter abbreviated as PD), and then a transimpedance amplifier (hereinafter, TIA or less) ) Is used to convert the current signal into a voltage signal and amplify the signal strength.
  • a light receiving element such as a photodiode (hereinafter abbreviated as PD)
  • TIA or less) transimpedance amplifier
  • TIA applied to PON (Passive Optical Network) used in FTTH (Fiber To The Home) and the like is called burst TIA (BTIA).
  • the BTIA must respond to an intermittent optical signal, that is, a burst optical signal, with a difference in intensity at a high speed and convert it into a voltage signal.
  • the challenge of BTIA is to achieve both response performance and resistance to continuous sign.
  • the optical receiver since optical signals with different intensities are received, it is necessary to make the gain of the amplifier variable in order to widen the dynamic range as an amplifier. Further, in order to output a correct waveform as a differential signal, the offset voltage or the threshold voltage inside the circuit must be changed according to the strength of the input signal.
  • FIG. 1 shows a circuit configuration of a BTIA equipped with a conventional AGC and AOC.
  • a transimpedance stage 11 that converts a current signal Iin converted by a light receiving element PD into a voltage signal
  • an intermediate buffer 12 and an output buffer 13 are connected in this order.
  • the gain is adjusted by the automatic gain control circuit (hereinafter, AGC or less) 14 so that the output is not distorted even when a strong optical signal is received.
  • AGC or less automatic gain control circuit
  • An automatic offset control circuit (hereinafter referred to as AOC or lower) 15 is inserted between the transimpedance stage 11 and the intermediate buffer 12, and the offset is adjusted according to the strength of the input signal.
  • the response speed is determined by the time constants of these two control circuits.
  • each time constant is small, it can respond at high speed.
  • the received burst optical signal is a data signal, it includes various patterns, and there are also patterns in which the same reference numerals are continuous. If the time constant is small, the gain and offset voltage will change depending on the length of the continuous pattern, causing a code error.
  • a reset signal for distinguishing between a burst period in which a burst optical signal is received and a non-signal period in which there is no burst optical signal is generated, and the time constant is changed. ..
  • the reset signal is detected to reduce the time constant and cause a high-speed response, and during the burst period, the time constant is increased to enhance the continuity resistance of the same code.
  • FIG. 2 shows the configuration of a conventional receiver that inputs a reset signal from the outside.
  • OLT Optical Line Terminal
  • the configuration of an OLT (Optical Line Terminal) line card installed on the station side is shown.
  • the CDR (Clock and Data Recovery) circuit 23 and the control LSI (MAC-LSI) 24 are connected in order.
  • ONU Optical Network Unit
  • the OLT Optical Line Terminal
  • the OLT transceiver 22 there is a CDR circuit 23 between the OLT transceiver 22 on which the BTIA is mounted and the MAC-LSI 24, and the reset signal must be wired so as to bypass the CDR circuit 23.
  • the MAC-LSI24 needs to be provided with a circuit for generating a reset signal, and needs to be integrally designed including the wiring in the line card 20, resulting in poor versatility.
  • the OLT transceiver 22 is generally removable, and it is not desirable that it be an incompatible dedicated product.
  • Non-Patent Document 1 the end of the burst signal is detected by counting the signal pattern immediately before the final output stage of LA (Limiting Amp). Further, a circuit for detecting the presence or absence of data is combined to change the common potential of the differential input unit of the LA during the no-signal period during the burst period.
  • the BTIA generates a reset signal by detecting a change in the common potential of the differential output unit of the output buffer connected to the LA, and changes the time constant of the BTIA.
  • the OLT transceiver is a removable part on the line card, and it is not desirable to be a dedicated product.
  • the BTIA is also mounted on the OLT transceiver as a component integrally integrated with the PD called ROSA (Receiver Optical SubAssembly). Therefore, the method of combining the dedicated TIA and LA as in Non-Patent Document 1 lacks compatibility and is not desirable.
  • a circuit for counting data signals is required in the LA, which causes problems such as increased power consumption and circuit area.
  • An object of the present invention is to realize the generation of a reset signal by the TIA circuit alone.
  • one embodiment of the present invention is a transimpedance amplifier that converts a current signal into a voltage signal, in which a transimpedance stage including an amplification stage composed of a transistor with a grounded emitter and the transistor. It is characterized by having a comparator that compares the collector voltage and the reference voltage and outputs a reset signal.
  • FIG. 1 is a diagram showing a circuit configuration of a BTIA including a conventional AGC and AOC.
  • FIG. 2 is a diagram showing a configuration of a conventional receiver that inputs a reset signal from the outside.
  • FIG. 3 is a diagram showing a circuit configuration of BTIA according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing a circuit configuration of a transimpedance stage of the BTIA of the first embodiment.
  • FIG. 5 is a diagram showing a change in the internal voltage of the BTIA of the first embodiment.
  • FIG. 6 is a diagram showing a timing chart of the BTIA of the first embodiment.
  • FIG. 7 is a diagram showing a circuit configuration of BTIA according to a second embodiment of the present invention.
  • FIG. 1 is a diagram showing a circuit configuration of a BTIA including a conventional AGC and AOC.
  • FIG. 2 is a diagram showing a configuration of a conventional receiver that inputs a reset signal from the
  • FIG. 8 is a diagram showing a circuit configuration of BTIA according to a third embodiment of the present invention.
  • FIG. 9 is a diagram showing a circuit configuration of BTIA according to a fourth embodiment of the present invention.
  • FIG. 10 is a diagram showing a circuit configuration of BTIA according to a fifth embodiment of the present invention.
  • FIG. 3 shows the circuit configuration of the BTIA according to the first embodiment of the present invention.
  • the BTIA 30 includes a PD that receives an optical signal, a transimpedance stage 31 in which the anode terminal of the PD is connected to an input terminal, an intermediate buffer 32 connected to the output terminal of the transimpedance stage 31, and an output terminal of the intermediate buffer 32.
  • the output buffer 33 is provided with the output buffer 33 connected to the output buffer 33, and the output of the output buffer 33 becomes the output of the BTIA 30. Further, it includes a comparator 34 that compares the voltage value Va taken out from the node A described later in the transimpedance stage 31 with the reference voltage Vref and outputs a reset signal (Reset).
  • FIG. 4 shows the circuit configuration of the transimpedance stage of the BTIA of the first embodiment.
  • the transimpedance stage 31 has a configuration of an inverting amplifier, and includes an amplification stage including a grounded-emitter transistor T1, resistors Rc, and Re, and an output stage including a transistor T2 and a resistor Ro.
  • the output signal voltage Vout decreases. This is because the input signal current Iin flows through the feedback resistor Rf, causing a voltage drop.
  • the magnitude of the output signal voltage amplitude Voutpp changes according to the magnitude of the input signal current Iin as shown in the following equation.
  • Voutpp Rf ⁇ Irf
  • FIG. 5 shows the change in the internal voltage of the BTIA of the first embodiment.
  • the changes of Va1 and Vout1 when the input signal current Iin is small, and the changes of Va2 and Vout2 when the input signal current Iin is large are shown together. Focusing on the DC component, the difference between the voltage Va and Vout is determined by the Vbe of the transistor T2 and becomes almost constant. Regarding the AC component, the voltage amplitude Vapp of Va is smaller than that of Voutpp due to the influence of the negative feedback of the emitter resistor Re.
  • FIG. 6 shows the timing chart of the BTIA of the first embodiment.
  • the voltages of Va and Vout during the no-signal period are the highest, and the voltage decreases as the input signal current Iin during the burst period increases. Therefore, as shown in FIG. 3, the Va of the transimpedance stage 31 and the reference voltage Vref are compared by the comparator 34. If the reference voltage Vref is set appropriately, a period of no signal, that is, a period of zero input signal current Iin can be detected as shown in FIG. A reset signal is output when Va is larger than Vref.
  • the reference voltage Vref may be generated inside the circuit, or may be used as an external input.
  • FIG. 7 shows the circuit configuration of the BTIA according to the second embodiment of the present invention.
  • the BTIA 40 includes a PD that receives an optical signal, a transimpedance stage 41 in which the anode terminal of the PD is connected to an input terminal, an intermediate buffer 42 connected to the output terminal of the transimpedance stage 41, and an output terminal of the intermediate buffer 42.
  • the output buffer 43 is provided with the output buffer 43 connected to the output buffer 43, and the output of the output buffer 43 becomes the output of the BTIA 40.
  • a comparator 44 that outputs a reset signal (Reset) by comparing the voltage value Va taken out from the node A of the transimpedance stage 41 and the voltage value Va'taken out from the node A'of the dummy TIA45 as a reference voltage. I have.
  • the circuit format is converted from single amplification to differential amplification inside the circuit. Therefore, the intermediate buffer 42 is used as a differential amplifier, and the dummy TIA 45 and the transimpedance stage 41 are connected to the differential input.
  • the dummy TIA 45 and the transimpedance stage 41 have the same circuit configuration and circuit constants, and even if the process, temperature, power supply voltage, etc. change, the dummy TIA 45 can follow the transimpedance stage 41 and output an appropriate bias voltage. it can.
  • the collector side of the grounded-emitter transistor of the dummy TIA45 is designated as node A'. Since the input signal current of the dummy TIA45 is always zero, by comparing the voltage Va'of the node A'with Va, there is no signal appropriately even if the process, temperature, power supply voltage, etc. change. The period can be detected.
  • FIG. 8 shows the circuit configuration of the BTIA according to the third embodiment of the present invention.
  • the BTIA 50 includes a PD that receives an optical signal, a transimpedance stage 51 in which the anode terminal of the PD is connected to an input terminal, an intermediate buffer 52 connected to the output terminal of the transimpedance stage 51, and an output terminal of the intermediate buffer 52.
  • the output buffer 53 is provided with the output buffer 53 connected to the output buffer 53, and the output of the output buffer 53 becomes the output of the BTIA 50.
  • it includes a hysteresis comparator 54 that compares the voltage value Va taken out from the node A of the transimpedance stage 51 with the reference voltage Vref and outputs a reset signal (Reset).
  • the voltage Va of the node A is affected by the AC component of the input signal current Iin, and fluctuates up and down to some extent even at the time of a small signal. Therefore, the reference voltage Vref needs to be set in consideration of the fluctuation range.
  • the gain of the transimpedance stage 51 is small, the difference between the case where the input signal current Iin is zero and the case where the signal is small is small, and it becomes difficult to set the reference voltage Vref accurately. Further, even if the input signal current Iin is zero, fluctuations due to noise cannot be avoided.
  • FIG. 9 shows the circuit configuration of the BTIA according to the fourth embodiment of the present invention.
  • the BTIA 60 includes a PD that receives an optical signal, a transimpedance stage 61 in which the anode terminal of the PD is connected to an input terminal, an intermediate buffer 62 connected to the output terminal of the transimpedance stage 61, and an output terminal of the intermediate buffer 62.
  • the output buffer 63 is provided with the output buffer 63 connected to the output buffer 63, and the output of the output buffer 63 becomes the output of the BTIA 60.
  • a comparator 64 that compares the voltage value Va taken out from the node A described later in the transimpedance stage 61 with the reference voltage Vref and outputs a reset signal (Reset) is provided, and further, the transimpedance stage 61 and the comparator 64 are provided.
  • An LPF (Low Pass Filter) 65 is inserted between the and.
  • the voltage Va of the node A is affected by the AC component of the input signal current Iin, and fluctuates up and down to some extent even at the time of a small signal.
  • Such a fluctuating component can cause a malfunction of the comparator 64. Therefore, by inserting LPF65 and cutting the high-frequency AC component, stable operation of the comparator 64 is achieved.
  • FIG. 10 shows the circuit configuration of the BTIA according to the fifth embodiment of the present invention.
  • the BTIA 70 includes a PD that receives an optical signal, a transimpedance stage 71 in which the anode terminal of the PD is connected to an input terminal, an intermediate buffer 72 connected to the output terminal of the transimpedance stage 71, and an output terminal of the intermediate buffer 72.
  • the output buffer 73 is provided with the output buffer 73 connected to the output buffer 73, and the output of the output buffer 73 becomes the output of the BTIA 70.
  • the output of the transimpedance stage 71 and the reference voltage VrefAGC are compared, and the AGC75 that controls the gain of the transimpedance stage 71, the voltage value Va taken out from the node A of the transimpedance stage 71, and the reference voltage Vref are compared. Then, it is provided with a comparator 74 that outputs a reset signal (Reset).
  • the reset signal switches the time constant between AGC75 and AOC76. For example, if the time constant is reduced when a reset signal is detected, the time constant is small at the beginning of the transition from the no-signal period to the burst period again, and AGC and AOC can respond at high speed. During the burst period, the time constant To increase the resistance to the same sign continuity.
  • the no-signal period when the light receiving element receives the burst light signal is detected and a reset signal is generated to improve the high-speed response and the same code continuous resistance. Can be compatible with each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

ＴＩＡ回路単独でリセット信号を生成する。一実施態様は、電流信号を電圧信号に変換するトランスインピーダンスアンプにおいて、エミッタ接地のトランジスタからなる増幅段を含むトランスインピーダンス段と、前記トランジスタのコレクタ電圧と参照電圧とを比較して、リセット信号を出力する比較器とを備えたことを特徴とする。

Description

トランスインピーダンスアンプ
　本発明は、トランスインピーダンスアンプに関し、例えば、光受信器に用いられ、電流信号を電圧信号に変換して増幅するトランスインピーダンスアンプに関する。
　光通信に用いられる光受信器では、一般的に、フォトダイオード（Photo Diode、以下ＰＤと略す）等の受光素子により光信号を電流信号に変換した後、トランスインピーダンスアンプ（Transimpedance Amplifier、以下ＴＩＡ以下）に代表される電気増幅器により、その電流信号を電圧信号に変換するとともに信号強度を増幅することが行われている。その内、ＦＴＴＨ（Fiber To The Home）などで使われるＰＯＮ（Passive Optical Network）に適用されるＴＩＡは、バーストＴＩＡ（ＢＴＩＡ）と呼ばれている。ＢＴＩＡは、強度差があり、かつ断続的な光信号、つまりバースト光信号に対して、高速に応答し、電圧信号に変換しなくてはならない。ＢＴＩＡの課題は、応答性能と同符号連続耐性との両立である。
　光受信器において、強度差のある光信号を受信するため、増幅器としてのダイナミックレンジを広くするためには、増幅器の利得を可変とする必要がある。また、差動信号として正しい波形を出力するためには、回路内部でのオフセット電圧、または閾値電圧を、入力信号の強度に応じて変化させなくてはならない。
　図１に、従来例のＡＧＣ、ＡＯＣを備えたＢＴＩＡの回路構成を示す。ＢＴＩＡ１０は、受光素子ＰＤにより変換された電流信号Ｉｉｎを電圧信号に変換するトランスインピーダンス段１１と、中間バッファ１２と、出力バッファ１３とが順に接続されている。トランスインピーダンス段１１は、自動利得制御回路（以下ＡＧＣ以下）１４によって、強度の強い光信号を受信した場合でも、出力が歪まないように利得が調整される。トランスインピーダンス段１１と中間バッファ１２の間には、自動オフセット制御回路（以下ＡＯＣ以下）１５が挿入され、入力信号の強度に応じてオフセットが調整される。ＢＴＩＡにおいては、この２つの制御回路の時定数によって応答速度が決定される。
　それぞれの時定数が小さければ、高速に応答することができる。一方、受信するバースト光信号はデータ信号であるため、様々なパターンを含み、同符号が連続するパターンも存在する。時定数が小さければ、連続するパターンの長さによって、利得やオフセット電圧が変化してしまい、符号誤りを生じる原因となる。
　そこで、ＢＴＩＡの方式の一つとして、バースト光信号を受信するバースト期間とバースト光信号のない無信号期間とを区別するためのリセット信号を生成し、時定数を変化させることが行われている。バースト光信号の先頭部では、リセット信号を検出することにより時定数を小さくして高速に応答させ、バースト期間中は、時定数を大きくして同符号連続耐性を高めることが行われている。
　図２に、従来の外部からリセット信号を入力する受信器の構成を示す。ＰＯＮにおいて、局側に設置されるＯＬＴ（Optical Line Terminal）のラインカードの構成を示している。ラインカード２０は、光ファイバ２１に接続されたＯＬＴトランシーバ２２と、ＣＤＲ（Clock and Data Recovery）回路２３と、制御ＬＳＩ（ＭＡＣ－ＬＳＩ）２４とが順に接続されている。ＰＯＮでは、加入者側の各ＯＮＵ（Optical Network Unit）がいつデータを送信するかは、局側のＯＬＴ（Optical Line Terminal）において割り当てをしている。このことから、ＯＬＴの制御ＬＳＩ（ＭＡＣ－ＬＳＩ）がリセット信号を発生することは可能である。
　しかしながら、ＢＴＩＡが実装されるＯＬＴトランシーバ２２とＭＡＣ－ＬＳＩ２４との間には、ＣＤＲ回路２３があり、リセット信号は、ＣＤＲ回路２３を迂回する形で配線しなくてはならない。ＭＡＣ－ＬＳＩ２４には、リセット信号を生成する回路を備える必要があり、ラインカード２０内の配線も含めて一体で設計する必要があり、汎用性が乏しい。加えて、ＯＬＴトランシーバ２２は、挿抜可能とするのが一般的であり、互換性のない専用品となることは望ましくない。
　そこで、ＭＡＣ－ＬＳＩからのリセット信号を用いず、光受信器側のみでリセット信号を作る方法が知られている。例えば、非特許文献１のバーストモード光受信器では、ＬＡ（Limiting Amp）の最終出力段の直前で信号パターンをカウントすることにより、バースト信号の末尾を検出している。さらに、データの有無を検出する回路を組み合わせて、バースト期間の間の無信号期間では、ＬＡの差動入力部のコモン電位を変化させている。ＢＴＩＡは、ＬＡに接続される出力バッファの差動出力部のコモン電位の変化を検出することにより、リセット信号を生成して、ＢＴＩＡの時定数を変化させている。
　ラインカード上でＯＬＴトランシーバは挿抜可能な部品であり、専用品となることは望ましくない。ＢＴＩＡも、ＲＯＳＡ（Receiver Optical SubAssembly）と呼ばれるＰＤと一体集積した部品となってＯＬＴトランシーバ上に実装される。このため、非特許文献１のように専用のＴＩＡとＬＡとを組み合わせた方式は、互換性に欠け、望ましくない。加えて、ＬＡ内にデータ信号をカウントするための回路が必要となり、消費電力、回路面積が増加するといった問題もある。
　本発明の目的は、ＴＩＡ回路単独でリセット信号の生成を実現することにある。
　本発明は、このような目的を達成するために、一実施態様は、電流信号を電圧信号に変換するトランスインピーダンスアンプにおいて、エミッタ接地のトランジスタからなる増幅段を含むトランスインピーダンス段と、前記トランジスタのコレクタ電圧と参照電圧とを比較して、リセット信号を出力する比較器とを備えたことを特徴とする。
図１は、従来のＡＧＣ、ＡＯＣを備えたＢＴＩＡの回路構成を示す図、 図２は、従来の外部からリセット信号を入力する受信器の構成を示す図、 図３は、本発明の第１の実施形態にかかるＢＴＩＡの回路構成を示す図、 図４は、第１の実施形態のＢＴＩＡのトランスインピーダンス段の回路構成を示す図、 図５は、第１の実施形態のＢＴＩＡの内部電圧の変化を示す図、 図６は、第１の実施形態のＢＴＩＡのタイミングチャートを示す図、 図７は、本発明の第２の実施形態にかかるＢＴＩＡの回路構成を示す図、 図８は、本発明の第３の実施形態にかかるＢＴＩＡの回路構成を示す図、 図９は、本発明の第４の実施形態にかかるＢＴＩＡの回路構成を示す図、 図１０は、本発明の第５の実施形態にかかるＢＴＩＡの回路構成を示す図である。
　以下、図面を参照しながら本発明の実施形態について詳細に説明する。
　　［第１の実施形態］
　図３に、本発明の第１の実施形態にかかるＢＴＩＡの回路構成を示す。ＢＴＩＡ３０は、光信号を受光するＰＤと、ＰＤのアノード端子が入力端子に接続されたトランスインピーダンス段３１と、トランスインピーダンス段３１の出力端子に接続された中間バッファ３２と、中間バッファ３２の出力端子に接続された出力バッファ３３とを備え、出力バッファ３３の出力がＢＴＩＡ３０の出力となる。さらに、トランスインピーダンス段３１の後述するノードＡから取り出した電圧値Ｖａと、参照電圧Ｖｒｅｆとを比較して、リセット信号（Ｒｅｓｅｔ）を出力する比較器３４を備えている。
　図４に、第１の実施形態のＢＴＩＡのトランスインピーダンス段の回路構成を示す。トランスインピーダンス段３１は、反転型増幅器の構成であり、エミッタ接地のトランジスタＴ１、抵抗Ｒｃ，Ｒｅからなる増幅段と、トランジスタＴ２、抵抗Ｒｏからなる出力段とを含む。入力信号電流Ｉｉｎが大きくなるにつれ、出力信号電圧Ｖｏｕｔは低くなる。これは、入力信号電流Ｉｉｎが帰還抵抗Ｒｆを流れ、電圧降下が起きるためである。入力信号電流Ｉｉｎの大きさに応じて、出力信号電圧振幅Ｖｏｕｔｐｐの大きさは、下式のように変化する。
　　Ｖｏｕｔｐｐ＝Ｒｆ・Ｉｒｆ
トランジスタＴ１のコレクタ側をノードＡとすると、同様に入力信号電流Ｉｉｎが大きくなるにつれ、ノードＡの電圧Ｖａも低下する。
　図５に、第１の実施形態のＢＴＩＡの内部電圧の変化を示す。入力信号電流Ｉｉｎが小さい時のＶａ１とＶｏｕｔ１の変化、入力信号電流Ｉｉｎが大きい時のＶａ２とＶｏｕｔ２の変化とを合わせて示す。直流成分に注目すると、電圧ＶａとＶｏｕｔの差はトランジスタＴ２のＶｂｅで決定され、ほぼ一定となる。交流成分については、エミッタ抵抗Ｒｅの負帰還の影響もあり、Ｖａの電圧振幅Ｖａｐｐは、Ｖｏｕｔｐｐに比べて小さい。
　図６に、第１の実施形態のＢＴＩＡのタイミングチャートを示す。上述したように、無信号期間のＶａ、Ｖｏｕｔの電圧が最も高く、バースト期間の入力信号電流Ｉｉｎが大きくなるにつれ、電圧は低くなる。そこで、図３に示したように、トランスインピーダンス段３１のＶａと参照電圧Ｖｒｅｆとを比較器３４で比較する。適切に参照電圧Ｖｒｅｆを設定すれば、図６に示すように無信号期間、すなわち入力信号電流Ｉｉｎがゼロの期間を検出することができる。ＶａがＶｒｅｆより大きい時にリセット信号を出力する。なお、参照電圧Ｖｒｅｆは回路内部で発生させてもよく、また、外部入力としても良い。
　図６に示したように、比較器３４の出力には一定の遅延があり、その分、リセット信号はバースト信号の先頭部に差し掛かる形で発生する。従って、バースト期間が終了し、リセット信号を検出すると時定数を小さくすれば、無信号期間から再びバースト期間に遷移した当初は時定数が小さく、ＡＧＣ、ＡＯＣが高速に応答することにより、応答時間が短縮される。
　　［第２の実施形態］
　図７に、本発明の第２の実施形態にかかるＢＴＩＡの回路構成を示す。ＢＴＩＡ４０は、光信号を受光するＰＤと、ＰＤのアノード端子が入力端子に接続されたトランスインピーダンス段４１と、トランスインピーダンス段４１の出力端子に接続された中間バッファ４２と、中間バッファ４２の出力端子に接続された出力バッファ４３とを備え、出力バッファ４３の出力がＢＴＩＡ４０の出力となる。さらに、トランスインピーダンス段４１のノードＡから取り出した電圧値Ｖａと、ダミーＴＩＡ４５のノードＡ’から取り出した電圧値Ｖａ’を参照電圧として比較して、リセット信号（Ｒｅｓｅｔ）を出力する比較器４４を備えている。
　一般的に、ＢＴＩＡでは、回路内部でシングル増幅から差動増幅に回路形式を変換をすることが行われている。そこで、中間バッファ４２を差動増幅器とし、その差動入力にダミーＴＩＡ４５とトランスインピーダンス段４１とを接続する。ダミーＴＩＡ４５とトランスインピーダンス段４１とは、回路構成、回路定数が同一であり、プロセス、温度、電源電圧等が変化しても、トランスインピーダンス段４１に追随して適切なバイアス電圧を出力することができる。ダミーＴＩＡ４５のエミッタ接地のトランジスタのコレクタ側をノードＡ’とする。ダミーＴＩＡ４５の入力は、常に入力信号電流がゼロとなるので、ノードＡ’の電圧Ｖａ’と、Ｖａとを比較することで、プロセス、温度、電源電圧等が変化しても、適切に無信号期間を検出することができる。
　　［第３の実施形態］
　図８に、本発明の第３の実施形態にかかるＢＴＩＡの回路構成を示す。ＢＴＩＡ５０は、光信号を受光するＰＤと、ＰＤのアノード端子が入力端子に接続されたトランスインピーダンス段５１と、トランスインピーダンス段５１の出力端子に接続された中間バッファ５２と、中間バッファ５２の出力端子に接続された出力バッファ５３とを備え、出力バッファ５３の出力がＢＴＩＡ５０の出力となる。さらに、トランスインピーダンス段５１のノードＡから取り出した電圧値Ｖａと、参照電圧Ｖｒｅｆとを比較して、リセット信号（Ｒｅｓｅｔ）を出力するヒステリシスコンパレータ５４を備えている。
　図６に示したように、ノードＡの電圧Ｖａは、入力信号電流Ｉｉｎの交流成分の影響を受け、小信号時であってもある程度上下に変動する。そのため、参照電圧Ｖｒｅｆは、その変動幅を考慮して設定する必要がある。しかし、トランスインピーダンス段５１の利得が小さい場合、入力信号電流Ｉｉｎがゼロの場合と、小信号の場合との差は小さく、参照電圧Ｖｒｅｆを精度よく設定することは困難となる。また、入力信号電流Ｉｉｎがゼロであったとしても、ノイズによる変動はさけられない。
　そこで、上述の実施形態のＢＴＩＡにおける比較器をヒステリシスコンパレータに代えることにより、ノードＡの電圧Ｖａが参照電圧Ｖｒｅｆに近くなった場合に、入力電圧に混在するノイズにより、コンパレータの出力が頻繁に変化することを防止する。
　　［第４の実施形態］
　図９は、本発明の第４の実施形態にかかるＢＴＩＡの回路構成を示す。ＢＴＩＡ６０は、光信号を受光するＰＤと、ＰＤのアノード端子が入力端子に接続されたトランスインピーダンス段６１と、トランスインピーダンス段６１の出力端子に接続された中間バッファ６２と、中間バッファ６２の出力端子に接続された出力バッファ６３とを備え、出力バッファ６３の出力がＢＴＩＡ６０の出力となる。トランスインピーダンス段６１の後述するノードＡから取り出した電圧値Ｖａと、参照電圧Ｖｒｅｆとを比較して、リセット信号（Ｒｅｓｅｔ）を出力する比較器６４を備え、さらに、トランスインピーダンス段６１と比較器６４との間に、ＬＰＦ（Low Pass Filter）６５が挿入されている。
　図６に示したように、ノードＡの電圧Ｖａは、入力信号電流Ｉｉｎの交流成分の影響を受け、小信号時であってもある程度上下に変動する。このような変動成分は、比較器６４の誤動作の要因となりうる。そこで、ＬＰＦ６５を挿入し、高周波の交流成分をカットすることにより、比較器６４の安定的な動作を図る。
　　［第５の実施形態］
　図１０は、本発明の第５の実施形態にかかるＢＴＩＡの回路構成を示す。ＢＴＩＡ７０は、光信号を受光するＰＤと、ＰＤのアノード端子が入力端子に接続されたトランスインピーダンス段７１と、トランスインピーダンス段７１の出力端子に接続された中間バッファ７２と、中間バッファ７２の出力端子に接続された出力バッファ７３とを備え、出力バッファ７３の出力がＢＴＩＡ７０の出力となる。また、トランスインピーダンス段７１の出力と参照電圧ＶｒｅｆＡＧＣとを比較し、トランスインピーダンス段７１の利得を制御するＡＧＣ７５と、トランスインピーダンス段７１のノードＡから取り出した電圧値Ｖａと、参照電圧Ｖｒｅｆとを比較して、リセット信号（Ｒｅｓｅｔ）を出力する比較器７４とを備えている。
　リセット信号は、ＡＧＣ７５とＡＯＣ７６の時定数を切り替える。例えば、リセット信号を検出すると時定数を小さくすれば、無信号期間から再びバースト期間に遷移した当初は時定数が小さく、ＡＧＣ、ＡＯＣが高速に応答することができ、バースト期間中は、時定数を大きくして同符号連続耐性を高める。
　第１－５の実施形態によれば、ＴＩＡ回路において、受光素子がバースト光信号を受信したときの無信号期間を検出し、リセット信号を発生することにより、高速応答と、同符号連続耐性向上を両立することができる。

Claims (7)

  1. 　電流信号を電圧信号に変換するトランスインピーダンスアンプにおいて、
    　エミッタ接地のトランジスタからなる増幅段を含むトランスインピーダンス段と、
    　前記トランジスタのコレクタ電圧と参照電圧とを比較して、リセット信号を出力する比較器と
    　を備えたことを特徴とするトランスインピーダンスアンプ。
  2. 　差動入力を有する中間バッファであって、一方の入力に前記トランスインピーダンス段の出力が接続された中間バッファと、
    　前記中間バッファの他方の入力に接続されたダミーＴＩＡであって、前記トランスインピーダンス段と回路構成が同一のダミーＴＩＡをさらに備え、
    　前記参照電圧は、前記ダミーＴＩＡの増幅段における前記エミッタ接地のトランジスタのコレクタ電圧であることを特徴とする請求項１に記載のトランスインピーダンスアンプ。
  3. 　前記比較器は、ヒステリシスコンパレータであることを特徴とする請求項１または２に記載のトランスインピーダンスアンプ。
  4. 　前記トランスインピーダンス段と前記比較器との間に挿入されたＬＰＦ（Low Pass Filter）をさらに備えたことを特徴とする請求項１、２または３に記載のトランスインピーダンスアンプ。
  5. 　前記リセット信号により時定数を切り替え、前記トランスインピーダンス段の利得を制御する利得制御回路をさらに備えたことを特徴とする請求項１ないし４のいずれか一項に記載のトランスインピーダンスアンプ。
  6. 　前記リセット信号により時定数を切り替え、前記トランスインピーダンス段の出力のオフセットを切り替えるオフセット制御回路をさらに備えたことを特徴とする請求項１ないし４のいずれか一項に記載のトランスインピーダンスアンプ。
  7. 　受光素子からの電流信号を電圧信号に変換するトランスインピーダンスアンプにおいて、
    　前記受光素子が入力端子に接続され、エミッタ接地のトランジスタからなる増幅段を含むトランスインピーダンス段と、
    　前記トランジスタのコレクタ電圧と参照電圧とを比較して、リセット信号を出力する比較器とを備え、
    　前記リセット信号は、前記受光素子がバースト光信号を受信したときの無信号期間を検出することを特徴とするトランスインピーダンスアンプ。
PCT/JP2019/018457 2019-05-08 2019-05-08 トランスインピーダンスアンプ WO2020225892A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/607,298 US20220224298A1 (en) 2019-05-08 2019-05-08 Transimpedance Amplifier
PCT/JP2019/018457 WO2020225892A1 (ja) 2019-05-08 2019-05-08 トランスインピーダンスアンプ
JP2021518266A JPWO2020225892A1 (ja) 2019-05-08 2019-05-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018457 WO2020225892A1 (ja) 2019-05-08 2019-05-08 トランスインピーダンスアンプ

Publications (1)

Publication Number Publication Date
WO2020225892A1 true WO2020225892A1 (ja) 2020-11-12

Family

ID=73051337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/018457 WO2020225892A1 (ja) 2019-05-08 2019-05-08 トランスインピーダンスアンプ

Country Status (3)

Country Link
US (1) US20220224298A1 (ja)
JP (1) JPWO2020225892A1 (ja)
WO (1) WO2020225892A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118233017A (zh) * 2022-12-19 2024-06-21 中兴通讯股份有限公司 基于突发模式的光接收机及其运行方法、以及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151290A (ja) * 1998-11-05 2000-05-30 Nec Corp 初段増幅回路
JP2002076793A (ja) * 2000-08-28 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2002164855A (ja) * 2000-11-29 2002-06-07 Oki Electric Ind Co Ltd 光受信回路
JP2003318682A (ja) * 2002-04-19 2003-11-07 Samsung Electronics Co Ltd バーストモード光受信機の最低値レベル検出装置
JP2007036328A (ja) * 2005-07-22 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2008148321A (ja) * 2006-12-08 2008-06-26 Korea Electronics Telecommun オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法
JP2009033627A (ja) * 2007-07-30 2009-02-12 Fujikura Ltd 光バースト信号受信装置及び光バースト信号受信装置の信号処理方法
WO2016035176A1 (ja) * 2014-09-03 2016-03-10 三菱電機株式会社 光受信器、光終端装置および光通信システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770749B2 (ja) * 1985-02-28 1995-07-31 キヤノン株式会社 光パルス検出回路
JP3080472B2 (ja) * 1992-03-24 2000-08-28 大川 彰一 放射線検出用前置増幅器
US5325073A (en) * 1992-04-09 1994-06-28 Alps Electric Co., Ltd. Amplifying apparatus with ac/dc feedback circuit
KR101356862B1 (ko) * 2007-08-22 2014-02-03 한국과학기술원 광통신 시스템에서 광수신기용 전치 증폭기 회로
JP4975662B2 (ja) * 2008-03-03 2012-07-11 Ｎｔｔエレクトロニクス株式会社 バースト受信装置
KR100972033B1 (ko) * 2008-08-13 2010-07-23 한국전자통신연구원 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기
JP5280256B2 (ja) * 2009-03-12 2013-09-04 住友電工デバイス・イノベーション株式会社 電子回路
JP2011035867A (ja) * 2009-08-06 2011-02-17 Renesas Electronics Corp 増幅回路及びこれを用いた受光アンプ回路
JP5475525B2 (ja) * 2010-04-01 2014-04-16 日本電信電話株式会社 利得可変増幅器および光受信器
JP5894869B2 (ja) * 2012-06-21 2016-03-30 株式会社日立製作所 トランスインピーダンスアンプ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151290A (ja) * 1998-11-05 2000-05-30 Nec Corp 初段増幅回路
JP2002076793A (ja) * 2000-08-28 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2002164855A (ja) * 2000-11-29 2002-06-07 Oki Electric Ind Co Ltd 光受信回路
JP2003318682A (ja) * 2002-04-19 2003-11-07 Samsung Electronics Co Ltd バーストモード光受信機の最低値レベル検出装置
JP2007036328A (ja) * 2005-07-22 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2008148321A (ja) * 2006-12-08 2008-06-26 Korea Electronics Telecommun オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法
JP2009033627A (ja) * 2007-07-30 2009-02-12 Fujikura Ltd 光バースト信号受信装置及び光バースト信号受信装置の信号処理方法
WO2016035176A1 (ja) * 2014-09-03 2016-03-10 三菱電機株式会社 光受信器、光終端装置および光通信システム

Also Published As

Publication number Publication date
JPWO2020225892A1 (ja) 2020-11-12
US20220224298A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US9577753B2 (en) Transimpedance amplifier
US10819425B2 (en) Transimpedance amplifier for receiving burst optical signal
US20060216042A1 (en) Automatic gain control circuit for infrared receiver
JP2003198296A (ja) 光受信装置
US8050573B2 (en) Optical burst receiver and method
US20080284522A1 (en) Linear transimpedance amplifier with multiplexed gain stage
JP4779713B2 (ja) 光信号受信回路およびそれを用いた光信号受信装置
JP6038165B2 (ja) 受信器および受信方法
JP2003318681A (ja) 増幅回路及び光通信装置
JP2008211702A (ja) 前置増幅器およびそれを用いた光受信装置
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
JP6661057B1 (ja) リミッティング増幅回路
US11601203B2 (en) Transimpedance amplifier for receiving burst optical signal
JP2015186013A (ja) トランスインピーダンス増幅器
US20090243729A1 (en) Controlling overload of a transimpedance amplifier in an optical transceiver
JP2006261866A (ja) 前置増幅器
JP2003168933A (ja) 光受信回路
WO2020225892A1 (ja) トランスインピーダンスアンプ
WO2019140741A1 (zh) 一种可应用于突发跨阻放大器的自动增益控制方法和电路
JP3551642B2 (ja) 増幅回路
JP5101131B2 (ja) 電子回路
JP2010278753A (ja) 差動増幅器および光受信器
JP4397406B2 (ja) 受信回路および２値信号生成回路
JP4032531B2 (ja) 光受信器
JP2006311210A (ja) リミッタアンプ回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19927704

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021518266

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19927704

Country of ref document: EP

Kind code of ref document: A1