JP6200759B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6200759B2
JP6200759B2 JP2013211812A JP2013211812A JP6200759B2 JP 6200759 B2 JP6200759 B2 JP 6200759B2 JP 2013211812 A JP2013211812 A JP 2013211812A JP 2013211812 A JP2013211812 A JP 2013211812A JP 6200759 B2 JP6200759 B2 JP 6200759B2
Authority
JP
Japan
Prior art keywords
solder
positioning
semiconductor device
wire
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013211812A
Other languages
English (en)
Other versions
JP2015076511A (ja
Inventor
佑 春別府
佑 春別府
谷江　尚史
尚史 谷江
佐々木　康二
康二 佐々木
寛 新谷
寛 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Ltd
Priority to JP2013211812A priority Critical patent/JP6200759B2/ja
Publication of JP2015076511A publication Critical patent/JP2015076511A/ja
Application granted granted Critical
Publication of JP6200759B2 publication Critical patent/JP6200759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、大量生産に適した高速、高精度かつ容易に、基板を位置決め可能な半導体装置に関する。
パワー半導体装置に代表される半導体装置が、大出力のモータや発電機といった電子機器の制御や電力変換の用途に広く用いられている。このような半導体装置としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュールが挙げられる。
近年、風力等の発電システムや鉄道、さらには電気自動車、ハイブリッド自動車等に搭載される電力制御装置として半導体装置の需要が拡大してきている。そのため、大量生産に適した組み立てやすい構造や製造方法が求められている。この要求に応えるべく、組み立てやすい半導体装置を提供する技術として、特許文献１〜８に記載の技術が知られている。
特開２０１３−３８２２４号公報 特開２０１３−１１５２９７号公報 特開２００９−１８８３２７号公報 特開２００８−２４３８７７号公報 特開平２−２６６５５７号公報 米国特許第５４９７２８９号明細書 米国特許出願公開第２００３／０１５１１２８号明細書 米国特許出願公開第２００９／００３９４９８号明細書
半導体装置の組立て工程でベース上に基板をはんだ接続する際、通常、ベース上に治具等の位置決め部材を設けることで、基板の位置決めをする。しかしながら、治具の用意と、その取付け、取外しには多くの時間と製造コストを要することがある。治具を用いず、ベースの表面に凹凸等を設けてそれを位置決め部材として代用することも考えられるが、凹凸を高精度に加工するためには、多くの加工コストがかかることがある。
本発明は、前記の課題を解決するための発明であって、大量生産に適した高速、高精度かつ容易に、基板を位置決め可能な半導体装置を提供することを目的とする。
前記目的を達成するため、本発明の半導体装置は、ベース上に配置される、はんだ（例えば、基板下はんだ５）および半導体チップを含む電子部品（例えば、基板４）の位置決めをするための位置決め用ワイヤを備え、位置決め用ワイヤに合わせて、はんだおよび電子部品が配置されてリフロー加熱ではんだ付けされ、前記はんだ付け後に電子部品が封止剤で封止されてなる半導体装置であって、はんだは、矩形平面形状をした基板下はんだであり、その四隅の角部が面取りされた面取り部を有し、位置決め用ワイヤは、ベースと接続する少なくとも２つの接続部を有し、少なくとも２つの接続部の間が山型に曲がった山型部を有しており、位置決め用ワイヤの山型部は、ベースに略垂直に配置されており、かつ、はんだの面取り部と略平行な向きに配置されていることを特徴とする。
電子部品は、絶縁層と、絶縁層よりも小さい平面寸法を有していて絶縁層の一方の表面に形成された回路層と、絶縁層よりも小さい平面寸法の矩形平面形状を有していて絶縁層の他方の表面に形成された放熱層とを含んで構成される基板であり、位置決め用ワイヤは、絶縁層の他方の表面のうち放熱層と接する部分以外の部分（例えば、面４２ａ）とベースの基板が固定される表面のうちはんだと接する部分以外の部分とで挟まれる領域であって、はんだの２つの接続部が放熱層の矩形平面形状の少なくとも互いに直交する２辺と略平行になるよう配置するとともに、位置決め用ワイヤがはんだの面取り部のうち少なくとも２箇所に配置されることを特徴とする。
本発明によれば、大量生産に適した高速、高精度かつ容易に、基板を位置決め可能な半導体装置を提供することができる。
第１実施形態に係る半導体装置であり、（ａ）は上面図、（ｂ）は断面図である。 半導体装置の製造方法を示すフローチャートである。 半導体装置の製造方法を示す説明図である。 半導体装置における位置決め用ワイヤの配置例を示す上面図である。 半導体装置における位置決め用ワイヤの配置例を示す断面図である。 第２実施形態に係る半導体装置であり、（ａ）は側面図、（ｂ）は位置決め用ワイヤの斜視図である。 第３実施形態に係る半導体装置であり、（ａ）は斜視図、（ｂ）は上面図、（ｃ）は位置決め用ワイヤの斜視図である。 半導体装置における位置決め用ワイヤの他の配置例を示す上面図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
［１．第１実施形態］
＜構成＞
図１は、第１実施形態に係る半導体装置であり、（ａ）は上面図、（ｂ）は断面図である。図１（ａ）は、第１実施形態に係る半導体装置１００の上面図であり、図１（ｂ）は図１（ａ）のＡＡ断面における断面図である。図１（ａ）では図１（ｂ）に示す封止剤８を省略している。半導体装置１００は、ＩＧＢＴチップ１、ダイオードチップ２、チップ下はんだ３、基板４（電子部品）、基板下はんだ５、ベース６、ケース７、封止剤８、配線用ワイヤ１０、位置決め用ワイヤ９を備える。
基板４（電子部品）は、回路層４１、絶縁層４２、放熱層４３の３層からなる。回路層４１は絶縁層４２よりも平面寸法が小さく、絶縁層４２の片側の面に形成されている。放熱層４３は、絶縁層４２よりも平面寸法が小さく、絶縁層４２の面のうち、回路層４１が形成されている面と逆側の面に形成されている。ＩＧＢＴチップ１とダイオードチップ２は、それぞれ、チップ下はんだ３を介して回路層４１と接続されている。放熱層４３は、基板下はんだ５を介してベース６と接続されている。配線用ワイヤ１０は、ＩＧＢＴチップ１、ダイオードチップ２、回路層４１の上面に接続されている。
位置決め用ワイヤ９は、ベース６上面に接続されており、絶縁層４２の放熱層４３側の面のうち、放熱層４３と接する部分以外の部分（例えば、面４２ａ）とベース６とに挟まれる領域に配置されている。詳細は後述するが、本願発明は、位置決め用ワイヤ９を備え、位置決め用ワイヤ９を用いて基板４と基板下はんだ５の位置決めを行うことが最大の特徴である。
ケース７は、基板４を囲むようにベース６上面に設置されている。ケース７とベース６とで囲まれる領域には封止剤８が充填されている。
回路層４１と配線用ワイヤ１０は、アルミニウム、銅等の金属からなる。配線用ワイヤ１０は直径数十μｍ〜数百μｍの線材であり、最適な直径や本数は各装置に必要な通電量等に依存する。ＩＧＢＴチップ１、ダイオードチップ２が配線用ワイヤ１０により回路層４１と接続されることで、電力変換や制御を行うための電気的配線を構成する。
絶縁層４２は、窒化ケイ素や窒化アルミニウム、アルミナ等、電気伝導性の低い材質からなる。絶縁層４２により、放熱層４３またはベース６と、回路層４１とは、電気的に切り離されている。
放熱層４３とベース６はアルミニウム、銅等、熱伝導性の高い金属からなり、ＩＧＢＴチップ１、ダイオードチップ２の動作時に発生する熱を放熱する。放熱層４３、基板下はんだ５の厚さはそれぞれ数百μｍである。
位置決め用ワイヤ９は、アルミニウム、銅等の金属からなる線材であり、直径は基板下はんだ５の厚さよりも大きく、かつ放熱層４３と基板下はんだ５の厚さの合計よりも小さく、数十μｍ〜数百μｍである。
位置決め用ワイヤ９と配線用ワイヤ１０の材質や断面形状は、同じである必要はなく、同じでなくても本発明の効果を十分に得られる。ただし、材質と断面形状が同じであれば、ワイヤ部材と製造装置を共通化できる分だけ、製造コストを低減できる。
ケース７は、ＰＢＴ（PolyButylene Terephthalate）、ＰＰＳ（PolyPhenylene Sulfide）等の樹脂からなる。封止剤８はシリコンゲル等の絶縁部材からなる。
＜製造方法＞
図２は、半導体装置の製造方法を示すフローチャートである。図３は、半導体装置の製造方法を示す説明図であり、（ａ）〜（ｅ）は、基板４（電子部品）の製造工程であり、（ｆ）〜（ｈ）は、基板４をベース６に実装する実装工程である。適宜、図１を参照して半導体装置１００の製造方法を説明する。
（工程Ｓ１）：はじめに、図３（ａ）に示す基板４に、半導体チップであるＩＧＢＴチップ１およびダイオードチップ２の平面寸法よりも数百μｍ大きい幅の穴１２の空いたカーボン治具１１を載せて取り付ける（図３（ｂ）参照）。
（工程Ｓ２）：穴１２に沿って、チップ下はんだ３、半導体チップであるＩＧＢＴチップ１およびダイオードチップ２を回路層４１の上面に載せて設置する（図３（ｃ）参照）。そして、これら全体をリフロー炉で加熱することで、ＩＧＢＴチップ１、ダイオードチップ２を、チップ下はんだ３を介して回路層４１上面に固定する。
（工程Ｓ３）：リフロー後、カーボン治具１１を取り外す（図３（ｄ）参照）。
（工程Ｓ４）：次に、ＩＧＢＴチップ１、ダイオードチップ２、回路層３の上面に配線用ワイヤ１０を接続する（図３（ｅ）参照）。接続方法には超音波接合を用いる。超音波接合は、接続部の上にツールを当て、超音波振動と加圧力を同時に与えることで接続する手法である。高密度な電気配線を行うために、高い位置精度で高速に接続可能な装置が数多く開発されている。
（工程Ｓ５）：次に、ベース６の上面に位置決め用ワイヤ９を取り付ける（図３（ｆ）参照）。取り付け方法としては、配線用ワイヤ１０と同様の超音波接合を用いる。
（工程Ｓ６）：次に、ベース６の上面にシート状の基板下はんだ５を載せ、基板下はんだ５の上に基板４を載せる（図３（ｇ）参照）。このとき、基板下はんだ５と放熱層４３の側面が位置決め用ワイヤ９に沿うよう（合わせるよう）に設置することで、基板下はんだ５と基板４の位置決めが可能となる。そしてこれら全体をリフロー炉で加熱することで、基板４が、基板下はんだ５を介して、ベース６に固定される。
（工程Ｓ７）：次に、ベース６の上面に接着剤等でケース７を接着して固定し、ケース７とベース６とで囲まれる空間に封止剤８を充填する（図３（ｈ）参照）。以上により半導体装置１００が製造される。
＜効果＞
図４は、半導体装置における位置決め用ワイヤの配置例を示す上面図であり、（ａ）は位置決め用ワイヤ４本の場合、（ｂ）は位置決め用ワイヤ３本の場合、（ｃ）は位置決め用ワイヤ２本の場合、（ｄ）は位置決め用ワイヤ３本の変形例の場合である。図４（ａ）から図４（ｄ）は、半導体装置１００の上面図である。ただし、ケース７と封止剤８は省略している。図４を用いて、位置決め用ワイヤ９による基板４と基板下はんだ５の位置決めについて説明する。
位置決め用ワイヤ９は、少なくとも２本以上、互いに直交する向きに配置される。図４（ａ）に示すように４本でも良いし、図４（ｂ）に示すように３本でも良いし、図４（ｃ）に示すように２本でも良い。少なくとも２本以上が直交する向きであれば、図４（ｄ）に示すように、同一線上に２本以上の位置決め用ワイヤ９があっても良い。
図４（ａ）に示すように放熱層４３の４辺に沿うように位置決め用ワイヤ９を配置すると、リフロー時に基板下はんだ５や放熱層４３の位置ずれが生じにくくなり、位置決め精度が向上する。図４（ｂ）のように位置決め用ワイヤ９の数が少なければ、ワイヤ接続のための時間が短縮され、図４（ｃ）のようにさらに位置決め用ワイヤ９の数が少なければ、さらに時間が短縮される。図４（ｂ）、図４（ｃ）、図４（ｄ）のように、位置決め用ワイヤ９が放熱層４３の４辺全てを囲まない場合は、基板下はんだ５や放熱層４３の取付けが容易になる。
従来の製造方法では位置決めにカーボン等の治具を用いるのが一般的だが、治具の用意、取付け、取外しに多くの製造時間とコストを要することがある。これに対し、位置決め用ワイヤ９のベース６上面への接続には超音波接続装置を用いるので、高い位置精度で高速に設置できる。さらに、位置決め用ワイヤ９は金属製なので耐熱性が高く、高温のリフローでの位置決め部材に適している。位置決め用ワイヤ９は金属製なので、リフローでの加熱時に溶融し流動して位置決め精度が低下する懸念が無く、また、溶融してガス等を発生して炉内の腐食等の原因になる懸念も無い。
図５は、半導体装置における位置決め用ワイヤの配置例を示す断面図である。半導体装置１００の位置決め用ワイヤ９は、絶縁層４２の下面（例えば、面４２ａ）とベース６とで挟まれる領域にあり、ＩＧＢＴチップ１、ダイオードチップ２、回路層４１、配線用ワイヤ１０からなる電気配線と切り離されている。電気配線に高電圧が作用する場合も、放熱層４３と基板下はんだ５の幅Ｌを短くすることで電気的絶縁を確保できる。
幅Ｌを短くすると、絶縁層４２の端部と位置決め用ワイヤ９との距離が増加し、回路層４１と位置決め用ワイヤ９との絶縁層４２を挟んだ沿面絶縁距離が増加するため、電気的絶縁が十分に確保される。よって、組立て後に位置決め用ワイヤ９をベース６の上面に設置したままでも電気配線に支障を与えることはないため、位置決め用ワイヤ９の取外しが不要であり、製造時間を短縮できる。なお、絶縁確保のために幅Ｌをわずかに短くした場合でも、ＩＧＢＴチップ１やダイオードチップ２の直下における基板４とベース６との接続は維持されるので、放熱性も十分に確保できる。
以上により、本第１実施形態により、大量生産に適した高速、高精度かつ容易に、基板４を位置決め可能な半導体装置１００を提供することができる。
［２．第２実施形態］
第２実施形態は、位置決め用ワイヤ９に山型部９２（図６（ｂ））を設けたことを特徴の一つとする。
＜構成＞
図６は、第２実施形態に係る半導体装置であり、（ａ）は側面図、（ｂ）は位置決め用ワイヤの斜視図である。図６を参照しながら、第２実施形態に係る半導体装置２００について説明する。なお、図１に示した半導体装置１００と同様の部材については同様の符号を付するものとし、その詳細な説明は省略する。
図６（ａ）は半導体装置２００の側面図であり、図６（ｂ）は半導体装置２００の位置決め用ワイヤ９ａの斜視図である。半導体装置２００は、位置決め用ワイヤ９ａを備える。位置決め用ワイヤ９ａの各々は、図６（ｂ）に示すように、２箇所以上の接続部９１と１箇所以上の山型部９２からなる。両端の接続部９１はほぼ同一線上にあり、位置決め用ワイヤ９ａは、接続部９１においてベース６と超音波接合されている。山型部９２ではワイヤが山型に曲がっている。このようなワイヤ形状は、配線用ワイヤ１０で電子配線を形成する際には一般的な形状であり、通常の超音波接続装置で高精度かつ高速に形成できる。山型部高さ９３は、基板下はんだ５の厚さの目標値と放熱層４３の厚さとの和と等しくなっている。
＜効果＞
通常、カーボン等の治具で位置決めする場合には、リフロー時の基板４の傾き等によって基板下はんだ５が薄くなることがある。これに対し、半導体装置２００では、絶縁層４２の面４２ａと山型部９２が接すると、それ以上は基板４が下方向へは動かないため、位置決め用ワイヤ９ａ近傍では基板下はんだ５の厚さが目標値以上に保たれる。
基板下はんだ５の厚さが目標値以上に保たれることで、基板下はんだ５の熱疲労寿命が向上する。一般に、半導体装置は動作時にチップ発熱で高温になり、停止時に環境温度まで冷却される。そのため、熱膨張係数の異なる部材間には熱応力が作用する。例えば、回路層４１と放熱層４３が銅からなり、絶縁層４２が窒化ケイ素からなり、回路層４１、絶縁層４２、放熱層４３の厚さがそれぞれ０．５ｍｍ、０．３２ｍｍ、０．５ｍｍの場合、基板４全体としての熱膨張率は約１１ｐｐｍ／Ｋである。一方、ベース６が銅からなる場合、熱膨張率は約１７ｐｐｍ／Ｋである。
このように基板４とベース６の熱膨張率は大きく異なる。そのため、前記のような温度変化が作用することで、基板４とベース６の熱変形量に差が生じ、両者間の接続部材である基板下はんだ５には、せん断負荷がかかる。基板下はんだ５が薄いと、基板下はんだ５に作用するせん断ひずみが増加し、基板下はんだ５の内部にき裂が進行しやすくなることがある。すなわち、温度変化の繰返しに対する疲労寿命が低下することがある。基板下はんだ５の内部にき裂が進行すると、ＩＧＢＴチップ１やダイオードチップ２の動作時に発生する熱をベース６側から放熱する経路が阻害されるため、半導体装置２００の温度が上昇し、ひいては機能低下に繋がることがある。
本第２実施形態では、第１実施形態と同様の効果を得られるのに加えて、位置決め用ワイヤ９に山型部９２を設けたことで基板下はんだ５の厚さが目標値以上に保たれる。このことで、基板下はんだ５の熱疲労寿命が向上するという利点がある。
［３．第３実施形態］
第３実施形態は、位置決め用ワイヤ９ｂ（図７（ａ））が基板下はんだ５の角部に配置したことを特徴の一つとする。
＜構成＞
図７は、第３実施形態に係る半導体装置であり、（ａ）は斜視図、（ｂ）は上面図、（ｃ）は位置決め用ワイヤの斜視図である。図７を参照して、第３実施形態に係る半導体装置３００について説明する。なお、図１に示した半導体装置１００と同様の部材については同様の符号を付するものとし、その詳細な説明は省略する。
図７（ａ）は半導体装置３００の斜視図であり、位置決め用ワイヤ９ｂの位置を見やすくするために、１つの基板４と基板下はんだ５を分解した分解図として示している。ケース７、封止剤８は省略している。図７（ｂ）は半導体装置３００の上面図である。位置決め用ワイヤ９ｂ、基板下はんだ５、ベース６のみを表示し、その他の部材は省略している。図７（ｃ）は、半導体装置３００の位置決め用ワイヤ９ｂを示している。
図７（ｃ）に示すように、位置決め用ワイヤ９ｂは、第２実施形態の位置決め用ワイヤ９ａ（図６（ｂ）参照）と同様に２箇所以上の接続部９１と１箇所以上の山型部９２からなり、接続部９１においてベース６と超音波接続されている。山型部高さ９３は、基板下はんだ５の厚さの目標値と放熱層４３の厚さの和と等しくなっている。位置決め用ワイヤ９ｂでは、少なくとも２つ以上の接続部９１が、互いに直交するように配置されている。
基板下はんだ５と放熱層４３の角部は面取りされている。位置決め用ワイヤ９ｂは、少なくとも２箇所の接続部９１がそれぞれ基板下はんだ５の直交する２辺とほぼ平行になるように、基板下はんだ５の角部のうち少なくとも２箇所に配置されている。
なお、図７（ａ）、図７（ｂ）では、１つの基板４の角部４箇所全てに位置決め用ワイヤ９ｂを配置する例を示しているが、少なくとも角部１箇所に位置決め用ワイヤ９ｂが配置されていれば良く、基板４と基板下はんだ５を位置決めできる。
図８は、半導体装置における位置決め用ワイヤの他の配置例を示す上面図である。半導体装置３００ａの上面図において、位置決め用ワイヤ９ａ、基板下はんだ５、ベース６のみを表示し、その他の部材は省略している。半導体装置３００ａの位置決め用ワイヤとして、図６（ｂ）で示した位置決め用ワイヤ９ａを用いても構わない。この場合、位置決め用ワイヤ９ａは、基板４と基板下はんだ５の角部４箇所各々において、面取り部とほぼ平行な向きに配置される。
前記したように、図７（ｂ）のように位置決め用ワイヤ９ｂを配置する場合は、位置決め用ワイヤ９ｂと基板下はんだ５、放熱層４３との接触部が多いため位置ずれが生じにくい。これに対し、図８のように位置決め用ワイヤ９ａを配置する場合は、位置決め用ワイヤ９ａと基板下はんだ５、放熱層４３との接触部が少ないため、基板下はんだ５や基板４の取付けが容易になる。
＜効果＞
第３実施形態は、第２実施形態と同様に、山型部９２により、位置決め用ワイヤ９ｂ（あるいは９ａ）近傍ではリフロー後の基板下はんだ５の厚さを目標値以上に保つことができ、温度変化による基板下はんだ５へのせん断負荷を低減できる。
半導体装置３００においては位置決め用ワイヤ９ｂ（あるいは９ａ）が基板下はんだ５の角部に配置されているので、基板下はんだ５の角部近傍へのせん断負荷が低減される。通常、基板４の対角線上で基板４とベース６との熱変形差が最大となるので、基板下はんだ５の熱ひずみは角部で最大となる。そのため、角部が、基板下はんだ５の内部に発生するき裂の起点となりやすい。
第３実施形態を用いることで、最もき裂の起点となりやすい角部でのせん断負荷が軽減されるので、基板下はんだ５の熱疲労寿命がより向上する。
［４．変更例］
前記した３つの実施形態の他にも、本発明趣旨を損なわなければ、前記実施形態を適宜変更して実施可能である。例えば、基板４の個数は、前記の実施形態に何ら限定されない。ベース６の上面に任意の個数の基板４が配置される場合も、同様に適用可能である。ベース６の形状は平板に限定されない。効率良く放熱できる限り、下面側にフィン等の凹凸を有する形状等、任意の形状にすることができる。
回路層４１の形状も前記の実施形態に何ら限定されず、任意の電気的配線を構成する形状に、同様に適用可能である。ＩＧＢＴチップ１、ダイオードチップ２および配線用ワイヤ１０それぞれの配置と個数も同様に任意に設定すればよい。
以上説明したように、第１実施形態の半導体装置１００（図１参照）は、絶縁層４２と、回路層４１と、絶縁層４２よりも小さい平面寸法の矩形平面形状を有する放熱層４３とを含んで構成される基板４と、ベース６と、放熱層４３とベース６とを接続する基板下はんだ５を有し、ベース６の基板４が基板下はんだ５を介して固定される表面と同じ表面に位置決め用ワイヤ９を備え、位置決め用ワイヤ９は、絶縁層４２とベース６とで挟まれる領域であって、放熱層４３の矩形平面形状の少なくとも互いに直交する２辺のそれぞれに沿った２つの領域に少なくとも１つずつ配置される。これにより、大量生産に適した高速、高精度かつ容易な、基板（電子部品）の位置決めを可能とする半導体装置を提供することができる。
１ ＩＧＢＴチップ（半導体チップ）
２ ダイオードチップ（半導体チップ）
３ チップ下はんだ
４ 基板（電子部品）
４１ 回路層
４２ 絶縁層
４２ａ 面
４３ 放熱層
５ 基板下はんだ（はんだ）
６ ベース
７ ケース
８ 封止剤
９，９ａ，９ｂ 位置決め用ワイヤ
９１ 接続部
９２ 山型部
９３ 山型部高さ
１０ 配線用ワイヤ
１１ カーボン治具
１２ 穴
１００，２００，３００，３００ａ 半導体装置

Claims (6)

  1. ベース上に配置される、はんだおよび半導体チップを含む電子部品の位置決めをするための位置決め用ワイヤを備え、
    前記位置決め用ワイヤに合わせて、前記はんだおよび前記電子部品が配置されてリフロー加熱ではんだ付けされ、前記はんだ付け後に前記電子部品が封止剤で封止されてなる半導体装置であって、
    前記はんだは、矩形平面形状をした基板下はんだであり、その四隅の角部が面取りされた面取り部を有し、
    前記位置決め用ワイヤは、前記ベースと接続する少なくとも２つの接続部を有し、前記少なくとも２つの接続部の間が山型に曲がった山型部を有しており、
    前記位置決め用ワイヤの山型部は、前記ベースに略垂直に配置されており、かつ、前記はんだの面取り部と略平行な向きに配置されている
    ことを特徴とする半導体装置。
  2. 前記電子部品は、絶縁層と、前記絶縁層よりも小さい平面寸法を有していて前記絶縁層の一方の表面に形成された回路層と、前記絶縁層よりも小さい平面寸法の前記矩形平面形状を有していて前記絶縁層の他方の表面に形成された放熱層とを含んで構成される基板であり、
    前記位置決め用ワイヤは、前記絶縁層の前記他方の表面のうち前記放熱層と接する部分以外の部分と前記ベースの前記基板が固定される表面のうち前記はんだと接する部分以外の部分とで挟まれる領域であって、
    前記はんだの前記２つの接続部が前記放熱層の前記矩形平面形状の少なくとも互いに直交する２辺と略平行になるよう配置するとともに、前記位置決め用ワイヤが前記はんだの面取り部のうち少なくとも２箇所に配置される
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体装置は、前記回路層および前記半導体チップの少なくとも一方の表面に配置され、前記回路層上の電気的配線の一部をなす配線用ワイヤを備え、
    前記位置決め用ワイヤと前記配線用ワイヤが同じ金属材質からなり、かつ、同じ断面形状である
    ことを特徴とする請求項２に記載の半導体装置。
  4. ベース上にはんだを介して半導体チップを含む電子部品を配置し、前記はんだをリフロー加熱してはんだ付けする半導体装置の製造方法であって、
    前記ベース上に、前記はんだおよび前記電子部品の配置の位置決めをするための位置決めワイヤを配置する工程と、
    前記位置決めワイヤに合わせて、前記はんだおよび前記電子部品を配置する工程と、
    前記リフロー加熱後に前記電子部品を封止剤で封止する工程と、を含み、
    前記はんだは、矩形平面形状をした基板下はんだであり、その四隅の角部が面取りされた面取り部を有し、
    前記位置決めワイヤを配置する工程において、
    前記位置決めワイヤは、前記ベースと接続する少なくとも２つの接続部を有し、前記少なくとも２つの接続部の間が山型に曲がった山型部を有しており、
    前記位置決めワイヤの山型部は、前記ベースに略垂直に配置され、かつ、前記はんだの面取り部と略平行な向きに配置され、
    前記はんだおよび前記電子部品を配置する工程において、
    前記位置決めワイヤによって位置決めされるように前記はんだを前記ベース上に載置する
    ことを特徴とする半導体装置の製造方法。
  5. 前記電子部品は、絶縁層と、前記絶縁層よりも小さい平面寸法を有していて前記絶縁層の一方の表面に形成された回路層と、前記絶縁層よりも小さい平面寸法の前記矩形平面形状を有していて前記絶縁層の他方の表面に形成された放熱層とを含んで構成される基板であり、
    前記位置決めワイヤを配置する工程は、前記絶縁層の前記他方の表面のうち前記放熱層と接する部分以外の部分と前記ベースの前記基板が固定される表面のうち前記はんだと接する部分以外の部分とで挟まれる領域であって、
    前記はんだの前記２つの接続部が前記放熱層の前記矩形平面形状の少なくとも互いに直交する２辺と略平行になるよう配置するとともに、前記位置決めワイヤが前記はんだの面取り部のうち少なくとも２箇所に配置される工程である
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記半導体装置は、前記回路層および前記半導体チップの少なくとも一方の表面に配置され、前記回路層上の電気的配線の一部をなす配線用ワイヤを備え、
    前記位置決めワイヤと前記配線用ワイヤが同じ金属材質からなり、かつ、同じ断面形状である
    ことを特徴とする請求項５に記載の半導体装置の製造方法。
JP2013211812A 2013-10-09 2013-10-09 半導体装置およびその製造方法 Active JP6200759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211812A JP6200759B2 (ja) 2013-10-09 2013-10-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211812A JP6200759B2 (ja) 2013-10-09 2013-10-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015076511A JP2015076511A (ja) 2015-04-20
JP6200759B2 true JP6200759B2 (ja) 2017-09-20

Family

ID=53001137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211812A Active JP6200759B2 (ja) 2013-10-09 2013-10-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6200759B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851702B2 (ja) * 2017-06-22 2021-03-31 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2020245890A1 (ja) * 2019-06-03 2020-12-10 三菱電機株式会社 パワーモジュール及び電力変換装置
JP7407684B2 (ja) 2020-09-30 2024-01-04 三菱電機株式会社 半導体装置
WO2023112274A1 (ja) * 2021-12-16 2023-06-22 三菱電機株式会社 半導体装置
WO2024048187A1 (ja) * 2022-09-02 2024-03-07 ローム株式会社 半導体装置、および、半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059821A (ja) * 2007-08-30 2009-03-19 Toyota Motor Corp 半導体装置
JP5763467B2 (ja) * 2011-08-08 2015-08-12 本田技研工業株式会社 電子装置の製造方法及び電子装置
JP5588956B2 (ja) * 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
JP2013161961A (ja) * 2012-02-06 2013-08-19 Calsonic Kansei Corp 半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2015076511A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
JP5948668B2 (ja) 半導体装置及びその製造方法
JP4499577B2 (ja) 半導体装置
JP6164364B2 (ja) 半導体装置
WO2012157584A1 (ja) 半導体装置とその製造方法
JP6361821B2 (ja) 半導体装置
JP6200759B2 (ja) 半導体装置およびその製造方法
RU2585887C1 (ru) Компоновка электронного блока питания
JP2011114176A (ja) パワー半導体装置
JP2006269721A (ja) 熱電モジュール及びその製造方法
JP6327140B2 (ja) 電子装置
JP5264189B2 (ja) インバータ装置及びその製造方法
JP2012064855A (ja) 半導体装置
JPWO2016158020A1 (ja) 半導体モジュール
JP6048238B2 (ja) 電子装置
JP2011018933A (ja) 半導体装置およびその製造方法
JP6870249B2 (ja) 半導体装置および半導体装置の製造方法
JP2013026296A (ja) パワーモジュール
JP2007096004A (ja) 半導体装置
JP2006245362A (ja) 半導体装置およびこれに用いられる電極端子
JP4913617B2 (ja) サーモモジュールおよびその製造方法
JP5840102B2 (ja) 電力用半導体装置
JP2010021410A (ja) サーモモジュール
CN107078106B (zh) 散热结构
JP4795103B2 (ja) サーモモジュールおよびその製造方法
JP5783865B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170828

R150 Certificate of patent or registration of utility model

Ref document number: 6200759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350