JP5763467B2 - 電子装置の製造方法及び電子装置 - Google Patents
電子装置の製造方法及び電子装置 Download PDFInfo
- Publication number
- JP5763467B2 JP5763467B2 JP2011173085A JP2011173085A JP5763467B2 JP 5763467 B2 JP5763467 B2 JP 5763467B2 JP 2011173085 A JP2011173085 A JP 2011173085A JP 2011173085 A JP2011173085 A JP 2011173085A JP 5763467 B2 JP5763467 B2 JP 5763467B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- spacer
- spacers
- resin
- solders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Die Bonding (AREA)
Description
はんだの厚さを厚くするとはんだの歪みが小さくなり耐久信頼性が向上するが、はんだが厚すぎるとはんだでの熱抵抗が増加し放熱性が低下してしまう。したがって、はんだの厚さ(高さ)は、耐久信頼性を得るための下限値から放熱性能を満足する上限値までの範囲で管理する必要がある。
そこで、従来、はんだの高さを制御するため、はんだの周囲にスペーサを配置してパワー半導体装置を製造する製造方法知られている(例えば、特許文献1参照)。
本発明は、上述した事情に鑑みてなされたものであり、絶縁性を確保しつつ、はんだの厚さを制御可能な電子装置の製造方法及び電子装置を提供することを目的とする。
上記構成によれば、スペーサによってはんだの厚さを制御できる。また、スペーサがはんだと密接するため、スペーサが封止樹脂の流動を阻害することがなく、封止樹脂と周辺部品との密着性を図ることができる。また、線膨張係数が異なる電子部品と封止樹脂との間に線膨張係数が中間の絶縁性樹脂からなるスペーサが位置することとなるため、各部品界面での応力を緩和し、はんだの亀裂や剥離を抑制できる。また、スペーサが半硬化状態であるため、加熱時に流動性が向上してはんだと周辺部品との間の隙間にも入り込み、各部品界面の密着性を向上させることができる。また、スペーサが半硬化状態であるため、加熱時の軟化による粘度低下が比較的少なく、スペーサとしての高さを維持できる。
上記構成によれば、はんだの亀裂や剥離が生じやすい電子部品の角部にスペーサを配置したため、はんだの亀裂や剥離を確実に抑制できる。
上記構成によれば、スペーサによってはんだの厚さを制御できる。また、スペーサがはんだと密接するため、スペーサが封止樹脂の流動を阻害することがなく、封止樹脂と周辺部品との密着性を図ることができる。また、線膨張係数が異なる電子部品と封止樹脂との間に線膨張係数が中間の絶縁性樹脂からなるスペーサが位置することとなるため、各部品界面での応力を緩和し、はんだの亀裂や剥離を抑制できる。また、スペーサが半硬化状態であるため、加熱時に流動性が向上してはんだと周辺部品との間の隙間にも入り込み、各部品界面の密着性を向上させることができる。また、スペーサが半硬化状態であるため、加熱時の軟化による粘度低下が比較的少なく、スペーサとしての高さを維持できる。
図1は、本実施の形態に係る電子装置としてのパワー半導体装置を模式的に示す断面図である。図2は加熱時間とスペーサの粘度との関係を示すグラフであり、図3は加熱温度とスペーサの粘度との関係を示すグラフである。また、図4は、スペーサの配置位置を示す図である。
図1に示すように、パワー半導体装置1は、電気自動車等の電力変換装置に用いられる三相インバータ回路の交流出力1相分の回路をパッケージ化したものである。すなわち、パワー半導体装置1は、1相分の回路を構成する半導体チップ3(電子部品)及びダイオード等の回路素子をはんだ5を介して絶縁回路基板(電子部品)7に実装し、当該絶縁回路基板7を、パッケージ底面を構成するベース板としての放熱板(金属板)9の上にはんだ11で接合固定し、その周囲を囲む側壁たる樹脂ケース13を放熱板9に設け、樹脂ケース13内を絶縁封止樹脂からなる封止剤(例えば、シリコーン樹脂)たる封止樹脂15で封止して構成されている。
ところで、はんだ5,11の厚さを厚くするとはんだ5,11の歪みが小さくなり耐久信頼性が向上するが、はんだ5,11が厚すぎるとはんだ5,11での熱抵抗が増加し放熱性が低下してしまう。したがって、はんだ5,11の厚さ(高さ)は、耐久信頼性を得るための下限値から放熱性能を満足する上限値までの範囲で管理する必要がある。
スペーサ21,22に、例えば液状のエポキシ樹脂を用いた場合には、加熱後の高さのばらつきが大きいが、樹脂シートを用いた場合には、加熱後の高さのばらつきを5%以内に抑えることができる。
スペーサ21,22の材質としては、例えば、ポリイミド・ポリアミド・シリコーン系ポリイミド、エポキシ系ポリイミド等の絶縁性樹脂が挙げられる。本実施の形態では、耐熱性及び柔軟性の両方の性質を備えて耐久性を高くするため、耐熱性が高い(200℃以上である)ポリイミドと柔軟性の高いシリコーンを付加したシリコーン系ポリイミドが用いられている。
例えば、はんだ5,11の外周部への広がりをより阻止したい場合は、略長方形のスペーサ22Aを設けるのがよい。リフロー時に真空効果を大きく得たい場合は、略L字状のスペーサ22Bを設けるのが望ましい。
厚さ率は、凝固後に最適なはんだ厚さを得るために設定される値である。溶融時に周囲に流れるはんだがあるため、溶融・凝固後のはんだの厚さは溶融前と比較して小さくなる。そのため、所望のはんだ厚さに対して、溶融時に周囲に流れ出すはんだ分量を考慮した、凝固後に減少するはんだ厚さをはんだ厚さ率とする。
図5に示すように、厚さ率が高くなるほど、スペーサ22とはんだ11との間の隙間δ2は距離が長くなるように設定される。スペーサ21とはんだ5との間の隙間δ1も同様である。
図6は、パワー半導体装置1の製造方法における積層工程を示す説明図である。
まず、下治具31に放熱板9を配置し、放熱板9の上には、はんだ11を配置するとともに、はんだ11の外周部に、スペーサ22を配置する。次いで、はんだ11の上に絶縁回路基板7を配置し、この絶縁回路基板7の上には、はんだ5を配置するとともに、はんだ5の外周部に、スペーサ21を配置する。スペーサ21ははんだ5との間に所定の隙間δ1を空けて配置され、スペーサ22ははんだ11との間に所定の隙間δ2を空けて配置される。
次に、はんだ5の上に半導体チップ3を配置し、半導体チップ3の上におもり32を配置する。以下、はんだ5,11を介して積層された半導体5、絶縁回路基板7及び放熱板9を積層体と呼ぶものとする。
次いで、おもり32を載せた積層体を、図7に示すように、水素(H2)及び窒素(N2)が充満するリフロー炉33に入れて例えば260℃に加熱し、所定時間後に冷却する。このとき、スペーサ21,22は、図8に示すように、加熱に伴い粘度が低下し、その後熱硬化し、冷却に伴い凝固する。一方、はんだ5,11は、加熱後しばらくしてから粘度が低下し、冷却に伴い凝固する。図8に示す点P1,P2,P3におけるはんだ11及びスペーサ22の状態をそれぞれ図9(A)、図9(B)、及び図9(C)に示す。
はんだ11及びスペーサ22は、冷却の開始に伴い同時に凝固を開始し、図9(C)に示すように、はんだ11によって上下の部品(絶縁回路基板7及び放熱板9)が接合される。
このように、スペーサ21,22は、はんだ5,11に密着するとともに、上下の部品(半導体チップ3及び絶縁回路基板7、あるいは、絶縁回路基板7及び放熱板9)に密着するので、各部品3,5,7,9,11間の界面の密着性が向上し、パワー半導体装置1の絶縁性を確実に確保できる。しかも、スペーサ21,22は、半硬化状態の樹脂シートを用いて形成したため、加熱時に流動性が向上してはんだ5,11と周辺部品3,7,9との間の隙間にも入り込み、各部品3,5,7,9,11間の界面の密着性をより向上させることができ、パワー半導体装置1の絶縁性をより確実に確保できる。その結果、信頼性の高いパワー半導体装置1を提供できる。
次いで、積層体に樹脂ケース13を接着し、樹脂ケース13に設けられた外部端子17と半導体チップ3とをアルミワイヤ19により接続する。最後に、図1に示すように、樹脂ケース13内に封止樹脂15を注入すると、積層体が封止樹脂15により封止される。このとき、スペーサ21,22は、はんだ5,11と密接しているため、封止樹脂15の流動を阻害することがなく、封止樹脂15が周辺部品3,5,7,9,11に密着する。
3 半導体チップ(電子部品)
5,11 はんだ
7 絶縁回路基板(電子部品)
9 放熱板(金属板)
15 封止樹脂
21,22 スペーサ
Claims (3)
- 金属板上にはんだを介して電子部品を配置し、前記はんだをリフロー加熱してはんだ付けする電子装置の製造方法において、
絶縁性樹脂からなり、前記リフロー加熱時に溶融して前記はんだと密接する半硬化状態の樹脂シートを使用したスペーサを前記はんだの外周部に配置し、
前記リフロー加熱後に前記電子部品を樹脂封止することを特徴とする電子装置の製造方法。 - 前記スペーサを、角形の前記電子部品の少なくとも角部に4カ所以上点接触あるいは線接触するように設置したことを特徴とする請求項1に記載の電子装置の製造方法。
- 金属板上にはんだを介して電子部品を配置し、前記はんだをリフロー加熱してはんだ付けする電子装置において、
絶縁性樹脂からなり、前記リフロー加熱時に溶融して前記はんだと密接する半硬化状態の樹脂シートを使用したスペーサを前記はんだの外周部に配置し、
前記リフロー加熱後に前記電子部品を樹脂封止することを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173085A JP5763467B2 (ja) | 2011-08-08 | 2011-08-08 | 電子装置の製造方法及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011173085A JP5763467B2 (ja) | 2011-08-08 | 2011-08-08 | 電子装置の製造方法及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038224A JP2013038224A (ja) | 2013-02-21 |
JP5763467B2 true JP5763467B2 (ja) | 2015-08-12 |
Family
ID=47887549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011173085A Expired - Fee Related JP5763467B2 (ja) | 2011-08-08 | 2011-08-08 | 電子装置の製造方法及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5763467B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6200759B2 (ja) * | 2013-10-09 | 2017-09-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2017005071A (ja) * | 2015-06-09 | 2017-01-05 | カルソニックカンセイ株式会社 | 接合構造 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4319591B2 (ja) * | 2004-07-15 | 2009-08-26 | 株式会社日立製作所 | 半導体パワーモジュール |
JP4704084B2 (ja) * | 2005-03-29 | 2011-06-15 | 三菱電機株式会社 | 半導体装置 |
-
2011
- 2011-08-08 JP JP2011173085A patent/JP5763467B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013038224A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
JP5975180B2 (ja) | 半導体モジュール | |
JP4635564B2 (ja) | 半導体装置 | |
US11075137B2 (en) | High power module package structures | |
JP3923258B2 (ja) | 電力制御系電子回路装置及びその製造方法 | |
US20120307541A1 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
JP2011114176A (ja) | パワー半導体装置 | |
JP2008042074A (ja) | 半導体装置及び電力変換装置 | |
JP5895220B2 (ja) | 半導体装置の製造方法 | |
WO2018181727A1 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2007012831A (ja) | パワー半導体装置 | |
WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
JP6697944B2 (ja) | 電力用半導体装置 | |
CN109698179B (zh) | 半导体装置及半导体装置的制造方法 | |
JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
JP4784150B2 (ja) | 半導体装置および、半導体装置の製造方法 | |
JP5763467B2 (ja) | 電子装置の製造方法及び電子装置 | |
JP2003273319A (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
JP6381489B2 (ja) | 半導体装置の製造方法 | |
JP7033889B2 (ja) | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 | |
JP5734736B2 (ja) | パワーモジュールの製造方法 | |
JP2016219707A (ja) | 半導体装置及びその製造方法 | |
JP4861200B2 (ja) | パワーモジュール | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP6906654B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5763467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |