JP6198461B2 - 電源装置、制御回路及び制御方法 - Google Patents
電源装置、制御回路及び制御方法 Download PDFInfo
- Publication number
- JP6198461B2 JP6198461B2 JP2013109855A JP2013109855A JP6198461B2 JP 6198461 B2 JP6198461 B2 JP 6198461B2 JP 2013109855 A JP2013109855 A JP 2013109855A JP 2013109855 A JP2013109855 A JP 2013109855A JP 6198461 B2 JP6198461 B2 JP 6198461B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- terminal
- output
- coil
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
スイッチ回路SW11は、入力電圧Vinが供給される入力端子Piと接続される第1端子と、コイルL11の第1端子と接続される第2端子とを有している。これらスイッチ回路SW11とコイルL11とが接続されるノードN11には、ダイオードD11のカソードが接続されている。このダイオードD11のアノードは、入力電圧Vinを反転した出力電圧Vout2が生成される出力端子Po12に接続されている。また、上記ノードN11にはダイオードD12のカソードが接続され、そのダイオードD12のアノードがスイッチ回路SW12の第1端子に接続されている。このスイッチ回路SW12の第2端子はグランドGNDに接続されている。一方、コイルL11の第2端子にはスイッチ回路SW13の第1端子が接続され、そのスイッチ回路SW13の第2端子がグランドGNDに接続されている。また、コイルL11の第2端子にはダイオードD13のアノードが接続されている。このダイオードD13のカソードは、入力電圧Vinよりも低い出力電圧Vout1が生成される出力端子Po11に接続されている。そして、出力端子Po11から、コンデンサC11の両端電圧である出力電圧Vout1及び出力電流Iout1が負荷2Aに供給される。また、上記出力端子Po12から、コンデンサC12の両端電圧である出力電圧Vout2及び出力電流Iout2が負荷3Aに供給される。
以下、図1〜図4に従って第1実施形態を説明する。
図1に示すように、DC−DCコンバータ1は、1つのインダクタ(コイル)L1で多数の出力電圧Vo1,Vo2を生成する単一インダクタ多出力型DC−DCコンバータである。また、DC−DCコンバータ1は、入力端子Piに供給される入力電圧Vinに基づいて、その入力電圧Vinよりも低い出力電圧Vo1と、入力電圧Vinの反転電圧である出力電圧Vo2とを生成するDC−DCコンバータである。すなわち、出力電圧Vo1は降圧出力であり、出力電圧Vo2は反転出力である。出力電圧Vo1は、出力端子Po1に接続される負荷2に供給され、出力電圧Vo2は、出力端子Po2に接続される負荷3に供給される。なお、負荷2,3は、入力電圧Vinよりも低い電位の電源線(ここでは、グランドGND)に接続されている。ここで、負荷2,3の例としては、携帯型電子機器(パーソナルコンピュータ、携帯電話、ゲーム機器、デジタルカメラ等)及びその他の電子機器の内部回路や、ノート型のパーソナルコンピュータに内蔵されているリチウム電池等の充電池などが挙げられる。本例における入力電圧Vin、グランドGND電位及び出力電圧Vo1,Vo2の大小関係は、Vo2<GND<Vo1<Vinとなる。
スイッチ回路群10は、3つのスイッチ回路SW1,SW2,SW3を有している。例えばスイッチ回路SW1はPチャネルMOSトランジスタであり、スイッチ回路SW2,SW3はNチャネルMOSトランジスタである。
第1制御部20には、出力端子Po1が接続されており、その出力端子Po1に生成される出力電圧Vo1が供給される。第1制御部20は、出力電圧Vo1に基づいて、PWM信号S2を生成する。第1制御部20は、出力電圧Vo1を目標値に近づけるように、スイッチ回路SW1〜SW3をオン・オフ制御するPWM信号S2を生成する。例えば、第1制御部20は、出力電圧Vo1に基づいて、負荷2に所望の電力が供給されるように、スイッチ回路SW1のオン時間を調整する。具体的には、第1制御部20は、周波数(周期)が一定で、負荷2へ供給する電力に応じてパルス幅が変動するPWM信号S2を生成する。
帰還電圧生成回路21は、出力電圧Vo1に応じた帰還電圧VFB1を生成する。この帰還電圧生成回路21は、抵抗R1,R2を有している。具体的には、出力端子Po1が抵抗R1の第1端子に接続され、その抵抗R1の第2端子が抵抗R2の第1端子に接続されている。また、抵抗R2の第2端子がグランドGNDに接続されている。そして、これら抵抗R1,R2間のノードN2が誤差増幅回路22の反転入力端子に接続されている。ここで、抵抗R1,R2は、それぞれの抵抗値に応じて、出力電圧Vo1を分圧した帰還電圧VFB1をノードN2に生成する。この帰還電圧VFB1の値は、抵抗R1,R2の抵抗値の比と、出力電圧Vo1とグランドGNDとの電位差に対応する。このため、抵抗R1,R2は、出力電圧Vo1に比例した帰還電圧VFB1を生成することになる。そして、この帰還電圧VFB1が誤差増幅回路22の反転入力端子に供給される。
帰還電圧生成回路31は、出力電圧Vo2に応じた帰還電圧VFB2を生成する。この帰還電圧生成回路31は、抵抗R3,R4を有している。具体的には、出力端子Po2が抵抗R3の第1端子に接続され、その抵抗R3の第2端子が抵抗R4の第1端子に接続されている。また、抵抗R4の第2端子が基準電源E1のプラス側端子に接続されている。そして、これら抵抗R3,R4間のノードN3が誤差増幅回路32の反転入力端子に接続されている。ここで、抵抗R3,R4は、それぞれの抵抗値に応じて、出力電圧Vo2を分圧した帰還電圧VFB2をノードN3に生成する。この帰還電圧VFB2の値は、抵抗R3,R4の抵抗値の比と、出力電圧Vo2と基準電源E1にて生成される基準電圧Vrとの電位差に対応する。そして、この帰還電圧VFB2が誤差増幅回路22の非反転入力端子に供給される。
上述した各周期Tにおける一連の動作において、出力電圧Vo1が目標電圧よりも高くなると、つまり帰還電圧VFB1が基準電圧Vrよりも高くなると、誤差増幅回路22から出力される誤差信号S1が低下する。すると、PWM信号S2のHレベルのパルス幅が短くなり、制御信号SG1のLレベルのパルス幅が短くなる。このため、スイッチ回路SW1のオン時間、つまりコイルL1にエネルギーを蓄積する第1の期間P1の時間幅が短くなる。これにより、第1の期間P1においてコイルL1に流れるコイル電流ILの電流量が減少し、コイルL1に蓄積されるエネルギーが減少する。これに伴って、第2の期間P2及び第3の期間P3においてコイルL1から出力端子Po1に向けて放出されるエネルギーが減少する。したがって、コンデンサC1に供給されるコイル電流ILの電流量が減少するため、出力電圧Vo1が低くなる。
上記各周期Tにおける一連の動作において、出力電圧Vo2が目標電圧よりも低くなると、つまり帰還電圧VFB2がグランドGND電位よりも低くなると、誤差増幅回路32から出力される誤差信号S3が低下する。すると、PWM信号S4のHレベルのパルス幅が短くなり、制御信号SG3のHレベルのパルス幅が短くなるため、スイッチ回路SW3がオンする時間(第2の期間P2の時間幅)が短くなる。すなわち、出力端子Po2(コンデンサC2)がコイルL1を通じて出力端子Po1(コンデンサC1)に接続され、出力端子Po2(コンデンサC2)からコイル電流ILが出力端子Po1に供給される時間が短くなる。換言すると、コンデンサC2から電荷が放電される時間が短くなる。これにより、入力電圧Vinの反転電圧である出力電圧Vo2(グランドGNDよりも低い電圧)が高くなる。
(1)コイルL1の第1端子と入力端子Piとの間にスイッチ回路SW1を設け、コイルL1の第1端子とグランドGNDとの間にスイッチ回路SW2を設け、コイルL1の第1端子と出力端子Po2との間にスイッチ回路SW3を設けるようにした。そして、出力電圧Vo1に基づいて生成したPWM信号S2と出力電圧Vo2に基づいて生成したPWM信号S4に基づいて、スイッチ回路SW1〜SW3をオン・オフ制御するようにした。これにより、コイルL1の第2端子(出力側端子)に、従来技術のようなダイオードD13やスイッチ回路SW13(図10参照)を設けることを省略することができるため、それらダイオードD13やスイッチ回路SW13のオン抵抗によって発生する損失を無くすことができる。このため、従来技術に比べて電力変換効率を向上させることができる。
以下、第2実施形態について説明する。この実施形態のDC−DCコンバータ1Aは、検出回路70及びスイッチ回路SW4等を追加した点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の図1〜図4に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図6に示すように、検出回路70は、インバータ回路71,72と、D−フリップフロップ回路(D−FF回路)73,74とを有している。
図9に示す期間Taでは、PWM信号S2,S4の一つの周期T内にHレベルの出力信号S7が発生する。具体的には、期間Taでは、出力信号S5の立ち下がりエッジから次の出力信号S5の立ち下がりエッジまでの間にHレベルの出力信号S7が発生する。この場合には、そのHレベルの出力信号S7によってD−FF回路73,74がリセットされる。これにより、出力信号Q1がLレベルになるため、D−FF回路74から出力される検出信号VS1がLレベルに維持される。そして、このLレベルの検出信号VS1に応答して、出力信号S6と同等の信号レベルを持つ制御信号SG4がスイッチ回路SW4に供給される。このため、スイッチ回路SW4がスイッチ回路SW2に連動してオン・オフされる。
(6)コイルL1とスイッチ回路SW2との間に、コイルL1からスイッチ回路SW2グランドGNDからスイッチ回路SW4に向かう方向が順方向になるボディダイオードD4(つまり、ボディダイオードD2とは逆方向に接続されたボディダイオードD4)を形成するようにした。このボディダイオードD4により、仮に出力電圧Vo2の絶対値がスイッチ回路SW2の順方向電圧Vfよりも高くなった場合であっても、第2の期間P2において、グランドGNDから出力端子Po2に向かってリーク電流が流れることを好適に抑制することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、各周期Tにおいて、コイルL1等の接続状態を、第1の期間P1、第2の期間P2及び第3の期間P3の順番で変更するようにした。これに限らず、例えば各周期Tにおいて、コイルL1等の接続状態を、第1の期間P1、第3の期間P3及び第2の期間P2の順番で変更するようにしてもよい。
・上記各実施形態における発振器40は、鋸歯状波信号である周期信号CKを生成するようにした。これに限らず、発振器40が三角波信号を生成するようにしてもよい。
・上記各実施形態及び上記各変形例では、PWM制御方式のDC−DCコンバータに具体化したが、PFM(Pulse Frequency Modulation)制御方式のDC−DCコンバータやPSM(Pulse Skipping Modulation)制御方式のDC−DCコンバータに具体化してもよい。但し、この場合であっても、スイッチ回路SW1〜SW3をオン・オフ制御する制御信号は全て同一の周波数を持つ信号であることが好ましい。
10,10A スイッチ回路群
11 制御部(制御回路)
20 第1制御部
30 第2制御部
40 発振器
50 ロジック回路
60 駆動回路
70 検出回路
L1 コイル
SW1 スイッチ回路(第1スイッチ回路)
SW2 スイッチ回路(第2スイッチ回路)
SW3 スイッチ回路(第3スイッチ回路)
SW4 スイッチ回路(MOSトランジスタ)
D4 ボディダイオード(ダイオード)
IL コイル電流
S2 PWM信号
S4 PWM信号
SG1〜SG4 制御信号
VS1 検出信号
CK 周期信号
P1 第1の期間
P2 第2の期間
P3 第3の期間
Claims (8)
- 第1端子と、入力電圧よりも低い第1出力電圧が出力される第1出力端子と接続される第2端子とを有するコイルと、
前記コイルの第1端子と、前記入力電圧が供給される入力端子との間に設けられた第1スイッチ回路と、
前記コイルの第1端子と、前記入力電圧よりも低電位の電源線との間に設けられた第2スイッチ回路と、
前記コイルの第1端子と、前記入力電圧を反転した第2出力電圧が出力される第2出力端子との間に設けられた第3スイッチ回路と、
前記第1出力電圧に基づいて第1制御信号を生成し、前記第2出力電圧に基づいて第2制御信号を生成する制御部と、を有し、
前記制御部は、前記第1制御信号と前記第2制御信号に基づいて、前記第1スイッチ回路と前記第2スイッチ回路と前記第3スイッチ回路とを同一周波数でオン・オフ制御することを特徴とする電源装置。 - 前記制御部は、
第1周期を有する周期信号を生成する発振器を有し、
前記第1スイッチ回路をオンし前記第2スイッチ回路及び前記第3スイッチ回路をオフする第1の期間と、前記第3スイッチ回路をオンし前記第1スイッチ回路及び前記第2スイッチ回路をオフする第2の期間と、前記第2スイッチ回路をオンし前記第1スイッチ回路及び前記第3スイッチ回路をオフする第3の期間とを、前記第1制御信号と前記第2制御信号に基づいて、前記周期信号の1周期内で連続制御することを特徴とする請求項1に記載の電源装置。 - 前記制御部は、前記コイルの接続期間を、前記第1の期間、前記第2の期間及び前記第3の期間の順番で変更するように、前記第1スイッチ回路と前記第2スイッチ回路と前記第3スイッチ回路とをオン・オフ制御することを特徴とする請求項2に記載の電源装置。
- 前記コイルと、前記第2スイッチ回路との間には、アノードが前記コイルの第1端子に接続され、カソードが前記第2スイッチ回路に接続されたダイオードが形成されていることを特徴とする請求項1〜3のいずれか1つに記載の電源装置。
- 前記コイルと前記第2スイッチ回路との間にはMOSトランジスタが設けられ、
前記ダイオードは、前記MOSトランジスタの寄生ダイオードであることを特徴とする請求項4に記載の電源装置。 - 前記第1制御信号の一周期内で前記第3スイッチ回路がオンしないことを検出したときに、前記MOSトランジスタをオンする検出信号を生成する検出回路を有することを特徴とする請求項5に記載の電源装置。
- 第1端子と入力電圧よりも低い第1出力電圧が出力される第1出力端子と接続される第2端子とを有するコイルと、前記コイルの第1端子と、前記入力電圧が供給される入力端子との間に設けられた第1スイッチ回路と、前記コイルの第1端子と、前記入力電圧よりも低電位の電源線との間に設けられた第2スイッチ回路と、前記コイルの第1端子と、前記入力電圧を反転した第2出力電圧が出力される第2出力端子との間に設けられた第3スイッチ回路と、を有する電源を制御する制御回路であって、
前記第1出力電圧に基づいて第1制御信号を生成し、前記第2出力電圧に基づいて第2制御信号を生成し、前記第1制御信号と前記第2制御信号に基づいて、前記第1スイッチ回路と前記第2スイッチ回路と前記第3スイッチ回路とを同一周波数でオン・オフ制御することを特徴とする制御回路。 - 第1端子と入力電圧よりも低い第1出力電圧が出力される第1出力端子と接続される第2端子とを有するコイルと、前記コイルの第1端子と、前記入力電圧が供給される入力端子との間に設けられた第1スイッチ回路と、前記コイルの第1端子と、前記入力電圧よりも低電位の電源線との間に設けられた第2スイッチ回路と、前記コイルの第1端子と、前記入力電圧を反転した第2出力電圧が出力される第2出力端子との間に設けられた第3スイッチ回路と、を有する電源を制御する制御方法であって、
前記第1出力電圧に基づいて第1制御信号を生成し、
前記第2出力電圧に基づいて第2制御信号を生成し、
前記第1制御信号と前記第2制御信号に基づいて、前記第1スイッチ回路と前記第2スイッチ回路と前記第3スイッチ回路とを同一周波数でオン・オフ制御することを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109855A JP6198461B2 (ja) | 2013-05-24 | 2013-05-24 | 電源装置、制御回路及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109855A JP6198461B2 (ja) | 2013-05-24 | 2013-05-24 | 電源装置、制御回路及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014230440A JP2014230440A (ja) | 2014-12-08 |
JP6198461B2 true JP6198461B2 (ja) | 2017-09-20 |
Family
ID=52129802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013109855A Active JP6198461B2 (ja) | 2013-05-24 | 2013-05-24 | 電源装置、制御回路及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6198461B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5174253A (ja) * | 1974-12-24 | 1976-06-28 | Sharp Kk | Teidenatsusochi |
JP2000116120A (ja) * | 1998-10-07 | 2000-04-21 | Fuji Electric Co Ltd | 電力変換装置 |
JP2004166420A (ja) * | 2002-11-14 | 2004-06-10 | Cosel Co Ltd | 多出力スイッチング電源装置 |
JP2005328645A (ja) * | 2004-05-14 | 2005-11-24 | Fujitsu Ten Ltd | 電源回路 |
JP2006230186A (ja) * | 2005-01-21 | 2006-08-31 | Renesas Technology Corp | 半導体装置 |
-
2013
- 2013-05-24 JP JP2013109855A patent/JP6198461B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014230440A (ja) | 2014-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5880239B2 (ja) | 電源装置及び電源の制御方法 | |
TWI556560B (zh) | 電源供應控制電路、電源供應裝置、電子設備及電源供應控制方法 | |
US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
JP5195182B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP4473669B2 (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
JP6013846B2 (ja) | スイッチングレギュレータ及び電子機器 | |
JP5806481B2 (ja) | 制御回路、電子機器及び電源の制御方法 | |
US9647557B2 (en) | Three phases controller for buck-boost regulators | |
US7804282B2 (en) | Buck converter with inductor pre-energizing | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP5609210B2 (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
JP2010200450A (ja) | 半導体集積回路および電源装置 | |
JP2008072877A (ja) | 電源システム及び出力電圧の制御方法 | |
US11424678B2 (en) | Frequency limit circuit and DC-DC converter including the same | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5839863B2 (ja) | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
US20220263406A1 (en) | Converter and method for starting a switching power supply | |
JP5951358B2 (ja) | 充電制御回路および充電回路 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
JP6198461B2 (ja) | 電源装置、制御回路及び制御方法 | |
JP2014166092A (ja) | 電源装置、電源の制御回路及び電源の制御方法 | |
JPWO2018207880A1 (ja) | リップル注入回路及びこれを備えた電子機器 | |
JP2007236141A (ja) | 多出力dc−dcコンバータ及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6198461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |