JP6177813B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、電流電圧特性に所定の勾配を持たせたＤＣ−ＤＣコンバータに関する。

高出力化のために、複数の電源を並列に接続して構成される電源装置がある。複数の電源を用いる場合、それぞれの電源にかかる負荷を分散して、電源の負担を均等にすることを目的とする様々な方式が提案されている。例えば、特許文献１には、複数の電源を並列接続して構成される並列駆動型電源装置が開示されている。

特許文献１に記載の並列駆動型電源装置は、二つのＤＣ−ＤＣコンバータを備えている。特許文献１では、各ＤＣ−ＤＣコンバータの出力側に抵抗を挿入して、ＤＣ−ＤＣコンバータそれぞれの電流電圧特性（負荷電流の変化に対する負荷供給電圧の変化を示す特性）に傾きを与え、さらに、その傾きが同じになるようにしている。この構成において、並列駆動型電源装置に接続される負荷への出力電流が小さいと、出力電圧が高い方のＤＣ−ＤＣコンバータのみが電流を出力し、負荷への出力電流が大きくなると、両方のＤＣ−ＤＣコンバータが電流を出力する。このように、二つのＤＣ−ＤＣコンバータそれぞれにかかる負荷を分散している。

特開２００５−１６８０９０号公報

しかしながら、特許文献１では、ＤＣ−ＤＣコンバータの負荷電流の経路に抵抗を接続しているため、抵抗による損失が発生し、変換効率が低下するといった問題がある。

そこで、本発明の目的は、損失が生じることなく、電流電圧特性に傾きを持たせることができるＤＣ−ＤＣコンバータを提供することにある。

本発明は、直流電源入力部に入力される電圧電流をスイッチングするスイッチング回路、前記スイッチング回路によりスイッチングされる電圧電流を平滑する平滑回路と、前記平滑回路からの出力電圧と基準電圧との比較に基づいて、前記平滑回路からの出力電圧が安定化されるように前記スイッチング回路をフィードバック制御するスイッチング制御回路と、を備えるＤＣ−ＤＣコンバータにおいて、前記スイッチング回路に流れる電流の変化を電圧の変化として検出するスイッチング電流検出回路と、前記スイッチング電流検出回路の出力電圧を前記平滑回路からの出力電圧に重畳する出力電圧検出信号制御回路と、を備えたことを特徴とする。

この構成では、平滑回路から供給される負荷への出力電流が大きくなると、平滑回路からの出力電圧に重畳される、スイッチング電流検出回路の出力電圧が高くなる。このため、平滑回路からの出力電圧と基準電圧との誤差（比較）が変化し、例えば、負荷への出力電流の増加に伴い、出力電圧を低下させる方向へ、スイッチング回路をフィードバック制御する。この結果、常時電流が流れる電流経路に電圧降下用の抵抗を用いることなく、すなわち、その抵抗による損失が生じることなく、電流電圧特性に傾きを持たせることができる。

前記出力電圧検出信号制御回路は、前記スイッチング電流検出回路の出力電圧を充電するキャパシタと、前記スイッチング回路のオンオフと同期して、前記キャパシタへの充電をオンオフするスイッチング素子と、を備えた構成でもよい。

この構成では、スイッチング回路によりスイッチングされる電圧のピーク電圧を利用して、電流電圧特性に傾きを持たせることにより、より大きい傾きを有する電流電圧特性とすることができる。

本発明は、直流電源入力部に入力される電圧電流をスイッチングするスイッチング回路、前記スイッチング回路によりスイッチングされる電圧電流を平滑する平滑回路と、前記平滑回路からの出力電圧と基準電圧との比較に基づいて、前記平滑回路からの出力電圧が安定化されるように前記スイッチング回路をフィードバック制御するスイッチング制御回路と、を備えるＤＣ−ＤＣコンバータにおいて、前記スイッチング制御回路は、前記平滑回路からの出力電圧と基準電圧との誤差を増幅する誤差増幅器と、前記誤差増幅器の出力と三角波信号とからＰＷＭ変調信号を生成するＰＷＭ変調回路と、を含み、前記スイッチング回路に流れる電流の変化を電圧の変化として検出するスイッチング電流検出回路と、前記スイッチング電流検出回路の出力電圧により前記基準電圧を制御する基準電圧制御回路と、を備えたことを特徴とする。

この構成では、平滑回路から供給される負荷への出力電流の変化に伴い、前記スイッチング電流検出回路の出力電圧が変化し、その変化する出力電圧により基準電圧を制御する。このため、平滑回路からの出力電圧と基準電圧との誤差が変化し、誤差増幅器からの出力電圧も変化する。そして、ＰＷＭ変調回路は、例えば、負荷への出力電流の増加に伴い、出力電圧を低下させる方向へＰＷＭ変調信号を生成する。この結果、常時電流が流れる電流経路に電圧降下用の抵抗を用いることなく、すなわち、その抵抗による損失が生じることなく、電流電圧特性に傾きを持たせることができる。

前記スイッチング電流検出回路は、前記スイッチング回路に流れる電流を検出するカレントミラー回路を備え、前記出力電圧検出信号制御回路は、前記平滑回路からの出力電圧を分圧するとともに前記カレントミラー回路の出力側電流を重畳する抵抗分圧回路を備えた構成でもよい。

この構成では、スイッチング回路に流れる電流が低い場合であっても、それを増幅するカレントミラー回路を用いることで、電流電圧特性に傾きを持たせることができる。

一次巻線および二次巻線を有する絶縁トランスを備え、前記一次巻線に、この一次巻線に流れる電流をスイッチングするスイッチング素子が接続され、前記二次巻線に、この二次巻線に誘導される電圧電流を同期整流する同期スイッチング素子が接続され、前記スイッチング電流検出回路は前記同期スイッチング素子に流れる電流を検出する構成でもよい。

この構成では、絶縁型のＤＣ-ＤＣコンバータであっても、損失を生じさせることなく傾きを持たせた電流電圧特性を生成することができる。

前記スイッチング電流検出回路の出力部にスイッチ素子を備えた構成でもよい。

この構成では、電流電圧特性に傾きを持たせる必要がない場合に、通常のフィードバック制御を行うことができる。

本発明によれば、抵抗による損失が生じることなく、電流電圧特性に傾きを持たせることができる。

実施形態１に係るＤＣ−ＤＣコンバータの回路図 電流電圧特性を示す図 並列駆動する二つのＤＣ−ＤＣコンバータの電流電圧特性を示す図 実施形態２に係るＤＣ−ＤＣコンバータの回路図 実施形態３に係るＤＣ−ＤＣコンバータの電流検出回路を示す図 実施形態３に係るＤＣ−ＤＣコンバータの電流検出回路を示す図 実施形態３に係るＤＣ−ＤＣコンバータの電流検出回路を示す図 実施形態４に係るＤＣ−ＤＣコンバータの回路図 実施形態５に係るＤＣ−ＤＣコンバータの回路図 実施形態６に係るＤＣ−ＤＣコンバータの回路図 実施形態７に係るＤＣ-ＤＣコンバータの回路図

実施形態１では、本発明に係るＤＣ−ＤＣコンバータを、入力された直流電圧を昇圧する昇圧コンバータとし、そのＤＣ−ＤＣコンバータの電流電圧特性に傾きを持たせる例について説明する。

図１は実施形態１に係るＤＣ−ＤＣコンバータ１０１の回路図である。実施形態１に係るＤＣ−ＤＣコンバータ１０１は、直流電源Ｖｉｎが接続された入力端子ＩＮ１，ＩＮ２と、負荷ＲＬが接続された出力端子ＯＵＴ１，ＯＵＴ２とを備えている。ＤＣ−ＤＣコンバータ１０１は、入力端子ＩＮ１，ＩＮ２から入力される直流電圧を昇圧し、昇圧した直流電圧を出力端子ＯＵＴ１，ＯＵＴ２から負荷ＲＬへ出力する。

以下では、出力端子ＯＵＴ１，ＯＵＴ２から負荷ＲＬへ供給される出力電圧をＶｏ、出力電流をＩｏで表す。

入力端子ＩＮ１，ＩＮ２には入力コンデンサＣ１が接続されている。入力端子ＩＮ１，ＩＮ２には、インダクタＬ１、スイッチング素子Ｑ１および電流検出用の抵抗Ｒ５が直列接続されている。スイッチング素子Ｑ１は、そのゲートがドライブ回路１０に接続され、ドライブ回路１０から制御信号が入力されることでオンオフする。以下では、スイッチング素子Ｑ１がオンのときに抵抗Ｒ５に流れる電流をＩ１で表す。

入力端子ＩＮ１と出力端子ＯＵＴ１との間には、上述のインダクタＬ１と、スイッチング素子Ｑ２とが直列に接続されている。なお、スイッチング素子Ｑ２に代えてダイオードが接続されていてもよい。出力端子ＯＵＴ１，ＯＵＴ２の間には、平滑コンデンサＣ２が接続されている。

この構成において、スイッチング素子Ｑ１，Ｑ２が交互に オンオフされることで、入力端子ＩＮ１，ＩＮ２から入力された直流電圧が昇圧され、昇圧された直流電圧が出力端子ＯＵＴ１，ＯＵＴ２から負荷ＲＬへ出力される。

なお、上述のスイッチング素子Ｑ１，Ｑ２は、本発明のスイッチング回路に相当し、インダクタＬ１および平滑コンデンサＣ２は、本発明の平滑回路に相当する。

出力端子ＯＵＴ１，ＯＵＴ２の間には分圧抵抗Ｒ１，Ｒ３，Ｒ４が接続されている。抵抗Ｒ１には、キャパシタＣ３および抵抗Ｒ２からなる位相補償回路が並列に接続されている。以下、抵抗Ｒ１，Ｒ３の接続点をＰ１、抵抗Ｒ３，Ｒ４の接続点をＰ２で表す。抵抗Ｒ１，Ｒ２およびキャパシタＣ３は、本発明に係る「出力電圧検出信号制御回路」の一例である。

誤差増幅器１１の非反転入力端子（＋）には接続点Ｐ１が接続され、反転入力端子（−）には基準電圧Ｖｒｅｆが入力される。誤差増幅器１１は、各端子に入力された電圧の誤差を増幅して、コンパレータ１２の非反転入力端子（＋）へ出力する。コンパレータ１２の反転入力端子（−）には、三角波発振器１３が接続されている。コンパレータ１２は、誤差増幅器１１からの出力電圧と、三角波発振器１３からの出力電圧とを比較し、比較結果に応じたデューティのＰＷＭ変調信号を生成する。ドライブ回路１０は、コンパレータ１２が生成したＰＷＭ変調信号に基づき、スイッチング素子Ｑ１，Ｑ２を駆動する。誤差増幅器１１、コンパレータ１２およびドライブ回路１０の各動作によって、フィードバック制御が行われる。

この回路において、抵抗Ｒ５，Ｒ６を設けない構成とした場合、誤差増幅器１１の非反転入力端子（＋）には、分圧抵抗Ｒ１，Ｒ３，Ｒ４による検出電圧のみが入力され、誤差増幅器１１からは基準電圧Ｖｒｅｆとの誤差が増幅された出力電圧が出力される。したがって、負荷ＲＬへの出力電流Ｉｏが大きくなると、それに伴う出力電圧Ｖｏを出力するようフィードバック制御が行われ、出力電圧の安定化が図られる。

一方、抵抗Ｒ５，Ｒ６を設けることで、誤差増幅器１１の非反転入力端子（＋）には、スイッチング素子Ｑ１がオンのときの出力電圧を、抵抗Ｒ１，Ｒ３，Ｒ４による検出電圧に重畳した電圧が入力される。具体的には、スイッチング素子Ｑ１がオンされると、抵抗Ｒ５に電流Ｉ１が流れ、抵抗Ｒ５に降下電圧が発生する。このとき、スイッチング素子Ｑ１側となる抵抗Ｒ５の一端の電位が（＋）となり、抵抗Ｒ６，Ｒ４を通じてグランドに電流が流れる。この結果、接続点Ｐ２，Ｐ１の電位は上がる。そして、誤差増幅器１１の非反転入力端子（＋）には、スイッチング素子Ｑ１がオンのときの出力電圧を、抵抗Ｒ１，Ｒ３，Ｒ４による検出電圧に重畳した電圧が入力される。

この場合、抵抗Ｒ５，Ｒ６を設けない構成とした場合と比べて、基準電圧Ｖｒｅｆとの誤差が大きくなり、誤差増幅器１１からの出力電圧は上がる。コンパレータ１２は、誤差増幅器１１からの出力電圧に応じてオンデューティのＰＷＭ変調信号を生成する。誤差増幅器１１からの出力電圧が高くなるに伴い、コンパレータ１２は、オンデューティが狭いＰＷＭ変調信号を生成する。そして、ドライブ回路１０は、生成されたＰＷＭ変調信号に基づいて、スイッチング素子Ｑ１，Ｑ２をスイッチング制御する。スイッチング素子Ｑ１が狭いオンデューティのＰＷＭ変調信号でスイッチング制御された場合、出力電圧Ｖｏは低くなる。

負荷ＲＬへの出力電流Ｉｏが大きくなると、それに伴い電流Ｉ１が大きくなり、抵抗Ｒ５の降下電圧は高くなる。これに伴い、接続点Ｐ２，Ｐ１の電位がさらに上がり、基準電圧Ｖｒｅｆとの誤差がさらに大きくなる。その結果、誤差増幅器１１からの出力電圧はさらに上がり、コンパレータ１２は、より狭いオンデューティのＰＷＭ変調信号を生成する。すなわち、負荷ＲＬへの出力電流Ｉｏが大きくなって電流Ｉ１が大きくなるに従い、抵抗Ｒ５，Ｒ６を設けない構成とした場合と比べて狭いオンデューティのＰＷＭ変調信号が生成され、出力端子ＯＵＴ１，ＯＵＴ２からの出力電圧Ｖｏは低くなる。

図２は電流電圧特性を示す図であり、出力電流Ｉｏに対する出力電圧Ｖｏの特性を示す。上述のように、電流Ｉｏが大きくなるに伴い、出力電圧Ｖｏは小さくなるように、ＰＷＭ変調信号が生成される。したがって、図２に示すように、電流電圧特性は、出力電流Ｉｏの増加に伴い、出力電圧Ｖｏが降下する傾きを有する。

電流電圧特性に傾きを持たせることで、例えば、二つのＤＣ−ＤＣコンバータを並列駆動した場合、二つのＤＣ−ＤＣコンバータそれぞれにかかる負荷を分散することができる。図３は、並列駆動する二つのＤＣ−ＤＣコンバータの電流電圧特性を示す図である。図３に示すように、二つのＤＣ−ＤＣコンバータの電流電圧特性にそれぞれ傾きを持たせる。第１のＤＣ−ＤＣコンバータは、図３の特性（１）に示すように、無負荷時の出力電圧Ｖａを始点として、負荷の増加と共に出力電圧が減少する電流電圧特性を有する。第２のＤＣ−ＤＣコンバータは、図３の特性（２）に示すように、無負荷時の出力電圧Ｖｂ（＜Ｖａ）を始点として、負荷の増加と共に出力電圧が減少する電流電圧特性を有する。

この二つのＤＣ−ＤＣコンバータを並列駆動させる場合、負荷への出力電流が小さいときには（出力電流Ｉａのとき）、第１のＤＣ−ＤＣコンバータのみが電圧Ｖ１を出力する。すなわち、負荷は第１のＤＣ−ＤＣコンバータのみにかかる。負荷への出力電流が大きくなると（出力電流Ｉｂのとき）、第１のＤＣ−ＤＣコンバータと第２のＤＣ−ＤＣコンバータとはそれぞれ電圧Ｖ２を出力する。このとき、第１のＤＣ−ＤＣコンバータは出力電流Ｉｃを出力し、第２のＤＣ−ＤＣコンバータは出力電流Ｉｂを出力する。すなわち、第１および第２のＤＣ−ＤＣコンバータの双方に負荷がかかり、出力電流Ｉｂ＋Ｉｃを出力する。

このように、図１に示すＤＣ−ＤＣコンバータ１０１の電流電圧特性が、図２に示すような勾配を有することで、負荷ＲＬへの出力電流Ｉｏが増大する程、出力電圧Ｖｏは低下する。そのため、並列駆動したときのＤＣ−ＤＣコンバータ１０１の負担は軽減される。そして、本実施形態では、フィードバック制御を行うための電流検出用の抵抗Ｒ５は一般的に過電流検出用として利用されており、勾配を得るために特別な素子を追加する必要がない。したがって、常時電流が流れる負荷ＲＬへの電流経路に電圧降下用の抵抗を用いることがないため、損失を生じさせることなく、電流電圧特性に勾配を持たせることができる。

（実施形態２）
図４は実施形態２に係るＤＣ−ＤＣコンバータ１０２の回路図である。図４では、図１に示す負荷ＲＬおよび直流電源Ｖｉｎを省略している。実施形態２に係るＤＣ−ＤＣコンバータ１０２は、ＰＷＭ変調信号を生成する回路構成が実施形態１と相違する。以下、実施形態１との相違点について説明し、実施形態１と同様の部品については同じ符号を付し、説明は省略する。

出力端子ＯＵＴ１，ＯＵＴ２の間には、分圧抵抗Ｒ７，Ｒ８が接続されている。この分圧抵抗Ｒ７，Ｒ８の接続点は、誤差増幅器１１の反転入力端子（−）に接続されている。

スイッチング素子Ｑ１のソースは、ダイオードＤ１を介してキャパシタＣ４に接続されている。トランジスタＴｒ１のベース・エミッタ間に、このキャパシタＣ４が接続されている。トランジスタＴｒ１は、そのエミッタがグランドに接続され、コレクタが、基準電圧Ｖｒｅｆに接続された分圧抵抗Ｒ９，Ｒ１０の接続点に接続されている。分圧抵抗Ｒ９，Ｒ１０の接続点は、誤差増幅器１１の非反転入力端子（＋）に接続されている。

この構成において、スイッチング素子Ｑ１がオンされると、抵抗Ｒ５に電流Ｉ１が流れ、抵抗Ｒ５の両端電圧が発生する。このとき、スイッチング素子Ｑ１側となる抵抗Ｒ５の一端の電位が（＋）となり、ダイオードＤ１を通じてキャパシタＣ４が充電される。キャパシタＣ４が充電されると、その電圧に応じて、トランジスタＴｒ１のコレクタ電流が定まる。

キャパシタＣ４およびトランジスタＴｒ１が設けられていない構成の場合、誤差増幅器１１の非反転入力端子（＋）には、常に同じ基準電圧Ｖｒｅｆが入力される。一方、キャパシタＣ４およびトランジスタＴｒ１を設け、キャパシタＣ４を充電してトランジスタＴｒ１をオンする構成の場合、誤差増幅器１１の非反転入力端子（＋）へ入力される電圧は、基準電圧Ｖｒｅｆよりも低い。これにより、誤差増幅器１１の両端子から入力される電圧の誤差は小さくなり、誤差増幅器１１の出力電圧は下がるため、コンパレータ１２は、キャパシタＣ４およびトランジスタＴｒ１が設けられていない構成の場合と比較してオンデューが狭いＰＷＭ変調信号を生成する。

このように、図４に示すＤＣ−ＤＣコンバータ１０２の電流電圧特性は、実施形態１と同様に、図２に示すような勾配を有するようになる。これにより、負荷ＲＬへの出力電流Ｉｏが増大する程、出力電圧Ｖｏは低下する。このため、並列駆動した場合のＤＣ−ＤＣコンバータ１０２の負担は軽減される。また、本実施形態では、常時電流が流れる負荷ＲＬへの電流経路に電圧降下用の抵抗を用いることがないため、損失を生じさせることなく、電流電圧特性に勾配を持たせることができる。

（実施形態３）
実施形態３では、実施形態１，２で説明した電流検出用の抵抗Ｒ５の代わりに別の回路を設けた例を示す。図５、図６および図７は、実施形態３に係るＤＣ−ＤＣコンバータの電流検出回路を示す図である。図５、図６および図７に示す回路以外の回路は、実施形態１，２と同様である。

図５では、スイッチング素子Ｑ１のソースに、カレントトランス２０を接続している。具体的には、スイッチング素子Ｑ１のソースに、カレントトランス２０の一次巻線２１が接続されている。このカレントトランス２０の二次巻線２２には、電流検出用の抵抗２３が接続されている。抵抗２３は、図１に示す抵抗Ｒ６、または、図４に示すダイオードＤ１に接続されている。なお、カレントトランス２０は、スイッチング素子のドレイン側に接続されていてもよい。

この構成であっても、実施形態１，２と同様に、ＤＣ−ＤＣコンバータの電流電圧特性に傾きを持たせることができる。また、カレントトランス２０を用いることで、抵抗Ｒ５を用いた場合と比べて、大電流に対応することが可能となる。

図６では、スイッチング素子Ｑ１のソースに、例えば、ホール素子を利用した、電流の大きさに比例し電圧を出力するカレントセンサ２５を接続している。この構成であっても、実施形態１，２と同様に、ＤＣ−ＤＣコンバータの電流電圧特性に傾きを持たせることができる。

図７は、スイッチング素子Ｑ１のオン抵抗を利用した回路構成を示す。この例では、スイッチング素子Ｑ１のドレインが、図１に示す抵抗Ｒ６、または、図４に示すダイオードＤ１に接続されている。スイッチング素子Ｑ１がオンのとき、スイッチング素子Ｑ１のオン抵抗を利用して、電流を検出している。この構成であっても、素子数を増やすことなく、実施形態１，２と同様に、ＤＣ−ＤＣコンバータの電流電圧特性に傾きを持たせることができる。

（実施形態４）
図８は、実施形態４に係るＤＣ−ＤＣコンバータ１０４の回路図を示す。実施形態４に係るＤＣ−ＤＣコンバータ１０４は、スイッチング素子Ｑ１がオンのときに流れる電流電圧の検出回路が実施形態１と相違する。

スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ３を介してキャパシタＣ５に接続されている。また、スイッチング素子Ｑ１のソースは、抵抗Ｒ１１を介して、スイッチング素子Ｑ３のゲートに接続されている。さらに、スイッチング素子Ｑ１のソースは、抵抗Ｒ１２を介してキャパシタＣ５に接続されている。キャパシタＣ５は、分圧抵抗Ｒ１３を介して接続点Ｐ２に接続されている。

スイッチング素子Ｑ１のゲートは、スイッチング制御回路１０ＡのＯＵＴ端子に接続されている。スイッチング制御回路１０Ａは、実施形態１で説明したドライブ回路１０、誤差増幅器１１およびコンパレータ１２からなる回路である。スイッチング制御回路１０ＡのＯＵＴ端子は、コンパレータ１２の出力端子に相当する。このスイッチング制御回路１０ＡのＯＵＴ端子は、キャパシタＣ６を介して、スイッチング素子Ｑ３のゲートに接続されている。すなわち、スイッチング素子Ｑ１，Ｑ３は、スイッチング制御回路１０Ａから同じゲート信号が入力されてオンするが、キャパシタＣ６が設けられることにより、スイッチング素子Ｑ３は、スイッチング素子Ｑ１より僅かに先にオンする。

スイッチング制御回路１０ＡのＩＮＶ端子は、誤差増幅器の非反転入力端子（＋）に相当し、接続点Ｐ１に接続されている。なお、図示しないが、スイッチング制御回路１０Ａは、スイッチング素子Ｑ２のゲート端子にも接続され、スイッチング素子Ｑ２をスイッチング制御する。

この構成において、スイッチング制御回路１０Ａがスイッチング素子Ｑ１，Ｑ３をオンする場合、上述したように、スイッチング素子Ｑ３がスイッチング素子Ｑ１より先にオンされる。スイッチング素子Ｑ１がオンされると、スイッチング素子Ｑ１側となる抵抗Ｒ５の一端の電位が（＋）となり、スイッチング素子Ｑ１から、スイッチング素子Ｑ３、キャパシタＣ５へと電流が流れ、キャパシタＣ５が充電される。

キャパシタＣ５が充電されると、キャパシタＣ５の充電電圧が、抵抗Ｒ１，Ｒ３，Ｒ４による検出電圧に重畳され、スイッチング制御回路１０ＡのＩＮＶ端子に入力される。以降、実施形態１と同様に、スイッチング制御回路１０Ａにおいて、ＩＮＶ端子に入力される電圧が上がると、ＯＵＴ端子から出力されるＰＷＭ変調信号のオンデューティは小さくなる。この結果、出力電圧Ｖｏは小さくなり、図２に示すように、電流電圧特性は傾きを持つようになる。

なお、抵抗Ｒ１１は、スイッチング素子Ｑ３のゲート・ソース間容量を放電するための素子である。また、抵抗Ｒ１２は、キャパシタＣ５を放電するための素子である。

このように、実施形態４では、キャパシタＣ５の充電電圧を、抵抗Ｒ１，Ｒ３，Ｒ４による検出電圧に重畳した電圧がスイッチング制御回路１０Ａに入力される。すなわち、スイッチング素子Ｑ１がオンのときの出力電圧のピーク値を、出力電圧Ｖｏに重畳しているため、傾きが大きい電流電圧特性を生成することができる。

（実施形態５）
図９は、実施形態５に係るＤＣ−ＤＣコンバータ１０５の回路図である。実施形態５では、降圧型ＤＣ−ＤＣコンバータの例を示す。

入力端子ＩＮ１，ＩＮ２には入力コンデンサＣ１が接続されている。入力端子ＩＮ１と出力端子ＯＵＴ１の間には、スイッチング素子Ｑ１およびインダクタＬ１が直列に接続されている。出力端子ＯＵＴ１側のインダクタＬ１の一端には平滑コンデンサＣ２が接続され、インダクタＬ１の他端には、スイッチング素子Ｑ２および抵抗Ｒ５が直列接続されている。

入力端子ＩＮ１にはレギュレータ回路１５が接続されている。レギュレータ回路１５には、カレントミラー回路３０が接続されている。カレントミラー回路３０は、抵抗Ｒ１４、トランジスタＴｒ２および抵抗Ｒ１５の直列回路と、抵抗Ｒ１６、トランジスタＴｒ３および抵抗Ｒ１７の直列回路とで構成されている。トランジスタＴｒ３のコレクタは、ダイオードＤ２が接続され、そのダイオードＤ２には、抵抗Ｒ４およびキャパシタＣ７が並列に接続されている。

抵抗Ｒ１，Ｒ３の間には抵抗Ｒ１８が接続されている。そして、抵抗Ｒ１，Ｒ１８の接続点は、スイッチング制御回路１０ＡのＩＮＶ端子に接続されている。スイッチング制御回路１０Ａは、図示しないが、スイッチング素子Ｑ１，Ｑ２のゲートに接続され、それぞれをスイッチング制御する。

この構成において、スイッチング素子Ｑ２がオンのとき、抵抗Ｒ５に電流が流れ、抵抗Ｒ５に降下電圧が発生する。このとき、スイッチング素子Ｑ２側となる抵抗Ｒ５の一端の電位が（−）となる。このため、抵抗Ｒ１５を介して、トランジスタＴｒ２のベースの電位が下がり、トランジスタＴｒ２のエミッタからコレクタへ電流が流れる。その結果、レギュレータ回路１５から、抵抗Ｒ１４、トランジスタＴｒ２および抵抗Ｒ１５を通じて、スイッチング素子Ｑ２へ電流が流れる。

同様に、トランジスタＴｒ３のベースの電位も下がり、トランジスタＴｒ３のエミッタからコレクタへ電流が流れる。その結果、レギュレータ回路１５から、抵抗Ｒ１６、トランジスタＴｒ３および抵抗Ｒ１７を通じて電流が流れる。これにより、抵抗Ｒ１７に降下電圧が発生し、抵抗Ｒ１７のトランジスタＴｒ３側が（＋）となり、ダイオードＤ２を通る電流が流れる。この電流により、キャパシタＣ７にピーク電圧が充電されるとともに、その電圧が抵抗Ｒ４の両端に印加される。

すなわち、カレントミラー回路３０からの出力電圧を、抵抗Ｒ１，Ｒ１８，Ｒ３，Ｒ４による検出電圧に重畳した電圧が、スイッチング制御回路１０ＡのＩＮＶ端子に入力される。すなわち、実施形態１と同様に、ＩＮＶ端子への入力電圧が上がると、ＯＵＴ端子から出力されるＰＷＭ変調信号のオンデューティは小さくなる。この結果、出力電圧Ｖｏは低くなり、図２に示すように、電流電圧特性は傾きを持つようになる。

実施形態５では、抵抗Ｒ５に流れる電流が小さい場合であっても、カレントミラー回路３０により、その電流を増幅させることができる。このため、傾きを持たせた電流電圧特性を精度よく生成することができる。

（実施形態６）
図１０は、実施形態６に係るＤＣ−ＤＣコンバータ１０６の回路図である。実施形態６に係るＤＣ−ＤＣコンバータ１０６は絶縁型コンバータである。

入力端子ＩＮ１，ＩＮ２には、入力コンデンサＣ１が接続されている。また、入力端子ＩＮ１，ＩＮ２には、トランスＴの一次巻線４１およびスイッチング素子Ｑ４が直列に接続されている。トランスＴの二次巻線４２の両端には、スイッチング素子Ｑ５、抵抗Ｒ５およびスイッチング素子Ｑ６が接続されている。また、トランスＴの二次巻線４２の一端は、インダクタＬ１を介して出力端子ＯＵＴ１に接続されている。出力端子ＯＵＴ１側のインダクタＬ１の一端には、平滑コンデンサＣ２が接続されている。

また、出力端子ＯＵＴ１，ＯＵＴ２間には、分圧抵抗Ｒ１，Ｒ３，Ｒ４が接続されている。抵抗Ｒ１，Ｒ３の接続点は、誤差増幅器５１の入力に接続されている。ＰＷＭ制御回路５３は、誤差増幅器５１の出力を、フォトカプラ５２を介して入力し、その信号に基づいて、スイッチング素子Ｑ４をフィードバック制御する。

スイッチング素子Ｑ５側の抵抗Ｒ５の一端には、電流電圧特性生成回路５０を介して抵抗Ｒ３，Ｒ４の接続点に接続されている。電流電圧特性生成回路５０は、実施形態１〜５で説明した、傾きを持つ電流電圧特性を生成する回路の何れの構成であってもよい。

この構成では、トランスＴの二次側のスイッチング素子Ｑ５，Ｑ６をスイッチング制御して、傾きを有する電流電圧特性を生成している。その動作については、実施形態１〜５と同じであるため、説明は省略する。

なお、スイッチング素子Ｑ５側となる抵抗Ｒ５の一端の電位が（−）となる回路構成の場合（図１０の場合）では、電流電圧特性生成回路５０は、実施形態５に係るＤＣ-ＤＣコンバータ１０５で示す回路構成が好ましい。また、スイッチング素子Ｑ５側となる抵抗Ｒ５の一端の電位が（＋）となる回路構成の場合では、電流電圧特性生成回路５０は、実施形態１〜４に係るＤＣ-ＤＣコンバータで示す回路構成が好ましい。

（実施形態７）
図１１は、実施形態７に係るＤＣ-ＤＣコンバータ１０７の回路図である。実施形態７に係るＤＣ-ＤＣコンバータ１０７は、実施形態１に係るＤＣ-ＤＣコンバータ１０１の構成に加えて、抵抗Ｒ５と抵抗Ｒ６との間にスイッチ素子ＳＷが接続された構成である。この例では、スイッチ素子ＳＷをオンオフすることで、傾きを有する電流電圧特性を生成するか否かを切り替えることができる。これにより、例えば、ＤＣ-ＤＣコンバータ１０７を並列駆動せずに、単体で用いる場合、無駄な動作を防止して、出力電圧の安定化を図ることができる。なお、スイッチ素子ＳＷは、機械スイッチであっても、電子スイッチであってもよい。また、このスイッチ素子ＳＷは、ＤＣ-ＤＣコンバータ１０７の制御ＩＣによりオンオフされてもよいし、ドライブ回路１０を介してオンオフされてもよい。

１０−ドライブ回路
１１−誤差増幅器（基準電圧制御回路）
１２−コンパレータ（ＰＷＭ変調回路）
１３−三角波発振器
１０１，１０２，１０４，１０５，１０６，１０７−ＤＣ-ＤＣコンバータ
Ｃ１−入力コンデンサ
Ｃ２−平滑コンデンサ
Ｃ３−キャパシタ
Ｌ１−インダクタ
Ｑ１，Ｑ２，Ｑ３−スイッチング素子
Ｒ１，Ｒ３，Ｒ４，Ｒ６−分圧抵抗（抵抗分圧回路）
Ｒ２−抵抗
Ｒ５−電流検出用の抵抗（スイッチング電流検出回路）
ＲＬ−負荷
Ｖｉｎ−直流電源
Ｖｒｅｆ−基準電圧
ＩＮ１，ＩＮ２−入力端子（直流電源入力部）
ＯＵＴ１，ＯＵＴ２−出力端子

Claims (4)

1. 直流電源入力部に入力される電圧電流をスイッチングするスイッチング回路、前記スイッチング回路によりスイッチングされる電圧電流を平滑する平滑回路と、前記平滑回路からの出力電圧と基準電圧との比較に基づいて、前記平滑回路からの出力電圧が安定化されるように前記スイッチング回路をフィードバック制御するスイッチング制御回路と、を備えるＤＣ−ＤＣコンバータにおいて、
   前記スイッチング回路に流れる電流の変化を電圧の変化として検出するスイッチング電流検出回路と、
   前記スイッチング電流検出回路の出力電圧を重畳して、前記平滑回路からの出力電圧の検出電圧を変更する出力電圧検出信号制御回路と、
   を備え、
   前記スイッチング電流検出回路は、前記スイッチング回路に流れる電流を検出するとともに増幅するカレントミラー回路を有し、
   前記出力電圧検出信号制御回路は、前記平滑回路からの出力電圧を分圧するとともに前記カレントミラー回路の出力側電流を重畳する抵抗分圧回路を有し、
   前記出力電圧検出信号制御回路は、前記スイッチング電流検出回路により検出された前記スイッチング回路に流れる電流の増加に伴い、前記平滑回路からの出力電圧の検出電圧を高めて、前記スイッチング制御回路の前記フィードバック制御により、前記平滑回路からの出力電圧を低下させる、
   ＤＣ−ＤＣコンバータ。
2. 前記出力電圧検出信号制御回路は、
   前記スイッチング電流検出回路の出力電圧を充電するキャパシタと、
   前記スイッチング回路のオンオフと同期して、前記キャパシタへの充電をオンオフするスイッチング素子と、
   を備えた、請求項１に記載のＤＣ−ＤＣコンバータ。
3. 一次巻線および二次巻線を有する絶縁トランスを備え、
   前記一次巻線に、この一次巻線に流れる電流をスイッチングするスイッチング素子が接続され、前記二次巻線に、この二次巻線に誘導される電圧電流を同期整流する同期スイッチング素子が接続され、
   前記スイッチング電流検出回路は前記同期スイッチング素子に流れる電流を検出する、請求項１または２に記載のＤＣ−ＤＣコンバータ。
4. 前記スイッチング電流検出回路の出力部にスイッチ素子を備えた、請求項１から３の何れかに記載のＤＣ−ＤＣコンバータ。

Images