JP6160308B2 - 積層基板 - Google Patents

積層基板 Download PDF

Info

Publication number
JP6160308B2
JP6160308B2 JP2013139302A JP2013139302A JP6160308B2 JP 6160308 B2 JP6160308 B2 JP 6160308B2 JP 2013139302 A JP2013139302 A JP 2013139302A JP 2013139302 A JP2013139302 A JP 2013139302A JP 6160308 B2 JP6160308 B2 JP 6160308B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
laminated
multilayer
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013139302A
Other languages
English (en)
Other versions
JP2015012281A (ja
Inventor
俊二 馬場
俊二 馬場
菅田 隆
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013139302A priority Critical patent/JP6160308B2/ja
Priority to US14/317,498 priority patent/US9532469B2/en
Publication of JP2015012281A publication Critical patent/JP2015012281A/ja
Application granted granted Critical
Publication of JP6160308B2 publication Critical patent/JP6160308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本願の開示する技術は積層基板に関する。
複数の基板を積層して一体化した積層基板がある。積層基板の一例としては、ベース基板に高周波回路部を実装した構造がある(たとえば、特許文献1参照)。あるいは、ベース基板に、複数の薄膜積層回路体を形成した構造がある(たとえば、特許文献2参照)。
特開2004−128029号公報 特開2006−5097号公報
1つの基板(第1基板)に対し配線密度等の性状が異なる基板(第2基板)を積層した構造では、第1基板と第2基板との電気的接続は、第2基板における第1基板との対向面で成されることがある。第1基板において、板厚方向の導通のための貫通ビアが形成されていると、第1基板における第2基板への電気接続用の配線は、この貫通ビアを避けて形成されることがある。
本願の開示技術は、第1基板に性状の異なる第2基板を積層して電気的に接続した積層基板において、第1基板での配線の高抵抗部分(電気抵抗の高い部分)を迂回して第2基板へ電気的に接続可能とすることが目的である。
本願の開示する技術によれば、第1基板に第2基板が積層されて電気的に接続される。さらに、第2基板側に第3基板が設けられ、第1基板と第3基板とが接続部材により第2基板を回避して電気的に接続されることで、第1基板から第3基板を経て第2基板へ電気的に接続される。
第1基板での配線の高抵抗部分を迂回して第2基板へ電気的に接続できる。
第1実施形態の積層基板を示す平面図である。 第1実施形態の積層基板を部分的に示す平面図である。 第1実施形態の積層基板を示す図2AのB−B線断面図である。 第1実施形態の積層基板の製造途中の状態を示す断面図である。 第1実施形態の積層基板の製造途中の状態を示す断面図である。 第1実施形態の積層基板の製造途中の状態を示す断面図である。 第2実施形態の積層基板を部分的に示す断面図である。 第3実施形態の積層基板を部分的に示す断面図である。 第4実施形態の積層基板を部分的に示す断面図である。
第1実施形態について、図面に基づいて詳細に説明する。
図1には、第1実施形態の積層基板12の全体が平面視にて示されている。図2Aには、積層基板12が平面視にて部分的に示されている。図2Bには、積層基板12が、図2AにおけるB−B線断面にて示されている。
積層基板12は、第1基板14、第2基板16、第3基板18及び第4基板20を有している。これらの基板は、紙やガラス繊維に対し、絶縁性を有する樹脂材料(たとえばフェノール樹脂やエポキシ樹脂)等を含浸させて板状に形成された基板本体を有している。基板本体の法線方向(矢印A1方向)が、積層基板12を平面視した方向と一致している。
第1基板14は、図示の例では平面視で長方形状としているが、第1基板14を平面視した形状は、長方形状に限定されず、正方形状や、その他の多角形状、円形状等であってもよい。
第1基板14の上面14Aには、第2基板16が積層されている。図1に示す例では、第2基板16は、第1基板14を平面視したときの中央に配置されている。第2基板16は、図示の例では平面視で長方形状としているが、第2基板16を平面視した形状は、長方形状に限定されず、正方形状や、その他の多角形状、円形状等であってもよい。
第2基板16は接着剤22で第1基板14に接着されている。このように第1基板14と第2基板16とを積層した状態で、第1基板14と第2基板16との境界部分よりも図2Bにおける下側が第1基板側、上側が第2基板側である。
なお、各基板において、図2Bの上側の面を単に上面、下側の面を下面と表記する。ただし、積層基板12は、たとえば製造工程において、あるいは電子機器への装着状態では、図2Bに示す向きと異なる向きとされることもあり、「上面」及び「下面」は、説明上の便宜的な表記である。
第1基板14の上面14Aには、第4基板20が積層されている。第4基板20には、第2基板16を取り囲む開口20Hが形成されている。開口20Hは、図示の例では長方形状であるが、第2基板16を平面視した形状に応じた形状とされる。
第4基板20も第2基板16と同じく接着剤22によって第1基板14に接着されている。第2基板16の厚みT2と第4基板20の厚みT4とは等しくされている。第4基板20は、接続部材の一例である。
第2基板16の外縁16Gと、第4基板20の内縁20Nとは、平面視にて、全周にわたって接触している。第4基板20の外縁20Gと、第1基板14の外縁14Gとは、平面視にて、全周にわたって一致している。
第2基板16及び第4基板20に対し、第1基板14の反対側(第2基板側)には、第3基板18が積層されている。第3基板18にも開口部18Hが形成されている。開口部18Hは、図示の例では長方形状であるが、長方形状に限定されない。たとえば開口部18Hを長方形状とした場合、図1Aに示した例では、この開口部18Hの大きさは、第4基板20の開口20Hの大きさよりも、この長方形状の縦方向及び横方向の双方で小さい。
図1A、図2A及び図2Bから分かるように、第3基板18の内縁18Nの近傍部分は、平面視にて、第2基板16の外縁16Gの近傍部分と部分的に重なっている。また、開口部18Hにより、第2基板16の上面16Aが、第1基板14の反対側で部分的に露出している。
第3基板18は、接着剤22によって、第2基板16及び第4基板20に接着されている。本実施形態では、第3基板18の外縁18Gは、全周にわたって、第1基板14の外縁14Gと平面視で一致している。したがって、積層基板12を全体として見ると、第1基板14の外縁14Gと、第3基板18の外縁18Gと、第4基板20の外縁20Gとが、平面視で一致している。
第2基板16において、第3基板18が接触していない部分は、上記したように露出しており、この露出部分に実装部品24が実装されている。実装部品としては、たとえば、集積回路のチップや、その他の電気素子部品等を挙げることができる。
第3基板18の高さ(第4基板20の上面からの高さ)H1は、実装部品24の高さ(第2基板16の上面16Aからの高さ)H2よりも高くされている。
図2B、図3〜図5にも示すように、第1基板14の内部には、電源配線26、グラウンド配線28及び信号配線30が形成されている。図示の例では、厚み方向の中央に電源配線26及びグラウンド配線28が形成され、その上下に信号配線30が形成された構造としているが、各配線の配置はこれに限定されない。
第2基板16の内部には、電源配線36、グラウンド配線38及び信号配線40が形成されている。第2基板16における信号配線40の配線の配線密度は、第1基板14における信号配線30の配線密度よりも高い。この「配線密度」とは、基板における単位面積あたりの配線長の合計である。
図2B、図4及び図5に示すように、第3基板18の内部には、電源配線46及びグラウンド配線48が形成されている。なお、図示の例では、電源配線46を第1基板14から遠い位置(上側)とし、グラウンド配線48を第1基板14に近い位置(下側)としているが、電源配線46及びグラウンド配線48の相対的な位置はこれに限定されない。
第1基板14には、平面視で第2基板16と重なる領域において、複数の貫通ビア32、34が厚み方向に貫通して形成されている。貫通ビア32、34内には所定のメッキ処理等が施されると共に、内部の導体により長手方向で導通が得られるようになっている。なお、後述する他の貫通ビアにおいても、長手方向で導通が得られるようになっている点は同様である。
電源配線26又はグラウンド配線28と接続された貫通ビア32と、第2基板16の電源配線36及びグラウンド配線38の接続端子とは、下面16B(第1基板14の対向面)で導電剤60を介して電気的に接続されている。
これに対し、信号配線30と接続された貫通ビア34は、第2基板16の信号配線30の接続端子と導電剤60を介して電気的に接続されている。
第1基板14には、平面視で第2基板16と重ならない領域において、厚み方向に貫通する1又は複数貫通ビア42が形成されている。第3基板18には、平面視で第2基板16と重ならない領域において、厚み方向に貫通する1又は複数(貫通ビア42と同数)の貫通ビア44が形成されている。貫通ビア44のそれぞれは、対応する貫通ビア42と平面視で同位置に形成されている。
第1基板14の貫通ビア42は、第1基板14の電源配線26又はグラウンド配線28と接続されている。第3基板18の貫通ビア44は、第3基板18の電源配線46又はグラウンド配線48と接続されている。
第4基板20には、厚み方向に貫通する1又は複数(貫通ビア42と同数)の貫通ビア54が形成されている。貫通ビア54のそれぞれは、対応する貫通ビア42、44と平面視で同位置に形成されている。
さらに、第3基板18には、平面視で第2基板16と重なる領域にも、厚み方向に貫通する貫通ビア56が形成されている。第3基板18の電源配線46と接続された貫通ビア56は、導電剤60を介して、第2基板16の電源配線36と電気的に接続されている。第3基板18のグラウンド配線48と接続された貫通ビア56は、導電剤60を介して、第2基板16のグラウンド配線38と電気的に接続されている。
したがって、第1基板14内の電源配線26又はグラウンド配線28と接続された貫通ビア42は、第4基板20の貫通ビア54と導通される。そして、第4基板20の貫通ビア54から、第3基板の貫通ビア44、第3基板18内の電源配線26又はグラウンド配線28、さらに第3基板の貫通ビア56を経て、第2基板16に対し上面16Aから電力供給できる。換言すれば、第4基板20により、第2基板16を回避して第1基板14と第3基板18とが電気的に接続され、さらに第3基板18と第2基板16とが電気的に接続されて、図2Bに矢印P1で示す電力供給経路50が形成されている。
次に、第1実施形態の作用を説明する。
第1実施形態の積層基板12では、第1基板14の電源配線26及びグラウンド配線28から、貫通ビア32を経て第2基板16の下面16Bから電力供給できる。
また、同じく図2Bに矢印P1で示す電力供給経路50により、第1基板14から第2基板16への電力供給が可能である。
すなわち、第1基板14から第2基板16への電力供給を、第2基板16の上面16Aと下面16Bの両面から行うことが可能である。
ここで、第1基板14の領域A2では、電源配線26及びグラウンド配線28は貫通ビア34を避けて形成されるため、たとえば、配線幅が狭くなる等により、電気抵抗値が高くなることがある。しかし、第1実施形態の積層基板12では、矢印P1で示すように、第1基板14の電気抵抗が高い領域A2を迂回して、第2基板16に電力供給できる。
このため、実質的に、第1基板14から第2基板16へ電力供給する際の電気抵抗の上昇が抑制されていることになる。そして、第1基板14から第2基板16へ供給できる電力量が、矢印P1で示す電力供給経路50がない構造と比較して、多くなる。
また、第1実施形態の積層基板12では、実装部品24の高さH2よりも第3基板18の高さH1が高い。したがって、たとえば第3基板18の上面18Aに、さらに他の部品を実装してハンダ付け等の作業を行う場合に、実装部品24の高さH2が第3基板18の高さH1より高い構造と比較して、実装部品24が邪魔にならず、作業性が向上している。
次に、第1実施形態の積層基板12の製造方法の一例を説明する。
図3に示すように、第1基板14に、第2基板16及び第4基板20を積層し、接着剤22で接着する。また、第1基板14と第2基板16及び第4基板20との電気的な接続部分には導電剤60により電気的に接続する。
なお、図示の例では、第1基板14の上面14Aに接着剤22及び導電剤60を配した例を挙げているが、第2基板16の下面16B及び第4基板20の下面20Bに接着剤22及び導電剤60を配してもよい。また、第2基板16の外縁16Gと第4基板20の内縁20Nとは、第1基板14への接着前に接合されていてもよいが、第1基板14へ接着することで第2基板16の外縁16Gと第4基板20の内縁20Nとが接触した状態に維持される構造でもよい。
次に、図4に示すように、第2基板16及び第4基板20に第3基板18を積層し、接着剤22で接着する。第2基板16及び第4基板20と第3基板18との電気的な接続部分は、導電剤60により電気的に接続する。これにより、図5に示すように、第1基板14、第2基板16、第3基板18及び第4基板20が一体化された積層基板12(実装部品24の実装前の状態)が得られる。
そして、第2基板16の上面に、実装部品24を実装する。
このようにして、本実施形態の積層基板12は、第1基板14に第2基板と第4基板20とを積層し、さらに第2基板16と第4基板20に第3基板18を積層することで製造できる。
次に、第2実施形態について説明する。第2実施形態において、第1実施形態と同一の要素、部材等については同一符号を付して、詳細な説明を適宜省略する。
図6に示すように、第2実施形態の積層基板72では、第1実施形態の実装部品24(図2B参照)に代えて、第2基板16の上面16Aに、第5基板74が積層されている。第5基板74の内部には、電源配線76、グラウンド配線78及び信号配線80が形成されている。第5基板74には、第2基板16の電源配線36及びグラウンド配線38を通じて、電力の供給が行われる。また、第5基板74には、第2基板16の信号配線30を通じて、信号の授受が行われる。
第5基板74の厚みは、第3基板18の厚みと等しくされている。すなわち、第5基板74における第2基板16の上面16Aからの高さH3は、第3基板18における第2基板16の上面16Aからの高さH1と等しい。
第5基板74の外縁74Gは、第3基板18の内縁18Nと、平面視にて、全周にわたって接触している。これにより、第5基板74の位置ずれが抑制されている。
第2実施形態の積層基板72においても、第2基板16に対し、上面16A及び下面16Bの両面から電力供給可能である。第1基板14において、電源配線26及びグラウンド配線28の電気抵抗が高い領域A2を迂回し第2基板16に電力供給できる。
第2実施形態の積層基板72では、第5基板74の厚みは、第3基板18の厚みと等しい。そして、第5基板74の上面74Aと、第3基板18の上面18Aとが同一平面内に位置している。第5基板74の上面74Aが第3基板18の上面18Aから出っ張っていないので、たとえば第5基板74の上面74Aに他の実装部品を実装する場合に、出っ張り部分が邪魔にならず、実装作業が容易である。
第2実施形態の係る第5基板74の配線密度は特に限定されず、第5基板74として、第1基板14の配線密度よりも高い基板を用いる構造を採りうる。この場合には、高密度の基板である第5基板74に対する電力供給を、第1基板14から直接的に第2基板16を経由する経路に加えて、第1基板14から第4基板20、第3基板18及び第2基板16を経る経路でも行うことが可能である。
次に、第3実施形態について説明する。第3実施形態において、第1実施形態と同一の要素、部材等については同一符号を付して、詳細な説明を省略する。
図7に示すように、第3実施形態の積層基板82では、第1基板14において、信号配線30と接続された貫通ビア84が形成されている。また、第3基板18内には、第1実施形態に係る電源配線46及びグラウンド配線48に代えて、信号配線86が形成されている。さらに、第3基板18には、信号配線86と接続された貫通ビア88、90が形成されている。そしてこれにより、第1基板14の信号配線30が、が、第4基板20及び第3基板18を経由して、第2基板16の上面16Aと電気的に接続されている。
したがって、第3実施形態では、矢印P2で示すように、第1基板14から第4基板20、第3基板18を経て第2基板16の上面16Aに至る信号授受経路92が形成されている。
第3実施形態の積層基板82では、第2基板16の下面16B及び上面16Aの両面で、第1基板14と信号の授受を行うことが可能である。ここで、第1基板14において信号配線30の電気抵抗が高い領域A2が生じていても、この領域A2を迂回して、第1基板14と第2基板16との信号の授受ができる。
次に、第4実施形態について説明する、第4実施形態において、第1実施形態又は第3実施形態と同一の要素、部材等については同一符号を付して、詳細な説明を省略する。
図8に示すように、第4実施形態の積層基板98では、第1基板14において、貫通ビア32、34、84が形成されている。
また、第3基板18には、電源配線46、グラウンド配線48、信号配線86が形成され、さらに、貫通ビア44、56、88、90が形成されている。すなわち、第4実施形態の積層基板98では、第1実施形態に係る電力供給経路50と、第3実施形態に係る信号授受経路92の双方が設けられた構造である。
このように、電力供給経路50と信号授受経路92の双方を有する構造では、第1基板14において電源配線26及びグラウンド配線28の電気抵抗が高い領域A2を迂回して、第2基板16への電力供給と、信号の授受が可能である。
なお、第3実施形態及び第4実施形態において、第2実施形態と同様に、実装部品24に代えて第5基板74を積層した構造としてもよい。
上記では、接続部材の例として、第4基板20を挙げているが、接続部材としては、このような基板に限定されない。たとえば、第4基板20に代えて、第1基板14の貫通ビア42と第3基板18の貫通ビア44と(いずれも図2B参照)を接続する接続部材が埋め込まれたブロック状の部材(基板ではない部材)や、単なる配線を用いることも可能である。
ただし、このようなブロック状の部材や配線は、基板ではないので、第1基板14、第2基板16及び第3基板18を積層して積層基板12を製造する製造工程や製造装置において、取り扱いが困難になることもある。これに対し、上記の第4基板20を用いると、第1基板14、第2基板16及び第3基板18を積層して積層基板12を製造する製造工程や製造装置において、第1基板14、第2基板16及び第3基板18と同様に取り扱うことが可能である。
第4基板20の形状として、上記では、平面視で第2基板16を取り囲む形状を挙げているが、第4基板20は、このように第2基板16を取り囲む形状に限定されない。たとえば、図1において、第2基板16の1つの辺(縁部)の側方の領域A3にのみ第4基板20が配置される形状でもよい。上記のように、平面視で第2基板16を取り囲む形状の第4基板20では、第2基板16の周囲の全域(平面視で4辺のすべて)を電力供給や信号授受を行うための部分として用いるため、配線上の自由度が高くなる。
上記の第4基板20は、基板本体を有しており、この基板本体として、第1基板14の基板本体や第3基板18の基板本体と同じ材質を用いることができる。このように、第1基板14、第3基板18及び第4基板20で基板本体の材質を同じにすることで、接着剤22による第1基板14と第4基板20の間、及び、第3基板18と第4基板20の間の接着性を高めることができる。
上記の第4基板20の厚みT4は、第2基板16の厚みT2と等しい。このため、第3基板18と第2基板16との間、あるいは、第3基板18と第4基板20の間に隙間を生じさせることなく、第3基板18を第2基板16上及び第4基板20上に積層できる。
第4基板20は、上記では、平面視で開口20Hが形成され、第2基板16を取り囲む形状であり、第4基板20の内縁20Nが第2基板16の外縁16Gと接触している。このように、第4基板20の内縁20Nと第2基板16の外縁16Gとが接触することで、第2基板16の位置ずれを抑制できる。
第1基板14の外縁14G、第3基板18の外縁18G及び第4基板20の外縁20Gは、平面視で一致している。このように、第1基板14、第3基板18及び第4基板20の外縁が一致していることで、積層基板12の全体として、縁部に出っ張りが存在しないので、取り扱いに優れる。
第3基板18としては、開口部18Hを有する形状に限定されない。上記のように、開口部18Hを有する形状の第3基板18を用いると、第2基板16を部分的に露出させることができる。そして、第2基板16の露出部分に、部品を実装することが可能になる。
第2基板16として、上記では、第1基板14よりも配線密度が高い基板を挙げているが、第2基板16としては、このように配線密度が高い基板に限定されない。すなわち、第1基板14と性状が異なる基板であれば、上記の構造を適用し、第1基板14における電気抵抗が高い領域を迂回して、第2基板16への電力供給や信号授受を行うことが可能である。第1基板14と性状が異なる基板としては、基板本体の材質が異なる基板や、配線の材質が異なる基板等を挙げることができる。上記のような配線密度が高い基板では、基板に供給する電力も高くなることが多いが、上記構造を適用することで、第1基板14から第2基板16へ効率的に電力供給できる。
そして、積層基板の全体的構造としては、必要な部分にのみ配線密度の高い基板(第2基板16)を用いることで、コストの上昇を抑制しつつ、信号の高速伝送や高効率の信号処理が可能な積層基板を得ることが可能である。
積層基板の用途は特に限定されない。たとえば、積層基板として、大型のサーバ装置やスーパーコンピュータの内部に備えられる積層基板を挙げることができる。
以上、本願の開示する技術の実施形態について説明したが、本願の開示する技術は、上記に限定されるものでなく、上記以外にも、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。
本明細書は、以上の実施形態に関し、さらに以下の付記を開示する。
(付記1)
第1基板と、
前記第1基板と異なる性状で、前記第1基板に積層されて電気的に接続される第2基板と、
前記第2基板側に設けられ前記第2基板と電気的に接続される第3基板と、
前記第2基板を回避して前記第1基板と前記第3基板とを電気的に接続する接続部材と、
を有する積層基板。
(付記2)
前記接続部材が、前記第2基板を平面視した周囲の少なくとも一部において前記第1基板と前記第3基板とに挟まれて配置される第4基板である付記1に記載の積層基板。
(付記3)
前記第3基板に、前記第2基板を部分的に露出させる開口部が形成され、
前記第2基板の前記露出した部分に実装部品が実装されている付記1又は2に記載の積層基板。
(付記4)
前記第1基板の電源配線及びグラウンド配線が、前記第4基板及び前記第3基板を経由して前記第2基板に電気的に接続される付記2に記載の積層基板。
(付記5)
前記第1基板の信号配線が、前記第4基板及び前記第3基板を経由して前記第2基板に電気的に接続される付記2又は付記4に記載の積層基板。
(付記6)
前記第1基板の外縁と前記第3基板の外縁と前記第4基板の外縁とが第1基板の法線方向に見て一致している付記2〜4のいずれかに記載の積層基板。
(付記7)
前記第4基板に形成された開口の内縁部が、前記第2基板の外縁に接触している付記2〜5のいずれか1つに記載の積層基板。
(付記8)
前記第4基板の厚みと前記第2基板の厚みとが等しい付記2〜付記7のいずれかに記載の積層基板。
(付記9)
前記第3基板の前記第2基板からの高さが、前記第2基板に実装された実装部品の高さよりも高い付記1〜付記8のいずれか1つに記載の積層基板。
(付記10)
前記第2基板側に設けられ且つ前記第3基板の側方に積層される第5基板、を有し、
前記第5基板の前記第2基板からの高さと前記第3基板の前記第2基板からの高さとが等しい付記2〜8のいずれかに記載の積層基板。
(付記11)
前記第2基板の配線密度が、前記第1基板の配線密度よりも高い付記1〜9のいずれかに記載の積層基板。
12 積層基板
14 第1基板
14G 第1基板の外縁
16 第2基板
16G 第2基板の外縁
18 第3基板
18H 第3基板の開口部
18G 第3基板の外縁
18N 第3基板の内縁
20 第4基板(接続部材の例)
20H 第4基板の開口
20G 第4基板の外縁
20N 第4基板の内縁
24 実装部品
26 第1基板の電源配線
28 第1基板のグラウンド配線
30 第1基板の信号配線
36 第2基板の電源配線
38 第2基板のグラウンド配線
40 第2基板の信号配線
46 第3基板の電源配線
48 第3基板のグラウンド配線
50 電力供給経路
72 積層基板
74 第5基板
82 積層基板
92 信号授受経路
98 積層基板

Claims (7)

  1. 第1基板と、
    前記第1基板と異なる性状で、前記第1基板に積層されて電気的に接続される第2基板と、
    前記第2基板側に設けられ前記第2基板と電気的に接続される第3基板と、
    前記第2基板を回避して前記第1基板と前記第3基板とを電気的に接続する接続部材と、
    を有し、
    前記第1基板の電源配線及びグラウンド配線が、前記接続部材及び前記第3基板を経由して前記第2基板に電気的に接続される積層基板。
  2. 前記接続部材が、前記第2基板を平面視した周囲の少なくとも一部において前記第1基板と前記第3基板とに挟まれて配置される第4基板である請求項1に記載の積層基板。
  3. 前記第3基板に、前記第2基板を部分的に露出させる開口部が形成され、
    前記第2基板の前記露出した部分に実装部品が実装されている請求項1又は請求項2に記載の積層基板。
  4. 前記第1基板の信号配線が、前記接続部材及び前記第3基板を経由して前記第2基板に電気的に接続される請求項1〜請求項3のいずれか1項に記載の積層基板。
  5. 前記第1基板の外縁部と前記第3基板の外縁部と前記接続部材の外縁部とが第1基板の法線方向に見て一致している請求項1〜請求項4のいずれか1項に記載の積層基板。
  6. 前記第3基板の前記第2基板からの高さが、前記第2基板に実装された実装部品の高さよりも高い請求項1〜請求項5のいずれか1項に記載の積層基板。
  7. 前記第2基板の配線密度が、前記第1基板の配線密度よりも高い請求項1〜請求項6のいずれか1項に記載の積層基板。
JP2013139302A 2013-07-02 2013-07-02 積層基板 Expired - Fee Related JP6160308B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013139302A JP6160308B2 (ja) 2013-07-02 2013-07-02 積層基板
US14/317,498 US9532469B2 (en) 2013-07-02 2014-06-27 Multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013139302A JP6160308B2 (ja) 2013-07-02 2013-07-02 積層基板

Publications (2)

Publication Number Publication Date
JP2015012281A JP2015012281A (ja) 2015-01-19
JP6160308B2 true JP6160308B2 (ja) 2017-07-12

Family

ID=52132038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013139302A Expired - Fee Related JP6160308B2 (ja) 2013-07-02 2013-07-02 積層基板

Country Status (2)

Country Link
US (1) US9532469B2 (ja)
JP (1) JP6160308B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967335B2 (ja) * 2014-04-10 2016-08-10 株式会社村田製作所 部品内蔵多層基板
JP6847780B2 (ja) * 2017-06-29 2021-03-24 京セラ株式会社 回路基板およびプローブカード
CN107846789A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种解决pcb布线密度的设计方法
CN112216665A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种光模块
CN112216672A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种混合载板及其制作方法、组件和光模块
CN115866885A (zh) * 2022-11-14 2023-03-28 超聚变数字技术有限公司 电路板及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598525B2 (ja) * 1993-09-27 2004-12-08 イビデン株式会社 電子部品搭載用多層基板の製造方法
JP2001035964A (ja) 1999-07-26 2001-02-09 Toshiba Corp 高密度ic実装構造
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP3925378B2 (ja) 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
JP2005223166A (ja) 2004-02-06 2005-08-18 Hitachi Ltd 半導体パッケージ
JP4333492B2 (ja) 2004-06-16 2009-09-16 ソニー株式会社 回路モジュール体の製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JPWO2009141928A1 (ja) * 2008-05-19 2011-09-29 イビデン株式会社 プリント配線板及びその製造方法
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8334463B2 (en) * 2009-10-30 2012-12-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012212831A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板

Also Published As

Publication number Publication date
US20150008018A1 (en) 2015-01-08
JP2015012281A (ja) 2015-01-19
US9532469B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6160308B2 (ja) 積層基板
WO2019098316A1 (ja) 高周波モジュール
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
US9324491B2 (en) Inductor device and electronic apparatus
JP2017201732A (ja) 回路基板及びその製造方法
JP6783724B2 (ja) 回路基板
JPWO2010113539A1 (ja) 回路基板
US9786589B2 (en) Method for manufacturing package structure
JP2008078205A (ja) 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
CN103338590B (zh) 软性电路板及其制造方法
JP2019145766A (ja) プリント回路基板
KR20190099712A (ko) 인쇄회로기판 및 이를 구비한 전자기기
US20140334109A1 (en) Electronic Component Module and Method of Manufacturing the Same
JP2015141959A (ja) 高周波モジュール
US20180168045A1 (en) Electronic Module
JP6323622B2 (ja) 部品実装基板
KR20190099709A (ko) 인쇄회로기판
US10188000B2 (en) Component mounting board
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
KR102518174B1 (ko) 전자 소자 모듈
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
US9888575B2 (en) Electronic device and method for manufacturing electronic device
JP2015026747A (ja) 樹脂多層基板
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2014183086A (ja) 積層型配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees