KR102518174B1 - 전자 소자 모듈 - Google Patents

전자 소자 모듈 Download PDF

Info

Publication number
KR102518174B1
KR102518174B1 KR1020180064145A KR20180064145A KR102518174B1 KR 102518174 B1 KR102518174 B1 KR 102518174B1 KR 1020180064145 A KR1020180064145 A KR 1020180064145A KR 20180064145 A KR20180064145 A KR 20180064145A KR 102518174 B1 KR102518174 B1 KR 102518174B1
Authority
KR
South Korea
Prior art keywords
component
disposed
shielding
layer
insulating layer
Prior art date
Application number
KR1020180064145A
Other languages
English (en)
Other versions
KR20190116886A (ko
Inventor
홍석윤
김장현
김혜경
홍승현
류종인
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US16/181,397 priority Critical patent/US10629542B2/en
Priority to CN201910101873.4A priority patent/CN110349938A/zh
Publication of KR20190116886A publication Critical patent/KR20190116886A/ko
Application granted granted Critical
Publication of KR102518174B1 publication Critical patent/KR102518174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에 따른 전자 소자 모듈은, 일면에 적어도 하나의 접지 전극이 형성된 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제2 부품을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 및 상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽을 포함하며, 상기 차폐 격벽은 적어도 하나의 절연층과 상기 절연층에 적층 배치되는 적어도 하나의 도전층을 포함한다.

Description

전자 소자 모듈{ELECTRONIC COMPONENT MODULE}
본 발명은 전자 소자 모듈에 관한 것으로, 더욱 상세하게는 모듈에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자 소자 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.
특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
한국공개특허 제2008-0078483호
본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽, 및 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부를 포함하며, 상기 차폐 격벽은 적어도 하나의 절연층과, 상기 절연층에 적층 배치되는 적어도 하나의 도전층을 포함한다.
또한 본 발명의 실시예에 따른 전자 소자 모듈은, 접지 전극을 구비하는 제1 회로 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 제1 회로 기판에 수직하게 실장되는 제2 회로 기판, 및 상기 제1 부품, 제2 부품, 및 상기 제2 회로 기판을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부를 포함하며, 상기 제2 회로 기판의 배선층은 상기 제1 회로 기판의 상기 접지 전극과 연결된다.
본 발명에 따른 전자 소자 모듈은, 인쇄회로기판과 같은 회로 기판을 이용하여 제1 부품과 제2 부품 사이를 차폐 격벽을 배치할 수 있으므로 제조가 용이하다. 또한 차폐 격벽의 절연층 두께를 조절하여 다양한 형태로 차폐 격벽을 구성할 수 있다. 이에 전자 소자 모듈의 휨(warpage)을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 차폐 격벽을 확대하여 도시한 도면.
도 3 내지 도 5는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
도 8은 도 7에 도시된 차폐 격벽을 개략적으로 도시한 사시도.
도 9는 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도이고, 도 2는 도 1에 도시된 전자 소자 모듈의 차폐 격벽을 확대하여 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(11), 전자 부품(1), 밀봉부(14), 차폐 격벽(15), 및 차폐층(17)을 포함하여 구성된다.
기판(11)의 제1면에는 전자 부품(1)을 실장하기 위한 실장용 전극들, 접지 전극(19), 그리고 도시하지는 않았지만 실장용 전극들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
실장용 전극에는 적어도 하나의 전자 부품(1)이 실장된다.
접지 전극(19)은 후술되는 차폐 격벽(15) 및 차폐층(17)과 전기적으로 연결된다. 이를 위해, 접지 전극(19)은 제1 접지 전극(19a)과 제2 접지 전극(19b)으로 구분될 수 있다.
제1 접지 전극(19a)은 기판(11)의 내부에 배치되며 차폐 격벽(15)이 접합된다. 그리고 제2 접지 전극(19b)은 기판(11)의 테두리 측에 배치되며 차폐층(17)이 연결된다.
본 실시예에서는 제1 접지 전극(19a)은 후술되는 제1 부품(1a)과 제2 부품(1b) 사이에 배치되며, 차폐 격벽(15)의 형상을 따라 선형으로 형성될 수 있다.
또한 본 실시예에서는 접지 전극(19)이 실선 형태로 형성되나, 이에 한정되지 않으며, 파선 형태로 형성하거나, 점(point) 형태로 형성하는 등 차폐 격벽(15)이나 차폐층(17)과 전기적으로 연결될 수만 있다면 다양한 형태로 구성될 수 있다.
도면에는 상세히 도시하지 않았지만, 실장용 전극이나 접지 전극(19)은 상부에 적층 배치되는 절연 보호층(미도시)에 의해 보호될 수 있으며, 절연 보호층에 형성된 개구를 통해 외부로 노출될 수 있다. 절연 보호층으로는 솔더 레지스트가 이용될 수 있으나 이에 한정되는 것은 아니다.
이와 같이 구성되는 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판(11)일 수 있으며, 각 층 사이에는 회로 패턴이 형성될 수 있다.
전자 부품(1)은 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 부품(1)은 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 이용될 수 있다.
또한 본 실시예의 전자 부품(1)은 후술되는 제1 밀봉부(14a) 내에 매립되는 적어도 하나의 제1 부품(1a)과, 제2 밀봉부(14b) 내에 매립되는 제2 부품(1b)을 포함한다. 제1 부품(1a)과 제2 부품(1b)은 상호 간에 전자기적으로 간섭이 발생되는 소자들로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다.
밀봉부(14)는 기판(11)의 제1면에 배치되어 전자 부품(1)을 밀봉한다. 밀봉부(14)는 전자 부품(1)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(1)을 안전하게 보호한다. 그러나 전술한 바와 같이 제1 부품(1a)은 밀봉부(14) 내에 매립되지 않고 밀봉부(14)의 외부에 배치될 수 있다.
본 실시예에 따른 밀봉부(14)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(14)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(14)를 형성하는 것도 가능하다. 이 경우, 전자 부품(1)과 기판(11) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다.
또한 본 실시예에 따른 밀봉부(14)는 후술되는 차폐 격벽(15)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분될 수 있다.
차폐 격벽(15)은 제1 부품(1a)과 제2 부품(1b) 사이에 배치되어 제1 부품(1a)으로부터 제2 부품(1b) 측으로 유입되거나, 제2 부품(1b) 측에서 제1 부품 측으로 유입되는 전자기파를 차폐한다.
따라서 차폐 격벽(15)은 기판(11)의 접지 전극(19)과 전기적으로 연결되는 도전성 물질을 포함한다. 예컨대, 차폐 격벽(15)의 도전성 물질은 금속판의 형태로 구성될 수 있으며, 솔더나 도전성 수지와 같은 도전성 접착제(30)를 매개로 기판(11)의 제1 접지 전극(19a)에 접합될 수 있다.
본 실시예에서 차폐 격벽(15)은 편평한 판(plate, substrate) 형태를 가지며, 도 2에 도시된 바와 같이 적어도 한 층의 절연층(15a)과, 절연층(15a)의 양 면 중 적어도 어느 한 면에 배치되는 도전층(15b)을 포함한다.
본 실시예에서 차폐 격벽(15)은 절연층(15a)의 양 면에 모두 도전층(15b)이 배치된다. 따라서 차폐 격벽(15)은 절연층(15a)이 두 도전층(15b) 사이에 개재된 샌드위치 형태의 2층 기판으로 형성된다.
그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 제1 부품(1a)과 제2 부품(1b) 사이에서 전자기파의 흐름을 차단할 수만 있다면 차폐 격벽(15)은 다양한 형태로 변형될 수 있다. 예컨대, 차폐 격벽(15)을 3층 이상의 다층 기판 형태로 구성하는 것도 가능하다.
절연층(15a)은 에폭시와 같은 수지 재질로 구성될 수 있다. 또한 도전층(15b)은 동박과 같은 금속 박막으로 구성될 수 있다. 본 실시예에서, 도전층(15b)은 각각 20㎛ 이하의 두께로 형성될 수 있으며, 절연층(15a)은 밀봉부(14)를 형성하는 과정에서 성형 수지로부터 가해지는 압력으로 인해 변형되지 않는 범위의 두께로 형성될 수 있다.
또한, 절연층(15a)의 두께는 전자 소자 모듈이 휘는 것을 억제하기 위해 확장될 수 있다.
본 실시예에서는 차폐 격벽(15)으로 회로 기판(PCB)을 이용한다. 따라서 차폐 격벽(15)에 구비되는 도전층(15b)은 회로 기판(PCB)의 배선층으로 구현될 수 있다. 그러나 이에 한정되는 것은 아니다.
차폐 격벽(15)의 실장 높이는 밀봉부(14)의 높이와 동일하게 구성된다. 따라서, 차폐 격벽(15)의 상단은 밀봉부(14)의 외부로 노출되며, 후술되는 차폐층(17)은 노출된 차폐 격벽(15)의 상단에 연결된다. 여기서 실장 높이는 기판(11)의 제1면에서 차폐 격벽(15)의 상단면 까지의 높이를 의미한다.
차폐 격벽(15)은 솔더나 도전성 에폭시와 같은 도전성 접착제를 통해 기판(11)의 제1 접지 전극(19a)에 접합된다. 그러나 이에 한정되는 것은 아니다. 예컨대, 차폐 격벽(15)이 차폐층(17)을 통해 제2 접지 전극(19b)과 전기적으로 연결되어 있는 경우, 절연성 접착제를 이용하여 차폐 격벽(15)을 기판(11)에 접합하는 것도 가능하다.
한편, 도 2에 도시된 바와 같이, 차폐 격벽(15)에서 도전층(15b)의 표면에는 절연막(15f)이 배치될 수 있다. 절연막(15f)은 산화막으로 이루어질 수 있다. 이러한 절연막(15f)은 수지 재질로 형성되는 밀봉부(14)와 차폐 격벽(15) 간의 접합력을 증가시킬 수 있다.
그러나 절연막(15f)은 산화막으로 한정되지 않으며, 수지나 무기막으로 절연막을 형성하는 등 다양한 변형이 가능하다.
차폐층(17)은 밀봉부(14)의 표면을 따라 형성되어 외부로부터 전자 부품(1)으로 유입되거나, 전자 부품(1)에서 외부로 유출되는 전자기파를 차폐한다. 따라서 차폐층(17)은 도전성 물질로 형성되며, 기판(11)의 제2 접지 전극(19b)과 전기적으로 연결된다.
차폐층(17)과 기판(11)의 제2 접지 전극(19b)을 전기적으로 연결하기 위해, 기판(11)의 제2 접지 전극(19b)은 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다.
차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
예를 들어, 본 실시예에 따른 차폐층(17)은 밀봉부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스퍼터링 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다.
또한, 차폐층(17)은 차폐 격벽(15)과 전기적으로 연결될 수 있다. 차폐층(17)은 밀봉부(14)의 상부면으로 노출된 차폐 격벽(15)의 도전층(15b) 단부에도 배치되어 차폐 격벽(15)의 도전층(15b)과 전기적으로 연결된다.
이처럼 차폐층(17)과 차폐 격벽(15)이 연결되는 경우, 차폐층(17)과 차폐 격벽(15) 중 어느 하나는 접지 전극(19)과의 연결이 생략될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 차폐층(17)과 차폐 격벽(15)을 직접 연결하지 않고 기판(11)의 접지 전극(19)을 통해 차폐층(17)과 차폐 격벽(15) 간접적으로 연결하는 등 다양한 변형이 가능하다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 밀봉부(14)나 차폐층(17)을 통해 의해 기판(11)에 실장되는 전자 부품(1)을 외부 환경으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.
또한, 제1 부품(1a)과 제2 부품(1b) 간에 차폐 격벽(15)이 배치되므로, 제1 부품(1a)과 제2 부품(1b) 간에 전자기파 간섭이 발생하는 것을 방지할 수 있다.
더하여, 차폐 격벽(15)의 절연층(15a) 두께를 조절하여 다양한 형태로 차폐 격벽(15)을 구성할 수 있다. 예컨대, 절연층(15a)의 재질과 두께를 조절하여 전자 소자 모듈의 휨(warpage)을 최소화할 수 있다.
다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.
도 3 내지 도 5는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다.
먼저 도 3에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 실장한다.
본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 또한 기판(11)의 제1면인 상면에는 실장용 전극과 접지 전극(19) 등이 형성된다.
전자 부품들(1)과 차폐 격벽(15)은 솔더(solder)와 같은 도전성 접착제(30)를 통해 기판(11)에 접합될 수 있다. 이 과정에서 차폐 격벽(15)의 도전층들(15b)은 도전성 접착제(30)에 접합되어 접지 전극(19)과 전기적으로 연결된다.
이어서, 도 4에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 밀봉하는 밀봉부(14)를 형성한다.
밀봉부(14)는 기판(11)의 제1면 전체에 형성되거나 부분적으로 형성될 수 있다. 또한 밀봉부(14)는 전자 부품들(1)뿐만 아니라, 차폐 격벽(15) 전체를 매립하는 형태로 형성된다. 그러나, 제2 접지 전극(19b)의 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다. 이러한 구성은 밀봉부(14)를 형성하는 몰딩 과정에서 제2 접지 전극(19b)이 노출되도록 금형을 구성하거나, 밀봉부(14)를 기판(11)의 제1면 전체에 형성한 후, 제2 접지 전극(19b)을 덮고 있는 밀봉부(14)의 일부를 제거하는 등의 방법으로 구현될 수 있다.
본 단계에서 밀봉부(14)는 트랜스퍼 몰딩 방식을 통해 제조될 수 있으나 이에 한정되는 것은 아니다.
이어서, 도 5에 도시된 바와 같이, 밀봉부(14)를 부분적으로 제거한다.
본 단계에서 밀봉부(14)는 그라인더(G) 등을 통해 상부부터 제거되며, 차폐 격벽(15)의 상단이 밀봉부(14)의 외부로 노출될 때까지 제거된다. 이에 밀봉부(14)는 차폐 격벽(15)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분된다.
이어서, 밀봉부(14)의 표면에 차폐층(17)을 형성하여 도 1에 도시된 본 실시예의 전자 소자 모듈을 완성한다.
차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
이 과정에서 차폐층(17)은 밀봉부의 외부로 노출된 차폐 격벽(15)과 제2 접지 전극(19b) 중 적어도 하나와 전기적으로 연결된다.
이와 같은 과정을 통해 완성되는 본 실시예에 따른 전자 소자 모듈은 PCB와 같은 회로 기판을 이용하여 표면 실장 방식으로 제1 부품과 제2 부품 사이를 차폐 격벽을 배치한다. 따라서 제1 부품과 제2 부품 사이에 차폐 격벽을 형성하기 위해 밀봉부에 트렌치를 형성하는 등의 공정이 필요치 않으며, 이에 제조가 용이하다.
한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다.
도 6은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이다.
먼저 도 6을 참조하면, 본 실시예에 따른 차폐 격벽(15)은 전술한 실시예와 유사하게 구성되며, 차폐 격벽(15)의 상단면과 하단면에 도전성 재질의 접합층(15c)이 형성된다는 점에서만 차이를 갖는다.
상단면과 하단면에 배치되는 접합층(15c)은 스퍼터링이나 디핑(dipping) 방식을 통해 도전성 물질을 차폐 격벽(15)의 상단면과 하단면에 도포함으로써 형성될 수 있으나 이에 한정되는 것은 아니다.
차폐 격벽(15)이 이와 같이 구성되는 경우, 상단면과 하단면에 배치된 접합층(15c)으로 인해, 기판(11)의 접지 전극(19)이나 차폐층(17)과 차폐 격벽(15)과의 접합 면적이 증가된다. 따라서 접합 신뢰성을 높일 수 있다.
한편, 접합층(15c)은 차폐 격벽(15)의 상단면이나 하단면 전체에 배치될 수 있다. 그러나 이에 한정되는 것은 아니며, 차폐 격벽(15)의 상단면이나 하단면에 부분적으로 배치하는 것도 가능하다.
도 7은 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이고, 도 8은 도 7에 도시된 차폐 격벽을 개략적으로 도시한 사시도이다. 여기서 도 7은 도 8의 I-I＇에 따른 단면을 도시하고 있다.
도 7 및 도 8을 참조하면, 차폐 격벽(15)은 절연층(15a)을 관통하는 적어도 하나의 층간 접속 도체(16)를 포함한다.
층간 접속 도체(16)는 절연층(15a)을 관통하는 스루홀(through-hole) 내에 도전성 물질을 배치함으로써 형성될 수 있다. 예컨대, 층간 접속 도체(16)는 도전성 비아(via)의 형태로 형성될 수 있다. 따라서 층간 접속 도체(16)는 스루홀 내에 도전성 물질을 채우거나, 스루홀의 내벽에 도전성 물질을 도포하여 형성할 수 있다.
층간 접속 도체(16)에 의해 절연층(15a) 양면에 배치되는 두 도전층(15b)은 서로 전기적으로 연결된다. 층간 접속 도체(16)는 도전층(15b)과 동일한 재질로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다.
본 실시예에서 층간 접속 도체(16)는 절연층(15a)의 내부에 배치되는 적어도 하나의 제1 접속 도체(16a), 그리고 절연층(15a)의 테두리 측에 배치되는 적어도 하나의 제2 접속 도체(16b)를 포함한다.
제1 접속 도체(16a)는 절연층(15a)의 내부에 배치되어 두 도전층(15b)을 전기적으로 연결한다. 이에 두 도전층(15b)의 결합력을 높인다.
제2 접속 도체(16b)는 차폐 격벽(15)의 상단면이나 하단면에 배치되며, 차폐 격벽(15)의 상단면이나 하단면을 통해 적어도 일부가 노출된다. 이러한 제2 접속 도체(16b)는 차폐 격벽(15)을 제조하는 과정에서 차폐 격벽(15)의 하단면이나 상단면으로 층간 접속 도체(16)가 노출되도록 차폐 격벽(15)을 절단함으로써 마련될 수 있다. 따라서 제2 접속 도체(16b)는 제1 접속 도체(16a)보다 작은 크기로 형성된다.
제2 접속 도체(16b)는 제1 접속 도체(16a)와 동일한 기능을 수행하며, 이에 더하여 차폐 격벽(15)과 기판(11)의 접지 전극(19) 또는 차폐층(17)이 접합되는 접합 면적을 확장한다. 따라서 차폐 격벽(15)과 기판(11) 또는 차폐층(17) 간의 접합 신뢰성을 높일 수 있다.
한편, 본 실시예에서는 제1 접속 도체(16a)가 원통형으로 형성되고, 제2 접속 도체(16b)는 반원통 형상으로 구성되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어, 상기한 접합 면적을 확장하기 위해, 제2 접속 도체(16b)는 다수개가 서로 접촉하도록 연속적으로 배치할 수 있다.
또한 본 실시예에서는 스루홀의 내부가 완전히 채워진 형태로 층간 접속 도체(16)를 구성하고 있으나, 이에 한정되지 않으며, 스루홀의 내벽에만 도전성 물질을 도포하여, 스루홀의 내부가 완전히 채워진 형태가 아닌 스루홀 내부에 관통 구멍 형태의 공간이 형성된 구조로 층간 접속 도체(16)를 구성하는 것도 가능하다.
이 경우, 제1 접속 도체(16a)에 형성된 내부 공간에는 밀봉부가 삽입될 수 있다. 또한 제2 접속 도체(16b)에 형성된 내부 공간에는 도전성 접착제가 삽입될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도이다.
도 9를 참조하면, 본 실시예의 차폐 격벽(15)은 도전층(15b)의 외부에 각각 외부 절연층(15d)이 적층 배치된다.
이에 따라 본 실시예의 차폐 격벽(15)은 3개의 절연층(15a, 15d)과 2개의 도전층(15b)이 번갈아 적층된 기판의 구조를 갖는다.
외부 절연층(15d)은 수지 재질로 형성될 수 있다.
따라서 이처럼 밀봉부(14)와 접하는 차폐 격벽(15)의 표면을 외부 절연층(15d)으로 구성하는 경우, 전술한 바와 같이 수지 재질로 구성되는 밀봉부(14)와의 접합성을 높일 수 있다.
한편 본 실시예에서는 절연층들(15a, 15d)이 모두 동일한 재질로 형성되는 경우를 예로 들고 있다. 그러나 이에 한정되는 것은 아니며, 도전층들(15b) 사이에 배치되는 절연층(15a)과, 외부 절연층(15d)을 서로 다른 재질로 구성하는 것도 가능하다.
또한 본 발명의 구성은 상기한 구성으로 한정되지 않으며, 절연층(15d)의 표면에 다른 도전층와 절연층을 더 적층하는 등 필요에 따라 다양한 변형이 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. 또한 각 실시예들은 서로 조합될 수 있다.
100: 전자 소자 모듈
1: 전자 부품
11: 기판
14: 밀봉부
15: 차폐 격벽
17: 차폐층
19: 접지 전극

Claims (16)

  1. 기판;
    상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
    상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽; 및
    상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
    를 포함하며,
    상기 차폐 격벽은 적어도 하나의 절연층과, 상기 절연층에 적층 배치되는 적어도 하나의 도전층, 및 상기 도전층과 상기 밀봉부 사이에 배치되고 산화막으로 형성되는 절연막을 포함하는, 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 밀봉부의 표면에 배치되는 차폐층을 더 포함하며,
    상기 도전층은 상기 차폐층과 전기적으로 연결되는 전자 소자 모듈.
  3. 제1항에 있어서,
    상기 차폐 격벽과 상기 기판 사이에 배치되는 도전성 접착제를 더 포함하는 전자 소자 모듈.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 도전층은,
    상기 절연층의 양면에 각각 배치되는 전자 소자 모듈.
  7. 제1항에 있어서, 상기 기판은,
    상기 차폐 격벽의 하부에 배치되어 상기 도전층과 연결되는 접지 전극을 포함하는 전자 소자 모듈.
  8. 제2항에 있어서, 상기 기판은,
    상기 밀봉부의 외부로 노출되도록 배치되며 상기 차폐층과 전기적으로 연결되는 접지 전극을 포함하는 전자 소자 모듈.
  9. 제2항에 있어서, 상기 차폐 격벽은,
    상기 기판과 대면하는 하단면과, 상기 차폐층과 연결되는 상단면에 각각 도전성 재질의 접합층이 배치되는 전자 소자 모듈.
  10. 기판;
    상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
    상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐격벽; 및
    상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
    를 포함하며,
    상기 차폐 격벽은 적어도 하나의 절연층, 상기 절연층의 양면에 각각 적층 배치되는 적어도 하나의 도전층, 및 상기 절연층을 관통하며 배치되어 상기 양면의 도전층을 전기적으로 연결하는 다수의 층간 접속 도체를 포함하는, 전자 소자 모듈.
  11. 제10항에 있어서, 상기 층간 접속 도체는,
    상기 절연층의 내부에 배치되는 제1 접속 도체와, 상기 절연층의 테두리 측에 배치되는 제2 접속 도체를 포함하는 전자 소자 모듈.
  12. 제11항에 있어서, 상기 제2 접속 도체는,
    적어도 일부가 상기 차폐 격벽의 상단면 또는 하단면으로 노출되도록 배치되는 전자 소자 모듈.
  13. 제12항에 있어서, 상기 제2 접속 도체는,
    상기 제1 접속 도체보다 작은 크기로 형성되는 전자 소자 모듈.
  14. 제1항에 있어서, 상기 차폐 격벽은,
    상기 도전층의 외부에 적층 배치되는 외부 절연층을 더 포함하는 전자 소자 모듈.
  15. 접지 전극을 구비하는 제1 회로 기판;
    상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
    상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 제1 회로 기판에 수직하게 실장되는 제2 회로 기판; 및
    상기 제1 부품, 제2 부품, 및 상기 제2 회로 기판을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
    를 포함하며,
    상기 제2 회로 기판의 배선층은 상기 제1 회로 기판의 상기 접지 전극과 연결되는 전자 소자 모듈.
  16. 제15항에 있어서, 상기 제2 회로 기판은,
    두 개의 상기 배선층이 절연층의 양면에 배치되고, 상기 절연층을 관통하며 배치되어 상기 절연층 양면에 배치된 상기 배선층들을 상호 연결하는 다수의 층간 접속 도체를 포함하는 전자 소자 모듈.
KR1020180064145A 2018-04-05 2018-06-04 전자 소자 모듈 KR102518174B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/181,397 US10629542B2 (en) 2018-04-05 2018-11-06 Electronic device module
CN201910101873.4A CN110349938A (zh) 2018-04-05 2019-02-01 电子装置模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180039594 2018-04-05
KR1020180039594 2018-04-05

Publications (2)

Publication Number Publication Date
KR20190116886A KR20190116886A (ko) 2019-10-15
KR102518174B1 true KR102518174B1 (ko) 2023-04-05

Family

ID=68209349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064145A KR102518174B1 (ko) 2018-04-05 2018-06-04 전자 소자 모듈

Country Status (1)

Country Link
KR (1) KR102518174B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908984A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种带有散热片的ssd堆叠封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086603A (ja) 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US20060258050A1 (en) * 2004-03-30 2006-11-16 Joji Fujiwara Module component and method for manufacturing the same
US20170354039A1 (en) * 2014-12-12 2017-12-07 Meiko Electronics Co., Ltd. Encapsulated Circuit Module, And Production Method Therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080078483A (ko) 2007-02-23 2008-08-27 엘지이노텍 주식회사 전자파 차폐구조를 가지는 ｒｆ통신모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086603A (ja) 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US20060258050A1 (en) * 2004-03-30 2006-11-16 Joji Fujiwara Module component and method for manufacturing the same
US20170354039A1 (en) * 2014-12-12 2017-12-07 Meiko Electronics Co., Ltd. Encapsulated Circuit Module, And Production Method Therefor

Also Published As

Publication number Publication date
KR20190116886A (ko) 2019-10-15

Similar Documents

Publication Publication Date Title
KR102470354B1 (ko) 전자 소자 모듈
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US10629542B2 (en) Electronic device module
JP6281016B2 (ja) 回路基板及びその製造方法
KR20200001102A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
US11195800B2 (en) Electronic device module and method of manufacturing the same
KR102428340B1 (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
US11252812B2 (en) Electronic device module
KR102518174B1 (ko) 전자 소자 모듈
KR102387747B1 (ko) 전자 소자 모듈
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20190129650A (ko) 전자 소자 모듈 및 그 제조 방법
KR20220000087A (ko) 전자 소자 모듈
KR102297901B1 (ko) 전자 소자 모듈
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20130062967A (ko) 반도체 패키지 및 그 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR20200013373A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200011181A (ko) 전자 소자 모듈
KR20210085450A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right