JP6973475B2 - エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ - Google Patents
エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ Download PDFInfo
- Publication number
- JP6973475B2 JP6973475B2 JP2019511179A JP2019511179A JP6973475B2 JP 6973475 B2 JP6973475 B2 JP 6973475B2 JP 2019511179 A JP2019511179 A JP 2019511179A JP 2019511179 A JP2019511179 A JP 2019511179A JP 6973475 B2 JP6973475 B2 JP 6973475B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- epitaxial film
- plane
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 165
- 239000010703 silicon Substances 0.000 title claims description 165
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 158
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 235000012431 wafers Nutrition 0.000 claims description 136
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 52
- 239000013078 crystal Substances 0.000 claims description 43
- 229910052786 argon Inorganic materials 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 72
- 230000007547 defect Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 238000007711 solidification Methods 0.000 description 8
- 230000008023 solidification Effects 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 7
- 150000003376 silicon Chemical class 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910001961 silver nitrate Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/02—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using electric fields, e.g. electrolysis
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
- C30B30/08—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions in conditions of zero-gravity or low gravity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Electrochemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
このような不具合を解消するために、特許文献1には、エピタキシャル膜形成前のシリコンウェーハに対して、アルゴンガス雰囲気下でアルゴンアニール工程を行った後、エピタキシャル膜を成長させることが開示されている。
特許文献1の方法で製造されたエピタキシャルシリコンウェーハであって、表面検査装置によってSFを検出できなかったエピタキシャルシリコンウェーハのエピタキシャル膜を、M−Dash液((フッ酸(50wt%):硝酸(70wt%):酢酸(100wt%):H2O=1:3:8〜12:0.17)+硝酸銀水溶液(0.005〜0.05g/L))(SEMI MF1809−0704参照)で選択エッチングした。選択エッチング後のエピタキシャル膜表面をTEM(Transmission Electron Microscope:透過型電子顕微鏡)で観察すると、図1Aに示すように、転位欠陥DFが存在していた(後述する、転位線)。さらに、図1AのA−A線に沿う縦断面をTEMで観察すると、図1Bに示すように、転位欠陥DFは、エピタキシャル膜EP表面に対して斜めに延びていた。
この転位欠陥DFは、平面視のサイズが1μm〜2μm程度であって、(100)面が傾斜した面を主表面とし、[011]方向、[0−1−1]方向、[0−11]方向および[01−1]方向のいずれかの方向に結晶方位性を有した転位線であった。
また、転位線は、SFと同様に、酸素とリンのクラスターに起因するシリコンウェーハの微小ピットによって発生していると推測できる。
以上の結果から、本発明者は、エピタキシャル膜EP表面に現れない転位線が半導体デバイスの電気特性を悪化させていると推測し、所定の面方位のシリコンウェーハにエピタキシャル膜を形成すると、面方位性を有する転位線の発生を抑制できることを見出し、本発明を完成させた。
その結果、転位線の密度が10個/cm2以下であり、転位線の発生が抑制されたエピタキシャルシリコンウェーハを得ることができる。したがって、このようなエピタキシャルシリコンウェーハ用いて、十分な電気特性を有する半導体デバイスを製造できる。
本発明をリンをドーパントとした抵抗率が0.9mΩ・cm未満のシリコンウェーハに適用することが好ましい。さらに、抵抗率が0.8mΩ・cm未満のシリコンウェーハに適用することがさらに好ましい。
以下、本発明の一実施形態について図面を参照して説明する。
〔エピタキシャルシリコンウェーハの構成〕
図2Aに示すように、エピタキシャルシリコンウェーハEWは、シリコンウェーハWFと、このシリコンウェーハWFに設けられたエピタキシャル膜EPとを備えている。
シリコンウェーハWFは、直径が199.8mm以上200.2mm以下であり、電気抵抗率が1.0mΩ・cm未満になるようにリンを含んでいる。シリコンウェーハWFは、(100)面が傾斜した面を主表面WF1とし、図2Bに示すように、(100)面に垂直な[100]軸が主表面WF1に直交する軸に対して、[001]方向、[00−1]方向、[010]方向、[0−10]方向のうちいずれか一方向、あるいは、これらの間の任意の一方向に0°5′以上0°25′以下だけ傾斜している。
このような構成のエピタキシャルシリコンウェーハEWにおいて、結晶方位性を有し、全体がエピタキシャル膜EP内部に位置する転位線の密度は、10個/cm2以下であり転位線の発生が抑制されている。また、エピタキシャルシリコンウェーハEWの表面で観察されるSFの密度は、1個/cm2以下である。
次に、上記エピタキシャルシリコンウェーハEWの製造方法について説明する。
エピタキシャルシリコンウェーハEWの製造方法は、図3に示すように、ウェーハ準備工程S1と、アルゴンアニール工程S2と、プリベーク工程S3と、エピタキシャル膜成長工程S4とを備えている。
なお、上記シリコン単結晶の製造条件としては、以下のものが例示できる。
リン濃度:7.38×1019atoms/cm3以上1.64×1020atoms/cm3以下
酸素濃度:2×1017atoms/cm3以上20×1017atoms/cm3(ASTM F121−1979)以下
そして、この得られたシリコンウェーハWFに対し、必要に応じて、ラッピング、化学エッチング、鏡面研磨、その他の処理を行う。
また、1回で複数のシリコンウェーハWFをアニール可能なバッチ炉を用いることが好ましい。
雰囲気:水素ガス、塩化水素ガス
水素ガスの流量:40SLM
塩化水素ガスの流量:1SLM
熱処理温度:1190℃(1050℃以上1250℃以下)
熱処理時間:30秒(30秒以上300秒以下)
なお、プリベーク工程S3において水素および塩化水素を含むガス雰囲気を形成するに際し、まず水素ガスのみの雰囲気下で昇温し、1050℃以上1250℃以下の温度に到達したら、塩化水素ガスを供給することが好ましい。このようなタイミングで塩化水素ガスを供給することによって、エピタキシャルシリコンウェーハEWに曇りが発生してしまうことと、スリップ転位の発生を抑制することができる。
また、プリベーク工程S3によるシリコンウェーハWFの取代は、150nm以上600nm以下が好ましく、500nm±100nmであることがさらに好ましい。
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1100℃以上1165℃以下
エピタキシャル膜の厚さ:2μm(1μm以上10μm以下)
抵抗率(エピ膜抵抗率):0.2Ω・cm(0.01Ω・cm以上10Ω・cm以下)
シリコンウェーハの結晶軸傾け角度を大きくすると、エピタキシャル膜成長工程において転位線が発生しやすく、成長温度が高い場合、その転位は、線状のみならず面のずれも伴ってSFとしてエピタキシャル膜表面で検出される。しかし、成長温度が低い場合、転位線は、エピタキシャル膜表面まで突き抜けずに、エピタキシャル膜内部に終端が位置してしまうと考えられる。
また、結晶軸傾け角度を小さくすることで、(100)面に現れる転位面、すなわちすべり面である(111)面のStep数が低減され、転位線が発生し難いシリコンウェーハに対して、1100℃未満のエピタキシャル膜低温成長を実施した場合は、Terraceが広くかつシリコンが持つエネルギーが小さいため、供給されたシリコンがKink位置に到達できず、Terrace上に留まったシリコンを核として異常成長が行われ、ヒロック欠陥が発生しやすい。
そこで、結晶軸傾け角度が小さく転位線が発生し難いシリコンウェーハに対して、1100℃以上のエピタキシャル膜高温成長を実施することで、エピタキシャル膜表面にヒロック欠陥が存在せず、エピタキシャル膜内部にも転位線が発生しないエピタキシャルウェーハを得ることができる。その結果、結晶方位性を有し、全体がエピタキシャル膜EP内部に位置する転位線の密度が10個/cm2以下であり転位線の発生が抑制されたエピタキシャルシリコンウェーハEWを得ることができる。なお、エピタキシャル膜成長温度は、1165℃を超えるとエピタキシャル膜にスリップ転位が発生するので好ましくない。
〔比較例1〕
まず、チョクラルスキー法によって、直胴部の抵抗率が1.0mΩ・cm未満となるようにリンを添加し、中心軸が[100]軸と一致しかつ直径が200mmのシリコン単結晶を製造した。このときの各固化率における570℃±70℃での滞在時間は、図4に示すように、固化率が約56%までの領域は、約280分から約530分までほぼ直線的に長くなり、これに続く約68%までの領域は、約530分から約40分までほぼ直線的に短くなり、これに続く領域は、約40分から約30分までほぼ直線的に短くなった。また、このときの各固化率における抵抗率は、図4に示すように、下端に向かうほど低くなった。
なお、固化率とは、最初に坩堝に貯留された融液の初期チャージ重量に対するシリコン単結晶の引上げ重量の割合をいう。
比較例1のシリコンウェーハは、引き上げ方向上端側をトップ領域、下端側をボトム領域、トップ領域とボトム領域との間をミドル領域とした場合、ボトム領域の中間位置BMから取得した。中間位置BMにおける570℃±70℃での滞在時間は、40分以下であった。比較例1のシリコンウェーハの基板抵抗率は0.8mΩ・cm以上0.9mΩ・cm未満であった。
この後、シリコンウェーハに対して、プリベーク工程を行った。この工程は、水素および塩化水素を含むガス雰囲気下において、1190℃の温度で30秒の熱処理を行った。このときの取代は、160nmであった。
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1040℃
エピタキシャル膜の厚さ:2μm
エピタキシャル膜の抵抗率:0.2Ω・cm
図5に示すように、各固化率における抵抗率が比較例1と比べて低くなるように、リンの添加量を調整したこと以外は、比較例1と同じ条件でシリコン単結晶を製造した。そして、このシリコン単結晶における比較例1と同じボトム領域の中間位置BMから、面方位が比較例1と同じシリコンウェーハを取得した。比較例2のシリコンウェーハの基板抵抗率は、0.7mΩ・cm未満であった。
その後、比較例1と同じ条件で、アルゴンアニール工程、プリベーク工程、エピタキシャル膜成長工程を行い、比較例2のサンプルを得た。
図6に示すように、比較例2で製造したシリコン単結晶におけるミドル領域の中間位置MMから、面方位が比較例1と同じシリコンウェーハを取得した。中間位置MMにおける570℃±70℃での滞在時間は、390分以上であった。比較例3のシリコンウェーハの基板抵抗率は0.7mΩ・cm以上0.8mΩ・cm未満であった。
その後、比較例1と同じ条件で、アルゴンアニール工程、プリベーク工程、エピタキシャル膜成長工程を行い、比較例3のサンプルを得た。
図5に示すような比較例2と同じ条件でシリコン単結晶を製造した。このシリコン単結晶における比較例3と同じ中間位置MMから、その中心軸に対する直交面ではない面でスライスし、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°30′だけ傾斜した比較例4,6のシリコンウェーハを取得した。また、上記中間位置MMから、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°45′だけ傾斜した比較例5,7のシリコンウェーハを取得した。比較例4〜7のシリコンウェーハの基板抵抗率は0.7mΩ・cm以上0.8mΩ・cm未満であった。
図4に示すような比較例1と同じ条件でシリコン単結晶を製造した。このシリコン単結晶におけるボトム領域の中間位置BMから、その中心軸に対する直交面ではない面でスライスし、(100)面が傾斜した面を主表面とし、表1に示すように、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°15′だけ傾斜したシリコンウェーハを取得した。実施例1のシリコンウェーハの基板抵抗率は0.8mΩ・cm以上0.9mΩ・cm未満であった。
この後、シリコンウェーハに対して、温度を1190℃、時間を90秒、取代を500nmとしたこと以外は、比較例1と同じ条件でプリベーク工程を行った。
そして、シリコンウェーハのエッチング面に対して、温度を1100℃にしたこと以外は、比較例1と同じ条件でエピタキシャル膜成長工程を行い、実施例1のサンプルを得た。
図5に示すような比較例2と同じ条件でシリコン単結晶を製造し、このシリコン単結晶における比較例2,3と同じ中間位置BM,MMから、面方位が実施例1と同じ実施例2,3のシリコンウェーハを取得した。実施例2のシリコンウェーハの基板抵抗率は、0.7mΩ・cm未満であり、実施例3のシリコンウェーハの基板抵抗率は、0.7mΩ・cm以上0.8mΩ・cm未満であった。
その後、実施例1と同じ条件で、アルゴンアニール工程、プリベーク工程、エピタキシャル膜成長工程を行い、実施例2,3のサンプルを得た。
図5に示すような比較例2と同じ条件でシリコン単結晶を製造した。このシリコン単結晶における比較例3と同じ中間位置MMから、その中心軸に対する直交面ではない面でスライスし、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°5′だけ傾斜した実施例4,7のシリコンウェーハを取得した。また、上記中間位置MMから、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°15′だけ傾斜した実施例5のシリコンウェーハを取得した。さらに、上記中間位置MMから、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[010]方向に0°25′だけ傾斜した実施例6,8のシリコンウェーハを取得した。実施例4〜8のシリコンウェーハの基板抵抗率は0.7mΩ・cm以上0.8mΩ・cm未満であった。
〔エピタキシャル膜表面の評価〕
表面検査装置(KLA−Tencor社製SP−1、DCNモード)を用いて、比較例1〜3、実施例1〜3のエピタキシャル膜表面で観察される90nmサイズ以上のLPDをカウントし、単位面積あたりの個数(密度)を評価した。その結果を表1に示す。
このことから、シリコンウェーハの[100]軸の傾け角度が0°25′を超える場合、エピタキシャル膜成長工程における成長温度が1100℃以上になるとLPDの密度が高くなり、1100℃未満になるとLPDの密度が低くなることが確認できた。
また、シリコンウェーハの[100]軸の傾け角度が0°5′以上0°25′以下の場合、エピタキシャル膜成長工程における成長温度が1100℃以上であっても、LPDの密度が低くなることが確認できた。
比較例1〜7、実施例1〜8の厚さが2μmのエピタキシャル膜に対し、上述のM−Dash液を用いて1μmの選択エッチングを行った。そして、エッチング面を光学顕微鏡(NIKON、OPTIPHOT88)で観察し、エピタキシャルシリコンウェーハの中心から外縁に向かう直線状の複数箇所において、1.4μmサイズ以上の欠陥をカウントした。その単位面積あたりの個数(密度)を図7に示す。
そして、比較例2,3で検出された欠陥をTEMで観察したところ、図1A,図1Bに示すような(100)面が傾斜した面を主表面とし、[011]方向、[0−1−1]方向、[0−11]方向および[01−1]方向のいずれかの方向に結晶方位性を有する転位欠陥DFであった。このことから、比較例2,3のエピタキシャル膜には、結晶方位性を有し、全体がエピタキシャル膜内部に位置する転位線が存在していることがわかった。
このことから、シリコンウェーハの基板抵抗率は、エピタキシャル膜内部における転位線の発生に影響を及ぼすことが確認できた。
このことから、シリコン単結晶における570℃±70℃の滞在時間は、エピタキシャル膜内部における転位線の発生に影響を及ぼすことが確認できた。
このことから、シリコン単結晶における570℃±70℃の滞在時間は、基板抵抗率よりもエピタキシャル膜内部における転位線の発生に及ぼす影響が大きいことが確認できた。
このことから、エピタキシャル膜成長工程の成長温度は、エピタキシャル膜内部における転位線の発生に及ぼす影響が大きいことが確認できた。
このことから、[100]軸の傾け角度を所定の値に設定することで、すなわちシリコンウェーハの面方位を所定の方位に設定することで、転位線の発生抑制できることがわかった。
さらに、[100]軸の傾け角度が0°5′以上0°25′以下のいずれの角度であっても、実施例1〜8と同様の結果が得られると推測できる。その理由は、エピタキシャル膜成長時の温度によってTerrace上で核形成が始まるか否かが決まるので、0°5′以上0°25′以下の範囲であれば、成長温度を1100℃以上で適切に選択することにより、Terrace上に留まったシリコンを核とした異常成長によるヒロック欠陥を抑制できると推定される。
Claims (3)
- リンをドーパントとした抵抗率が1.0mΩ・cm未満のシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
(100)面が傾斜した面を主表面とし、前記(100)面に垂直な[100]軸が前記主表面に直交する軸に対して0°5′以上0°25′以下だけ傾斜した前記シリコンウェーハを準備するウェーハ準備工程と、
前記シリコンウェーハに対し、アルゴンガス雰囲気下において1200℃以上1220℃以下の温度で30分以上の熱処理を行うアルゴンアニール工程と、
前記アルゴンアニール工程後のシリコンウェーハの表面をエッチングするプリベーク工程と、
前記プリベーク工程後のシリコンウェーハの表面に1100℃以上1165℃以下の成長温度で前記エピタキシャル膜を成長させるエピタキシャル膜成長工程とを備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1に記載のエピタキシャルシリコンウェーハの製造方法において、
前記プリベーク工程は、150nm以上600nm以下の取代でエッチングすることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - リンをドーパントとした抵抗率が1.0mΩ・cm未満のシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、
前記シリコンウェーハは、(100)面が傾斜した面を主表面とし、前記(100)面に垂直な[100]軸が前記主表面に直交する軸に対して0°5′以上0°25′以下だけ傾斜しており、
結晶方位性を有し、全体が前記エピタキシャル膜の内部に位置する転位線の密度が10個/cm2以下であることを特徴とするエピタキシャルシリコンウェーハ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017076034 | 2017-04-06 | ||
JP2017076034 | 2017-04-06 | ||
PCT/JP2018/012640 WO2018186248A1 (ja) | 2017-04-06 | 2018-03-28 | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018186248A1 JPWO2018186248A1 (ja) | 2020-01-16 |
JP6973475B2 true JP6973475B2 (ja) | 2021-12-01 |
Family
ID=63712954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019511179A Active JP6973475B2 (ja) | 2017-04-06 | 2018-03-28 | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10867791B2 (ja) |
JP (1) | JP6973475B2 (ja) |
KR (1) | KR102279113B1 (ja) |
CN (1) | CN110603350B (ja) |
DE (1) | DE112018001919B4 (ja) |
WO (1) | WO2018186248A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102181277B1 (ko) * | 2016-08-10 | 2020-11-20 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
JP7491705B2 (ja) * | 2020-02-19 | 2024-05-28 | グローバルウェーハズ・ジャパン株式会社 | 半導体シリコンウェーハの製造方法 |
JP2023093096A (ja) * | 2021-12-22 | 2023-07-04 | グローバルウェーハズ・ジャパン株式会社 | シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3081706B2 (ja) * | 1992-06-12 | 2000-08-28 | 株式会社東芝 | 半導体装置用基板 |
JP3601383B2 (ja) * | 1999-11-25 | 2004-12-15 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
JP2004009123A (ja) * | 2002-06-10 | 2004-01-15 | Toshiba Corp | 絞り加工部品、絞り加工部品の製造方法およびその装置 |
JP4089354B2 (ja) * | 2002-08-30 | 2008-05-28 | 株式会社Sumco | エピタキシャルウェーハとその製造方法 |
JP4190906B2 (ja) * | 2003-02-07 | 2008-12-03 | 信越半導体株式会社 | シリコン半導体基板及びその製造方法 |
JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP5544986B2 (ja) * | 2010-04-01 | 2014-07-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ |
JP5845143B2 (ja) | 2012-06-29 | 2016-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
FR2995913B1 (fr) * | 2012-09-24 | 2014-10-10 | Commissariat Energie Atomique | Procede de formation d'une couche de silicium epitaxiee. |
US10233562B2 (en) | 2013-04-24 | 2019-03-19 | Sumco Techxiv Corporation | Method for producing single crystal, and method for producing silicon wafer |
JP6052189B2 (ja) * | 2014-01-16 | 2016-12-27 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
JP6477210B2 (ja) * | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
-
2018
- 2018-03-28 KR KR1020197030558A patent/KR102279113B1/ko active IP Right Grant
- 2018-03-28 CN CN201880021911.9A patent/CN110603350B/zh active Active
- 2018-03-28 JP JP2019511179A patent/JP6973475B2/ja active Active
- 2018-03-28 WO PCT/JP2018/012640 patent/WO2018186248A1/ja active Application Filing
- 2018-03-28 US US16/497,869 patent/US10867791B2/en active Active
- 2018-03-28 DE DE112018001919.5T patent/DE112018001919B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
DE112018001919T5 (de) | 2020-01-09 |
WO2018186248A1 (ja) | 2018-10-11 |
KR20190124793A (ko) | 2019-11-05 |
CN110603350A (zh) | 2019-12-20 |
KR102279113B1 (ko) | 2021-07-16 |
JPWO2018186248A1 (ja) | 2020-01-16 |
CN110603350B (zh) | 2021-07-16 |
US20200027727A1 (en) | 2020-01-23 |
DE112018001919B4 (de) | 2022-09-22 |
US10867791B2 (en) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
TWI552202B (zh) | Epitaxial silicon wafers and their manufacturing methods | |
JP6973475B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
JP2019186449A (ja) | エピタキシャルウェーハの製造方法 | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
US10861990B2 (en) | Epitaxial silicon wafer | |
KR20170126004A (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
JP4465141B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
KR101524913B1 (ko) | 실리콘 웨이퍼 | |
TW201719758A (zh) | 磊晶矽晶圓 | |
CN115135817B (zh) | 半导体硅晶片的制造方法 | |
JP2002299345A (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
US20230132859A1 (en) | Silicon wafer and epitaxial silicon wafer | |
US20230133472A1 (en) | Silicon wafer and epitaxial silicon wafer | |
CN115135818B (zh) | 半导体硅晶片的制造方法 | |
JP2011228459A (ja) | シリコンウェーハ及びその製造方法 | |
TW202328511A (zh) | 矽晶圓及磊晶矽晶圓 | |
JP2023070067A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2024038818A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2023070066A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2021130578A (ja) | 半導体シリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6973475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |