TWI436429B - 製造磊晶矽晶圓的方法以及磊晶矽晶圓 - Google Patents

製造磊晶矽晶圓的方法以及磊晶矽晶圓 Download PDF

Info

Publication number
TWI436429B
TWI436429B TW99110880A TW99110880A TWI436429B TW I436429 B TWI436429 B TW I436429B TW 99110880 A TW99110880 A TW 99110880A TW 99110880 A TW99110880 A TW 99110880A TW I436429 B TWI436429 B TW I436429B
Authority
TW
Taiwan
Prior art keywords
epitaxial
wafer
heat treatment
germanium
less
Prior art date
Application number
TW99110880A
Other languages
English (en)
Other versions
TW201115647A (en
Inventor
Shuichi Omote
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201115647A publication Critical patent/TW201115647A/zh
Application granted granted Critical
Publication of TWI436429B publication Critical patent/TWI436429B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

製造磊晶矽晶圓的方法以及磊晶矽晶圓
本發明是有關於一種即便於熱處理的低溫化、短時間化有所進展的半導體元件(device)製造製程中，亦可發揮高除氣(gettering)能力的磊晶矽晶圓(epitaxial silicon wafer)及其製造方法。
本申請案主張於2009年4月10日向日本提出申請之日本專利特願2009-095936號的優先權，該專利申請案所揭露之內容係完整結合於本說明書中。
於製造單晶矽(silicon single crystal)時，有各種方法，而作為最具代表性的單晶矽的製造方法，可列舉柴式法(Czochralski method)(以下稱作CZ法)。於藉由該CZ法的單晶矽的製造中，將多晶矽於坩堝(crucible)中熔解而形成矽熔液。然後，將晶種(seed crystal)浸漬於該矽熔液中，並以規定的旋轉速度、提拉速度來提拉晶種，藉此而於晶種的下方生長(grow)出圓柱狀的單晶矽錠(silicon single crystal ingot)。
於對此種藉由CZ法製造而製成的單晶矽錠進行切片(slice)、研磨、磨削所得的矽晶圓中，過飽和(氧進入晶格間的狀態)地存在著在單晶矽錠的提拉中所溶入的氧。由於此種過飽和的氧，於伴隨著高溫的熱處理，例如伴隨著1000℃以上的熱處理的元件製造過程中，矽晶圓的內部會形成氧析出物。
於元件製造製程中，若有重金屬混入矽晶圓中，則元件特性會產生劣化，從而導致製造良率降低。然而，若於矽晶圓的內部以足夠的密度存在如上所述的氧析出物，則混入矽晶圓內的重金屬會被該氧析出物所捕捉。藉此，作為元件活性層的矽晶圓的表面得以保持清潔，從而可防止元件的特性劣化或製造良率的降低。如此之作用被稱作本體內除氣(Intrinsic Gettering，IG)。IG自先前以來便被用作防止因重金屬污染所導致的元件特性劣化或良率降低的方法。
另一方面，在對表面進行了鏡面研磨後的矽晶圓中，存在被稱作結晶起因之微粒(Crystal Originated Particle，COP)的凹坑(pit)狀的內生(grown-in)缺陷。於微細化的元件中，該COP成為使元件的製造良率降低的原因。因此，作為面向高品質元件的矽晶圓，是使用使單晶矽層於鏡面研磨後的矽晶圓的表面磊晶成長的磊晶矽晶圓。該磊晶矽晶圓在表面不存在COP，因而可防止由COP所引起的良率降低。
藉由磊晶成長的單晶矽層的形成，一般廣泛使用有CVD法(chemical vapor deposition，化學氣相沈積法)。藉由該CVD法的單晶矽層的形成中，一般會進行伴隨著急速升溫、降溫的1100℃以上的高溫熱處理。然而，於進行此種1100℃以上的高溫熱處理的過程中，存在於矽晶圓中的氧析出物會熔解而消失。因此，存在下述問題：磊晶矽晶圓於元件製造製程中的藉由氧析出所獲得的IG效果會 變得非常弱，從而難以充分捕捉重金屬。
因此，亦已知有：為了提高除氣能力，而於元件製造製程中使用會產生氧析出物的p/p- 磊晶矽晶圓。作為製造該p/p- 磊晶矽晶圓的方法，例如已知有使單晶矽層於添加有碳的矽晶圓的表面磊晶成長的磊晶矽晶圓的製造方法(例如，參照專利文獻1)。而且，亦已知有使單晶矽層於添加有氮的矽晶圓的表面磊晶成長的磊晶矽晶圓的製造方法(例如，參照專利文獻2)、或使單晶矽層於添加有氮與碳的矽晶圓的表面磊晶成長的磊晶矽晶圓的製造方法(例如，參照專利文獻3)等。
然而，近年來，即便使用如上述般添加有氮或碳的p/p- 磊晶矽晶圓，亦會發生無法確保充分的重金屬的除氣能力的情況。亦即，於近年來的半導體元件的製造過程中，為了實現超微細結構，元件製造過程中的熱處理的低溫化(例如，最高溫度為300~990℃左右)、以及短時間化(例如，熱處理時間為5分鐘左右)有所進展。於此種低溫或短時間的熱處理中，氧的擴散距離較短。因此，即便磊晶矽晶圓預先具備氧析出核，有時亦難以充分促進氧析出物的成長，從而導致重金屬的除氣能力陷入不足。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平10-50715號公報
[專利文獻2]日本專利特開2002-154891號公報
[專利文獻3]日本專利特開2002-201091號公報
本發明提供一種磊晶矽晶圓的製造方法，其即便使半導體元件的製造過程中的熱處理低溫化、短時間化，亦可使氧析出物確實地析出，並藉由該氧析出物來確實地捕捉重金屬，藉此可防止元件的特性劣化及製造良率的降低。
而且，本發明提供一種磊晶矽晶圓，其對應於半導體元件的製造過程中的熱處理的低溫化、短時間化，可確實地捕捉重金屬，從而可防止元件的特性劣化及製造良率的降低。
為了解決上述問題，本發明提供如下所述的磊晶矽晶圓的製造方法。
亦即，本發明的磊晶矽晶圓的製造方法的特徵在於包括如下步驟：添加3×1013 atoms/cm3 以上、2×1016 atoms/cm3 以下的濃度範圍的氮，及/或5×1015 atoms/cm3 以上、3×1017 atoms/cm3 以下的濃度範圍的碳，且藉由CZ法來提拉單晶矽錠；將上述單晶矽錠加工成矽晶圓；藉由磊晶法於上述矽晶圓的一面形成單晶矽層，而獲得磊晶矽晶圓；對於上述磊晶矽晶圓進行600℃以上、850℃以下且5分鐘以上、300分鐘以下的第一熱處理；以及對於進行了上述第一熱處理的上述磊晶矽晶圓，使之升溫至900℃以上且1100℃以下的範圍為止之後，於900℃ 以上且1100℃以下的範圍內進行30分鐘以上且300分鐘以下的第二熱處理。
較佳為進行了上述第一熱處理以及上述第二熱處理後的磊晶矽晶圓的晶格間氧濃度是7.5×1017 atoms/cm3 以上且18×1017 atoms/cm3 以下。
而且，較佳為，藉由上述磊晶矽晶圓的製造方法製造而成的磊晶矽晶圓，被提供至往後步驟中的熱處理設為300℃以上且990℃以下的範圍的低溫處理製程。
而且，本發明的磊晶矽晶圓的特徵在於：此磊晶矽晶圓是藉由上述磊晶矽晶圓的製造方法製造而成。
根據本發明的磊晶矽晶圓的製造方法，由添加有3×1013 atoms/cm3 以上且2×1016 atoms/cm3 以下的濃度範圍的氮及/或5×1015 atoms/cm3 以上且3×1017 atoms/cm3 以下的濃度範圍的碳的單晶矽錠而形成矽晶圓。並且，於該矽晶圓上藉由磊晶成長而形成單晶矽層之後，藉由第一與第二熱處理而形成規定的濃度，例如尺寸為10~30nm、密度為3×107 /cm3 以上的氧析出物(矽晶內部總微缺陷(bulk micro defect，BMD))。若使用此種磊晶晶圓，則即便於例如300~990℃的範圍的低溫熱處理、或熱處理時間為5分鐘以下的短時間熱處理等的所謂低溫、短時間熱處理的元件製造步驟中，亦可藉由預先析出的足夠濃度的氧析出物，而確實地捕捉重金屬。因此，作為元件活性層的矽晶圓的表面能夠保持清潔，從而可防止元件的特性劣化或製 造良率的降低。
而且，於本發明的磊晶矽晶圓中，預先形成有規定的濃度，例如尺寸為10~300nm、密度為3×107 /cm3 以上的氧析出物(BMD)。因此，當在例如300~990℃的範圍的低溫熱處理、或熱處理時間為5分鐘以下的短時間熱處理等的所謂低溫、短時間熱處理的元件製造步驟中，使用本發明的磊晶矽晶圓時，可藉由預先析出的足夠濃度的氧析出物而確實地捕捉重金屬。即，若使用本發明的磊晶矽晶圓，則作為元件活性層的矽晶圓的表面可保持清潔，從而可防止元件的特性劣化或製造良率的降低。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
以下，根據圖式來對本發明的單晶矽的製造方法的最佳實施形態進行說明。另外，本實施形態是為了使發明的主旨更好地得到理解而列舉一例進行說明者，只要無特別指定，則並未限定本發明。
以下，根據圖式來對本發明的矽基板及其製造方法的一實施形態進行說明。
圖1是表示本實施形態的磊晶矽晶圓的製造方法的流程圖。另外，本實施形態中，對如下的磊晶矽晶圓進行說明，即，該磊晶矽晶圓適合於元件製造製程中的熱處理的最高溫度例如為300~990℃的範圍的所謂低溫處理、或者 熱處理時間為5分鐘以下的短時間處理。
於本實施形態的製造方法中，如圖1所示，包括磊晶矽晶圓製造步驟P1與元件製造步驟P2。磊晶矽晶圓製造步驟P1包括單晶矽提拉步驟S1、晶圓加工步驟S2、磊晶成膜步驟S3、第一熱處理步驟S4以及第二熱處理步驟S5。元件製造步驟P2包括元件製作步驟S6以及薄膜化、加工步驟S7。將經過磊晶矽晶圓製造步驟P1所獲得的本發明的磊晶矽晶圓提供往元件製造步驟P2，從而獲得半導體元件。另外，第一熱處理步驟S4以及第二熱處理步驟S5亦可併入至元件製程(元件製造步驟P2)的初始步驟中。
於單晶矽提拉步驟S1中，在石英坩堝內積層配置作為矽結晶的原料的多晶矽。在該多晶矽表面上，適量塗佈石墨(graphite)粉作為碳成分。而且，向石英坩堝內添加氮化矽(silicon nitride)作為氮成分，同時投入硼(boron，B)作為摻雜劑(dopant)。例如依照柴式法(CZ法)，自該些投入至石英坩堝內的原料提拉(生長)添加有氮及碳的CZ結晶。
另外，所添加的氮的濃度範圍設為3×1013 atoms/cm3 以上且2×1016 atoms/cm3 以下，而且，所添加的碳的濃度範圍設為5×1015 atoms/cm3 以上且3×1017 atoms/cm3 以下。另外，關於該些氮以及碳，不僅可添加兩者，亦可僅添加任一者，例如僅添加碳或者僅添加氮來提拉CZ結晶。
含有硼的P型單晶矽錠是在原料階段添加碳而製成。 當由添加有碳的原料來製作單晶矽錠時，對其氧濃度Oi進行控制而提拉單晶矽錠。以下，對僅添加有碳時的CZ單晶矽錠的提拉進行說明。將直徑300mm的晶圓作為一例進行說明，但本發明並不限定於此。
圖2是適合於說明本實施形態的單晶矽錠的製造的CZ爐的縱剖面圖。CZ爐具備：配置於腔室(chamber)內的中心部的坩堝101、及配置於坩堝101的外側的加熱器(heater)102。坩堝101為利用外側的石墨坩堝101a來對內側收容原料熔液103的石英坩堝101c進行保持的雙重結構，且藉由被稱作底座(pedestal)的支撐軸101b而受到旋轉以及升降驅動。
於坩堝101的上方，設有大致圓筒形狀的隔熱體107。隔熱體107為由石墨製作外殼，而內部填充有石墨毛氈(felt)的結構。隔熱體107的內表面成為自上端部朝向下端部而內徑逐漸減小的錐(taper)面。隔熱體107的外表面的上部為與內表面對應的錐面，隔熱體107的外表面的下部以使隔熱體107的厚度朝向下方而逐漸增加的方式而形成為大致直(straight)(鉛垂)面。亦即，於隔熱體107的外表面的上部，形成有其外徑朝向下部而逐漸減小的面，於隔熱體107的外表面的下部，外徑為大致固定。
該CZ爐例如可實現目標直徑為310mm、本體(body)長度例如為1200mm的300mm單晶錠的生長。
若列舉隔熱體107的規格例，則為如下所示。放入坩堝內的部分的外徑例如設為570mm，最下端的最小內徑S 例如設為370mm，半徑方向的寬度(厚度)W例如設為100mm。而且，坩堝101(或石英坩堝101c)的外徑例如為650mm，自隔熱體107的下端至熔液面為止的高度H例如為60mm。
其次，對用於生長添加有碳的CZ單晶矽錠的操作條件的設定方法進行說明。
首先，向坩堝內裝入高純度多晶矽。然後，以單晶矽中的電阻率為P- 型的方式而添加硼(B)來作為摻雜劑。另外，於本發明中，硼(B)濃度為P+ 型，是指單晶矽的電阻率相當於8mΩcm~100mΩcm時的濃度，P型是指單晶矽的電阻率相當於0.1Ωcm~100Ωcm時的濃度，P- 型是指單晶矽的電阻率相當於0.1Ωcm~100Ωcm時的濃度。而且，P/P- 型是指在P- 型基板上藉由磊晶成長而積層P型單晶矽層的晶圓。
於本實施形態中，以碳濃度達到5×1015 atoms/cm3 以上、3×1017 atoms/cm3 以下的範圍的方式向矽熔融液中添加摻雜劑。而且，以達到規定的氧濃度的方式來對結晶旋轉速度、坩堝旋轉速度、加熱條件、施加磁場條件、提拉速度等進行控制。
而且，將裝置內設定為惰性氣體環境且成為減壓的1.33~26.7kPa(10~200torr)。亦可使例如氫氣以達到3~20體積%的方式混合於惰性氣體(Ar氣體等)中並流入爐內而設為惰性氣體環境。較為理想的是，壓力為1.33kPa(10torr)以上，較佳為4kPa以上且26.7kPa以下(30torr 以上且200torr以下)，更佳為4kPa以上且9.3kPa以下(30torr以上且70torr以下)。若氫的分壓變低，則熔液以及結晶中的氫濃度會變低。為了防止該現象的發生，對上述的下限壓力進行規定。
另一方面，若爐內的壓力增大，則Ar等惰性氣體於熔液上的氣體流速會降低，藉此，自碳加熱器(carbon heater)或碳構件脫氣的碳、或自熔液蒸發的SiO等反應物氣體將難以排氣。若氣體的排氣變得困難，則結晶中的碳濃度會高於期望值。而且，SiO會凝聚於爐內的熔液上部的1100℃左右或者更低溫的部分，由此會產生灰塵(dust)。並且，會因上述灰塵掉落至熔液中而引起結晶的位錯化。為了防止該些現象的發生而對上述上限壓力進行規定。
繼而，藉由加熱器102進行加熱以使矽熔融而形成熔液103。然後，將安裝於種晶夾頭(seed chuck)105的晶種浸漬於熔液103中，一邊使坩堝101以及提拉軸104旋轉一邊進行拉晶。晶體方位設為{100}、{111}或者{110}中的任一個。在進行了用於使結晶無位錯化的收晶後，形成肩(shoulder)部，改變肩而例如設為310mm的目標本體直徑。
然後，以固定的提拉速度使本體部生長至例如1200mm為止，於通常條件下縮徑而收尾(tail)後，結束晶體成長。此處，提拉速度可根據電阻率、單晶矽錠的直徑尺寸、所使用的單晶提拉裝置的熱區域(hot zone)結構(熱 環境)等而適當選定。作為提拉速度，例如可採用包含定性地於單晶面內產生氧化感應疊層缺陷(oxidation induced stacking fault，OSF)環(ring)的區域的提拉速度。提拉速度的下限可設為大於等於在單晶面內產生OSF環區域且不發生位錯團簇(cluster)的提拉速度。
經由如上所述的單晶矽提拉步驟S1，可獲得包含3×1013 atoms/cm3 以上且2×1016 atoms/cm3 以下的濃度範圍的氮及/或5×1015 atoms/cm3 以上且3×1017 atoms/cm3 以下的濃度範圍的碳的單晶矽錠。
其次，經由晶圓加工步驟S2，由該單晶矽提拉步驟S1中所獲得的單晶矽錠而獲得包含碳的單晶矽晶圓(以下，稱作矽晶圓)11(參照圖3A)。
作為晶圓加工步驟S2中的矽晶圓11的加工方法，例如藉由內徑(inner diameter，ID)鋸(saw)或者線鋸(wire saw)等的切斷裝置而對單晶矽錠進行切片。對切片所獲得的矽晶圓進行退火(anneal)後，對其表面進行研磨．清洗等的表面處理。另外，除了該些步驟以外，亦有繞包(wrapping)、清洗、磨削等各種步驟，可根據步驟順序的變更、省略等目的而適當變更使用的步驟。
如此所獲得的矽晶圓11(矽基板)中，硼(B)濃度設為P- 型，碳濃度設為5×1015 atoms/cm3 以上且3×1017 atoms/cm3 以下，以及氧濃度設為1.5×1018 atoms/cm3 以上且於1.7×1018 atoms/cm3 以下。而且，當添加有氮時，氮濃度設為3×1013 atoms/cm3 以上且2×1016 atoms/cm3 以下。
由於碳及/或氮以固溶形態而含於矽中，故而能以與矽置換的形式向矽晶格中導入碳及/或氮。碳及/或氮的原子半徑與矽原子相比較小，因此當於置換位置配位有碳及/或氮時，結晶的應力場為壓縮應力場。藉此，晶格間的氧以及雜質容易被壓縮應力場所捕獲。以該置換位置碳為起點，伴隨位錯的氧析出物易以高密度而呈現，從而可對矽晶圓11賦予較高的除氣效果。
此種碳及/或氮的添加濃度必需限制在上述範圍內。其原因在於，若碳濃度小於上述範圍，則碳．氧系析出物、氮．氧系析出物的形成促進不會變得活躍。亦即，當碳濃度小於上述範圍時，無法實現上述高密度的碳．氧系析出物及氮．氧系析出物的形成。
另一方面，若超過上述範圍，則雖然碳．氧系析出物及氮．氧系析出物的形成得到促進，而可獲得高密度的碳．氧系析出物及氮．氧系析出物，但析出物的尺寸受到抑制。其結果，析出物周圍的應變減弱的傾向變強。因此，應變的效果較弱，從而用於捕獲雜質的效果減少。
進而，作為對該些析出物的影響，藉由設為更高的硼濃度，從而促進硼．碳．氮．氧的複合缺陷的形成。
其次，對添加有碳或/及氮的CZ結晶即矽晶圓11的表面進行鏡面加工後，例如進行組合有SC1以及SC2的RCA清洗。然後，於磊晶成膜步驟S3中，為了藉由磊晶成長而形成單晶矽層，向磊晶成長爐中裝入矽晶圓11。繼而，使用各種CVD法(化學氣相沈積法)，使硼(B)濃 度設為P型的單晶矽層12可於矽晶圓的表面上成長(參照圖3B)。
於矽晶圓11的一面形成有單晶矽層12的P/P- 型磊晶晶圓10上，進而視需要而形成氧化膜13及氮化膜14(參照圖3C)。該狀態下的磊晶晶圓10為包含硼以及固溶碳及/或固溶氮的CZ結晶。然而，上述晶體成長中所形成的氧析出核、或者氧析出物藉由磊晶成長時的熱處理而收縮(shrink)，因而在光學頭微鏡下觀察不到顯著存在的氧析出物。
於後述的元件製造步驟P2中，進行熱處理的最高溫度例如300~990℃的範圍的所謂低溫處理，或熱處理時間為5分鐘以下的短時間處理。如此，即便元件製造步驟P2為低溫、短時間的處理，為了確實地捕捉重金屬，仍對磊晶晶圓10進行確保可除氣吸附(gettering sink)的第一熱處理步驟S4以及第二熱處理步驟S5。
首先，第一熱處理步驟S4中，將磊晶晶圓10投入退火爐內，在氧與氬、氮等的惰性氣體的混合環境中進行600℃以上且850℃以下、5分鐘以上且300分鐘以下的熱處理。然後，使經過該第一熱處理的磊晶晶圓10在900℃以上且1100℃以下的範圍內升溫後，在900℃以上且1100℃以下的範圍內進行30分鐘以上且300分鐘以下的第二熱處理步驟S5。
第一熱處理步驟S4中，較佳溫度為600℃以上且750℃以下，更佳為600℃以上且700℃以下。第一熱處理步驟 S4的處理時間較佳為30分鐘以上且300分鐘以下，更佳為60分鐘以上且300分鐘以下。只要第一熱處理步驟S4的溫度為600℃以上且850℃以下，便能夠產生足夠量的氧析出核。而且，只要第一熱處理步驟S4的處理時間為5分鐘以上且300分鐘以下，便能夠產生足夠量的氧析出核。
第二熱處理步驟S5中的升溫速度並無特別限定，但較佳為0.1℃/分鐘以上且3℃/分鐘以下。
第二熱處理步驟S5中，較佳溫度為950℃以上且1100℃以下，更佳為1000℃以上且1050℃以下。第二熱處理步驟S5的處理時間較佳為60分鐘以上且300分鐘以下，更佳為120分鐘以上且300分鐘以下。只要第二熱處理步驟S5的溫度為900℃以上且1100℃以下，便可使氧析出核確實地成長，其結果，可獲得足夠量的氧析出物。而且，只要第二熱處理步驟S5的處理時間為30分鐘以上，便可形成易捕獲晶格間雜質的大小的氧析出物，只要為300分鐘以下，便能夠可靠地形成具有足以捕獲晶格間雜質的大小、應變的氧析出物。
可藉由上述第一熱處理S4而產生氧析出核，藉由上述第二熱處理S5而使氧析出核成長，從而獲得氧析出物。
當進行如此之第一熱處理步驟S4以及第二熱處理步驟S5時，將以磊晶晶圓10的置換位置碳或置換位置氮為起點，而析出多數個硼．碳．氮．氧系的氧析出物16。另外，本發明中，硼．碳．氮．氧系析出物是指含有硼．碳的複合物(團簇)或含有硼．氮的複合物(團簇)的析出物。
若將含有固溶碳及/或固溶氮的矽晶圓11作為起始材料，則在經過元件製造步驟的初始階段的過程中，該氧析出物16將遍及整個矽晶圓11而自然發生地析出。因此，能夠使元件製造步驟中的對金屬污染的除氣能力高的除氣吸附，自磊晶成長的單晶矽層12的正下方遍及矽晶圓11的整個厚度而形成。因而，單晶矽層12的接近區域的除氣得以實現。
為了實現該除氣，作為硼．碳．氧系的複合物或硼．氮．氧系的複合物的氧析出物(BMD)16，尺寸例如為10~300nm，且於矽晶圓11中以大於等於3×107 /cm2 而存在著。另外，此時的BMD尺寸是指矽晶圓的厚度方向剖面的TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)觀察像中的析出物的對角線長度，且由上述觀察視野內的析出物的平均值來表示。
將氧析出物16的尺寸設為大於等於上述範圍中的下限，是為了使用母體矽原子與氧析出物的界面所產生的應變效果來使捕獲(除氣)晶格間雜質(例如重金屬等)的概率增加。而且，氧析出物16的尺寸即便大於等於上述範圍亦無問題。
矽結晶中的重金屬的捕獲(除氣)依存於母體矽原子與氧析出物的界面所產生的應變以及界面準位密度(interface level density)(體積密度)。因而，氧析出物16的矽晶圓11中的密度範圍較佳為設為上述範圍。
經過如上所述的步驟，獲得使氧析出物以預先規定的 密度而析出的本發明的磊晶矽晶圓10。本發明的磊晶矽晶圓10析出有預先規定的密度的氧析出物。因而，即便於後述的元件製造步驟P2中的熱處理的最高溫度例如為300~990℃的範圍的低溫處理、或熱處理時間為5分鐘以下的短時間處理等的所謂低溫、短時間製程，本發明的磊晶矽晶圓10亦能夠確實地捕捉重金屬。
元件製作步驟S6中，於矽晶圓10的表面上形成作為元件的結構，如圖4A所示，製造出如下所述的矽元件基板21，其厚度T3設為1000μm以下且500μm以上、800μm以下且600μm以上、700μm左右。作為元件製作步驟S6，亦可採用記憶體(memory)元件的一般製造步驟。此處雖示出其一例，但無需特別限定於該結構．步驟。
於元件製作步驟S6中，形成具有浮動閘極(floating gate)的金屬氧化物半導體場效電晶體(Metal oxide semiconductor-Field effect transistor，MOS-FET)。藉此，製造出表面形成有成為記憶體元件的部分的矽元件基板21。
於上述元件製作步驟S6中，例如於閘極氧化膜形成步驟、元件分離步驟以及多晶矽閘極電極形成等步驟中，進行例如300~990℃的範圍的低溫熱處理或熱處理時間為5分鐘以下的範圍的短時間熱處理。圖5表示該元件製作步驟S6中的低溫、短時間熱處理的一例。另外，圖5所示的短時間的高溫熱處理(例如，RTA/RTO/LSA)中，包含以極短的時間進入超過1000℃的溫度帶的升溫步驟。
先前，於如此之低溫、短時間的熱處理中，作為除氣吸附時無法使足夠的密度的氧析出物析出。然而，本發明的磊晶晶圓10中，藉由上述第一熱處理步驟S4以及第二熱處理步驟S5，作為除氣吸附時使足夠的密度(3×107 /cm2 以上)的氧析出物(BMD)16預先析出。因而，即便元件製造步驟P2中的熱處理為低溫、短時間，亦能夠可靠地捕捉重金屬。
繼而，藉由元件製造步驟P2中的薄膜化、加工步驟S7，製造例如厚度為30μm左右的基板27。於薄膜化、加工步驟S7中，首先，作為磨削處理步驟，藉由磨削加工而將圖4A所示的厚度T3的矽元件基板21的背面21a薄膜化，從而形成圖4B所示的厚度T4的矽元件基板23。
作為此時的條件的一例，設定如下。
厚度T3：700μm， 厚度T4：60μm(50~80μm)
背面上形成隨機(random)加工變質層
表面狀態：粗糙度5nm左右
其次，於磨削加工後，利用由膠體二氧化矽(colloidal silica)或矽結晶或者類鑽石碳(diamond like carbon)構成的硬度1μm~10μm左右的硬質漿料(slurry)來進行化學機械研磨(chemical mechanical polishing，CMP)加工，從而獲得圖4C所示的厚度T5的矽元件基板27。
作為此時的條件的一例，設定如下。
厚度T5：30μm
表面狀態：粗糙度5nm左右
作為該CMP處理條件，設定如下。
作為研磨粒，使用硬度200HV~1000HV左右、粒徑10~100nm左右的膠體二氧化矽或矽結晶或者類鑽石碳。藉由含有重量比1% wt~5% wt的上述研磨粒的漿料，於由氧化鋁構成的定盤上，進行壓力9.8kPa~49kPa(100g/cm2 ~500g/cm2 )、處理時間10~60秒左右的處理。
其後，作為研磨步驟，進行壓力9.8kPa~49kPa(100g/cm2 ~500g/cm2 )、處理時間10~60秒左右的處理。藉此，矽元件基板27中，其厚度成為40μm以下且5μm以上，其背面27a被賦予了產生200Mpa以下、5Mpa以上的殘留應力的外因性除氣。此時，背面27a的表面狀態為不會產生裂痕、缺陷且粗糙度為5nm左右。此處，殘留應力的測定是藉由顯微拉曼(Raman)裝置，並利用剖面入射的方法來進行。
如上所述，本發明的磊晶晶圓的製造方法中，由添加有3×1013 atoms/cm3 以上且2×1016 atoms/cm3 以下的濃度範圍的氮及/或5×1015 atoms/cm3 以上且3×1017 atoms/cm3 以下的濃度範圍的碳的單晶矽錠而獲得矽晶圓。並且，於所獲得的矽晶圓上藉由磊晶成長而形成單晶矽層之後，藉由第一與第二熱處理而形成規定的濃度，例如尺寸為10~300nm、密度3×107 /cm3 以上的氧析出物(BMD)。若使用此種磊晶晶圓，則即便於例如300~990℃的範圍的低溫熱處理、或熱處理時間5分鐘以下的短時間熱處理等的所 謂低溫、短時間熱處理的元件製造步驟中，亦可藉由預先析出的足夠濃度的氧析出物而確實地捕捉重金屬。因此，作為元件活性層的矽晶圓的表面能夠保持清潔，從而可防止元件的特性劣化或製造良率的降低。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧磊晶矽晶圓
11‧‧‧矽晶圓
12‧‧‧單晶矽層
13‧‧‧氧化膜
14‧‧‧氮化膜
16‧‧‧氧析出物
21‧‧‧矽元件基板
21a、27a‧‧‧背面
23‧‧‧矽元件基板
27‧‧‧基板
101‧‧‧坩堝
101a‧‧‧石墨坩堝
101b‧‧‧支撐軸
102‧‧‧加熱器
103‧‧‧原料熔液
104‧‧‧提拉軸
105‧‧‧種晶夾頭
107‧‧‧隔熱體
H‧‧‧高度
S‧‧‧最小內徑
T3、T4、T5‧‧‧厚度
W‧‧‧寬度
S1~S7、P1~P2‧‧‧步驟
圖1是表示本發明的磊晶矽晶圓的製造方法的流程圖。
圖2是表示單晶矽錠的提拉步驟的一例的剖面圖。
圖3A~圖3C是表示磊晶矽晶圓的製造步驟的剖面圖。
圖4A~圖4C是表示元件製造步驟中的磊晶矽晶圓的加工步驟的剖面圖。
圖5是藉由溫度與時間來表示元件製作步驟的低溫、短時間熱處理的一例的圖表。
S1~S7、P1~P2‧‧‧步驟

Claims (5)

  1. 一種磊晶矽晶圓的製造方法，其特徵在於包括如下步驟：添加3×1013 atoms/cm3 以上、2×1016 atoms/cm3 以下的濃度範圍的氮、及/或5×1015 atoms/cm3 以上、3×1017 atoms/cm3 以下的濃度範圍的碳，且藉由柴氏(CZ)法來提拉單晶矽錠；將上述單晶矽錠加工成矽晶圓；藉由磊晶法於上述矽晶圓的一面形成單晶矽層，而獲得磊晶矽晶圓；對於上述磊晶矽晶圓進行600℃以上、850℃以下且5分鐘以上、300分鐘以下的第一熱處理；以及對於進行了上述第一熱處理的上述磊晶矽晶圓，以升溫速度0.1℃/分鐘以上且3℃/分鐘以下使之升溫至900℃以上、1100℃以下的範圍為止之後，於900℃以上、1100℃以下的範圍內進行30分鐘以上、300分鐘以下的第二熱處理，使尺寸為10~300nm且密度為3×107 /cm2 以上的氧析出物在磊晶矽晶圓內析出。
  2. 如申請專利範圍第1項所述之磊晶矽晶圓的製造方法，其中進行了上述第一熱處理以及上述第二熱處理後的磊晶矽晶圓的晶格間氧濃度為7.5×1017 atoms/cm3 以上、18×1017 atoms/cm3 以下。
  3. 如申請專利範圍第1項所述之磊晶矽晶圓的製造方法，其中於上述第二熱處理之後，進行300℃以上、990℃以下的範圍的低溫處理。
  4. 一種磊晶矽晶圓，其藉由如申請專利範圍第1項或第2項所述之磊晶矽晶圓的製造方法製造而成，其特徵在於：此磊晶矽晶圓被提供往300℃以上、990℃以下的範圍的低溫處理製程。
  5. 一種磊晶矽晶圓，其特徵在於：此磊晶矽晶圓藉由如申請專利範圍第1項或第2項所述之磊晶矽晶圓的製造方法製造而製成。
TW99110880A 2009-04-10 2010-04-08 製造磊晶矽晶圓的方法以及磊晶矽晶圓 TWI436429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095936 2009-04-10

Publications (2)

Publication Number Publication Date
TW201115647A TW201115647A (en) 2011-05-01
TWI436429B true TWI436429B (zh) 2014-05-01

Family

ID=42936051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99110880A TWI436429B (zh) 2009-04-10 2010-04-08 製造磊晶矽晶圓的方法以及磊晶矽晶圓

Country Status (3)

Country Link
JP (1) JP5545293B2 (zh)
TW (1) TWI436429B (zh)
WO (1) WO2010116761A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204369A (ja) * 2011-03-23 2012-10-22 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20200094882A (ko) 2019-01-30 2020-08-10 삼성전자주식회사 에피택셜 웨이퍼 및 그의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227026A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd シリコン結晶基板のゲツタリング方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2003100760A (ja) * 2001-09-19 2003-04-04 Wacker Nsce Corp エピタキシャルシリコンウェハおよびその製造方法
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2007180427A (ja) * 2005-12-28 2007-07-12 Siltronic Ag エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JPWO2010116761A1 (ja) 2012-10-18
JP5545293B2 (ja) 2014-07-09
WO2010116761A1 (ja) 2010-10-14
TW201115647A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
JP5568837B2 (ja) シリコン基板の製造方法
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
JP5343371B2 (ja) シリコン基板とその製造方法
US20090226736A1 (en) Method of manufacturing silicon substrate
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
TWI442478B (zh) 矽基板及其製造方法
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JP2011054622A (ja) シリコン基板とその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法