JP2012033575A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012033575A
JP2012033575A JP2010169830A JP2010169830A JP2012033575A JP 2012033575 A JP2012033575 A JP 2012033575A JP 2010169830 A JP2010169830 A JP 2010169830A JP 2010169830 A JP2010169830 A JP 2010169830A JP 2012033575 A JP2012033575 A JP 2012033575A
Authority
JP
Japan
Prior art keywords
layer
concentration
semiconductor device
algan
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010169830A
Other languages
English (en)
Inventor
Takeshi Nakada
健 中田
Isao Makabe
勇夫 眞壁
Keiichi Yui
圭一 由比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010169830A priority Critical patent/JP2012033575A/ja
Priority to US13/192,247 priority patent/US8742426B2/en
Publication of JP2012033575A publication Critical patent/JP2012033575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ピンチオフ特性を改善することが可能な半導体装置を提供することを目的とする。
【解決手段】本発明は、ＳｉＣ基板１０上に設けられ、アクセプタ濃度（Ｎａ）がドナー濃度（Ｎｄ）以上の濃度であるＡｌＧａＮバッファ層１８と、ＡｌＧａＮバッファ層１８上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられ、ＧａＮよりもバンドギャップが大きいＡｌＧａＮ電子供給層１６と、を有する半導体装置である。
【選択図】図５

Description

本発明は、半導体装置に関し、特にＳｉＣ基板を用いた窒化物半導体装置に関する。
窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、例えば高電子移動度トランジスタ（High Electron Mobility Transisor：ＨＥＭＴ）等のＦＥＴが知られている。
窒化物半導体を用いた半導体装置として、Ｓｉ基板上に、ＡｌＮ層、ＡｌＧａＮ層、ＧａＮ層、電子供給層が順次積層された半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体を用いた半導体装置の基板として、Ｓｉ基板以外に、ＧａＮと格子定数が比較的近いＳｉＣ基板が用いられることも知られている。
特開２００８−１６６３４９号公報
窒化物半導体を用いた半導体装置においては、更なる高周波化が求められており、高周波化のためには、短ゲートにおけるピンチオフ特性の改善が求められている。
本発明は、上記課題に鑑みなされたものであり、ピンチオフ特性の改善が可能な半導体装置を提供することを目的とする。
本発明は、ＳｉＣ基板上に設けられ、アクセプタ濃度がドナー濃度以上の濃度であるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に設けられたＧａＮ層と、前記ＧａＮ層上に設けられ、ＧａＮよりもバンドギャップが大きい電子供給層と、を有することを特徴とする半導体装置である。本発明によれば、Ｅｃの上昇を実現でき、ピンチオフ特性の改善が実現できる。
上記構成において、前記ＡｌＧａＮ層は、アクセプタ不純物として炭素を、ドナー不純物として酸素および珪素を含み、前記炭素の濃度は、前記酸素の濃度と前記珪素の濃度との合計濃度以上である構成とすることができる。
上記構成において、前記アクセプタ濃度は、前記ドナー濃度の２倍以上である構成とすることができる。
上記構成において、前記ＡｌＧａＮ層は、アクセプタ不純物としてＭｇ、Ｐ、Ｚｎ、Ａｓ、Ｃｄ、Ｈｇ、Ｆｅ、Ｃｒ、Ｃｏ、Ｃｕの少なくとも１つが添加されている構成とすることができる。
本発明は、ＳｉＣ基板上に設けられたＡｌＧａＮ層と、前記ＡｌＧａＮ層上に設けられたＧａＮ層と、前記ＧａＮ層上に設けられ、ＧａＮよりもバンドギャップが大きい電子供給層と、を有し、前記ＡｌＧａＮ層は、前記ＳｉＣ基板から前記ＧａＮ層に向かうに連れてＡｌ組成比が減少し、前記ＳｉＣ基板側におけるＡｌ組成比と前記ＧａＮ層側におけるＡｌ組成比との差は２０％以下であることを特徴とする半導体装置である。本発明によれば、アクセプタ濃度を増加させたことと同等の効果によりＥｃの上昇を実現でき、ピンチオフ特性の改善が実現できる。
本発明によれば、Ｅｃの上昇を実現でき、ピンチオフ特性の改善が実現できる。
図１は、比較例１に係る半導体装置におけるエピ層を示す断面模式図の例である。 図２は、図１のＡｌＧａＮ電子供給層の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。 図３は、比較例２に係る半導体装置におけるエピ層を示す断面模式図の例である。 図４は、図３のＡｌＧａＮ電子供給層の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。 図５は、実施例１に係る半導体装置におけるエピ層を示す断面模式図の例である。 図６は、図５のＡｌＧａＮ電子供給層の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。 図７は、実施例１に係る半導体装置の断面模式図の例である。 図８は、ＡｌＧａＮバッファ層におけるＮａとＮｄとの濃度バランスとＥｃとの相関をシミュレーションしたバンド図である。 図９は、実施例２に係る半導体装置におけるエピ層を示す断面模式図である。 図１０は、図９のＡｌＧａＮ電子供給層の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。 図１１は、実施例２に係る半導体装置の断面模式図の例である。 図１２は、実施例２に係る半導体装置について、オフ状態での電流電圧特性のシミュレーション結果を示す図である。
まず初めに、比較例１に係る半導体装置および比較例２に係る半導体装置について説明する。図１は、比較例１に係る半導体装置におけるエピ層を示す断面模式図の例である。図１のように、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法（有機金属気相成長法）を用いて、ＡｌＮ（窒化アルミニウム）からなるシード層１２を成長させる。成長条件は以下である。
原料ガス：ＴＭＡ（トリメチルアルミニウム）、ＮＨ３（アンモニア）
成長温度：１１００℃
圧力 ：１３．３ｋＰａ
膜厚 ：２５ｎｍ
シード層１２上に、ＧａＮ電子走行層１４を成長させる。成長条件は以下である。
原料ガス ：ＴＭＧ（トリメチルガリウム）、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
膜厚 ：１５００ｎｍ
ＧａＮ電子走行層１４上に、ＡｌＧａＮ電子供給層１６を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
Ａｌ組成比：２０％
膜厚 ：２５ｎｍ
図２は、図１のＡｌＧａＮ電子供給層１６の上面からの深さに対するＥｃ（伝導帯エネルギー準位の底）の変化をシミュレーションしたバンド図である。図２のように、ＧａＮ電子走行層１４におけるＥｃは低い。これは、ＳｉＣとＧａＮとは、バンドギャップに大きな差がないことから、ＳｉＣ基板１０上にＧａＮ電子走行層１４を成長させても、ＳｉＣ基板１０とＧａＮ電子走行層１４との界面近傍のバンドは持ち上がらないためと考えられる。このように、Ｅｃが低いことからピンチオフ特性は悪いと考えられる。
図３は、比較例２に係る半導体装置におけるエピ層を示す断面模式図の例である。図３のように、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法を用いて、ＡｌＮからなるシード層１２を成長させる。成長条件は以下である。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
圧力 ：１３．３ｋＰａ
膜厚 ：２５ｎｍ
シード層１２上に、ＡｌＧａＮバッファ層１８を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
Ａｌ組成比 ：５％
膜厚 ：１０００ｎｍ
ＡｌＧａＮバッファ層１８上に、ＧａＮ電子走行層１４を成長させる。成長条件は以下である。
原料ガス ：ＴＭＧ、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
膜厚 ：５００ｎｍ
ＧａＮ電子走行層１４上に、ＡｌＧａＮ電子供給層１６を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
Ａｌ組成比：２０％
膜厚 ：２５ｎｍ
ＧａＮとＡｌＮとを混晶させたＡｌＧａＮは、混晶比に応じてＥｃが変化する。そこで、比較例２に係る半導体装置のように、シード層１２上にＡｌＧａＮバッファ層１８を設けることで、比較例１に係る半導体装置に比べて、Ｅｃが上昇し、ピンチオフ特性が改善されることが期待される。
図４は、図３のＡｌＧａＮ電子供給層１６の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。なお、比較例２において、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）を１．０×１０１６／ｃｍ３、ドナー濃度（Ｎｄ）を２．０×１０１６／ｃｍ３としてシミュレーションを行った。図４のように、ＡｌＧａＮバッファ層１８におけるＥｃは、期待されたような上昇が実現されていない。この理由は、以下のように考えられる。ＡｌＧａＮバッファ層１８は、ＴＭＡ、ＴＭＧ、ＮＨ３を原料に用いたＭＯＣＶＤ法によって成長される。成長温度が例えば１１００℃と高温になると、ＴＭＡ、ＴＭＧ、ＮＨ３に含まれるＣ（炭素）、Ｏ（酸素）、Ｓｉ（珪素）の不純物がＡｌＧａＮバッファ層１８に取り込まれるようになる。一般的にＴＭＡ原料はＴＭＧ原料よりも純度が低い為、ＡｌＧａＮにはＧａＮよりもＯ、Ｓｉが多く取り込まれる。Ｃはアクセプタとして働き、ＯとＳｉはドナーとして働くため、ＡｌＧａＮバッファ層１８では、ドナー濃度（Ｎｄ）がアクセプタ濃度（Ｎａ）よりも高くなる。よって、ＡｌＧａＮバッファ層１８は、ｎ型の伝導特性を示すようになり、期待されたようなＥｃの上昇が実現されないと考えられる。
そこで、このような課題を解決すべく、Ｅｃを上昇させてピンチオフ特性を改善することが可能な実施例を以下に示す。
図５は、実施例１に係る半導体装置におけるエピ層を示す断面模式図の例である。図５のように、酸洗浄したＳｉＣ基板１０を、成長温度よりも高温のＨ２雰囲気中で基板表面をクリーニングした後、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法を用いて、ＡｌＮからなるシード層１２を成長させる。成長条件は以下である。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
圧力 ：１３．３ｋＰａ
膜厚 ：２５ｎｍ
シード層１２上に、ＡｌＧａＮバッファ層１８を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０５０℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：１０００
成長速度 ：０．３ｎｍ／ｓｅｃ
Ａｌ組成比 ：５％
膜厚 ：１０００ｎｍ
ＡｌＧａＮバッファ層１８上に、ＧａＮ電子走行層１４を成長させる。成長条件は以下である。
原料ガス ：ＴＭＧ、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
膜厚 ：５００ｎｍ
ＧａＮ電子走行層１４上に、ＡｌＧａＮ電子供給層１６を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
Ａｌ組成比：２０％
膜厚 ：２５ｎｍ
図６は、図５のＡｌＧａＮ電子供給層１６の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。なお、実施例１において、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）を４．０×１０１６／ｃｍ３、ドナー濃度（Ｎｄ）を２．０×１０１６／ｃｍ３としてシミュレーションを行っている。図６のように、ＡｌＧａＮバッファ層１８におけるＥｃが、比較例２に比べて上昇していることが分かる。このように、実施例１において、ＡｌＧａＮバッファ層１８におけるＥｃが上昇する理由は以下のように考えられる。実施例１でのＡｌＧａＮバッファ層１８の成長条件は、比較例２でのＡｌＧａＮバッファ層１８の成長条件に比べて、成長温度を下げ、Ｖ／ＩＩＩ比を下げ、成長速度を上げている。このように、成長温度を下げ、Ｖ／ＩＩＩ比を下げ、成長速度を上げることで、ＴＭＡ、ＴＭＧ、ＮＨ３に含まれるＣがＡｌＧａＮバッファ層１８により多く取り込まれることとなる。このため、Ｃ濃度＞Ｏ濃度＋Ｓｉ濃度となり、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）はドナー濃度（Ｎｄ）よりも高くなる。したがって、比較例２のようにｎ型の伝導特性を示すことがなく、Ｅｃが上昇したものと考えられる。
図７は、実施例１に係る半導体装置の断面模式図の例である。図７のように、実施例１に係る半導体装置は、図５で説明したエピ層を有し、さらにＡｌＧａＮ電子供給層１６上に、オーミック電極としてのソース電極２２とドレイン電極２４とが設けられている。ソース電極２２およびドレイン電極２４は、例えばＡｌＧａＮ電子供給層１６側からＴｉ（チタン）、Ａｌ（アルミニウム）が順次積層された２層構造をしている。ソース電極２２とドレイン電極２４との間のＡｌＧａＮ電子供給層１６上には、ゲート電極２６が設けられている。ゲート電極２６は、例えばＡｌＧａＮ電子供給層１６側からＮｉ（ニッケル）、Ａｕ（金）が順次積層された２層構造をしている。
実施例１に係る半導体装置について、オフ状態での電流電圧特性のシミュレーションを行った。また、比較のために、比較例１に係る半導体装置および比較例２に係る半導体装置についても、オフ状態での電流電圧特性のシミュレーションを行った。比較例１に係る半導体装置は、図１で説明したエピ層を有し、さらにＡｌＧａＮ電子供給層１６上にソース電極、ドレイン電極、ゲート電極が設けられている。比較例２に係る半導体装置は、図３で説明したエピ層を有し、さらにＡｌＧａＮ電子供給層１６上にソース電極、ドレイン電極、ゲート電極が設けられている。
比較例１に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は３．３×１０−４Ａ／ｍｍであり、比較例２に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は４．５×−３Ａ／ｍｍであった。一方、実施例１に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は８．９×１０−６Ａ／ｍｍであった。このように、実施例１に係る半導体装置では、ピンチオフ特性の改善が実現できた。
図８は、図５に示す構造において、ＡｌＧａＮバッファ層１８におけるアクセプタ濃度（Ｎａ）とドナー濃度（Ｎｄ）との濃度バランスとＥｃとの相関をシミュレーションしたバンド図である。図８のように、アクセプタ濃度（Ｎａ）が１．０×１０１６／ｃｍ３でドナー濃度（Ｎｂ）が２．０×１０１６／ｃｍ３の場合（Ｎｄ＞Ｎａの場合）では、Ｅｃは上昇していないが、Ｎａ、Ｎｄが共に２．０×１０１６／ｃｍ３の場合（Ｎａ＝Ｎｄの場合）、Ｎａが３．０×１０１６／ｃｍ３でＮｄが２．０×１０１６／ｃｍ３の場合（Ｎａ＞Ｎｄの場合）、Ｎａが４．０×１０１６／ｃｍ３でＮｄが２．０×１０１６／ｃｍ３の場合（Ｎａ＞＞Ｎｄの場合）では、Ｅｃが上昇している。このように、ＮａがＮｄ以上である場合（Ｎａ≧Ｎｄ）に、Ｅｃを上昇させることができ、ＮａがＮｄより大きい場合（Ｎａ＞Ｎｄ）に、Ｅｃをより上昇させることができる。つまり、ＮａがＮｄ以上である場合に、ピンチオフ特性を改善でき、ＮａがＮｄよりも大きい場合に、ピンチオフ特性をより改善ができる。
ここで、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）とドナー濃度（Ｎｄ）とが同じ大きさである実施例１の変形例１に係る半導体装置について、オフ状態での電流電圧特性のシミュレーションを行った。実施例１の変形例１に係る半導体装置は、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）とドナー濃度（Ｎｄ）とが共に２．０×１０１６／ｃｍ３である点以外は、図７に示した構造と同じである。実施例１の変形例１に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は１．７×１０−５Ａ／ｍｍであった。このように、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）とドナー濃度（Ｎｄ）とを同じ大きさにした場合でも、ピンチオフ特性の改善が実現できた。
以上説明してきたように、実施例１によれば、ＳｉＣ基板１０上に、シード層１２、ＡｌＧａＮバッファ層１８、ＧａＮ電子走行層１４、およびＡｌＧａＮ電子供給層１６が順次積層されたエピ構造において、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）をドナー濃度（Ｎｄ）以上の濃度とすることで、Ｅｃの上昇を実現でき、ピンチオフ特性の改善が実現できる。
ＡｌＧａＮバッファ層１８を、例えばＴＭＡ、ＴＭＧ、ＮＨ３を原料としたＭＯＣＶＤ法により成長する場合、ＡｌＧａＮバッファ層１８中に、Ｃ、Ｏ、Ｓｉの不純物が取り込まれる。Ｃはアクセプタ不純物として働き、ＯとＳｉはドナー不純物として働くため、Ｃ濃度が、Ｏ濃度とＳｉ濃度との合計の濃度以上である場合が好ましい。これにより、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）をドナー濃度（Ｎｄ）以上の濃度とすることで、Ｅｃの上昇を実現でき、ピンチオフ特性の改善が図れる。
実施例１では、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）は４．０×１０１６／ｃｍ３であり、ドナー濃度（Ｎｄ）は２．０×１０１６／ｃｍ３である場合を例に示したが、これに限られない。例えば、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）はドナー濃度（Ｎｄ）の１．５倍以上の場合が好ましく、２倍以上の場合がより好ましい。
実施例１では、ＡｌＧａＮバッファ層１８の成長条件のうち、成長温度とＶ／ＩＩＩ比を下げ、成長速度を上げることで、ＡｌＧａＮバッファ層１８のＣ濃度を高くしてアクセプタ濃度（Ｎａ）を高くする場合を例に示したが、これに限られない。成長温度を下げる、成長速度を上げる、Ｖ／ＩＩＩ比を下げる方法の少なくとも１つを行うことで、ＡｌＧａＮバッファ層１８のＣ濃度を高くでき、アクセプタ濃度（Ｎａ）を高くすることができる。
また、実施例１では、ＡｌＧａＮバッファ層１８の成長条件を制御してＣ濃度を高くすることで、アクセプタ濃度（Ｎａ）をドナー濃度（Ｎｄ）以上の濃度になるようにしているが、その他の方法によりアクセプタ濃度（Ｎａ）をドナー濃度（Ｎｄ）以上の濃度にしてもよい。例えば、ＡｌＧａＮバッファ層１８に、アクセプタ不純物を添加することで、アクセプタ濃度（Ｎａ）をドナー濃度（Ｎｄ）以上の濃度にしてもよい。アクセプタ不純物としては、例えばＭｇ（マグネシウム）、Ｐ（リン）、Ｚｎ（亜鉛）、Ａｓ（砒素）、Ｃｄ（カドミウム）、Ｃｅ（セリウム）、Ｈｇ（水銀）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ｃｕ（銅）等が挙げられる。
ここで、ＡｌＧａＮバッファ層１８にＭｇを添加した実施例１の変形例２に係る半導体装置について、オフ状態での電流電圧特性のシミュレーションを行った。実施例１の変形例２に係る半導体装置は、ＡｌＧａＮバッファ層１８の成長を、比較例２で説明したＡｌＧａＮバッファ層１８の成長条件で行うと共に、Ｍｇを添加してＭｇ濃度を１．０×１０１７／ｃｍ３とすることで、アクセプタ濃度（Ｎａ）が２．０×１０１６／ｃｍ３、ドナー濃度（Ｎｄ）が２．０×１０１６／ｃｍ３である点以外は、図７に示した構造と同じである。実施例１の変形例２に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は８．７×１０−６Ａ／ｍｍであった。このように、Ｃ以外のアクセプタ不純物をＡｌＧａＮバッファ層１８に添加する場合でも、ピンチオフ特性の改善が実現できた。
また、実施例１では、ＡｌＧａＮバッファ層１８に含まれるＣ濃度を高くすることで、アクセプタ濃度（Ｎａ）がドナー濃度（Ｎｄ）以上の濃度となる場合を例に示したが、Ｃ濃度は積極的には変えずに、Ｏ濃度やＳｉ濃度を低減することで、アクセプタ濃度（Ｎａ）がドナー濃度（Ｎｄ）以上の濃度となる場合でもよい。Ｃ濃度等を増やすことでアクセプタ濃度（Ｎａ）を高くする方法は、結果として、ＡｌＧａＮバッファ層１８のトラップを増加させることになる。したがって、半導体装置の信頼性への影響という点においては、ドナー濃度（Ｎｄ）を低減させる方法が好ましい。
ここで、ＡｌＧａＮバッファ層１８のＯ濃度を低減した実施例１の変形例３に係る半導体装置について、オフ状態での電流電圧特性のシミュレーションを行った。実施例１の変形例３に係る半導体装置は、ＡｌＧａＮバッファ層１８を以下の成長条件で成長させてＯ濃度を低減させ、アクセプタ濃度（Ｎａ）を２．０×１０１６／ｃｍ３、ドナー濃度（Ｎｄ）を１．０×１０１６／ｃｍ３とする点以外は、図７に示した構造と同じである。
原料ガス：ＴＥＡ（トリエチルアルミニウム）、ＴＭＧ、ＮＨ３
成長温度：１１００℃
圧力 ：１３．３ｋＰａ、
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
Ａｌ組成比 ：５％
膜厚 ：１０００ｎｍ
実施例１の変形例３に係る半導体装置では、ゲート電圧を−３Ｖとした場合のドレイン電流は１．３×１０−５Ａ／ｍｍであった。このように、ＡｌＧａＮバッファ層１８のＯ濃度を低減させることで、アクセプタ濃度（Ｎａ）がドナー濃度（Ｎｄ）以上の濃度となるようにした場合でも、ピンチオフ特性の改善が実現できた。
実施例１の変形例３では、ＡｌＧａＮバッファ層１８の成長に用いる原料がＴＥＡ、ＴＭＧ、ＮＨ３である場合を例に示したが、これに限らず、ＴＥＡの代わりに、ＴＢＡ（トリブチルアルミニウム）、ＤＩＢＡＨ（ジイソブチルアルミニウムハイドライド）、Ａｌ（ＭＭＰ）３等を用いる場合でもよい。この場合でもＯ濃度を低減できる。
図９は、実施例２に係る半導体装置におけるエピ層を示す断面模式図の例である。図９のように、酸洗浄したＳｉＣ基板１０を、成長温度よりも高温のＨ２雰囲気中で基板表面をクリーニングした後、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法を用いて、ＡｌＮからなるシード層１２を成長させる。成長条件は以下である。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１１００℃
圧力 ：１３．３ｋＰａ
膜厚 ：２５ｎｍ
シード層１２上に、ＡｌＧａＮバッファ層１８を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
Ａｌ組成比 ：シード層１２側からＧａＮ電子走行層１４側に向けて１０％から５％に徐々に減少（つまり、シード層１２側のＡｌ組成比は１０％でＧａＮ電子走行層１４側のＡｌ組成比は５％）
膜厚 ：１０００ｎｍ
ＡｌＧａＮバッファ層１８上に、ＧａＮ電子走行層１４を成長させる。成長条件は以下である。
原料ガス ：ＴＭＧ、ＮＨ３
成長温度 ：１１００℃
圧力 ：１３．３ｋＰａ
Ｖ／ＩＩＩ比：５０００
成長速度 ：０．２ｎｍ／ｓｅｃ
膜厚 ：５００ｎｍ
ＧａＮ電子走行層１４上に、ＡｌＧａＮ電子供給層１６を成長させる。成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
Ａｌ組成比：２０％
膜厚 ：２５ｎｍ
図１０は、図９のＡｌＧａＮ電子供給層１６の上面からの深さに対するＥｃの変化をシミュレーションしたバンド図である。なお、実施例２において、ＡｌＧａＮバッファ層１８のアクセプタ濃度（Ｎａ）を１．０×１０１６／ｃｍ３、ドナー濃度（Ｎｄ）を２．０×１０１６／ｃｍ３、ピエゾ電荷の影響を４．０×１０１６／ｃｍ３としてシミュレーションを行っている。図１０のように、ＡｌＧａＮバッファ層１８におけるＥｃが、実施例１に係る半導体装置に比べて上昇していることが分かる。このように、実施例２において、ＡｌＧａＮバッファ層１８におけるＥｃが上昇した理由は以下のように考えられる。半導体層の電気的分極としてピエゾ分極がある。ピエゾ分極は結晶が歪むことにより生じる分極であり、格子定数が異なる薄膜が積層されると発生する。ＡｌＧａＮにおいては、Ａｌ組成比が小さくなるほど格子定数は大きくなることから、ＡｌＧａＮバッファ層１８のように、Ａｌ組成比を１０％から５％に変化させると、それに従い格子定数も変化することとなる。このように、ＡｌＧａＮバッファ層１８において格子定数が連続的に変化することにより、例えば成長面が（０００１）の場合、ＡｌＧａＮバッファ層１８全体にピエゾ分極による負電荷が発生し、ＡｌＧａＮバッファ層１８におけるＥｃが上昇したものと考えられる。
図１１は、実施例２に係る半導体装置の断面模式図の例である。図１１のように、実施例２に係る半導体装置は、図９で説明したエピ層を有し、さらにＡｌＧａＮ電子供給層１６上に、オーミック電極としてのソース電極２２とドレイン電極２４とが設けられ、ソース電極２２とドレイン電極２４との間にゲート電極２６が設けられている。ソース電極２２、ドレイン電極２４、およびゲート電極２６の構造は実施例１と同じである。
図１２は、実施例２に係る半導体装置について、オフ状態での電流電圧特性のシミュレーション結果を示す図である。また、比較のために、比較例１に係る半導体装置についてのオフ状態での電流電圧特性のシミュレーション結果も示す。図１２の横軸はゲート電圧Ｖｇであり、縦軸はドレイン電流Ｉｄである。図１２のように、比較例１では、ゲート電圧Ｖｇを−３Ｖとした場合におけるドレイン電流Ｉｄは３．３×１０−４Ａ／ｍｍであるのに対し、実施例２では、ゲート電圧Ｖｇを−３Ｖとした場合におけるドレイン電流Ｉｄは１．７×１０−６Ａ／ｍｍであった。このように、実施例２でも、ピンチオフ特性の改善が実現できた。
以上説明してきたように、実施例２によれば、ＡｌＧａＮバッファ層１８を、ＳｉＣ基板１０からＧａＮ電子走行層１４に向かうに連れてＡｌ組成比が減少し、ＳｉＣ基板１０側におけるＡｌ組成比が１０％でＧａＮ電子走行層１４側におけるＡｌ組成比が５％とすることで、Ｅｃの上昇を実現でき、ピンチオフ特性の改善が実現できる。
ＡｌＧａＮバッファ層１８のＡｌ組成比は、ＳｉＣ基板１０側が１０％でＧａＮ電子走行層１４側が５％である場合を例に示したが、これに限られる訳ではない。ＡｌＧａＮバッファ層１８全体に負のピエゾ電荷を発生させ、Ｅｃを上昇させるには、ＳｉＣ基板１０側におけるＡｌ組成比とＧａＮ電子走行層１４側におけるＡｌ組成比との差が２０％以内であればよく、１０％以内の場合がより好ましく、５％以内の場合がさらに好ましい。
また、実施例２では、ＡｌＧａＮバッファ層１８のＡｌ組成比を連続的に変化させる場合を例に示しているが、ある程度の大きさのステップ状でＡｌ組成比を変化させる場合でもよい。
実施例１および２において、ＧａＮ電子走行層１４上に設けられる電子供給層は、ＧａＮよりもバンドギャップが大きければ、ＡｌＧａＮ以外の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ＳｉＣ基板
１２ シード層
１４ ＧａＮ電子走行層
１６ ＡｌＧａＮ電子供給層
１８ ＡｌＧａＮバッファ層
２２ ソース電極
２４ ドレイン電極
２６ ゲート電極

Claims (5)

  1. ＳｉＣ基板上に設けられ、アクセプタ濃度がドナー濃度以上の濃度であるＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に設けられたＧａＮ層と、
    前記ＧａＮ層上に設けられ、ＧａＮよりもバンドギャップが大きい電子供給層と、を有することを特徴とする半導体装置。
  2. 前記ＡｌＧａＮ層は、アクセプタ不純物として炭素を、ドナー不純物として酸素および珪素を含み、前記炭素の濃度は、前記酸素の濃度と前記珪素の濃度との合計濃度以上であることを特徴とする請求項１記載の半導体装置。
  3. 前記アクセプタ濃度は、前記ドナー濃度の２倍以上であることを特徴とする請求項１記載の半導体装置。
  4. 前記ＡｌＧａＮ層は、アクセプタ不純物としてＭｇ、Ｐ、Ｚｎ、Ａｓ、Ｃｄ、Ｈｇ、Ｆｅ、Ｃｒ、Ｃｏ、Ｃｕの少なくとも１つが添加されていることを特徴とする請求項１記載の半導体装置。
  5. ＳｉＣ基板上に設けられたＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に設けられたＧａＮ層と、
    前記ＧａＮ層上に設けられ、ＧａＮよりもバンドギャップが大きい電子供給層と、を有し、
    前記ＡｌＧａＮ層は、前記ＳｉＣ基板から前記ＧａＮ層に向かうに連れてＡｌ組成比が減少し、前記ＳｉＣ基板側におけるＡｌ組成比と前記ＧａＮ層側におけるＡｌ組成比との差は２０％以下であることを特徴とする半導体装置。
JP2010169830A 2010-07-28 2010-07-28 半導体装置 Pending JP2012033575A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010169830A JP2012033575A (ja) 2010-07-28 2010-07-28 半導体装置
US13/192,247 US8742426B2 (en) 2010-07-28 2011-07-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169830A JP2012033575A (ja) 2010-07-28 2010-07-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2012033575A true JP2012033575A (ja) 2012-02-16

Family

ID=45525813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169830A Pending JP2012033575A (ja) 2010-07-28 2010-07-28 半導体装置

Country Status (2)

Country Link
US (1) US8742426B2 (ja)
JP (1) JP2012033575A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
KR20140120519A (ko) * 2013-04-03 2014-10-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
KR20140139346A (ko) * 2013-05-27 2014-12-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20140139890A (ko) * 2013-05-28 2014-12-08 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20150012119A (ko) * 2013-07-24 2015-02-03 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2015060986A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2015045412A1 (ja) * 2013-09-27 2015-04-02 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2016524332A (ja) * 2013-06-18 2016-08-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 半導体パワースイッチ及び半導体パワースイッチの製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
JPWO2014108946A1 (ja) * 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
CN106935644A (zh) * 2015-10-22 2017-07-07 三菱电机株式会社 半导体装置
JP2017168627A (ja) * 2016-03-16 2017-09-21 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9831310B2 (en) 2012-07-10 2017-11-28 Fujitsu Limited Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier
JP2017228642A (ja) * 2016-06-22 2017-12-28 住友電気工業株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2023026362A1 (ja) * 2021-08-24 2023-03-02 三菱電機株式会社 半導体装置
JP7398968B2 (ja) 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5758132B2 (ja) 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US9219123B2 (en) * 2012-11-26 2015-12-22 Sharp Kabushiki Kaisha Method of producing a nitride semiconductor crystal with precursor containing carbon and oxygen, and nitride semiconductor crystal and semiconductor device made by the method
JP6534791B2 (ja) 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
CN105633223B (zh) * 2015-12-31 2018-10-09 华灿光电(苏州）有限公司 AlGaN模板、AlGaN模板的制备方法及AlGaN模板上的半导体器件
US11515407B2 (en) * 2018-12-26 2022-11-29 Intel Corporation High breakdown voltage structure for high performance GaN-based HEMT and MOS devices to enable GaN C-MOS
WO2020155095A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2004342810A (ja) * 2003-05-15 2004-12-02 Fujitsu Ltd 化合物半導体装置
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP2009117482A (ja) * 2007-11-02 2009-05-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス及びｉｉｉ族窒化物半導体エピタキシャル基板
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US6559467B2 (en) * 1997-11-18 2003-05-06 Technologies And Devices International, Inc. P-n heterojunction-based structures utilizing HVPE grown III-V compound layers
US6621725B2 (en) * 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP5383974B2 (ja) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2004342810A (ja) * 2003-05-15 2004-12-02 Fujitsu Ltd 化合物半導体装置
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP2009117482A (ja) * 2007-11-02 2009-05-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス及びｉｉｉ族窒化物半導体エピタキシャル基板
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835983B2 (en) 2011-10-11 2014-09-16 Kabushiki Kaisha Toshiba Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2013084819A (ja) * 2011-10-11 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9502525B2 (en) 2012-03-27 2016-11-22 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US9831310B2 (en) 2012-07-10 2017-11-28 Fujitsu Limited Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JPWO2014108946A1 (ja) * 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
US9595606B2 (en) 2013-01-10 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Field-effect transistor
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
KR20140120519A (ko) * 2013-04-03 2014-10-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102080744B1 (ko) * 2013-04-03 2020-02-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102067597B1 (ko) * 2013-05-27 2020-01-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20140139346A (ko) * 2013-05-27 2014-12-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102091516B1 (ko) * 2013-05-28 2020-03-20 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR20140139890A (ko) * 2013-05-28 2014-12-08 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2016524332A (ja) * 2013-06-18 2016-08-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 半導体パワースイッチ及び半導体パワースイッチの製造方法
KR20150012119A (ko) * 2013-07-24 2015-02-03 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) * 2013-07-24 2020-02-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2015060986A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2015045412A1 (ja) * 2013-09-27 2015-04-02 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
US10332975B2 (en) 2014-10-03 2019-06-25 Ngk Insulators, Ltd. Epitaxial substrate for semiconductor device and method for manufacturing same
JPWO2016051935A1 (ja) * 2014-10-03 2017-04-27 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
CN106935644A (zh) * 2015-10-22 2017-07-07 三菱电机株式会社 半导体装置
CN106935644B (zh) * 2015-10-22 2020-10-30 三菱电机株式会社 半导体装置
JP2017168627A (ja) * 2016-03-16 2017-09-21 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2017228642A (ja) * 2016-06-22 2017-12-28 住友電気工業株式会社 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
JP7398968B2 (ja) 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
WO2023026362A1 (ja) * 2021-08-24 2023-03-02 三菱電機株式会社 半導体装置
JPWO2023026362A1 (ja) * 2021-08-24 2023-03-02
JP7401646B2 (ja) 2021-08-24 2023-12-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20120025205A1 (en) 2012-02-02
US8742426B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP2012033575A (ja) 半導体装置
JP5095253B2 (ja) 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
JP5696392B2 (ja) 半導体装置
US20140339605A1 (en) Group III-V Device with a Selectively Reduced Impurity Concentration
JP5707767B2 (ja) 半導体装置
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
KR20160138090A (ko) 반도체 기판 및 반도체 소자
TW201513342A (zh) 半導體裝置及其製造方法
JP2016511545A (ja) 半絶縁性ｉｉｉ族窒化物の混合ドーピング
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
CN105047695B (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
JP2013175696A (ja) 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ
JP2017168627A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
US11469101B2 (en) Semiconductor structure and manufacturing method therefor
JP7069584B2 (ja) 基板生産物の製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP2017139390A (ja) 半導体装置、電源装置及び増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150915