JP6146852B2 - 表示制御装置及びデータ処理システム - Google Patents

表示制御装置及びデータ処理システム Download PDF

Info

Publication number
JP6146852B2
JP6146852B2 JP2012239100A JP2012239100A JP6146852B2 JP 6146852 B2 JP6146852 B2 JP 6146852B2 JP 2012239100 A JP2012239100 A JP 2012239100A JP 2012239100 A JP2012239100 A JP 2012239100A JP 6146852 B2 JP6146852 B2 JP 6146852B2
Authority
JP
Japan
Prior art keywords
display
mode
data
scale
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012239100A
Other languages
English (en)
Other versions
JP2014089314A (ja
Inventor
坂巻 五郎
五郎 坂巻
洋介 岡入
洋介 岡入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2012239100A priority Critical patent/JP6146852B2/ja
Priority to US14/066,679 priority patent/US9542721B2/en
Priority to CN201310520964.4A priority patent/CN103794169B/zh
Publication of JP2014089314A publication Critical patent/JP2014089314A/ja
Application granted granted Critical
Publication of JP6146852B2 publication Critical patent/JP6146852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/391Resolution modifying circuits, e.g. variable screen formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • User Interface Of Digital Computer (AREA)
  • Telephone Function (AREA)

Description

本発明は、表示制御装置及びデータ処理システム関し、例えば液晶コントローラドライバに適用して有効な技術に関する。
近年、スマートフォンのような小型の通信携帯端末でも解像度をFHD(full high definition)のような高解像度にすることが企図されている。FHDでは画素数が1080×1920多く、単位時間当たりに処理すべきデータ量は、ホスト側のプロセッサだけでなく、表示制御を行う表示制御装置側でも増大し、トータルシステムで著しい電力増加を招くことが懸念される。表示解像度に対してデータ量を削減するには、特許文献1に記載の如く、スケーリング技術を用いて表示画像を拡大する動作を行う事が可能である。
また、表示制御装置の制御対象は動画データのようなビデオデータだけでなく、メニュー表示やアプリケーションで描画されるグラフィックデータについても対象とされる。前者の場合は同期信号と共に供給されるビデオ信号をリアルタイムで表示制御する。後者の場合はプロセッサが発行したコマンドにしたがってRAMに描画された表示データの表示制御が行われる。双方の表示制御を行う表示制御装置について特許文献2に記載がある。
特開2006−215320号公報 特開2008−129557号公報
しかしながら、FHDの解像度を持ちながらデータのスケールアップを行ったのでは表示用途によっては高解像度の意味がない。例えばビデオ画像に対して縮小データをスケールアップしたのでは無視し得ない画質劣化を来たす。メニュー表示の静止画では縮小データをスケールアップしても画質劣化は目立たない。そのような観点ばかりではなく、通信携帯端末などの運用状況やバッテリー消耗状態などによって不意の電源遮断を回避することに高い優先順位を認めなければならない場合もある。更に、RAMへの描画を経ないビデオ画像表示を、プロセッサからのコマンドによるRAM描画を介する表示に切り替えると、その切り替え点近傍で表示画像に乱れを生ずることがある。このように、表示形態若しくは表示動作モードの選択肢は、表示するデータの種別、システムの稼動状況、ユーザの好み、などに応じて多岐に亘ることが明らかにされた。したがって、そのような選択をホスト側のコマンドや表示データの生成手法に依存したのでは、使い勝手が悪く、低消費電力や必要な表示制御能力をタイムリーに且つ容易に得ることができなくなる。
上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、外部から表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モード又は外部から表示タイミング信号の供給を受けずにRAMに書き込まれた表示データの表示制御を行う第2表示モードの何れを選択するか、また、前記表示データのスケールアップを行うスケールアップモードを選択するか否か、を指示するためのモードデータを外部から書き換え可能に保持するレジスタを採用して、前記レジスタの設定値に基づいて表示モードの制御を行う。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、表示するデータの種別、システムの稼動状況、ユーザ設定などに応じてレジスタが書き換え可能にされるから、システム上許容される低消費電力や必要な表示性能をタイムリーに且つ容易に得ることができるようになる。
図1は携帯端末の全体的な構成を例示するブロック図である。 図2は液晶コントローラドライバの構成を例示するブロック図である。 図3は制御信号としての制御ビットRM,DMと表示モードの関係を例示する説明図である。 図4は表示動作及びスケールアップ動作の状態遷移を例示する状態遷移図である。 図5はBB/APPがビデオモード及びコマンドモードを用いて表示制御を行いながらデータ処理を行うときの表示データの流れを概念的に示す説明図である。 図6はシステム動作の態様を例示する説明図である。 図7はリアルタイムスケーリングの動作例を示すタイミングチャートである。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕<ビデオモード,コマンドモード,スケールアップモードの可変可能コントローラ>
表示制御装置(6)は、外部から表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モードと、外部から表示タイミング信号の供給を受けずにRAM(28)に書き込まれた表示データの表示制御を行う第2表示モードと、前記表示データのスケールアップを行うスケールアップモードを有する。この表示制御装置は、前記第1表示モード又は前記第2表示モードの何れを選択するかを指示し、且つ前記スケールアップモードを選択するか否かを指示するためのモードデータを、外部からの指示に基づいて書き換え可能に保持するレジスタと、前記レジスタが保持する前記モードデータに基づいて表示モード及びスケールアップの制御を行う制御部(23)と、を有する。
これによれば、表示するデータの種別、システムの稼動状況、ユーザ設定などに応じて前記レジスタが書き換え可能にされるから、システム上許容される低消費電力や必要な表示性能をタイムリーに且つ容易に得ることができるようになる。
〔2〕<第1表示モードから第2表示モードへのモード遷移制御>
項1において前記制御部は、第1表示モードの表示中に第2表示モードへの切り替えが指示された場合には、切り替え直前フレームの表示データを前記RAMに格納し(P2)、これによって格納された表示データを用いて表示を継続しながら第2表示モードへのモード遷移を行う。
これによれば、ビデオデータ表示のようなリアルタイムの表示が行われる第1表示モードから、コマンドに応答して描画したデータなどを表示する第2表示モードへの切り替えどを想定したとき、切り替え直前のフレームデータがRAMに蓄積されて切り替え時の継続表示に利用されることにより、モード切り換え時に表示画面が乱れることを未然に防止することができる。
〔3〕<現在のスケーリングモードを維持して第1表示モードから第2表示モードへ切り替え>
項2において前記制御部は、第1表示モードから第2表示モードへの切り替えは、現在設定されているスケールアップモードを維持して行う事が可能にされる(S1とS3の間、S2とS4の間)。
これによれば、第1表示モードと第2表示モードの間のモード切り換え時に、スケールアップモードの変更はないから、表示画面が乱れることを更に低減することができる。
〔4〕<第1表示モードにおけるスケールアップの選択/非選択の切り替え制御>
項3において前記制御部は、スケールアップ非選択状態での第1表示モードが指示されている状態と、スケールアップ選択状態での第1表示モードが指示されている状態との間の表示状態の遷移には、一旦、第2表示モードへの遷移を介在させることが可能にされる(S4からS2、S3からS1)。
これによれば、第2表示モードに遷移した状態でスケールアップ状態を切り替えても、そこにはリアルタタイムの表示が行われる第1表示モードが介在することはなく、この点において、スケールアップモードを変更する場合に表示画面が乱れることを低減することができる。
〔5〕<ハード構成>
項4において、外部から表示タイミング信号と共に表示データが供給される第1外部インタフェース部(21)と、外部から表示タイミング信号の供給を受けずに表示データが供給される第2インタフェース部(20)と、前記表示データを一時的に格納するRAM(28)と、前記表示データのスケールアップを行うスケーリング部(31)と、を有する。前記制御部は、前記RAMに格納する表示データとして第1外部インタフェース部に供給された表示データ又は第2外部インタフェース部に供給された表示データの選択制御と、前記スケーリング部に供給する表示データとして第1外部インタフェース部から出力された表示データ又は前記RAMから出力された表示データの選択制御と、前記スケーリング部の活性化制御と、を行う。
これによれば、最低限のハードウェアを用いて上記モード切り換えを容易に実現することができる。
〔6〕<ビデオモード,コマンドモード,スケールアップモードを可変可能なシステム>
データ処理システム(1)は、プログラムを実行するプロセッサ(13)と、前記プロセッサから供給される表示データの表示制御を行う表示制御装置(6)と、前記表示制御装置から供給される表示データを表示する表示装置(2)とを有する。前記表示制御装置は、前記プロセッサから表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モードと、前記プロセッサから表示タイミング信号の供給を受けずにRAM(28)に書き込まれた表示データの表示制御を行う第2表示モードと、前記表示データのスケールアップを行うスケールアップモードとを有する。この表示制御装置は、前記第1表示モード又は前記第2表示モードの何れを選択するかを指示し、且つ前記スケールアップモードを選択するか否かを指示するためのモードデータを、外部からの指示に基づいて書き換え可能に保持するレジスタ(22)と、前記レジスタが保持する前記モードデータに基づいて表示モード及びスケールアップの制御を行う制御部(23)と、を有する。
これによれば、表示するデータの種別、システムの稼動状況、ユーザ設定などに応じてプロセッサがレジスタを書き換えることにより、システム上許容される低消費電力や必要な表示性能をタイムリーに且つ容易に得ることができるようになる。
〔7〕<第1表示モードから第2表示モードへのモード遷移制御>
項6において前記制御部は、第1表示モードの表示中に第2表示モードへの切り替えが指示された場合には、切り替え直前フレームの表示データを前記RAMに格納し(P2)、これによって格納された表示データを用いて表示を継続しながら第2表示モードへのモード遷移を行う。
これによれば項2と同様の作用効果を奏する。
〔8〕<現在のスケールアップモードを維持して第1表示モードから第2表示モードへ切り替え>
項7において前記制御部は、第1表示モードから第2表示モードへの切り替えは、現在設定されているスケールアップモードを維持して行う事が可能にされる(S1とS3の間、S2とS4の間)。
これによれば項3と同様の作用効果を奏する。
〔9〕<第1表示モードにおけるスケールアップの選択/非選択の切り替え制御>
項8において前記制御部は、スケールアップ非選択状態での第1表示モードが指示されている状態と、スケールアップ選択状態での第1表示モードが指示されている状態との間の表示状態の遷移には、一旦、第2表示モードへの遷移を介在させることが可能にされる(S4からS2、S3からS1)。
これによれば項4と同様の作用効果を奏する。
〔10〕<バッテリー残量に応じてスケールアップモードを選択>
項6において、データ処理システムはバッテリーを動作電源とし、前記プロセッサは前記バッテリーの残量が所定値よりも少なくなったとき、非選択状態の前記スケールアップモードを選択する。
これによれば、不意の電源遮断の抑制に好適である。
〔11〕<表示内容に応じてスケールアップモードを選択>
項6において、前記プロセッサはメニュー画面表示を行うとき、非選択状態の前記スケールアップモードを選択する。
これによれば、メニュー画面のスケールアップはビデオ画像に比べて画質劣化が目立たず、低電力化に寄与する。
〔12〕<電力モードに応じてスケールアップモードを選択>
項6において、前記プロセッサは、低消費電力状態で動作する低消費電力モードが設定されたとき、非選択状態の前記スケールアップモードを選択する。
これによれば、表示制御をシステム低消費電力状態に速やかに呼応することができる。
2.実施の形態の詳細
実施の形態について更に詳述する。
≪データ処理システム≫
図1には携帯端末の全体的な構成が例示される。同図に示される携帯端末は携帯電話又はスマートフォンなどとされ、データ処理システムの一例である。
携帯端末1は、表示部としての液晶パネル2、送受信用のアンテナ3、音声出力用のスピーカ4、音声入力用のマイクロホン5、表示制御装置としての液晶コントローラドライバ6、スピーカ4やマイクロホン5の信号入出力を行なう音声インタフェース7、及びアンテナ3との間の信号の入出力を行なう高周波インタフェース8を備える。更に携帯端末1は、音声信号や送受信信号に係る信号処理を行うDSP(Digital Signal Processor)9、カスタム機能(ユーザ論理)を提供するASIC(application specific integrated circuits)10、表示制御を含め装置全体の制御を行うデータ処理装置としてのマイクロプロセッサもしくはマイクロコンピュータ(以下、マイコンと略す)11、及びデータ記憶用のメモリ12等を備えてなる。上記DSP9、ASIC10およびマイコン11は、通信プロトコル処理及びその他のアプリケーション処理を制御するベースバンド及びアプリケーションプロセッサ部(BB/APP)13を構成している。
特に制限されるものでないが、上記液晶パネル2は、FHD(full high definition)で例えば1080×1920のような多数の表示画素がマトリックス状に配列されたドットマトリックス方式のパネルである。カラー表示の液晶パネルの場合、1画素は赤、青、緑の3ドットで構成される。特に図示はしないが、入力装置としてタッチセンサパネルを採用するときは、液晶パネル2の表面に静電容量方式などによるタッチセンサパネルが重ねて配置されている。図示を省略するタッチセンサパネルの駆動制御とセンス動作を行うタッチセンサパネルコントローラが配置される。メモリ12は、例えば所定のブロック単位で一括消去可能なフラッシュメモリ等から構成され、通信制御や表示制御に際してマイコン11が実行する制御プログラムや通信制御や表示制御に用いる制御データが記憶される。
液晶パネル2は走査電極と信号電極がマトリクス状に配置され、その交差部分には、TFT(Thin Film Transistor)スイッチが形成される。TFTスイッチのゲートには走査電極が接続され、ドレインには信号電極が接続される。TFTスイッチのソース側にはサブピクセルとなる液晶容量の液晶画素電極が接続され、その液晶容量の反対側の電極は共通電極になっている。信号電極には表示コントローラドライバ6から出力される信号電圧が供給される。ゲート電極は例えばその配列順に液晶コントローラドライバ6から走査パルスが印加されて駆動される。
液晶コントローラドライバ6は表示制御装置の一例であり、ワンセグTVやテレビ電話画像のように表示タイミングと共に供給された表示データを液晶パネル2に表示するビデオモード、及び、表示タイミングとは相関なくマイコン11などから書き込まれたデータを液晶パネル2に表示するコマンドモードを、表示モードとして有する。更に、画像表示サイズをFHD又は1/4FHDに選択可能であり、このとき、1/4FHDの表示データをFHDサイズにスケールアップして表示可能にするスケールアップモードを有する。
前記音声インタフェース7、BB/APP13、及びメモリ12はシステムオンチップの1チップの半導体装置として、さらには液晶コントローラドライバ6を含めて1チップの半導体装置として構成することが可能である。液晶コントローラドライバ6は1チップの半導体集積回路として構成することも可能である。或いはそれらをマルチチップのモジュール化された半導体装置として、さらには、高周波インタフェース8も含めてマルチチップ又は1チップの半導体装置として構成することも可能である。
以下、液晶コントローラドライバ6における表示制御方式について詳述する。
≪液晶コントローラドライバ≫
図2には液晶コントローラドライバ6の構成が例示される。表示制御用半導体集積回路の一例とされる液晶コントローラドライバが示される。液晶コントローラドライバ6は、ドットマトリックス型の液晶表示パネル2を駆動する。液晶コントローラドライバ6は、ドットマトリックス型の液晶表示パネルに表示する表示データを記憶するRAMとして、表示データをビットマップ方式で記憶するフレームメモリ28を有する。フレームメモリ28は例えばSRAM(Static Random Access Memory)によって構成される。
液晶コントローラドライバ6は、外部のBB/APP13からの指令に基づいて内部を制御するための制御部23を備える。また、外部からの発振信号もしくは外部端子に接続された振動子からの発振信号に基づいて基準クロックパルスを生成するパルスジェネレータ(CPG)41、このクロックパルスに基づいてチップ内部の種々の回路の動作タイミングを与えるタイミング信号を発生するタイミング制御回路35を備える。
システムバスSBUSを介してBB/APP13のマイコン11等との間で主としてインストラクションデータや非同期表示データ(表示タイミング信号を伴わない表示データ)などのデータの送受信を行うシステムインタフェース20、図示しない表示バスDBUSを介してBB/APP13のASICなどから表示タイミング信号を伴う同期表示データ例えば水平同期信号HSYNC、垂直同期信号VSYNC伴う動画データなどを受ける外部表示インタフェース21を備える。
システムインタフェース20に入力された非同期表示データは例えばワード又はロングワードのような単位でライトデータラッチ26に書き込まれ、所定の単位でセレクタ27を介してフレームメモリ28に書き込まれる。フレームメモリ28への書き込みアドレスは制御回路34の指示に従ってアドレスカウンタ25が生成する。
外部表示インタフェース21に供給された同期表示データもセレクタ27を介してフレームメモリ28に書き込み可能にされる。フレームメモリ28に書き込まれた表示データは表示ライン単位でラッチ回路29に読み出され、ラッチ回路29にラッチされた表示データはセレクタ30を介してスケーリング回路31に供給される。また、外部表示インタフェース21に供給された同期表示データは直接セレクタ30を介してスケーリング回路31に供給可能にもなっている。セレクタ27の入力選択は制御ビットRMの論理値で決定される。セレクタ30の入力選択は制御ビットDMの論理値で決定される。スケーリング回路31の活性/非活性の選択は制御ビットRTSONの論理値で決定される。制御ビットRMはフレームメモリ28の入力をシステムインタフェース20の側からの入力とするか、外部表示インタフェース21側からの入力とするか、を指定する制御ビットとして位置付けられる。制御ビットDMは表示対象をフレームメモリ28の描画データとするか、外部表示インタフェース21側からのリアルタイム入力とするか、を指定する制御ビットとして位置付けられる。
スケーリング回路31は、特に制限されないが、活性化されると、FHDの画素化数規模の1/4の画素数規模(qHD)の表示データを、補間演算を介して画素単位で縦及び横方向にそれぞれ2倍の画素数にスケールアップする演算処理を行う。スケーリング回路31は、非活性状態では入力データをスルーで出力する。
スケーリング回路31から出力された表示データはラッチ回路32にラッチされ、信号電極ドライバ33に与えられる。信号電極ドライバ33はラッチ回路32から供給される表示データの値にしたがって、階調電圧発生回路37で生成された階調電圧を選択して、液晶パネル2の信号電極に信号電圧を出力する。選択される階調電圧は液晶パネルのγ特性を補正するためのγ補正回路36で補正されている。
走査電極ドライバ38は液晶パネル2の走査電極に、液晶駆動レベル発生回路39で生成された走査電圧を順次印加して、走査駆動する。
液晶パネル2の信号電極と走査電極の駆動に用いる同期信号VSOUT,HSOUTは同期信号出力回路40が生成する。VSOUTは垂直同期信号、HSOUTは水平同期信号である。
42は内部基準電圧を生成する内部基準電圧生成回路、43は外部から供給される3.3Vや2.5Vのような電圧Vccを降圧して1.5Vのような内部ロジック回路の電源電圧VDDを生成する内部ロジック電源レギュレータである。
制御部23には、液晶コントローラドライバ6の動作モードなどチップ全体の動作状態を制御するための制御情報が格納されるコントロールレジスタ23A、及びデコーダ23Bが設けられている。22はコントロールレジスタ23Aを参照するためのコマンドコードとしてのインデックス情報が書き込まれるインデックスレジスタ22であり、インデックスレジスタ22にセットされたインデックス情報がデコーダ23Bでデコードされ、そのデコード結果に基づいてコントロールレジスタ23から制御情報が読み出される。例えばマイコン11がインデックスレジスタ22にコマンドコードのようなインデックス値を書き込むと、書き込まれたインデックス値によってコントロールレジスタ23Aの制御情報が参照されて出力される。インデックス情報はモードデータやコマンドデータとして位置付けられる。インデックス情報で参照される制御情報は、アドレスカウンタ25にセットされる初期値、制御ビットRM,DM,RTSONの値、タイミング制御回路35の起動イネーブル信号などとされる。不揮発性メモリ24はコントロールレジスタ23Aの初期値を保有し、パワーオンリセット若しくはシステムリセット時にマイコン11からの指示によって初期値が不揮発性メモリ24からコントロールレジスタ23Aにイニシャルロードされる。例えば制御ビットRM,DM,RTSONについては、動作上想定し得る値の組み合わせのパターンがそれぞれインデックス情報で参照可能に記憶される。尚、コントロールレジスタ23Aはシステムインタフェース20を介して外部のマイコン11などにより書き換え可能にされる。例えば、前記制御ビットRM,DM,RTSONの値の組み合わせのパターンはマイコン11などによって書き換え可能にされる。
これにより、液晶コントローラドライバ6は、システムインタフェース20経由でマイコン11等からの指令およびデータに基づいて、表示データをフレームメモリ28に順次書き込んで行く描画処理を行い、また、フレームメモリ28から周期的に表示データを読み出す読み出し処理を行って液晶パネル2の信号電極に信号電圧を出力し、走査電極に順次走査電圧を出力することができる。また、液晶コントローラドライバ6は、外部表示インタフェース21経由で表示同期信号と共に供給される表示データをリアルタイムで液晶パネル2に表示するための信号電圧及び走査電圧を出力することができる。それら動作に際してスケーリング回路31を用いたスケールアップ処理、更にはシステムインタフェース経由の表示制御と外部表示インタフェース経由の表示制御との切り替えなどが可能にされる。
≪表示モードとスケールアップモードの制御≫
液晶パネル2に対する液晶コントローラドライバ6による表示制御の動作モード(表示モード)は、表示タイミングと共に供給された表示データを液晶パネル2に表示するビデオモード、表示タイミングとは相関なくマイコン11などから書き込まれたデータを液晶パネル2に表示するコマンドモード、及び、1/4FHDの表示データをFHDサイズにスケールアップして表示可能にするスケールアップモードに大別される。ビデオモードは外部から表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モードの一例である。コマンドモードは、外部から表示タイミング信号の供給を受けずにRAMに書き込まれた表示データの表示制御を行う第2表示モードの一例である。スケールアップモードは前記表示データのスケールアップを行う動作モードである。
何れの表示モード(前記ビデオモード又はコマンドモード)を選択するかを指示し、且つ前記スケールアップモードを選択するか否かを指示するためのモードデータは、マイコン11などによってインデックスレジスタ22に与えられるインデックス情報の一種である。このインデックス情報によってコントロールレジスタ23Aから参照される制御ビットRM,DM,RTSONの値等によって表示動作及びスケールアップ動作が制御される。制御ビットRM、DMは、特に制限されないが、前記ビデオモード又は前記コマンドモードに応じてその論理値が決定される。前記制御ビットRTSONは前記スケールアップモードの選択/非選択に応じてその論理値が、決定される。
図3には制御信号としての制御ビットRM,DMと表示モードとの関係が例示される。図3において、RM=0はシステムインタフェース20側からの表示データの選択、RM=1は外部表示インタフェース21側からの表示データの選択を意味する。DM=0はフレームメモリ28の表示データ選択、DM=1は外部表示インタフェース21側からの表示データの選択を意味する。
インデックス情報で指定された表示モードに応ずる制御ビットDM,RMの状態は、特に制限されないが、ビデオモードの指定によってRM=0,DM=1とされ、コマンドモードの指定によってRM=0,DM=0とされる。ビデオモードではそれによる表示動作に並行してシステムインタフェース20側から表示データをフレームメモリ28に書き込むことが可能にされる。インデックス情報で指定されたスケールアップモードに応ずるスケールアップモードデータRTSONの状態は、特に制限されないが、スケールアップモード選択によりRTSON=1、スケールアップモード非選択によりRTSON=0とされる。
≪ビデオモードからコマンドモードへの遷移制御≫
ビデオモードによる表示中に表示モードをコマンドモードに変更する指示がマイコン11などから与えられたときの表示モードの遷移制御について説明する。ビデオモードの表示中にコマンドモードへの切り替えが指示された場合には、制御部23は、切り替え直前フレームの表示データを前記フレームメモリ28に格納し、これによって格納されたが表示データを用いて表示を継続しながらコマンドモードへのモード遷移を行う。すなわち、ビデオモードにおいて図3のP1の経路を表示データの供給パスとしているとき、新たなインデックス情報によってコマンドモードが指示されると、先ず、ビデオモードによる最終表示フレームの表示データを図3のP2の経路からフレームメモリ28に供給して、図3のP3の経路による表示データの供給パスを形成してコマンドモードに移行する。これにより、前記最終フレーム画像を表示しながらコマンドモードに移行して、最終フレームの表示データに対して描画を行うことができる。このように、ビデオデータ表示のようなリアルタイムの表示が行われるビデオモードから、コマンドに応答して描画したデータなどを表示するコマンドモードへの切り替えなどを想定したとき、切り替え直前のフレームデータがフレームメモリ28に蓄積されて切り替え時の継続表示に利用されることにより、モード切り換え時に表示画面が乱れる虞を未然に防止することができる。
≪表示動作及びスケールアップ動作の状態遷移≫
図4には表示動作及びスケールアップ動作の状態遷移が例示される。
状態S1はスケールアップ非選択状態でのコマンドモードによる表示動作状態、S2はスケールアップ選択状態でのコマンドモードによる表示動作状態、S3スケールアップ非選択状態でのビデオモードによる表示動作状態、S4はスケールアップ選択状態でのビデオモードによる表示動作状態を示す。一の表示動作状態から他の表示動作状態へ遷移するときの制御ビットDM,RM,RTSONの変化が遷移方向を示す矢印と共に示されている。図4に示される遷移形態は、望ましい遷移順序を例示するものであり、本実施の形態では、制御部23のハードウェアによってその遷移順序が強制されているわけではない。例えば状態S3からS4に直接遷移する指示がインデックスレジスタ22に与えられても、制御部23はその指示に従った切り換えを拒絶することはしない。但し、それによる正常動作は保証されない。要するに、図4の状態遷移は一つの推奨動作遷移として位置付けられる。
図4の推奨動作遷移において特徴的な遷移について説明する。
第1の点は、現在のスケーリングモードを維持してビデオモードからコマンドモードへ切り替えることである。すなわち、ビデオモードからコマンドモードへの切り替えは、現在設定されているスケールアップモードを維持して行う事を推奨する。例えば、状態S3とS1との間ではスケーリングモードの非選択状態を維持してビデオモードとコマンドモードとの間の遷移を行う。状態S2とS4との間ではスケーリングモードの選択状態を維持してビデオモードとコマンドモードとの間の遷移を行う。
これによれば、ビデオモードとコマンドモードの間のモード切り換え時に、スケールアップモードの変更はないから、この点で表示画面が乱れる虞を低減することができる。
第2の点は、ビデオモードにおけるスケールアップの選択/非選択の切り替えにはコマンドモードへの切り換えを介在させることである。すなわち、スケールアップ非選択状態でのビデオモードが指示されている状態S3と、スケールアップ選択状態でのビデオモードが指示されている状態S4との間の表示状態の遷移には、一旦、コマンドモードへの遷移を介在させ、コマンドモードでスケーリングモードの切り換えを行うことを推奨する。図4に従えば、状態S1とS2の間でスケーリングモードを切り替える動作を介在させる。
これによれば、第2表示モードに遷移した状態でスケールアップ状態を切り替えても、そこにはリアルタタイムの表示が行われる第1表示モードが介在することはなく、この点において、スケールアップモードを変更する場合に表示画面が乱れることを低減することができる。
≪システム動作の態様≫
図5及び図6にはシステム動作の態様が例示される。ここでは図5に例示されるようにBB/APP13がビデオモード及びコマンドモードを用いて表示制御を行いながらデータ処理を行うときの表示データの流れを概念的に示す。このときのシステム動作形態が図6に例示される。
例えば、図6において、態様(C)の如くスケールアップを伴わずにビデオモードで表示を行う場合には、BB/APP13によるデータ処理対象とされる表示データは1フレーム当たりFHDサイズであり、当然メモリ12に対する必要なデータアクセスも1フレーム当たりでFHDのデータサイズとなる。ディスプレインバスDBUSの転送もフレーム当たりFHDのデータサイズになる。フレーム当たりでFHDサイズの表示データを受け取った液晶コントローラドライバ6はスケールアップを行わずに、液晶パネル2にFHDサイズの表示データを表示する。
一方、態様(A)の如くスケールアップを伴うビデオモードで表示を行う場合には、BB/APP13によるデータ処理対象とされる表示データは1フレーム当たりqHDサイズでよく、当然メモリ12に対する必要なデータアクセスも1フレーム当たりでqHDのデータサイズで良い。ディスプレインバスDBUSの転送もフレーム当たりでqHDのデータサイズで良い。フレーム当たりでqHDサイズの表示データを受け取った液晶コントローラドライバ6はqHDからFHDサイズへのリアルタイムスケーリング(図7に基づいて後述)を行って画像データのスケールアップを行って、液晶パネル2にFHDサイズの表示データを表示する。態様(C)は態様(A)に比べてメモリ動作、アプリケーション動作及び転送動作に要する電力消費を1/4程度に低減することが可能である。したがって、ビデオモードでも低消費電力動作ではスケールアップモードを選択すればよい。
図6において、態様(C)の如くスケールアップを伴うコマンドモード選択したとき、液晶コントローラドライバ6はフレームメモリ28に描画されたqHDサイズの表示データをFHDサイズへスケールアップし、液晶パネル2にFHDサイズの表示データを表示する。このとき、BB/APP13は別のデータ処理を行っていてもよいし、次の表示データをフレームメモリ28に描画していても良い。
次に、BB/APP13においてスケールアップを選択する制御形態について一例を説明する。
第1の例は、バッテリー残量に応じてスケールアップを選択する。例えば、図1のデータ処理システム1はバッテリー(図示を省略)を動作電源とし、BB/APP13のマイコン11などは前記バッテリーの残量が所定値よりも少なくなったとき、前記スケールアップモードを選択する。これによれば、不意の電源遮断の抑制に好適である。
第2の例は、表示内容に応じてスケールアップモードを選択する。例えば、BB/APP13のマイコン11などはメニュー画面表示を行うとき、スケールアップモードを選択する。これによれば、メニュー画面のスケールアップはビデオ画像に比べて画質劣化が目立たず、低電力化に寄与する。
第3の例は、電力モードに応じてスケールアップモードを選択する。例えば、BB/APP13のマイコン11は、低消費電力状態で動作する低消費電力モードが設定されたとき、スケールアップモードを選択する。これによれば、表示制御をシステム低消費電力状態に速やかに呼応させることができる。
図7にはリアルタイムスケーリングの動作例が示される。液晶コントローラドライバ6への入力はホスト側qHD動作タイミングとして例示され、液晶コントローラドライバ6の出力は表示側FHD動作として例示される。VSは外部表示インタフェース21を介して入力される垂直同期信号、HSは同じく水平同期信号、DataはqHDサイズの表示データであり、1フレーム60Hzの速度で入力される。この入力データに対してスケーリング回路31は概略的には画素単位で横方向にコピーして2倍し、2倍したデータを縦方向に追加する、という手法でqHDサイズをFHDサイズにスケールアップする。入力側のデータdata1に対して、出力側のdata1,data1はそれぞれ画素単位で水平方向にコピーされた同じデータとされる。データdata1,data1,…の出力に応じて異なる走査電圧G1,G2,…が出力される。したがって水平同期信号の周波数は2倍にしなければならず、IHSは2倍の周波数を持つFHDサイズ用の垂直同期信号である。この水平同期信号IHSは同期信号出力回路40の出力信号HSOUTとして液晶パネル2に出力される。垂直同期信号はVSと同じでよく、これが同期信号出力回路40の出力信号VSOUTとして液晶パネル2に出力される。
以上説明した実施の形態によれば、表示するデータの種別、システムの稼動状況、ユーザ設定などに応じて前記インデックスレジスタ22に対する表示モードやスケールアップモードの設定が書き換え可能にされるから、システム上許容される低消費電力や必要な表示性能をタイムリーに且つ容易に得ることができるようになる。
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、デコーダはインデックスレジスタにセットされるコマンドとしてのアドレス情報をデコードしてコントロールレジスタをリードアクセスする回路であってよい。インデックスレジスタ、デコーダ、コントロールレジスタは、コマンドレジスタ、コマンドデコーダ、シーケンサに変更可能である。また、上記実施の形態では図4の状態S3からS4に直接遷移する指示がインデックスレジスタ22に与えられても、制御部23はその指示に従った切り換えを拒絶することはしない。但し、それによる正常動作は保証されない。正常動作を保証しようとする場合には図4の状態遷移以外の表示状態の遷移を拒絶する制御部を採用すればよい。同期信号と共に表示データを入力する外部表示インタフェースはRGBインタフェースに限定されず、YUVインタフェース、その他のシリアルグラフィックインタフェースなどであってもよい。本発明は携帯電話やスマートフォンなどの携帯端末に適用する場合に限定されず、比較的大きなデータ処理パッド、パーソナルコンピュータなどのデータ処理システムにも広く適用することができる。
1 携帯端末
2 液晶パネル
3 送受信用のアンテナ
4 音声出力用のスピーカ
5 音声入力用のマイクロホン
6 液晶コントローラドライバ
7 音声インタフェース
8 高周波インタフェース
9 DSP
10 ASIC
11 マイコン
12 メモリ
13 ベースバンド及びアプリケーションプロセッサ部(BB/APP)
20 システムインタフェース
21 外部表示インタフェース
23 制御部
23A コントロールレジスタ
23B デコーダ
25 アドレスカウンタ
26 ライトデータラッチ
27 セレクタ
28 フレームメモリ
29 ラッチ回路
30 セレクタ
DM、RM、RTSON 制御ビット
31 スケーリング回路
33 信号電極ドライバ
37 階調電圧発生回路
38 走査電極ドライバ
41 パルスジェネレータ(CPG)

Claims (10)

  1. 外部から表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モードと、外部から表示タイミング信号の供給を受けずにRAMに書き込まれた表示データの表示制御を行う第2表示モードと、前記表示データのスケールアップを行うスケールアップモードとを有する表示制御装置であって、
    前記第1表示モード又は前記第2表示モードの何れを選択するかを指示し、且つ前記スケールアップモードを選択するか否かを指示するためのモードデータを、外部からの指示に基づいて書き換え可能に保持するレジスタと、
    前記レジスタが保持する前記モードデータに基づいて表示モードとスケールアップの制御を行う制御部と、を有し、
    前記制御部は、第1表示モードの表示中に第2表示モードへの切り替えが指示された場合には、切り替え直前フレームの表示データを前記RAMに格納し、これによって格納された表示データを用いて表示を継続しながら第2表示モードへのモード遷移を行う、表示制御装置。
  2. 請求項1において前記制御部は、第1表示モードから第2表示モードへの切り替えは、現在設定されているスケールアップモードを維持して行う事が可能にされる、表示制御装置。
  3. 請求項2において前記制御部は、スケールアップ非選択状態での第1表示モードが指示されている状態と、スケールアップ選択状態での第1表示モードが指示されている状態との間の表示状態の遷移には、一旦、第2表示モードへの遷移を介在させることが可能にされる、表示制御装置。
  4. 請求項3において、外部から表示タイミング信号と共に表示データが供給される第1外部インタフェース部と、
    外部から表示タイミング信号の供給を受けずに表示データが供給される第2インタフェース部と、
    前記表示データを一時的に格納するRAMと、
    前記表示データのスケールアップを行うスケーリング部と、を有し、
    前記制御部は、前記RAMに格納する表示データとして第1外部インタフェース部に供給された表示データ又は第2外部インタフェース部に供給された表示データの選択制御と、前記スケーリング部に供給する表示データとして第1外部インタフェース部から出力された表示データ又は前記RAMから出力された表示データの選択制御と、前記スケーリング部の活性化制御と、を行う、表示制御装置。
  5. プログラムを実行するプロセッサと、前記プロセッサから供給される表示データの表示制御を行う表示制御装置と、前記表示制御装置から供給される表示データを表示する表示装置とを有する、データ処理システムであって、
    前記表示制御装置は、前記プロセッサから表示タイミング信号と共に供給された表示データの表示制御を行う第1表示モードと、前記プロセッサから表示タイミング信号の供給を受けずにRAMに書き込まれた表示データの表示制御を行う第2表示モードと、前記表示データのスケールアップを行うスケールアップモードとを有し、前記第1表示モード又は前記第2表示モードの何れを選択するかを指示し、且つ前記スケールアップモードを選択するか否かを指示するためのモードデータを、外部からの指示に基づいて書き換え可能に保持するレジスタと、前記レジスタが保持する前記モードデータに基づいて表示モード及びスケールアップの制御を行う制御部と、を備え、
    前記制御部は、第1表示モードの表示中に第2表示モードへの切り替えが指示された場合には、切り替え直前フレームの表示データを前記RAMに格納し、これによって格納された表示データを用いて表示を継続しながら第2表示モードへのモード遷移を行う、データ処理システム。
  6. 請求項5において前記制御部は、第1表示モードから第2表示モードへの切り替えは、現在設定されているスケールアップモードを維持して行う事が可能にされる、データ処理システム。
  7. 請求項6において前記制御部は、スケールアップ非選択状態での第1表示モードが指示されている状態と、スケールアップ選択状態での第1表示モードが指示されている状態との間の表示状態の遷移には、一旦、第2表示モードへの遷移を介在させることが可能にされる、データ処理システム。
  8. 請求項5において、データ処理システムはバッテリーを動作電源とし、前記プロセッサは前記バッテリーの残量が所定値よりも少なくなったとき、前記スケールアップモードが非選択状態の場合に選択状態に変更する、データ処理システム。
  9. 請求項5において、前記プロセッサはメニュー画面表示を行うとき、前記スケールアップモードが非選択状態の場合に選択状態に変更する、データ処理システム。
  10. 請求項5において、前記プロセッサは、低消費電力状態で動作する低消費電力モードが設定されたとき、前記スケールアップモードが非選択状態の場合に選択状態に変更する、データ処理システム。
JP2012239100A 2012-10-30 2012-10-30 表示制御装置及びデータ処理システム Active JP6146852B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012239100A JP6146852B2 (ja) 2012-10-30 2012-10-30 表示制御装置及びデータ処理システム
US14/066,679 US9542721B2 (en) 2012-10-30 2013-10-29 Display control device and data processing system
CN201310520964.4A CN103794169B (zh) 2012-10-30 2013-10-29 显示控制装置及数据处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239100A JP6146852B2 (ja) 2012-10-30 2012-10-30 表示制御装置及びデータ処理システム

Publications (2)

Publication Number Publication Date
JP2014089314A JP2014089314A (ja) 2014-05-15
JP6146852B2 true JP6146852B2 (ja) 2017-06-14

Family

ID=50546678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012239100A Active JP6146852B2 (ja) 2012-10-30 2012-10-30 表示制御装置及びデータ処理システム

Country Status (3)

Country Link
US (1) US9542721B2 (ja)
JP (1) JP6146852B2 (ja)
CN (1) CN103794169B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645738B2 (ja) 2015-01-26 2020-02-14 シナプティクス・ジャパン合同会社 表示ドライバ、表示システム及び表示パネルの駆動方法
CN105141874B (zh) * 2015-08-24 2018-09-04 深圳Tcl数字技术有限公司 缩放示意画面与缩放寄存器匹配的方法和装置
US10416808B2 (en) 2018-01-17 2019-09-17 Qualcomm Incorporated Input event based dynamic panel mode switch
CN113012631B (zh) * 2021-01-12 2023-08-18 深圳市思坦科技有限公司 一种Micro-LED的控制***及方法
CN116820293B (zh) * 2023-06-30 2024-07-12 荣耀终端有限公司 一种显示控制方法和电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2989382B2 (ja) * 1992-06-16 1999-12-13 三洋電機株式会社 多画面表示装置
JP4127510B2 (ja) 2002-03-06 2008-07-30 株式会社ルネサステクノロジ 表示制御装置および電子機器
JP2006013932A (ja) * 2004-06-25 2006-01-12 Funai Electric Co Ltd Tv用液晶表示装置、液晶モジュール、ic及びその検査方法
KR101046587B1 (ko) * 2004-07-16 2011-07-06 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4557739B2 (ja) 2005-02-04 2010-10-06 シャープ株式会社 映像変換装置、及び映像表示装置
JP2007272200A (ja) * 2006-03-08 2007-10-18 Sony Corp 画像表示装置及び画像表示方法
JP4088649B2 (ja) * 2006-03-13 2008-05-21 株式会社日立製作所 表示システム
JP2007256611A (ja) * 2006-03-23 2007-10-04 Brother Ind Ltd 画像表示装置
JP4968778B2 (ja) 2006-11-27 2012-07-04 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
KR101319088B1 (ko) * 2006-11-30 2013-10-17 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
CN101636644B (zh) * 2007-04-09 2011-08-31 夏普株式会社 显示装置
TWI339267B (en) * 2007-05-31 2011-03-21 Etron Technology Inc Method and circuit for detecting resolution and timing controller thereof
US20100033411A1 (en) * 2008-08-05 2010-02-11 Ching-Chung Lee Source driver with plural-feedback-loop output buffer
KR101532573B1 (ko) * 2008-08-22 2015-06-30 엘지전자 주식회사 휴대 단말기 및 그 제어방법
US9723319B1 (en) * 2009-06-01 2017-08-01 Sony Interactive Entertainment America Llc Differentiation for achieving buffered decoding and bufferless decoding
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage

Also Published As

Publication number Publication date
US9542721B2 (en) 2017-01-10
CN103794169A (zh) 2014-05-14
CN103794169B (zh) 2018-11-09
JP2014089314A (ja) 2014-05-15
US20140118406A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US9318072B2 (en) Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
US8957883B2 (en) Display device
CN101188082B (zh) 携带显示装置和携带电话装置
JP6146852B2 (ja) 表示制御装置及びデータ処理システム
JP4422699B2 (ja) 表示装置用駆動回路および駆動方法
JP2004233742A (ja) 表示駆動制御装置および表示装置を備えた電子機器
JP2004233743A (ja) 表示駆動制御装置および表示装置を備えた電子機器
JP2004062161A (ja) 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
US20100182261A1 (en) Controller driver, display device, and control method therefor
US11037518B2 (en) Display driver
JP2015125245A (ja) 液晶表示装置、液晶ドライバ、及び、液晶表示パネルの駆動方法
JP2015094806A (ja) 表示ドライバ、表示システム、及びマイクロコンピュータ
CN114387930A (zh) 一种数据显示***、方法、装置、设备及可读存储介质
US20080084406A1 (en) Method of automatically recovering bit values of control register and lcd drive integrated circuit for performing the same
KR101689301B1 (ko) 액정 표시 장치
JP3724578B2 (ja) 半導体装置及びその制御方法
WO2014041975A1 (ja) 表示装置および表示方法
US8587503B2 (en) Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus
JP5369431B2 (ja) 駆動回路、駆動方法及び表示装置
WO2017077953A1 (ja) 表示装置およびその制御方法
JP2009145767A (ja) 表示制御回路、表示制御回路の駆動方法及び表示装置
JP2005148453A (ja) 液晶表示装置
JP2004287351A (ja) 半導体集積回路
JP4021251B2 (ja) 画像表示装置
JP6087581B2 (ja) 表示制御装置及びデータ処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170512

R150 Certificate of patent or registration of utility model

Ref document number: 6146852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170606

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113