JP6087581B2 - 表示制御装置及びデータ処理システム - Google Patents

Description

本発明は、表示制御装置及びこれを用いたデータ処理装置に関し、例えば液晶コントローラドライバを備えた通信携帯端末などに適用して有効な技術に関する。

液晶コントローラドライバは液晶パネルの走査線に交差配置された信号線例えばソース線に表示データに対応した階調電圧を出力する。このソース線をプリチャージする技術として特許文献１に記載の技術がある。これによれば、表示データにしたがってソース線を一端側から駆動するソース線ドライバとは別に、ソース線を他端側からプリチャージするプリチャージドライバを採用する。プリチャージドライバは、ソース線の駆動データを比較し、比較結果に応じて４種類以上の選択候補のプリチャージ電圧の中から一つのプリチャージ電圧を選択してソース線をプリチャージするようになっている。ここでは解像度もしくは表示画面の大型化に伴うソース線の負荷の増大に対処しようとするものである。

特開２０１０−１０２１４６号公報

本発明者はソース線駆動に伴う駆動電圧の立ち上がり時に発生するノイズの影響について検討した。例えば液晶パネルに重ねて静電容量方式のタッチパネルが配置される場合にはソース線駆動に伴って発生するノイズの影響によって検出精度が低下する虞がある。そこで、表示データによる駆動前にソース線をプリドライブすることによって、それぞれの駆動電圧の立ち上がり時におけるノイズ波高値を抑えて、タッチパネルなどの周辺回路へのノイズの影響を緩和することができる。ソース線のプリドライブという点では特許文献１の技術を適用可能である。

しかしながら、特許文献1の技術はソース線ドライバとは別に、ソース線を他端側からプリチャージするプリチャージドライバを設けなければならず、更に階調電圧とは別のプリチャージ電圧の生成回路も必要になり、液晶コントローラドライバの全体的な回路規模又はチップ占有面積が大きくなり過ぎてしまう。

本発明の目的は、表示データに従って表示素子を駆動する前にプリドライブを行う表示制御装置においてプリドライブのための回路構成を縮小することにある。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的ものの概要を簡単に説明すれば下記の通りである。

すなわち、電圧出力回路で表示データを階調電圧に変換して駆動端子を駆動する前に、今回の表示データと前回の表示データとの相違度合いに応じたプリドライブデータを前記電圧出力回路で階調電圧の所定値に変換して駆動端子をプリドライブする。

これによれば、プリドライブデータを前記電圧出力回路で階調電圧の所定値に変換して駆動端子をプリドライブするから、前記電圧出力回路とは別にプリドライブ電圧を生成して出力するプリドライブ電圧出力回路を要しない。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、表示データに従って表示素子を駆動する前にプリドライブを行う表示制御装置においてプリドライブのための回路構成を縮小することができる。

図１は通信携帯端末の全体的な構成を例示するブロック図である。 図２は液晶コントローラドライバの構成を例示するブロック図である。 図３は信号電極駆動回路の第１の例を示すブロック図である。 図４はＮビットの表示データとガンマー補正された対応する階調電圧との関係を示す特性図である。 図５は電圧出力回路によるプリドライブによる信号電極の電圧波形と電流波形を示す波形図である。 図６はプリドライブセレクタによる選択可能なプリドライブデータとプリドライブ選択データとの関係を例示する説明図である。 図７はプリドライブを行う場合の信号電極駆動タイミングを例示さするタイミングチャートである。 図８は前回の表示データ（前データ）のＭＳＢと今回の表示データ（現データ）のＭＳＢとの変化に応ずるプリドライブの選択／非選択状態による信号電極の電圧波形を例示する説明図である。 図９は信号電極駆動回路の第２の例を示すブロック図である。 図１０はＭＳＢ側３ビットの値によって表示データの値を８区分（ＤＡ１〜ＤＡ８）とする場合に選択可能なプリドライブデータを例示する説明図である。 図１１は信号電極駆動回路の第２例によるプリドライブ波形を例示する波形図である。 図１２は信号電極駆動回路の第３の例を示すブロック図である。 図１３はプリドライブの駆動電圧を複数段階に分けて出力する場合の波形図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜フルスケール値より小さなプリドライブデータを表示データの前に用いて駆動電圧生成＞
本発明に係る表示制御装置（４）は、表示パネル（２）の信号電極に接続される複数の駆動端子（Ｐｓ１〜Ｐｓｍ）と、表示データに対応した階調電圧を前記駆動端子に出力する信号電極駆動回路（２３）とを有する。前記信号電極駆動回路は、表示データに基づいて判定された必要なプリドライブデータ（６４，６４＿１，６４＿２）と前記表示データ（５０）を出力するデータ出力回路（４０，４０Ａ，４０Ｂ）と、前記データ出力回路から出力されたデータを用いて階調電圧を出力する電圧出力回路とを有する。前記データ出力回路は、今回の表示データと前回の表示データとの相違に応じてプリドライブデータを前記電圧出力回路に出力するか否かを判別し、判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを前記電圧出力回路に出力する。前記プリドライブデータは表示データのフルスケール値よりも小さい値である。

これによれば、プリドライブデータを前記電圧出力回路で階調電圧の所定値に変換して駆動端子をプリドライブするから、前記電圧出力回路とは別にプリドライブ電圧を生成して出力するプリドライブ電圧出力回路を要しない。したがって、表示データに従って信号電極を駆動する前にプリドライブを行う表示制御装置においてプリドライブのための回路構成を縮小することができる。

〔２〕＜今回の表示データと前回の表示データとのＭＳＢの値が不一致の場合にプリドライブ＞
項１において、前記データ出力回路（４０）は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢの値に基づいて判定する。前記データ出力回路は、今回と前回の表示データ間で前記ＭＳＢの値が不一致の場合に、階調電圧におけるフルスケール電圧の中間電圧に応ずる値のプリドライブデータを前記電圧出力回路に出力する（図３）。

これによれば、データ出力回路はＭＳＢの一致／不一致の判定結果に応じてプリドライブデータを電圧出力回路に出力するか否かを選択すればよいから、データ出力回路それ自体の規模も極めて小さくすることができる。

〔３〕＜プリドライブデータの値を選択可能に指定するセレクタ＞
項２において、前記データ出力回路は、前記プリドライブデータの値が選択可能に指定されるセレクタ（６３）を有する。

これによれば、階調のガンマー特性に応じて階調電圧のフルスケールの中間電圧が表示データのフルスケール値の中間値に一致しない場合があるから、プリドライブデータの値をレジスタ設定で可変に指定可能であるので、階調電圧のフルスケールの中間電圧に向けたプリドライブデータを設定することが容易になる。

〔４〕＜ＭＳＢとその下位側単数または複数ビットに値に応じたプリドライブデータ生成＞
項１において、前記データ出力回路（４０Ａ）は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢとその下位側の単数又は複数ビットによる値に基づいて判定する。このとき、前記データ出力回路は、今回と前回の表示データ間で前記ＭＳＢとその下位側の単数又は複数ビットによる値が不一致の場合に、その差の大きさと差の方向に応じた値のプリドライブデータを前記電圧出力回路に出力する（図９）。

これによれば、ＭＳＢだけを用いる項２の場合に比べて一致／不一致の判定に用いるビット数が増えるので、今回と前回の表示データ間で相違に基づき小さな刻みでプリドライブデータを生成することができ、結果として、上記ノイズの低減を促進することができる。

〔５〕＜複数段階によるプリドライブ＞
項１乃至４の何れかにおいて、前記データ出力回路（４０Ｂ）は、前記判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを複数回に分けて前記電圧出力回路に出力する。前記複数回に分けて出力されるプリドライブデータは、前記複数回に分けて出力する後のデータほど、前回の表示データに対して大きな差の値を持つ(図１２)。

これにより、プリドライブの駆動電圧が複数段階に分けて出力されるから、項２よりも回路規模は多少増えるが上記ノイズ低減効果を促進することができる。

〔６〕＜フルスケール値より小さなプリドライブデータを表示データの前に用いて駆動電圧生成＞
本発明に係るデータ処理システム（１）は、プログラムを実行するマイクロコンピュータ（７）と、前記マイクロコンピュータから供給される表示データの表示制御を行う表示制御装置（４）と、前記表示制御装置から出力される駆動電圧に基づいて表示データを表示する表示装置（２）と、複数の駆動電極と複数の検出電極によって形成された複数の交差部を備え前記表示制御装置に重ねて配置されたタッチパネル（３）と、タッチパネルの前記駆動電極を駆動して検出電極から検出信号の検出を行なうタッチパネルコントローラ（５）と、を有する。前記表示制御装置は、表示パネルの信号電極に接続される複数の駆動端子（Ｐｓ１〜Ｐｓｍ）と、表示データに対応した階調電圧を前記駆動端子に出力する信号電極駆動回路（２３）とを備える。前記信号電極駆動回路は、表示データに基づいて判定された必要なプリドライブデータ（６４，６４＿１，６４＿２）と前記表示データ（５０）を出力するデータ出力回路（４３０，４０Ａ，４０Ｂ）と、前記データ出力回路から出力されたデータを用いて階調電圧を出力する電圧出力回路（４１）とを有する。前記データ出力回路は、今回の表示データと前回の表示データとの相違度に応じてプリドライブデータを前記電圧出力回路に出力するか否かを判別し、判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを前記電圧出力回路に出力する。前記プリドライブデータは表示データのフルスケール値よりも小さい値である。

これによれば、プリドライブデータを前記電圧出力回路で階調電圧の所定値に変換して駆動端子をプリドライブするから、前記電圧出力回路とは別にプリドライブ電圧を生成して出力するプリドライブ電圧出力回路を要しない。したがって、表示データに従って信号電極を駆動する前にプリドライブを行う表示制御装置においてプリドライブのための回路構成を縮小することができる。これはデータ処理システムの小型化にも寄与する。更に、信号電極のプリドライブ方式により信号電極の駆動に際して発生するノイズが緩和されるので、タッチパネルによるタッチ検出を高精度で行なうことができる。

〔７〕＜今回の表示データと前回の表示データとのＭＳＢの値が不一致の場合にプリドライブ＞
項６において、前記データ出力回路（４０）は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢの値に基づいて判定する。前記データ出力回路は、今回と前回の表示データ間で前記ＭＳＢの値が不一致の場合に、階調電圧におけるフルスケール電圧の中間電圧に応ずる値のプリドライブデータを前記電圧出力回路に出力する（図３）。

これによれば、項２と同様の作用効果を奏する。

〔８〕＜プリドライブデータの値を選択可能に指定するセレクタ＞
項７において、前記データ出力回路は、前記プリドライブデータの値が選択可能に指定されるセレクタを有する。

これによれば、項３と同様の作用効果を奏する。

〔９〕＜ＭＳＢとその下位側単数または複数ビットに値に応じたプリドライブデータ生成＞
項６において、前記データ出力回路（４０Ａ）は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢとその下位側の単数又は複数ビットとによる値に基づいて判定する。前記データ出力回路は、今回と前回の表示データ間で前記ＭＳＢとその下位側の単数又は複数ビットによる値が不一致の場合に、その差の大きさと差の方向に応じた値のプリドライブデータを前記電圧出力回路に出力する（図９）。

これによれば、項４と同様の作用効果を奏する。

〔１０〕＜複数段階によるプリドライブ＞
請求項６乃至９の何れかにおいて、前記データ出力回路（４０Ｂ）は、前記判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを複数回に分けて前記電圧出力回路に出力する。前記複数回に分けて出力されるプリドライブデータは、前記複数回に分けて出力する後のデータほど、前回の表示データに対して大きな差の値を持つ（図１２）。

これによれば、項５と同様の作用効果を奏する。

〔１１〕＜携帯通信端末＞
請求項６乃至１０の何れかにおいて、データ処理システムは前記マイクロコンピュータの制御を受けて高周波無線通信を行う高周波インタフェースを更に備え、携帯通信端末（１）として構成される。

２．実施の形態の詳細
実施の形態について更に詳述する。

≪データ処理システム≫
図１には通信携帯端末の全体的な構成が例示される。同図に示される通信携帯端末は携帯電話又はスマートフォンなどとされ、データ処理システムの一例である。

通信携帯端末１は、表示装置としての液晶パネル（ＤＰ）２、入力装置としてのタッチパネル（ＴＰ）３、液晶コントローラドライバ（ＤＰＣ）４、及びタッチパネルコントローラ（ＴＰＣ）５を備える。タッチパネル３は、例えば、はマルチタッチ検出を可能にする相互容量方式のタッチパネルであって、複数の駆動電極と複数の検出電極によって形成された複数の交差部を備える。タッチパネルコントローラ５は駆動電極に順次駆動パルスを供給し、これによって検出電極から順次得られる信号に基づいて各交差部における容量結合状態の変動に応ずる検出データを得る。

サブシステム用のマイクロプロセッサであるサブプロセッサ（ＳＭＰＵ）６はタッチパネル３の駆動を制御する。また、サブプロセッサ６は、タッチパネルコントローラ５が取得した検出データに対してディジタルフィルタ演算を行い、これによってノイズが除去されたデータに基づいて容量変動が生じた交差部の位置座標を演算する。要するに、交差部のどの位置で浮遊容量が変化したか、即ち、交差部のどの位置で指が近接したかを示すために、接触イベントが発生したときの位置座標を演算する。

タッチパネル３は透過性（透光性）の電極や誘電体膜を用いて構成され、例えば液晶パネル２の表示面に重ねて配置される。

ホストプロセッサ（ＨＭＰＵ）７は表示データを生成し、液晶コントローラドライバ４はホストプロセッサ７から受け取った表示データを液晶パネル２に表示するための表示制御を行う。ホストプロセッサ７は、接触イベントが発生したときの位置座標のデータをサブプロセッサ６から取得し、位置座標データと液晶コントローラドライバ４に与えて表示させた表示画像との関係から、タッチパネル３の操作による入力を解析したりする。

ホストプロセッサ７には、高周波通信インタフェース８、画像処理ユニット９、マイクロホンやスピーカに接続される音声インタフェース１０、メモリ１１などが接続される。ホストプロセッサ７は高周波通信のベースバンド処理と共に、表示制御や入力制御などのアプリケーション処理を行うことによって、通信携帯端末としての制御機能を実現している。

特に制限されるものでないが、上記液晶パネル２は、多数の表示画素がマトリックス状に配列されたドットマトリックス方式のパネルである。液晶パネル２は走査電極（ゲート線）と信号電極（ソース線）がマトリクス状に配置され、その交差部分には、ＴＦＴ（Thin Film Transistor）スイッチが形成される。ＴＦＴスイッチのゲートには走査電極が接続され、ドレインには信号電極が接続される。ＴＦＴスイッチのソース側にはサブピクセルとなる液晶容量の液晶画素電極が接続され、その液晶容量の反対側の電極は共通電極になっている。信号電極には液晶コントローラドライバ４から出力される信号電圧が供給される。ゲート電極は例えばその配列順に液晶コントローラドライバ４から走査パルスが印加されて駆動される。信号電極に対する信号電圧の供給には水平走査期間毎に表示データに応じたプリドライブ方式を採用する。

液晶コントローラドライバ４は表示制御装置の一例であり、ワンセグＴＶやテレビ電話画像のように表示タイミングと共に供給された表示データを液晶パネル２に表示するビデオ表示モード、及び、表示タイミングとは相関なくホストプロセッサ７などから書き込まれたデータを液晶パネル２に表示するコマンド表示モードを、表示モードとして有する。

前記音声インタフェース１０、ホストプロセッサ７、画像処理ユニット９、メモリ１１、高周波通信インタフェース８、及びサブプロセッサはシステムオンチップの１チップの半導体装置として或いは複数チップから成る半導体装置として構成することが可能である。

以下、液晶コントローラドライバ４による信号電極のプリドライブ方式について詳述する。

≪液晶コントローラドライバ≫
図２には液晶コントローラドライバ４の構成が例示される。ここでは液晶コントローラドライバ４は、ドットマトリックス型の液晶表示パネル２を駆動する。液晶コントローラドライバ４は、ドットマトリックス型の液晶表示パネルに表示する表示データをビットマップ方式で記憶するフレームバッファメモリ２１を有する。フレームバッファメモリ２１はＲＡＭ、例えばシンクロナスＤＲＡＭによって構成される。

液晶コントローラドライバ４は、外部のホストプロセッサ７からの指令に基づいて内部を制御するための制御部としてコマンドレジスタ２４及びシーケンサ２５を備える。また、外部からの発振信号もしくは外部端子に接続された振動子からの発振信号に基づいて基準クロックパルスを生成するパルスジェネレータ（ＣＰＧ）２７、このクロックパルスに基づいてチップ内部の種々の回路の動作タイミングを与えるためのタイミング信号を発生するタイミング発生回路２８を備える。前記ホストプロセッサ７はシステムバスＳＢＵＳを介してシステムインタフェース２０に接続される。システムインタフェース２０は、ホストプロセッサ７からインストラクションデータ（コマンドデータ）及びその他の制御データを受け取る。さらに、システムインタフェース２０は、表示タイミング信号を伴わない表示データ（非同期表示データ）などのデータを受け取ってコマンド表示モードに対応できるようになっている。図示はしないが、表示タイミング信号を伴う同期表示データ例えば水平同期信号及び垂直同期信号を伴う放送データなどを受ける外部表示インタフェースなどを備えて、ビデオ表示モードにも対応できる。

非同期表示データは例えばワード又はロングワードのような単位でシステムインタフェース２０に入力され、フレームバッファメモリ２１に書き込まれる。フレームバッファメモリ２１への書き込みアドレスはシーケンサ２５の指示に従ってアドレスカウンタ２６が生成する。特に図示はしないが、外部表示インタフェースに供給された同期表示データもフレームバッファメモリ２１に書き込み可能にされる。

フレームメモリ２１に書き込まれた表示データは表示ライン単位でラッチ回路２２に読み出され、ラッチ回路２２にラッチされた表示データは表示タイミングに同期して信号電極駆動回路２３に与えられる。信号電極駆動回路２３は入力された表示データの値にしたがって、階調電圧発生回路３１で生成された階調電圧を選択して、液晶パネル２の信号電極に接続する信号電極端子Ｐｓ１〜Ｐｓｍに信号電圧Ｓ１〜Ｓｍを出力する。この階調電圧の選択と信号電圧の出力動作には、詳細を後述するプリドライブ方式を採用する。選択される階調電圧は液晶パネルのγ特性を補正するための図示を省略するγ調整回路で補正されている。

走査電極駆動回路３０は液晶パネル２の走査電極に接続する走査電極端子Ｐｇ１〜Ｐｇｉに、液晶駆動レベル発生回路２９で生成された走査電圧Ｇ１〜Ｇｉを順次印加して、走査駆動する。液晶駆動レベル発生回路２９は複数の電源電圧ＰＷＲに基づいて駆動レベルを生成する。

シーケンサ２５は、特に制限されないが、液晶コントローラドライバ４の動作を制御するための多数の制御情報が格納される記憶回路によって構成される。コマンドレジスタ２４はシーケンサ２５から制御情報を参照するためのインデックス情報が書き込まれるレジスタであり、ホストプロセッサ７によりコマンドレジスタ２４にセットされたインデックス情報に基づいてシーケンサ２５から制御情報が読み出される。インデックス情報はモードデータやコマンドデータとして位置付けられる。インデックス情報で参照される制御情報は、アドレスカウンタ２６にセットされる初期値、信号電極駆動回路２３への選択信号、タイミング発生回路３５への起動イネーブル信号などとされる。タイミング発生回路２８は与えられる起動イネーブル信号にしたがって表示制御などに必要な内部制御信号を液晶コントローラドライバ４の各部に供給する。

これにより、液晶コントローラドライバ４は、システムインタフェース２０経由でホストプロセッサ７等からの指令およびデータに基づいて、表示データをフレームバッファメモリ２１に順次書き込んで行く描画処理を行い、また、フレームバッファメモリ２１から周期的に表示データを読み出す読み出し処理を行って液晶パネル２の信号電極に信号電圧を出力し、走査電極に順次走査電圧を出力することができる。また、液晶コントローラドライバ４は、図示を省略する外部表示インタフェースを経由して表示同期信号と共に供給される表示データをリアルタイムで液晶パネル２に表示するための信号電圧及び走査電圧を出力することができる。それら動作に際して、信号電極駆動回路２３は、液晶パネル２の信号電極をプリドライブ方式で駆動することが可能異にされる。以下、信号電極駆動回路２３について詳述する。

≪信号電極駆動回路の第１例≫
図３には信号電極駆動回路２３の第１の例が示される。同図には１本の信号電極に対応する一つの信号電極端子Ｐｓｉに接続する構成が代表的に示される。同図に代表的に示される構成は各信号電極即ち信号駆動端子毎に設けられる。信号電極駆動回路２３は、信号電極端子毎に、表示データ５０に基づいて判定された必要なプリドライブデータ６４と前記表示データ５０を出力するデータ出力回路４０と、前記データ出力回路４０から出力されたデータを用いて階調電圧を出力する電圧出力回路４１とを有する。図３に即して付言すれば、表示データ５０は信号電極に対応するＮビットの画素データであり、プリドライブデータもこれに対応するＮビットのプリドライブ画素データである。

前記データ出力回路４０はロジック回路の比較的低い電源電圧（例えば１．５Ｖ）で動作される低電圧動作エリア（ＬＶＡ）の回路で構成される。電圧出力回路４１は外部を駆動するための比較的高い電源電圧（例えば５Ｖ）で動作される高電圧動作エリアの回路で構成される。

電圧出力回路４１は、レベルシフタ４２、デコーダ４３、及び複数個の出力バッファ４４を有する。レベルシフタ４２は、低電圧動作エリアのデータ出力回路４０から出力されるＮビットの表示データ５０及びＮビットの必要なプリドライブデータ６４を高電圧動作エリアでの動作に適合する電圧レベルにシフトする。デコーダ４３はレベルシフタ４２からのＮビットの入力データをデコードし、そのデコード結果にしたがって、Ｍ種類の階調電圧の中から一つの階調電圧を選択して出力する。出力バッファ４４はオペアンプを用いたボルテージフォロアアンプによって構成され、デコーダ４３で選択された階調電圧を出力する。

データ出力回路４０は、今回の表示データと前回の表示データとの相違に応じてプリドライブデータ６４を前記電圧出力回路４１に出力するか否かを判別し、判別結果によりプリドライブデータ６４を出力する場合には、表示データ５０の前にプリドライブデータ６４を前記電圧出力回路４１に出力するもので、前記プリドライブデータ６４は表示データ５０のフルスケール値よりも小さい値とされる。

ここでは、具体例としてデータ出力回路４０は、ＭＳＢラッチ回路６０、ＭＳＢ比較回路６１、アンドゲート６２、プリドライブセレクタ６３、及びデータセレクタ６５を有する。

ＭＳＡＢラッチ回路６０は、表示データのＭＳＢ（最上位ビット）の値を次の水平走査サイクルまでラッチすることによって１サイクル分だけ遅延させる遅延回路として機能する。

ＭＳＢ比較回路６１は今回（現在）の表示データのＭＳＢ（最上位ビット）の値と、１走査サイクル前の前回の表示データのＭＳＢの値とを比較する。一致でローレベル、不一致でハイレベルを出力する。

アンドゲート６２はプリドライブイネーブル信号５２とＭＳＢ比較回路６１の出力に対する論理積を採る。プリドライブイネーブル信号５２は、夫々の水平走査サイクルの前半（プリドライブサイクル）でハイレベルにされる信号である。したがって、プリドライブサイクルでＭＳＢ比較回路６１の比較結果が不一致であればアンドゲート６２の出力（選択信号）６６がハイレベル（プリドライブ指示）、ＭＳＢ比較回路６１の比較結果が一致であればアンドゲート６２の出力（選択信号６６）がローレベル（プリドライブ非指示）にされる。ここでＮビットの表示データとガンマー補正された対応する階調電圧との関係を示す図４から明らかなように、Ｎビットの表示データのＭＳＢの値が論理値０であれば其れに対応する表示データの採り得る階調電圧は電圧ＶＡ〜電圧ＶＢの範囲である。Ｎビットの表示データのＭＳＢの値が論理値１であれば其れに対応する表示データの採り得る階調電圧は電圧ＶＣ〜電圧ＶＤの範囲である。したがって、前回と今回の表示データのＭＳＢの値が一致すれば信号電極に対する期待値電圧レベルまでの充電電圧差は最大で電圧ＶＡ〜ＶＢの範囲又は電圧ＶＣ〜ＶＤの範囲である。前回と今回の表示データのＭＳＢの値が不一致であれば信号電極に対する期待値電圧レベルまでの充電電圧差は最大で電圧ＶＡ〜ＶＤの範囲になる。この差に着目して、表示データのＭＳＢが一致すればプリドライブを行わず、不一致であればプリドライブを行うようにするものである。

データセレクタ６５は選択信号６６がローレベルのときは表示データ５０を選択し、選択信号６６がハイレベルのときはプリドライブデータ６４を選択する。したがって、今回の水平走査期間中に、プリドライブサイクルで選択信号６６がハイレベルにされると、最初にプリドライブデータが出力され、次に表示データが出力される。これによって、電圧出力回路４１は図５に例示されるように、対応する信号電極をプリドライブしてプリチャージし、その後に表示データに応ずる階調電圧、即ち期待値電圧レベルまで駆動される。プリドライブサイクルで選択信号６６がローレベルのときは、プリドライブは行われず、当該水平走査期間に亘って信号電極の駆動に表示データが用いられる。ＭＳＢの値が前回と同じであるので、期待値電圧レベルに到達するまでの充電電圧はフルケース電圧の大凡半分以下しかないからである。

プリドライブデータ６４はプリドライブデータセレクタ６３が出力する。プリドライブデータ６３は図４からも明らかなように、例えば表示データ５０のフルスケールの中央値でも良いが、画像のガンマー値に応じて上記中央値は必ずしも階調電圧のフルスケールの中央電圧値に一致しない場合がある。そこで、プリドライブセレクタ６３は、例えば図６に例示されるように２ビットの選択データ５１によってプリドライブデータＰＤＤ１，ＰＤＤ２，ＰＤＤ３，ＰＤＤ４の中から一つのデータを選択可能にされる。選択データ５１はホストプロセッサ７が図示しないコントロールレジスタに書き換え可能に設定する。したがって、前記データ出力回路４０は、ガンマー特性の如何に拘わらず、今回の表示データと前回の表示データとの相違を夫々のＭＳＢの値に基づいて判定し、今回と前回の表示データ間で前記ＭＳＢの値が不一致の場合に、階調電圧におけるフルスケール電圧の中間電圧に応ずる値のプリドライブデータ６４を前記電圧出力回路４１に出力することが可能になる。

図７にはプリドライブを行う場合の信号電極駆動タイミングが例示される。データ出力回路４０に入力される表示データ５０が時刻ｔ０においてｍ「０ｘｘｘｘｘｘｘ」から「１ｘｘｘｘｘｘｘ」に変化されている。このときの前後の信号のＭＳＢは「０」から「１」に変化されているので、プリドライブイネーブル信号５２がハイレベルにされる期間ｔ１〜ｔ２に、プリドライブ電圧選択信号「００」で選択されるプリドライブデータ「ＰＤＤ１」がデータ出力回路４０から出力される。したがって、信号駆動電極Ｐｓｉの出力波形は、時刻ｔ１以前において「０ｘｘｘｘｘｘｘ」に対応する電圧であったところ、時刻ｔ１〜ｔ2の期間にプリドライブデータ「ＰＤＤ１」に応ずるプリドライブ電圧にプリチャージされ、その後の時刻ｔ２以降に、今回の表示データ「１ｘｘｘｘ」に対応する期待値電圧にチャージアップされる。

図８には前回の表示データ（前データ）のＭＳＢと今回の表示データ（現データ）のＭＳＢとの変化に応ずるプリドライブの選択／非選択状態による信号電極（信号駆動端子）の電圧波形が例示される。Ａでは前データＭＳＢと現データＭＳＢが不一致であるからプリドライブが行われて先ず信号電極がプリチャージされてから現データにより信号電極が駆動される。Ｂでは現データＭＳＢが前データＭＳＢと不一致になからプリドライブが行われて先に信号電極がディスチャージされ、その後に現データにより信号電極が駆動される。Ｃでは現データＭＳＢは前データＭＳＢと同じであるからプリドライブは行われず、最初から現データにより信号電極が駆動される。Ｄでは現データＭＳＢが前データＭＳＢと不一致であるからプリドライブによって先に信号電極がプリチャージされ、その後に現データにより信号電極が駆動される。Ｅでは現データＭＳＢは前データＭＳＢと同じであるからプリドライブは行われず、最初から現データにより信号電極が駆動されてディスチャージされる。

信号電極駆動回路の第１例によれば以下の作用効果を得る。

（１）プリドライブデータを前記電圧出力回路４１で階調電圧の所定値に変換して駆動端子Ｐｓｉをプリドライブするから、前記電圧出力回路４１とは別にプリドライブ電圧を生成して出力するプリドライブ電圧出力回路を要しない。したがって、表示データに従って信号電極を駆動する前にプリドライブを行う液晶コントローラドライバ２においてプリドライブのための回路構成を縮小することができる。これは通信携帯端末１の小型化にも寄与する。

（２）更に、信号電極のプリドライブ方式により信号電極Ｓｉの駆動に際して発生するノイズが緩和されるので、タッチパネルによるタッチ検出を高精度で行なうことができる。

（３）データ出力回路はＭＳＢの一致／不一致の判定結果に応じてプリドライブデータを電圧出力回路４１に出力するか否かを選択すればよいから、データ出力回路４０それ自体の規模も極めて小さくすることができる。

（４）階調のガンマー特性に応じて階調電圧のフルスケールの中間電圧が表示データのフルスケール値の中間値に一致しない場合があるから、プリドライブデータの値をプリドライブデータセレクタ６３で可変に指定可能であるので、階調電圧のフルスケールの中間電圧に向けたプリドライブデータを設定することが容易になる。

≪信号電極駆動回路の第２例≫
図９には信号電極駆動回路２３の第２の例が示される。図３との相違点はデータ出力回路の構成である。図９のデータ出力回路４０Ａは、今回の表示データと前回の表示データとの相違を夫々のＭＳＢとその下位側の単数又は複数ビットによる値に基づいて判定する。このとき、前記データ出力回路は、今回と前回の表示データ間で前記ＭＳＢとその下位側の単数又は複数ビットによる値が不一致の場合に、その差の大きさと差の方向に応じた値のプリドライブデータを前記電圧出力回路４１に出力する。

ここでは、例えば表示データ５０の上位３ビットを用いてプリドライブの要否を判別する。ＭＳＢラッチ回路６０に代えて上位３ビットラッチ回路７０を採用する。ビット演算回路７１は今回（現在）の表示データのＭＳＢ側３ビットの値に対して、１走査サイクル前の前回の表示データのＭＳＢ側３ビットの値の差を演算すると共に、差の符号を取得する。差がなければ図３と同じくアンドゲート６２を介して、プリドライブイネーブル信号によるプリドライブイネーブル期間でも入力データ５０をデータセレクタ６５に選択させる。

ビット演算回路７１は差があれば、演算された差、差の符号及び今回の表示データに基づいてプリドライブデータセレクタ７３からプリドライブデータ６４Ａを選択してデータセレクタ６５に与える。これによって、プリドライブイネーブル期間にはプリドライブデータ６４Ａが電圧出力回路４１に与えられる。

ビット演算回路７１によるプリドライブデータの選択信号の生成論理について説明する。図１０に例示されるように、ＭＳＢ側３ビットの値によって表示データの値を８区分（ＤＡ１〜ＤＡ８）とすることができる。このとき、選択可能なプリドライブデータとして、例えば図１０に例示されるＰＤＤ１〜ＰＤＤ６を考える。この場合に、今回のＭＳＢ側３ビットの値に対する前回のＭＳＢ側３ビットの値の差の中間に位置する一つのプリドライブデータを差の大きさと方向を考慮して選択する選択論理を基本とする。

例えば、表示データの前回の値と今回の値が隣接区分の場合、例えばＤＡ０とＤＡ１の場合には、その中間のプリドライブデータＰＤＤ０を選択する。表示データの前回の値と今回の値との間に介在される区分数が奇数の場合、例えばＤＡ１とＤＡ３の場合には、差の符号が負であるときは下側の区分との境界のプリドライブデータＰＤＤ１を選択し、差の符号が正であるときは上側の区分との境界のプリドライブデータＰＤＤ２を選択する。表示データの前回の値と今回の値との間に介在される区分数が偶数の場合、例えばＤＡ１とＤＡ４の場合には、差の符号が負の場合も正の場合も中間のプリドライブデータＰＤＤ２を選択する。

その他の構成は図３と同様であるからその詳細な説明は省略する。

信号電極駆動回路の第２例によれば、図１１に例示されるように、図３の第１の例に比べてきめ細かくプリドライブを行う事ができる。要するに、今回と前回の表示データ間での相違に基づき小さな刻みでプリドライブデータを生成することができ、結果として、ノイズの低減を促進することができる。その他は第１の例と同じである。

≪信号電極駆動回路の第３例≫
図１２には信号電極駆動回路２３の第３の例が示される。図３との相違点はデータ出力回路の構成である。図１２のデータ出力回路４０Ｂは、プリドライブデータを出力する場合には、表示データの前にプリドライブデータを複数回に分けて前記電圧出力回路４１に出力する。前記複数回に分けて出力されるプリドライブデータは、前記複数回に分けて出力する後のデータほど、前回の表示データに対して大きな差の値を持つ。具体的にはイネーブル期間の重なりのない２本のプリドライブイネーブル信号５２＿１，５２＿２が供給され、それぞれを受けるアンドゲート６２＿１，６２＿２が別々に設けられ、それぞれからプリドライブ選択信号６６＿１，６６＿２が生成される。データセレクタ６５Ａはプリドライブ選択信号６６＿１の選択レベルによって入力端子Ｙに供給されプリドライブデータを選択して出力し、プリドライブ選択信号６６＿２の選択レベルによって入力端子Ｘに供給されるプリドライブデータを選択して出力する。プリドライブ選択信号６６＿１，６６＿２の双方が非選択の場合にはデータセレクタ６５Ａは表示データ５０を選択して出力する。特に制限されないが、前回の表示データに対して今回の表示データによるプリドライブがプリチャージになるのかディスチャージになるのかはＭＳＢ比較回路６１Ａが双方の差の符号６８から判別し、その符号６８の正、負応じて、入力端子Ｙ，Ｘに供給するプリドライブデータセレクタ６３＿１，６３＿２の出力をセレクタ６９で選択する。例えば符号６８が正の場合（プリドライブがプリチャージになる場合）セレクタ６９はプリドライブセレクタ６３＿１の出力を入力端子Ｙに、プリドライブデータセレクタ６３＿２の出力を入力端子Ｘに供給する。逆に、符号６８が負の場合（プリドライブがディスチャージになる場合）セレクタ６９はプリドライブセレクタ６３＿１の出力を入力端子Ｘに、プリドライブセレクタ６３＿２の出力を入力端子Ｙに供給する。プリドライブデータセレクタ６３＿１が出力するプリドライブデータの値はプリドライブデータセレクタ６３＿２が出力するプリドライブデータの値よりも小さな値にされることが必要である。この関係を維持すれば、図３の場合と同様に、プリドライブデータセレクタ６３＿１，６３＿２が出力するプリドライブデータの値は可変に選択可能になっている。

図１３の波形図に例示されるようにプリドライブの駆動電圧を複数段階に分けて出力することができるようになる。

この第３の例は第２の例に重ねて適用可能である。また、プリドライブの回数は３回以上にすることも可能である。

第３の例によれば、プリドライブの駆動電圧が複数段階に分けて出力されるから、第１の例よりも回路規模は多少増えるが上記ノイズ低減効果を促進することができる。その他は第１の例と同じである。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、同期信号と共に表示データを入力する外部表示インタフェースはＲＧＢインタフェースに限定されず、ＹＵＶインタフェース、その他のシリアルグラフィックインタフェースなどであってもよい。本発明は携帯電話やスマートフォンなどの通信携帯端末に適用する場合に限定されず、比較的大きなデータ処理パッド、パーソナルコンピュータなどのデータ処理システムにも広く適用することができる。また、本発明の表示制御装置はタッチパネルを備えたデータ処理システム以外のシステムにも適用可能である。表示制御装置の周囲のその他の回路に対するノイズの影響も緩和することができ、且つ、その他のシステムの小型化にも寄与することができるからである。

１ 通信携帯端末
２ 液晶パネル（ＤＰ）
３ タッチパネル（ＴＰ）
４ 液晶コントローラドライバ（ＤＰＣ）
５ タッチパネルコントローラ（ＴＰＣ）
６ サブプロセッサ（ＳＭＰＵ）
７ ホストプロセッサ（ＨＭＰＵ）
８ 高周波通信インタフェース
２０ システムインタフェース
２１ フレームバッファメモリ
２４ コマンドレジスタ
２５ シーケンサ
２７ パルスジェネレータ（ＣＰＧ）
２８ タイミング発生回路
２６ アドレスカウンタ
２３ 信号電極駆動回路
３１ 階調電圧発生回路
Ｐｓ１〜Ｐｓｍ 信号電極端子
Ｓ１〜Ｓｍ 信号電圧
Ｐｇ１〜Ｐｇｉ 走査電極端子
Ｇ１〜Ｇｉ 走査電圧
Ｐｓｉ 信号電極端子
４０ データ出力回路
４０Ａ データ出力回路
４０Ｂ データ出力回路
４１ 電圧出力回路
４２ レベルシフタ
４３ デコーダ
４４ 出力バッファ
５０ 表示データ
５２ プリドライブイネーブル信号
５２＿１，５２＿２ プリドライブイネーブル信号
６０ ＭＳＢラッチ回路
６１ ＭＳＢ比較回路
６２ アンドゲート
６２＿１，６２＿２ アンドゲート
６３ プリドライブセレクタ
６４ プリドライブデータ
６４Ａ プリドライブデータ
６５ データセレクタ
６５Ａ データセレクタ
６６ 選択信号
ＰＤＤ１，ＰＤＤ２，ＰＤＤ３，ＰＤＤ４ プリドライブデータ
６６＿１，６６＿２ プリドライブ選択信号
６８ 符号
６９ セレクタ
７１ ビット演算回路

Claims (5)

1. 表示パネルの信号電極に接続される複数の駆動端子と、表示データに対応した階調電圧を前記駆動端子に出力する信号電極駆動回路とを有する表示制御装置であって、
   前記信号電極駆動回路は、表示データに基づいて判定された必要なプリドライブデータと前記表示データを出力するデータ出力回路と、前記データ出力回路から出力されたデータを用いて階調電圧を出力する電圧出力回路とを有し、
   前記データ出力回路は、今回の表示データと前回の表示データとの相違に応じてプリドライブデータを前記電圧出力回路に出力するか否かを判別し、判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを前記電圧出力回路に出力し、
   前記プリドライブデータは表示データのフルスケール値よりも小さい値であり、前記データ出力回路は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢとその下位側の単数又は複数ビットによる値に基づいて判定し、今回と前回の表示データ間で前記ＭＳＢとその下位側の単数又は複数ビットによる値が不一致の場合に、その差の大きさと差の方向に応じた値のプリドライブデータを前記電圧出力回路に出力する、表示制御装置。
2. 請求項１において、前記データ出力回路は、前記判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを複数回に分けて前記電圧出力回路に出力し、
   前記複数回に分けて出力されるプリドライブデータは、前記複数回に分けて出力する後のデータほど、前回の表示データに対して大きな差の値を持つ、表示制御装置。
3. プログラムを実行するマイクロコンピュータと、前記マイクロコンピュータから供給される表示データの表示制御を行う表示制御装置と、前記表示制御装置から出力される駆動電圧に基づいて表示データを表示する表示装置と、複数の駆動電極と複数の検出電極によって形成された複数の交差部を備え前記表示制御装置に重ねて配置されたタッチパネルと、タッチパネルの前記駆動電極を駆動して検出電極から検出信号の検出を行なうタッチパネルコントローラと、を有する、データ処理システムであって、
   前記表示制御装置は、表示パネルの信号電極に接続される複数の駆動端子と、表示データに対応した階調電圧を前記駆動端子に出力する信号電極駆動回路とを備え、
   前記信号電極駆動回路は、表示データに基づいて判定された必要なプリドライブデータと前記表示データを出力するデータ出力回路と、前記データ出力回路から出力されたデータを用いて階調電圧を出力する電圧出力回路とを有し、
   前記データ出力回路は、今回の表示データと前回の表示データとの相違度に応じてプリドライブデータを前記電圧出力回路に出力するか否かを判別し、判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを前記電圧出力回路に出力し、
   前記プリドライブデータは表示データのフルスケール値よりも小さい値であり、前記データ出力回路は、今回の表示データと前回の表示データとの相違を夫々のＭＳＢとその下位側の単数又は複数ビットとによる値に基づいて判定し、今回と前回の表示データ間で前記ＭＳＢとその下位側の単数又は複数ビットによる値が不一致の場合に、その差の大きさと差の方向に応じた値のプリドライブデータを前記電圧出力回路に出力する、データ処理システム。
4. 請求項３において、前記データ出力回路は、前記判別結果によりプリドライブデータを出力する場合には、表示データの前にプリドライブデータを複数回に分けて前記電圧出力回路に出力し、
   前記複数回に分けて出力されるプリドライブデータは、前記複数回に分けて出力する後のデータほど、前回の表示データに対して大きな差の値を持つ、データ処理システム。
5. 請求項３又は４において、前記マイクロコンピュータの制御を受けて高周波無線通信を行う高周波インタフェースを更に備え、携帯通信端末として構成されたデータ処理システム。

Images