WO2017077953A1 - 表示装置およびその制御方法 - Google Patents

表示装置およびその制御方法 Download PDF

Info

Publication number
WO2017077953A1
WO2017077953A1 PCT/JP2016/082016 JP2016082016W WO2017077953A1 WO 2017077953 A1 WO2017077953 A1 WO 2017077953A1 JP 2016082016 W JP2016082016 W JP 2016082016W WO 2017077953 A1 WO2017077953 A1 WO 2017077953A1
Authority
WO
WIPO (PCT)
Prior art keywords
image data
storage unit
display
color
normal
Prior art date
Application number
PCT/JP2016/082016
Other languages
English (en)
French (fr)
Inventor
鴻冰 翁
真明 西尾
田中　紀行
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/761,873 priority Critical patent/US20180261142A1/en
Publication of WO2017077953A1 publication Critical patent/WO2017077953A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a display device, and more particularly to a display device that performs subtractive color display and a control method thereof.
  • Display device for subtractive color display for example, full-color display based on the 8-bit RGB normal image data (2 24-color display) as normal display, 8-color display based on each of RGB 1 bit color-reduced image data as subtractive color display I do.
  • the color-reduced image data can be obtained, for example, by a method using the upper bits of normal image data as they are.
  • this method has a problem that the subtractive color image is greatly different from the normal image because the information of the lower bits of the normal image data is lost. Therefore, as a method for solving this problem, a method of performing dithering processing when obtaining reduced color image data is known. If this method is used, a color-reduced image close to a normal image can be displayed as compared with the case where the dithering process is not performed.
  • Patent Document 1 describes an integrated circuit device that reduces the power consumption of the memory in the color reduction mode.
  • This integrated circuit device reads image data from a plurality of memory blocks in the normal mode, and reads image data from some selected memory blocks in the color reduction mode.
  • the memory block selected in the color reduction mode is arranged at a position closer to the next-stage circuit than the other memory blocks.
  • a display device that obtains subtractive color image data by dithering processing the display screen is disturbed when switching from subtractive color display to normal display.
  • a conventional display device that performs subtractive color display performs black display when switching from subtractive color display to normal display.
  • the user feels unnatural that the display screen turns black for a moment.
  • a conventional display device that performs subtractive color display supplies a power supply voltage to the entire frame memory even when subtractive color display is performed. For this reason, power consumption becomes larger than necessary.
  • a first aspect of the present invention is a display device that performs subtractive color display, A display panel; A drive circuit for driving the display panel; A frame memory including a first storage unit for storing normal image data for normal display; and a second storage unit for storing color-reduced image data for subtractive color display separately from the first storage unit; A reduced color image generation unit that generates the reduced color image data based on the normal image data, and includes a display control circuit that controls the drive circuit and the frame memory; The drive circuit drives the display panel based on normal image data stored in the first storage unit in the normal mode, and drives the display panel based on subtractive color image data stored in the second storage unit in the color reduction mode. It is characterized by being driven.
  • the display control circuit may stop supplying power supply voltage to the first storage unit in the color reduction mode.
  • the display control circuit starts supplying the power supply voltage to the first storage unit, writes the normal image data to the first storage unit, and the drive circuit The display panel is driven based on the color-reduced image data stored in the second storage unit until the normal image data is written in one storage unit.
  • the display control circuit stops supplying power supply voltage to the second storage unit in a normal mode.
  • the display control circuit starts supplying the power supply voltage to the second storage unit, writes the color-reduced image data in the second storage unit, and the drive circuit The display panel is driven based on the normal image data stored in the first storage unit until the reduced-color image data is written in the second storage unit.
  • the reduced color image generation unit generates the reduced color image data by performing a dithering process on the normal image data.
  • the display panel is a liquid crystal panel.
  • An eighth aspect of the present invention is a control method for a display device that has a display panel and a frame memory and performs subtractive color display.
  • Driving the display panel Storing normal image data for normal display in a first storage unit in the frame memory; Generating subtractive color image data for subtractive color display based on the normal image data; Separately from the first storage unit, storing the reduced color image data in a second storage unit in the frame memory,
  • the driving step drives the display panel based on the normal image data stored in the first storage unit, and in the color reduction mode, the display panel is based on the reduced color image data stored in the second storage unit. It is characterized by driving.
  • the normal display and the color reduction display can be switched without interruption by providing the storage area for the normal image data and the storage area for the color reduction image data in the frame memory.
  • the power consumption of the display device can be reduced without affecting the display by stopping the supply of the power supply voltage to the first storage unit that is not used in the color reduction mode.
  • the display screen can be prevented from being disturbed by continuing the reduced color display until the preparation for the normal display is completed when switching from the reduced color display to the normal display.
  • the fourth aspect of the present invention it is possible to further reduce the power consumption of the display device without affecting the display by stopping the supply of the power supply voltage to the second storage unit that is not used in the normal mode. .
  • the normal display is continued until preparation for the subtractive color display is completed, thereby preventing the display screen from being disturbed.
  • a color-reduced image close to a normal image can be displayed by performing dithering processing when generating color-reduced image data.
  • the normal image display and the color reduction display can be switched without interruption by providing the storage area for the normal image data and the storage area for the color-reduced image data in the frame memory. .
  • FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a configuration example of a frame memory of the liquid crystal display device illustrated in FIG. 1.
  • 2 is a flowchart illustrating an operation of the liquid crystal display device illustrated in FIG. 1.
  • It is a block diagram which shows the structure of the liquid crystal display device which concerns on the 2nd Embodiment of this invention.
  • FIG. 5 is a diagram showing a detailed configuration of a frame memory of the liquid crystal display device shown in FIG. 4. 5 is a flowchart showing an operation of the liquid crystal display device shown in FIG.
  • FIG. 1 is a block diagram showing the configuration of the liquid crystal display device according to the first embodiment of the present invention.
  • a liquid crystal display device 10 shown in FIG. 1 includes a liquid crystal panel 11, a display control circuit 12, a frame memory 13, a scanning line driving circuit 14, and a data line driving circuit 15.
  • the liquid crystal display device 10 switches the operation mode between the normal mode and the color reduction mode.
  • the liquid crystal display device 10 performs normal display (normal color display) in the normal mode, and performs subtractive color display (display in which the number of display colors is reduced compared to the normal display) in the subtractive color mode.
  • m and n are integers of 2 or more.
  • the liquid crystal panel 11 includes m scanning lines G1 to Gm, n data lines S1 to Sn, and (m ⁇ n) pixel circuits P.
  • the scanning lines G1 to Gm are arranged in parallel to each other.
  • the data lines S1 to Sn are arranged in parallel to each other and orthogonal to the scanning lines G1 to Gm.
  • the scanning lines G1 to Gm and the data lines S1 to Sn intersect at (m ⁇ n) locations.
  • the (m ⁇ n) pixel circuits P are provided corresponding to (m ⁇ n) intersections.
  • the display control circuit 12 is a control circuit for the liquid crystal display device 10.
  • the video signal V ⁇ b> 1 supplied from the outside of the liquid crystal display device 10 is input to the display control circuit 12.
  • the display control circuit 12 outputs a control signal C 1 to the scanning line driving circuit 14 and outputs a control signal C 2 and a video signal V 2 to the data line driving circuit 15.
  • the control signal C1 includes a gate start pulse and a gate clock
  • the control signal C2 includes a source start pulse and a source clock.
  • the scanning line driving circuit 14 and the data line driving circuit 15 function as a driving circuit for the liquid crystal panel 11. More specifically, the scanning line driving circuit 14 sequentially selects one scanning line from the scanning lines G1 to Gm on the basis of the control signal C1, and supplies a write voltage (in the pixel circuit P in the pixel circuit P) to the selected scanning line. A voltage at which a write control transistor (not shown) is turned on is applied. As a result, n pixel circuits P connected to the selected scanning line are selected.
  • the data line driving circuit 15 applies n voltages corresponding to the video signal V2 to the data lines S1 to Sn based on the control signal C2. As a result, n voltages are respectively written in the selected n pixel circuits P.
  • the display control circuit 12 includes a control signal generation unit 121, a reduced color image generation unit 122, and a memory control unit 123.
  • the control signal generator 121 generates a control signal C1 for the scanning line driving circuit 14 and a control signal C2 for the data line driving circuit 15.
  • the memory control unit 123 controls writing to and reading from the frame memory 13.
  • the frame memory 13 includes a first storage unit 131 and a second storage unit 132.
  • the video signal V1 input to the display control circuit 12 includes image data for normal display (hereinafter referred to as normal image data).
  • the normal image data included in the video signal V1 is stored in the first storage unit 131 of the frame memory 13.
  • the reduced color image generation unit 122 generates image data for color reduction display (hereinafter referred to as reduced color image data) based on the normal image data (or normal image data included in the video signal V1) stored in the first storage unit 131. Generate.
  • the reduced color image data is image data corresponding to a smaller number of display colors than the normal image data.
  • the reduced color image generation unit 122 performs dithering processing on the normal image data when generating the reduced color image data based on the normal image data.
  • the reduced color image data generated by the reduced color image generation unit 122 is stored in the second storage unit 132 of the frame memory 13.
  • the frame memory 13 includes the first storage unit 131 that stores normal image data for normal display, and the second storage unit 132 that stores color-reduced image data for color-reduction display separately from the first storage unit 131. Is included.
  • the display control circuit 12 includes a reduced-color image generation unit 122 that generates reduced-color image data based on normal image data, and controls the drive circuit (scanning line drive circuit 14 and data line drive circuit 15) of the liquid crystal panel 11 and the frame memory 13. To do.
  • the liquid crystal display device 10 performs normal display based on normal image data in the normal mode, and performs color reduction display based on the color-reduced image data in the color reduction mode. More specifically, in the normal mode, the display control circuit 12 outputs the video signal V2 including the normal image data stored in the first storage unit 131. The data line driving circuit 15 drives the data lines S1 to Sn based on the normal image data included in the video signal V2. In the subtractive color mode, the display control circuit 12 outputs a video signal V2 including the subtractive color image data stored in the second storage unit 132. The data line driving circuit 15 drives the data lines S1 to Sn based on the reduced color image data included in the video signal V2.
  • the display control circuit 12 may include a frame memory 13, and all or part of the display control circuit 12, the frame memory 13, the scanning line driving circuit 14, and the data line driving circuit 15. May be formed monolithically on the liquid crystal panel 11.
  • FIG. 2 is a diagram illustrating a configuration example of the frame memory 13.
  • the size of the normal image and the reduced color image is 420 ⁇ 420 pixels
  • the normal image data is 8-bit RGB data
  • the reduced-color image data is RGB 1-bit data.
  • the size of the frame memory 13 is 4,762,800 bits or more including both.
  • the liquid crystal display device 10 performs full-color display based on the normal image data (2 24-color display) in the normal mode and the 8-color display based on the color-reduced image data in the subtractive color mode.
  • FIG. 3 is a flowchart showing the operation of the liquid crystal display device 10.
  • the liquid crystal display device 10 performs normal display (step S101).
  • the display control circuit 12 outputs a video signal V ⁇ b> 2 including normal image data stored in the first storage unit 131 of the frame memory 13.
  • the data line driving circuit 15 drives the data lines S1 to Sn based on the normal image data included in the video signal V2.
  • the drive circuit of the liquid crystal panel 11 drives the liquid crystal panel 11 based on the normal image data stored in the first storage unit 131 in the normal mode.
  • the liquid crystal display device 10 determines whether or not the operation mode is the color reduction mode (step S102). The liquid crystal display device 10 proceeds to step S101 if No in step S102, and proceeds to step S103 if Yes.
  • step S103 the liquid crystal display device 10 performs subtractive color display (step S103).
  • step S ⁇ b> 103 the display control circuit 12 outputs the video signal V ⁇ b> 2 including the reduced color image data stored in the second storage unit 132 of the frame memory 13.
  • the data line driving circuit 15 drives the data lines S1 to Sn based on the reduced color image data included in the video signal V2.
  • the driving circuit of the liquid crystal panel 11 drives the liquid crystal panel 11 based on the color-reduced image data stored in the second storage unit 132 in the color-reduction mode.
  • step S104 the liquid crystal display device 10 determines whether or not the operation mode is the normal mode.
  • the liquid crystal display device 10 proceeds to step S103 if No in step S104, and proceeds to step S101 if Yes.
  • the liquid crystal display device 10 includes a display panel (liquid crystal panel 11), a drive circuit (scanning line drive circuit 14 and data line drive circuit 15) for driving the display panel, and a normal display.
  • a frame memory 13 including a first storage unit 131 for storing normal image data for use and a second storage unit 132 for storing reduced color image data for color reduction display separately from the first storage unit, and normal image data
  • a color-reduced image generation unit 122 that generates color-reduced image data is included, and includes a drive circuit and a display control circuit 12 that controls the frame memory 13.
  • the drive circuit of the display panel drives the display panel based on the normal image data stored in the first storage unit 131 in the normal mode, and drives the display panel based on the reduced color image data stored in the second storage unit 132 in the color reduction mode. To drive. Therefore, according to the liquid crystal display device 10 according to the present embodiment, the normal display and the color reduction display can be switched without interruption by storing both the normal image data and the color reduction image data in the frame memory 13.
  • the reduced color image generation unit 122 generates reduced color image data by performing dithering processing on the normal image data. Therefore, a color-reduced image close to a normal image can be displayed.
  • the reduced color image generation unit 122 generates reduced color image data by performing a dithering process on the normal image data. Instead, the reduced color image generation unit 122 may generate reduced color image data by performing processing other than the dithering processing on the normal image data.
  • FIG. 4 is a block diagram showing a configuration of a liquid crystal display device according to the second embodiment of the present invention.
  • the liquid crystal display device 20 shown in FIG. 4 is obtained by replacing the display control circuit 12 and the frame memory 13 with the display control circuit 22 and the frame memory 23 in the liquid crystal display device 10 according to the first embodiment.
  • the display control circuit 22 is obtained by replacing the memory control unit 123 with the memory control unit 223 in the display control circuit 12.
  • FIG. 4 shows the power supply circuit 26 omitted in FIG.
  • the same elements as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • p and q are integers of 2 or more.
  • FIG. 5 is a diagram showing a detailed configuration of the frame memory 23. Similar to the frame memory 13, the frame memory 23 includes a first storage unit 231 that stores normal image data and a second storage unit 232 that stores color-reduced image data separately from the first storage unit 231. .
  • the first storage unit 231 and the second storage unit 232 include a plurality of memory cells 35 arranged two-dimensionally.
  • One word of the first storage unit 231 is (1440 ⁇ p) bits, and the first storage unit 231 stores normal image data corresponding to (60 ⁇ p) pixels arranged in the horizontal direction per word.
  • One word of the second storage unit 232 has (180 ⁇ q) bits, and the second storage unit 232 stores color-reduced image data corresponding to (60 ⁇ q) pixels arranged in the horizontal direction per word. Note that p and q may be the same value.
  • the frame memory 23 includes switches 31 and 32, p switches 33, and q switches 34.
  • the first storage unit 231 is divided into p blocks, and the p switches 33 are provided corresponding to the p blocks.
  • the second storage unit 232 is divided into q blocks, and the q switches 34 are provided corresponding to the q blocks.
  • One end (the lower end in FIG. 5) of the switch 33 is connected to a power line (not shown) in the block of the first storage unit 231, and the other end of the switch 33 is connected to one end of the switch 31.
  • One end (the lower end in FIG. 5) of the switch 34 is connected to a power line (not shown) in the block of the second storage unit 232, and the other end of the switch 34 is connected to one end of the switch 32.
  • the power supply line in the block is connected to the power supply terminal of the inverter circuit included in the memory cell 35 in the block.
  • the other ends of the switches 31 and 32 are connected to a power circuit 26 provided outside the frame memory 23.
  • the memory control unit 223 outputs a control signal C3 for the frame memory 23.
  • the control signal C3 includes control signals for the switches 31 to 34.
  • the memory control unit 223 controls the number of switches corresponding to the size of the normal image in the horizontal direction among the p switches 33 to be turned on. For example, when the size of the normal image in the horizontal direction is 420 pixels, the memory control unit 223 controls the first to seventh switches among the p switches 33 to be in an ON state.
  • the memory control unit 223 controls the number of switches corresponding to the horizontal size of the subtractive color image among the q switches 34 to be in an ON state. For example, when the horizontal size of the color-reduced image is 360 pixels, the memory control unit 223 controls the first to sixth switches among the q switches 34 to be in an on state.
  • the memory control unit 223 controls the switch 31 to be on and the switch 32 to be off in the normal mode, and controls the switch 31 to be off and the switch 32 to be on in the color reduction mode. Accordingly, the power supply voltage is supplied to only the number of blocks corresponding to the size of the normal image in the horizontal direction in the first storage unit 231 in the normal mode, and in the horizontal direction of the reduced color image in the second storage unit 232 in the color reduction mode. Only the number of blocks according to the size is supplied. As described above, in the normal mode and the color reduction mode, the power supply voltage is supplied only to the blocks necessary for display in the frame memory 23.
  • FIG. 6 is a flowchart showing the operation of the liquid crystal display device 20.
  • the liquid crystal display device 20 performs normal display (step S201).
  • the display control circuit 22 and the data line driving circuit 15 operate in the same manner as in step S101 according to the first embodiment.
  • the memory control unit 223 controls the switch 31 to be on and the switch 32 to be off. Therefore, the power supply voltage is supplied to the first storage unit 231 (more precisely, the number of blocks corresponding to the size of the normal image in the horizontal direction in the first storage unit 231), but the second storage unit 232 is not supplied.
  • the liquid crystal display device 20 determines whether or not the operation mode is a subtractive color mode (step S202). The liquid crystal display device 20 proceeds to step S201 if No in step S202, and proceeds to step S203 if Yes.
  • the memory control unit 223 controls the switch 32 to be in an on state, and starts supplying the power supply voltage to the second storage unit 232 (step S203).
  • the reduced color image generation unit 122 generates reduced color image data based on the image data stored in the first storage unit 231, and the memory control unit 223 writes the generated reduced color image data in the second storage unit 232.
  • Step S204 the liquid crystal display device 20 continues normal display. The liquid crystal display device 20 proceeds to step S205 after executing step S204.
  • step S205 the liquid crystal display device 20 performs a subtractive color display (step S205).
  • step S205 the display control circuit 22 and the data line driving circuit 15 operate in the same manner as in step S103 according to the first embodiment.
  • the memory control unit 223 controls the switch 31 to be in an off state and the switch 32 to be in an on state. For this reason, the power supply voltage is supplied to the second storage unit 232 (more precisely, the number of blocks in the second storage unit 232 corresponding to the size of the reduced color image in the horizontal direction). 231 is not supplied.
  • the liquid crystal display device 20 determines whether or not the operation mode is the normal mode (step S206). The liquid crystal display device 20 proceeds to step S205 if No in step S206, and proceeds to step S207 if Yes.
  • the memory control unit 223 controls the switch 31 to be turned on, and starts supplying the power supply voltage to the first storage unit 231 (step S207).
  • the memory control unit 223 writes the normal image data in the first storage unit 231 (step S208).
  • the liquid crystal display device 20 continues the subtractive color display. The liquid crystal display device 20 proceeds to step S201 after executing step S208.
  • the display control circuit 22 stops supplying the power supply voltage to the first storage unit 231 in the color reduction mode.
  • the power consumption of the liquid crystal display device 20 can be reduced without affecting the display.
  • the display control circuit 22 starts supplying the power supply voltage to the first storage unit 231, writes normal image data to the first storage unit 231, and drives the drive circuit (scan line drive).
  • the circuit 14 and the data line driving circuit 15) drive the display panel (liquid crystal panel 11) based on the color-reduced image data stored in the second storage unit 232 until normal image data is written in the first storage unit 231. In this way, when switching from the reduced color display to the normal display, the reduced color display is continued until the preparation for the normal display is completed, thereby preventing the display screen from being disturbed.
  • the display control circuit 22 stops the supply of the power supply voltage to the second storage unit 232 in the normal mode.
  • the power consumption of the liquid crystal display device 20 can be further reduced without affecting the display.
  • the display control circuit 22 starts supplying the power supply voltage to the second storage unit 232, writes the subtractive color image data to the second storage unit 232, and the drive circuit The display panel is driven based on the normal image data stored in the first storage unit 231 until the reduced color image data is written in the storage unit 232. In this way, when switching from the normal display to the subtractive color display, the normal display is continued until preparation for the subtractive color display is completed, thereby preventing the display screen from being disturbed.
  • the memory control unit 223 controls the switch 32 to be turned off in step S201 and controls the switch 32 to be turned on in step S202. Instead of this, the memory control unit 223 may control the switch 32 to be fixedly turned on. As described above, the display control circuit 22 may always supply the power supply voltage to the second storage unit 232.
  • the liquid crystal display device according to the embodiment of the present invention can be configured as follows.
  • the liquid crystal display devices 10 and 20 according to the first and second embodiments perform 8-color display in the subtractive color mode.
  • the liquid crystal display device according to the modification may perform subtractive color display other than eight color display in the subtractive color mode.
  • the liquid crystal display device according to the modification may perform monochrome display in the subtractive color mode.
  • the liquid crystal display device according to the modification may write the compressed image data in the frame memory.
  • the liquid crystal display device according to the modified example writes the normal image data compressed to 1/2 times to the frame memory, expands the compressed normal image data read from the frame memory to 2 times, An image may be displayed based on normal image data. In this case, the size of the frame memory is halved compared to the case where image data is not compressed or expanded.
  • the present invention can also be applied to display devices other than liquid crystal display devices.
  • the display device has a feature that it can prevent the display screen from being disturbed when switching between normal display and subtractive color display. Therefore, it can be used for various display devices that perform subtractive color display including liquid crystal display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

フレームメモリ２３は、通常画像データを記憶する第１記憶部２３１と、減色画像データを記憶する第２記憶部２３２を含む。減色画像生成部１２２は、通常画像データに対してディザリング処理を行うことにより、減色画像データを生成する。液晶パネル１１の駆動回路は、通常モードでは第１記憶部２３１に記憶された通常画像データに基づき、減色モードでは第２記憶部２３２に記憶された減色画像データに基づき液晶パネル１１を駆動する。減色モードでは、第１記憶部２３１に対する電源電圧の供給が停止される。通常モードへの切り替え時には、第１記憶部２３１に対する電源電圧の供給が開始され、駆動回路は、第１記憶部２３１に通常画像データが書き込まれるまで、第２記憶部２３２に記憶された減色画像データに基づき液晶パネル１１を駆動する。

Description

表示装置およびその制御方法
　本発明は、表示装置に関し、特に、減色表示を行う表示装置およびその制御方法に関する。
　携帯型電子機器などに含まれる表示装置の中には、消費電力を削減するために、通常のカラー表示（以下、通常表示という）の他に、通常表示よりも表示色数を減らした減色表示を行うものがある。減色表示を行う表示装置は、例えば、通常表示としてＲＧＢ各８ビットの通常画像データに基づきフルカラー表示（２24色表示）を行い、減色表示としてＲＧＢ各１ビットの減色画像データに基づき８色表示を行う。
　減色画像データは、例えば、通常画像データの上位ビットをそのまま用いる方法によって求めることができる。しかし、この方法には、通常画像データの下位ビットの情報が失われるので、減色画像が通常画像とは大きく異なるという問題がある。そこで、この問題を解決する方法として、減色画像データを求めるときにディザリング処理を行う方法が知られている。この方法を用いれば、ディザリング処理を行わない場合と比べて通常画像に近い減色画像を表示することができる。
　本願発明に関連して、特許文献１には、減色モードにおけるメモリの消費電力を削減する集積回路装置が記載されている。この集積回路装置は、通常モードでは複数のメモリブロックから画像データを読み出し、減色モードでは選択された一部のメモリブロックから画像データを読み出す。減色モードで選択されるメモリブロックは、他のメモリブロックよりも次段の回路に近い位置に配置される。
日本国特開２００９－９８３５４号公報
　ディザリング処理によって減色画像データを求める表示装置では、減色表示から通常表示に切り替えるときに表示画面が乱れる。この乱れを隠すために、減色表示を行う従来の表示装置は、減色表示から通常表示に切り替えるときに黒表示を行う。しかし、利用者は、表示画面が一瞬黒くなることを不自然に感じる。また、減色表示を行う従来の表示装置は、減色表示を行うときでも、フレームメモリの全体に電源電圧を供給する。このため、消費電力が必要以上に大きくなる。
　それ故に、本発明は、通常表示と減色表示を切り替えるときの表示画面の乱れを防止できる表示装置を提供することを目的とする。また、本発明は、このような表示画面の乱れを防止できる低消費電力の表示装置を提供することを目的とする。
　本発明の第１の局面は、減色表示を行う表示装置であって、
　表示パネルと、
　前記表示パネルを駆動する駆動回路と、
　通常表示用の通常画像データを記憶する第１記憶部と、前記第１記憶部とは別に、減色表示用の減色画像データを記憶する第２記憶部とを含むフレームメモリと、
　前記通常画像データに基づき前記減色画像データを生成する減色画像生成部を含み、前記駆動回路と前記フレームメモリを制御する表示制御回路とを備え、
　前記駆動回路は、通常モードでは前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動し、減色モードでは前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記表示制御回路は、減色モードでは前記第１記憶部に対する電源電圧の供給を停止することを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　減色モードから通常モードへの切り替え時には、前記表示制御回路は、前記第１記憶部に対する電源電圧の供給を開始し、前記第１記憶部に前記通常画像データを書き込み、前記駆動回路は、前記第１記憶部に前記通常画像データが書き込まれるまで、前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする。
　本発明の第４の局面は、本発明の第２の局面において、
　前記表示制御回路は、通常モードでは前記第２記憶部に対する電源電圧の供給を停止することを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　通常モードから減色モードへの切り替え時には、前記表示制御回路は、前記第２記憶部に対する電源電圧の供給を開始し、前記第２記憶部に前記減色画像データを書き込み、前記駆動回路は、前記第２記憶部に前記減色画像データが書き込まれるまで、前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動することを特徴とする。
　本発明の第６の局面は、本発明の第１～第５のいずれかの局面において、
　前記減色画像生成部は、前記通常画像データに対してディザリング処理を行うことにより、前記減色画像データを生成することを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　前記表示パネルは液晶パネルであることを特徴とする。
　本発明の第８の局面は、表示パネルとフレームメモリを有し、減色表示を行う表示装置の制御方法であって、
　前記表示パネルを駆動するステップと、
　前記フレームメモリ内の第１記憶部に通常表示用の通常画像データを記憶するステップと、
　前記通常画像データに基づき減色表示用の減色画像データを生成するステップと、
　前記第１記憶部とは別に、前記フレームメモリ内の第２記憶部に前記減色画像データを記憶するステップとを備え、
　前記駆動するステップは、通常モードでは前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動し、減色モードでは前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする。
　本発明の第１または第８の局面によれば、フレームメモリに通常画像データの記憶領域と減色画像データの記憶領域を設けることにより、通常表示と減色表示を途切れることなく切り替えることができる。
　本発明の第２の局面によれば、減色モードでは使用しない第１記憶部に対する電源電圧の供給を停止することにより、表示に影響を与えることなく表示装置の消費電力を削減することができる。
　本発明の第３の局面によれば、減色表示から通常表示への切り替え時に、通常表示の準備が完了するまで減色表示を続けることにより、表示画面の乱れを防止することができる。
　本発明の第４の局面によれば、通常モードでは使用しない第２記憶部に対する電源電圧の供給を停止することにより、表示に影響を与えることなく表示装置の消費電力をさらに削減することができる。
　本発明の第５の局面によれば、通常表示から減色表示への切り替え時に、減色表示の準備が完了するまで通常表示を続けることにより、表示画面の乱れを防止することができる。
　本発明の第６の局面によれば、減色画像データを生成するときにディザリング処理を行うことにより、通常画像に近い減色画像を表示することができる。
　本発明の第７の局面によれば、液晶表示装置において、フレームメモリに通常画像データの記憶領域と減色画像データの記憶領域を設けることにより、通常表示と減色表示を途切れることなく切り替えることができる。
本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置のフレームメモリの構成例を示す図である。 図１に示す液晶表示装置の動作を示すフローチャートである。 本発明の第２の実施形態に係る液晶表示装置の構成を示すブロック図である。 図４に示す液晶表示装置のフレームメモリの詳細な構成を示す図である。 図４に示す液晶表示装置の動作を示すフローチャートである。
　（第１の実施形態）
　図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置１０は、液晶パネル１１、表示制御回路１２、フレームメモリ１３、走査線駆動回路１４、および、データ線駆動回路１５を備えている。液晶表示装置１０は、動作モードを通常モードと減色モードに切り替える。液晶表示装置１０は、通常モードでは通常表示（通常のカラー表示）を行い、減色モードでは減色表示（通常表示よりも表示色数を削減した表示）を行う。以下、ｍおよびｎは２以上の整数であるとする。
　液晶パネル１１は、ｍ本の走査線Ｇ１～Ｇｍ、ｎ本のデータ線Ｓ１～Ｓｎ、および、（ｍ×ｎ）個の画素回路Ｐを含んでいる。走査線Ｇ１～Ｇｍは、互いに平行に配置される。データ線Ｓ１～Ｓｎは、互いに平行に、走査線Ｇ１～Ｇｍと直交するように配置される。走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路Ｐは、（ｍ×ｎ）個の交差点に対応して設けられる。
　表示制御回路１２は、液晶表示装置１０の制御回路である。表示制御回路１２には、液晶表示装置１０の外部から供給された映像信号Ｖ１が入力される。表示制御回路１２は、走査線駆動回路１４に対して制御信号Ｃ１を出力し、データ線駆動回路１５に対して制御信号Ｃ２と映像信号Ｖ２を出力する。制御信号Ｃ１にはゲートスタートパルスやゲートクロックなどが含まれ、制御信号Ｃ２にはソーススタートパルスやソースクロックなどが含まれる。
　走査線駆動回路１４とデータ線駆動回路１５は、液晶パネル１１の駆動回路として機能する。より詳細には、走査線駆動回路１４は、制御信号Ｃ１に基づき、走査線Ｇ１～Ｇｍの中から１本の走査線を順に選択し、選択した走査線に書き込み用電圧（画素回路Ｐ内の書き込み制御トランジスタ（図示せず）がオン状態になる電圧）を印加する。これにより、選択された走査線に接続されたｎ個の画素回路Ｐが選択される。データ線駆動回路１５は、制御信号Ｃ２に基づき、データ線Ｓ１～Ｓｎに対して映像信号Ｖ２に応じたｎ個の電圧を印加する。これにより、選択されたｎ個の画素回路Ｐにｎ個の電圧がそれぞれ書き込まれる。
　表示制御回路１２は、制御信号生成部１２１、減色画像生成部１２２、および、メモリ制御部１２３を含んでいる。制御信号生成部１２１は、走査線駆動回路１４に対する制御信号Ｃ１と、データ線駆動回路１５に対する制御信号Ｃ２とを生成する。メモリ制御部１２３は、フレームメモリ１３に対する書き込みと読み出しを制御する。フレームメモリ１３は、第１記憶部１３１と第２記憶部１３２を含んでいる。
　表示制御回路１２に入力される映像信号Ｖ１には、通常表示用の画像データ（以下、通常画像データという）が含まれる。映像信号Ｖ１に含まれる通常画像データは、フレームメモリ１３の第１記憶部１３１に記憶される。減色画像生成部１２２は、第１記憶部１３１に記憶された通常画像データ（または、映像信号Ｖ１に含まれる通常画像データ）に基づき、減色表示用の画像データ（以下、減色画像データという）を生成する。減色画像データは、通常画像データよりも少ない表示色数に対応した画像データである。減色画像生成部１２２は、通常画像データに基づき減色画像データを生成するときに、通常画像データに対してディザリング処理を行う。減色画像生成部１２２で生成された減色画像データは、フレームメモリ１３の第２記憶部１３２に記憶される。
　このようにフレームメモリ１３は、通常表示用の通常画像データを記憶する第１記憶部１３１と、第１記憶部１３１とは別に、減色表示用の減色画像データを記憶する第２記憶部１３２とを含んでいる。表示制御回路１２は、通常画像データに基づき減色画像データを生成する減色画像生成部１２２を含み、液晶パネル１１の駆動回路（走査線駆動回路１４とデータ線駆動回路１５）とフレームメモリ１３を制御する。
　液晶表示装置１０は、通常モードでは通常画像データに基づき通常表示を行い、減色モードでは減色画像データに基づき減色表示を行う。より詳細には、通常モードでは、表示制御回路１２は、第１記憶部１３１に記憶された通常画像データを含む映像信号Ｖ２を出力する。データ線駆動回路１５は、映像信号Ｖ２に含まれる通常画像データに基づきデータ線Ｓ１～Ｓｎを駆動する。減色モードでは、表示制御回路１２は、第２記憶部１３２に記憶された減色画像データを含む映像信号Ｖ２を出力する。データ線駆動回路１５は、映像信号Ｖ２に含まれる減色画像データに基づきデータ線Ｓ１～Ｓｎを駆動する。
　なお、液晶表示装置１０において、表示制御回路１２はフレームメモリ１３を内蔵してもよく、表示制御回路１２、フレームメモリ１３、走査線駆動回路１４、および、データ線駆動回路１５の全部または一部を液晶パネル１１上にモノリシックに形成してもよい。
　図２は、フレームメモリ１３の構成例を示す図である。図２に示す例では、通常画像および減色画像のサイズは４２０×４２０画素、通常画像データはＲＧＢ各８ビットのデータ、減色画像データはＲＧＢ各１ビットのデータであるとする。この場合、第１記憶部１３１のサイズは４２０×４２０×２４＝４，２３３，６００ビット以上、第２記憶部１３２のサイズは４２０×４２０×３＝５２９，２００ビット以上になる。フレームメモリ１３のサイズは、両者を合わせた４，７６２，８００ビット以上になる。液晶表示装置１０は、通常モードでは通常画像データに基づきフルカラー表示（２24色表示）を行い、減色モードでは減色画像データに基づき８色表示を行う。
　図３は、液晶表示装置１０の動作を示すフローチャートである。図３に示すように、始めに、液晶表示装置１０は通常表示を行う（ステップＳ１０１）。ステップＳ１０１では、表示制御回路１２は、フレームメモリ１３の第１記憶部１３１に記憶された通常画像データを含む映像信号Ｖ２を出力する。データ線駆動回路１５は、映像信号Ｖ２に含まれる通常画像データに基づきデータ線Ｓ１～Ｓｎを駆動する。このように液晶パネル１１の駆動回路は、通常モードでは第１記憶部１３１に記憶された通常画像データに基づき液晶パネル１１を駆動する。
　次に、液晶表示装置１０は、動作モードが減色モードか否かを判断する（ステップＳ１０２）。液晶表示装置１０は、ステップＳ１０２でＮｏの場合はステップＳ１０１へ進み、Ｙｅｓの場合はステップＳ１０３へ進む。
　後者の場合、液晶表示装置１０は減色表示を行う（ステップＳ１０３）。ステップＳ１０３では、表示制御回路１２は、フレームメモリ１３の第２記憶部１３２に記憶された減色画像データを含む映像信号Ｖ２を出力する。データ線駆動回路１５は、映像信号Ｖ２に含まれる減色画像データに基づきデータ線Ｓ１～Ｓｎを駆動する。このように液晶パネル１１の駆動回路は、減色モードでは第２記憶部１３２に記憶された減色画像データに基づき液晶パネル１１を駆動する。
　次に、液晶表示装置１０は、動作モードが通常モードか否かを判断する（ステップＳ１０４）。液晶表示装置１０は、ステップＳ１０４でＮｏの場合はステップＳ１０３へ進み、Ｙｅｓの場合はステップＳ１０１へ進む。
　以上に示すように、本実施形態に係る液晶表示装置１０は、表示パネル（液晶パネル１１）と、表示パネルを駆動する駆動回路（走査線駆動回路１４とデータ線駆動回路１５）と、通常表示用の通常画像データを記憶する第１記憶部１３１と、第１記憶部とは別に、減色表示用の減色画像データを記憶する第２記憶部１３２とを含むフレームメモリ１３と、通常画像データに基づき減色画像データを生成する減色画像生成部１２２を含み、駆動回路とフレームメモリ１３を制御する表示制御回路１２とを備えている。表示パネルの駆動回路は、通常モードでは第１記憶部１３１に記憶された通常画像データに基づき表示パネルを駆動し、減色モードでは第２記憶部１３２に記憶された減色画像データに基づき表示パネルを駆動する。したがって、本実施形態に係る液晶表示装置１０によれば、フレームメモリ１３に通常画像データと減色画像データの両方を記憶することにより、通常表示と減色表示を途切れることなく切り替えることができる。
　また、減色画像生成部１２２は、通常画像データに対してディザリング処理を行うことにより、減色画像データを生成する。したがって、通常画像に近い減色画像を表示することができる。
　なお、以上の説明では、減色画像生成部１２２は、通常画像データに対してディザリング処理を行うことにより、減色画像データを生成することとした。これに代えて、減色画像生成部１２２は、通常画像データに対してディザリング処理以外の処理を行うことにより、減色画像データを生成してもよい。
　（第２の実施形態）
　図４は、本発明の第２の実施形態に係る液晶表示装置の構成を示すブロック図である。図４に示す液晶表示装置２０は、第１の実施形態に係る液晶表示装置１０において、表示制御回路１２とフレームメモリ１３を表示制御回路２２とフレームメモリ２３にそれぞれ置換したものである。表示制御回路２２は、表示制御回路１２において、メモリ制御部１２３をメモリ制御部２２３に置換したものである。また、図４には、図１では省略した電源回路２６が記載されている。本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。以下、ｐおよびｑは２以上の整数であるとする。
　図５は、フレームメモリ２３の詳細な構成を示す図である。フレームメモリ２３は、フレームメモリ１３と同様に、通常画像データを記憶する第１記憶部２３１と、第１記憶部２３１とは別に、減色画像データを記憶する第２記憶部２３２とを含んでいる。第１記憶部２３１と第２記憶部２３２は、２次元状に配置された複数のメモリセル３５を含んでいる。第１記憶部２３１の１ワードは（１４４０×ｐ）ビットであり、第１記憶部２３１は１ワードあたり水平方向に並んだ（６０×ｐ）個の画素に対応した通常画像データを記憶する。第２記憶部２３２の１ワードは（１８０×ｑ）ビットであり、第２記憶部２３２は１ワードあたり水平方向に並んだ（６０×ｑ）個の画素に対応した減色画像データを記憶する。なお、ｐとｑは同じ値でもよい。
　フレームメモリ２３は、スイッチ３１、３２、ｐ個のスイッチ３３、および、ｑ個のスイッチ３４を含んでいる。第１記憶部２３１はｐ個のブロックに分割され、ｐ個のスイッチ３３はｐ個のブロックに対応して設けられる。第２記憶部２３２はｑ個のブロックに分割され、ｑ個のスイッチ３４はｑ個のブロックに対応して設けられる。スイッチ３３の一端（図５では下端）は第１記憶部２３１のブロック内の電源線（図示せず）に接続され、スイッチ３３の他端はスイッチ３１の一端に接続される。スイッチ３４の一端（図５では下端）は第２記憶部２３２のブロック内の電源線（図示せず）に接続され、スイッチ３４の他端はスイッチ３２の一端に接続される。ブロック内の電源線は、ブロック内のメモリセル３５に含まれるインバータ回路の電源端子に接続される。スイッチ３１、３２の他端は、フレームメモリ２３の外部に設けられた電源回路２６に接続される。
　図４に示すように、メモリ制御部２２３は、フレームメモリ２３に対する制御信号Ｃ３を出力する。制御信号Ｃ３には、スイッチ３１～３４の制御信号が含まれる。メモリ制御部２２３は、ｐ個のスイッチ３３のうち、通常画像の水平方向のサイズに応じた数のスイッチをオン状態に制御する。例えば、通常画像の水平方向のサイズが４２０画素の場合、メモリ制御部２２３はｐ個のスイッチ３３のうち１～７番目のスイッチをオン状態に制御する。メモリ制御部２２３は、ｑ個のスイッチ３４のうち、減色画像の水平方向のサイズに応じた数のスイッチをオン状態に制御する。例えば、減色画像の水平方向のサイズが３６０画素の場合、メモリ制御部２２３はｑ個のスイッチ３４のうち１～６番目のスイッチをオン状態に制御する。
　また、メモリ制御部２２３は、通常モードではスイッチ３１をオン状態、スイッチ３２をオフ状態に制御し、減色モードではスイッチ３１をオフ状態、スイッチ３２をオン状態に制御する。したがって、電源電圧は、通常モードでは第１記憶部２３１のうち通常画像の水平方向のサイズに応じた個数のブロックだけに供給され、減色モードでは第２記憶部２３２のうち減色画像の水平方向のサイズに応じた個数のブロックだけに供給される。このように通常モードおよび減色モードにおいて、電源電圧はフレームメモリ２３のうち表示に必要なブロックだけに供給される。
　図６は、液晶表示装置２０の動作を示すフローチャートである。図６に示すように、始めに、液晶表示装置２０は通常表示を行う（ステップＳ２０１）。ステップＳ２０１では、表示制御回路２２とデータ線駆動回路１５は、第１の実施形態に係るステップＳ１０１と同様に動作する。このとき、メモリ制御部２２３は、スイッチ３１をオン状態、スイッチ３２をオフ状態に制御する。このため、電源電圧は、第１記憶部２３１（より正確には、第１記憶部２３１のうち通常画像の水平方向のサイズに応じた個数のブロック）には供給されるが、第２記憶部２３２には供給されない。
　次に、液晶表示装置２０は、動作モードが減色モードか否かを判断する（ステップＳ２０２）。液晶表示装置２０は、ステップＳ２０２でＮｏの場合はステップＳ２０１へ進み、Ｙｅｓの場合はステップＳ２０３へ進む。
　後者の場合、メモリ制御部２２３は、スイッチ３２をオン状態に制御し、第２記憶部２３２に対する電源電圧の供給を開始する（ステップＳ２０３）。次に、減色画像生成部１２２は、第１記憶部２３１に記憶された画像データに基づき減色画像データを生成し、メモリ制御部２２３は、生成された減色画像データを第２記憶部２３２に書き込む（ステップＳ２０４）。ただし、ステップＳ２０３およびステップＳ２０４では、液晶表示装置２０は通常表示を続ける。液晶表示装置２０は、ステップＳ２０４を実行した後、ステップＳ２０５へ進む。
　次に、液晶表示装置２０は減色表示を行う（ステップＳ２０５）。ステップＳ２０５では、表示制御回路２２とデータ線駆動回路１５は、第１の実施形態に係るステップＳ１０３と同様に動作する。このとき、メモリ制御部２２３は、スイッチ３１をオフ状態、スイッチ３２をオン状態に制御する。このため、電源電圧は、第２記憶部２３２（より正確には、第２記憶部２３２のうち減色画像の水平方向のサイズに応じた個数のブロック）には供給されるが、第１記憶部２３１には供給されない。
　次に、液晶表示装置２０は、動作モードが通常モードか否かを判断する（ステップＳ２０６）。液晶表示装置２０は、ステップＳ２０６でＮｏの場合はステップＳ２０５へ進み、Ｙｅｓの場合はステップＳ２０７へ進む。
　後者の場合、メモリ制御部２２３は、スイッチ３１をオン状態に制御し、第１記憶部２３１に対する電源電圧の供給を開始する（ステップＳ２０７）。次に、メモリ制御部２２３は、第１記憶部２３１に対して通常画像データを書き込む（ステップＳ２０８）。ただし、ステップＳ２０７およびステップＳ２０８では、液晶表示装置２０は減色表示を続ける。液晶表示装置２０は、ステップＳ２０８を実行した後、ステップＳ２０１へ進む。
　以上に示すように、本実施形態に係る液晶表示装置２０では、表示制御回路２２は、減色モードでは第１記憶部２３１に対する電源電圧の供給を停止する。このように減色モードでは使用しない第１記憶部２３１に対する電源電圧の供給を停止することにより、表示に影響を与えることなく液晶表示装置２０の消費電力を削減することができる。
　また、減色モードから通常モードへの切り替え時には、表示制御回路２２は、第１記憶部２３１に対する電源電圧の供給を開始し、第１記憶部２３１に通常画像データを書き込み、駆動回路（走査線駆動回路１４とデータ線駆動回路１５）は、第１記憶部２３１に通常画像データが書き込まれるまで、第２記憶部２３２に記憶された減色画像データに基づき表示パネル（液晶パネル１１）を駆動する。このように減色表示から通常表示への切り替え時に、通常表示の準備が完了するまで減色表示を続けることにより、表示画面の乱れを防止することができる。
　また、表示制御回路２２は、通常モードでは第２記憶部２３２に対する電源電圧の供給を停止する。このように通常モードでは使用しない第２記憶部２３２に対する電源電圧の供給を停止することにより、表示に影響を与えることなく液晶表示装置２０の消費電力をさらに削減することができる。
　また、通常モードから減色モードへの切り替え時には、表示制御回路２２は、第２記憶部２３２に対する電源電圧の供給を開始し、第２記憶部２３２に減色画像データを書き込み、駆動回路は、第２記憶部２３２に減色画像データが書き込まれるまで、第１記憶部２３１に記憶された通常画像データに基づき表示パネルを駆動する。このように通常表示から減色表示への切り替え時に、減色表示の準備が完了するまで通常表示を続けることにより、表示画面の乱れを防止することができる。
　なお、以上の説明では、メモリ制御部２２３は、ステップＳ２０１ではスイッチ３２をオフ状態に制御し、ステップＳ２０２ではスイッチ３２をオン状態に制御することとした。これに代えて、メモリ制御部２２３は、スイッチ３２を固定的にオン状態に制御してもよい。このように表示制御回路２２は、第２記憶部２３２に対して常に電源電圧を供給してもよい。
　本発明の実施形態に係る液晶表示装置については、以下の変形例を構成することができる。第１および第２の実施形態に係る液晶表示装置１０、２０は、減色モードでは８色表示を行うこととした。これに代えて、変形例に係る液晶表示装置は、減色モードでは８色表示以外の減色表示を行ってもよい。特に、変形例に係る液晶表示装置は、減色モードではモノクロ表示を行ってもよい。また、変形例に係る液晶表示装置は、圧縮された画像データをフレームメモリに書き込んでもよい。例えば、変形例に係る液晶表示装置は、１／２倍に圧縮された通常画像データをフレームメモリに書き込み、フレームメモリから読み出した圧縮された通常画像データを２倍に伸張して、伸張後の通常画像データに基づき画像を表示してもよい。この場合、フレームメモリのサイズは、画像データの圧縮と伸張を行わない場合と比べて半分になる。また、本発明は、液晶表示装置以外の表示装置にも適用することができる。
　なお、本願は、２０１５年１１月４日に出願された「表示装置およびその制御方法」という名称の日本国特願２０１５－２１６２７５号に基づく優先権を主張する出願であり、この出願の内容は引用することによって本願の中に含まれる。
　本発明の表示装置は、通常表示と減色表示を切り替えるときの表示画面の乱れを防止できるという特徴を有するので、液晶表示装置を始め、減色表示を行う各種の表示装置に利用することができる。
　１０、２０…液晶表示装置
　１１…液晶パネル
　１２、２２…表示制御回路
　１３、２３…フレームメモリ
　１４…走査線駆動回路
　１５…データ線駆動回路
　２６…電源回路
　１２１…制御信号生成部
　１２２…減色画像生成部
　１２３、２２３…メモリ制御部
　１３１、２３１…第１記憶部
　１３２、２３２…第２記憶部

Claims (8)

  1. 　減色表示を行う表示装置であって、
    　表示パネルと、
    　前記表示パネルを駆動する駆動回路と、
    　通常表示用の通常画像データを記憶する第１記憶部と、前記第１記憶部とは別に、減色表示用の減色画像データを記憶する第２記憶部とを含むフレームメモリと、
    　前記通常画像データに基づき前記減色画像データを生成する減色画像生成部を含み、前記駆動回路と前記フレームメモリを制御する表示制御回路とを備え、
    　前記駆動回路は、通常モードでは前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動し、減色モードでは前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする、表示装置。
  2. 　前記表示制御回路は、減色モードでは前記第１記憶部に対する電源電圧の供給を停止することを特徴とする、請求項１に記載の表示装置。
  3. 　減色モードから通常モードへの切り替え時には、前記表示制御回路は、前記第１記憶部に対する電源電圧の供給を開始し、前記第１記憶部に前記通常画像データを書き込み、前記駆動回路は、前記第１記憶部に前記通常画像データが書き込まれるまで、前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする、請求項２に記載の表示装置。
  4. 　前記表示制御回路は、通常モードでは前記第２記憶部に対する電源電圧の供給を停止することを特徴とする、請求項２に記載の表示装置。
  5. 　通常モードから減色モードへの切り替え時には、前記表示制御回路は、前記第２記憶部に対する電源電圧の供給を開始し、前記第２記憶部に前記減色画像データを書き込み、前記駆動回路は、前記第２記憶部に前記減色画像データが書き込まれるまで、前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動することを特徴とする、請求項４に記載の表示装置。
  6. 　前記減色画像生成部は、前記通常画像データに対してディザリング処理を行うことにより、前記減色画像データを生成することを特徴とする、請求項１～５のいずれかに記載の表示装置。
  7. 　前記表示パネルは液晶パネルであることを特徴とする、請求項１に記載の表示装置。
  8. 　表示パネルとフレームメモリを有し、減色表示を行う表示装置の制御方法であって、
    　前記表示パネルを駆動するステップと、
    　前記フレームメモリ内の第１記憶部に通常表示用の通常画像データを記憶するステップと、
    　前記通常画像データに基づき減色表示用の減色画像データを生成するステップと、
    　前記第１記憶部とは別に、前記フレームメモリ内の第２記憶部に前記減色画像データを記憶するステップとを備え、
    　前記駆動するステップは、通常モードでは前記第１記憶部に記憶された通常画像データに基づき前記表示パネルを駆動し、減色モードでは前記第２記憶部に記憶された減色画像データに基づき前記表示パネルを駆動することを特徴とする、表示装置の制御方法。
PCT/JP2016/082016 2015-11-04 2016-10-28 表示装置およびその制御方法 WO2017077953A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/761,873 US20180261142A1 (en) 2015-11-04 2016-10-28 Display device and control method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-216275 2015-11-04
JP2015216275 2015-11-04

Publications (1)

Publication Number Publication Date
WO2017077953A1 true WO2017077953A1 (ja) 2017-05-11

Family

ID=58663035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/082016 WO2017077953A1 (ja) 2015-11-04 2016-10-28 表示装置およびその制御方法

Country Status (2)

Country Link
US (1) US20180261142A1 (ja)
WO (1) WO2017077953A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11790564B2 (en) * 2020-03-30 2023-10-17 Google Llc Encoders for improved image dithering

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118928A (ja) * 1992-08-19 1994-04-28 Hitachi Ltd 多色表示可能な情報処理装置
JPH11133921A (ja) * 1997-10-28 1999-05-21 Sharp Corp 表示制御回路及び表示制御方法
WO2003001498A1 (fr) * 2001-06-22 2003-01-03 Matsushita Electric Industrial Co., Ltd. Appareil d'affichage d'images et appareil electronique
JP2007241306A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 表示装置用駆動回路
JP2008145893A (ja) * 2006-12-12 2008-06-26 Sharp Corp 表示メモリ、表示装置および携帯型電子情報機器
JP2009098354A (ja) * 2007-10-16 2009-05-07 Seiko Epson Corp 集積回路装置、電気光学装置および電子機器
JP2009116931A (ja) * 2007-11-02 2009-05-28 Seiko Epson Corp 集積回路装置、電気光学装置および電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601279B2 (ja) * 2003-10-02 2010-12-22 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法
US9514510B2 (en) * 2013-03-29 2016-12-06 Mediatek Inc. Method and apparatus for arranging pixels of picture in storage units each having storage size not divisible by pixel size

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118928A (ja) * 1992-08-19 1994-04-28 Hitachi Ltd 多色表示可能な情報処理装置
JPH11133921A (ja) * 1997-10-28 1999-05-21 Sharp Corp 表示制御回路及び表示制御方法
WO2003001498A1 (fr) * 2001-06-22 2003-01-03 Matsushita Electric Industrial Co., Ltd. Appareil d'affichage d'images et appareil electronique
JP2008145893A (ja) * 2006-12-12 2008-06-26 Sharp Corp 表示メモリ、表示装置および携帯型電子情報機器
JP2007241306A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 表示装置用駆動回路
JP2009098354A (ja) * 2007-10-16 2009-05-07 Seiko Epson Corp 集積回路装置、電気光学装置および電子機器
JP2009116931A (ja) * 2007-11-02 2009-05-28 Seiko Epson Corp 集積回路装置、電気光学装置および電子機器

Also Published As

Publication number Publication date
US20180261142A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6122462B2 (ja) 表示装置
JP5177957B2 (ja) 表示装置、およびそれを用いた電子機器
US9721525B2 (en) Display apparatus having a data driver operated in a power cut-off mode or a stand-by mode
JP4285386B2 (ja) ソースドライバ、電気光学装置及び電子機器
JP5185697B2 (ja) 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法
JP2010128014A (ja) 液晶表示装置
JP2006126475A (ja) 液晶表示装置及び液晶表示装置の駆動方法
US9368083B2 (en) Liquid crystal display device adapted to partial display
JPWO2011108166A1 (ja) 表示装置およびその駆動方法、ならびに液晶表示装置
WO2012053466A1 (ja) 表示装置およびその駆動方法
JP2007286237A (ja) 表示装置
KR20160062372A (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
US9542721B2 (en) Display control device and data processing system
JP3724578B2 (ja) 半導体装置及びその制御方法
JP3836721B2 (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
WO2017077953A1 (ja) 表示装置およびその制御方法
JP2008225494A (ja) 表示ドライバ及び電気光学装置
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2006184762A (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2006215293A (ja) メモリー性液晶パネル
JP4016930B2 (ja) 表示ドライバ、電気光学装置及び駆動方法
US20090040214A1 (en) Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device
JP2008145893A (ja) 表示メモリ、表示装置および携帯型電子情報機器
US7471278B2 (en) Display driver, electro-optical device, and drive method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862013

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15761873

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16862013

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP