JP6141048B2 - 発光素子の駆動装置および表示装置 - Google Patents

発光素子の駆動装置および表示装置 Download PDF

Info

Publication number
JP6141048B2
JP6141048B2 JP2013039270A JP2013039270A JP6141048B2 JP 6141048 B2 JP6141048 B2 JP 6141048B2 JP 2013039270 A JP2013039270 A JP 2013039270A JP 2013039270 A JP2013039270 A JP 2013039270A JP 6141048 B2 JP6141048 B2 JP 6141048B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
light emitting
emitting element
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013039270A
Other languages
English (en)
Other versions
JP2013242524A (ja
Inventor
川野 藤雄
藤雄 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013039270A priority Critical patent/JP6141048B2/ja
Priority to US13/866,565 priority patent/US9024849B2/en
Priority to CN201310142054.7A priority patent/CN103377619B/zh
Publication of JP2013242524A publication Critical patent/JP2013242524A/ja
Application granted granted Critical
Publication of JP6141048B2 publication Critical patent/JP6141048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示装置、発光素子の駆動装置ならびに画像形成装置に関し、特に、有機エレクトロルミネセンス素子とその駆動回路を備えた表示装置に関する。
有機化合物のエレクトロルミネセンス(EL)を利用した発光素子は、それらをマトリクス状に配列させて表示装置として用いられている。アクティブマトリクス型の表示装置においては、各画素に駆動回路が付随し、データ電圧に応じた電流を有機EL素子に供給する。このとき、駆動回路を構成する駆動トランジスタの閾値電圧が均一でないため、有機EL素子に供給する電流が画素ごとにばらつくことが問題になっている。
特許文献1は、駆動トランジスタの閾値電圧によらない電流が生成されるようにした駆動回路を開示する。データ電圧の書き込みに先立って、駆動トランジスタと有機EL素子の間の電流経路を遮断し、かつゲート−ドレイン間を短絡する。これによって駆動トランジスタのドレイン電流がゲート−ソース間の容量を放電し、ゲート−ソース間電圧を小さくしていく。ゲート−ソース間電圧が駆動トランジスタの閾値電圧に等しくなった時点でドレイン電流が0になる。これによって容量に閾値電圧が保持される。このような、トランジスタに流れる電流によってゲート−ソース間電圧をそのトランジスタの閾値電圧にする動作は、オートゼロと呼ばれている。
オートゼロによって駆動トランジスタのゲート−ソース間容量に閾値電圧が保持された状態にある駆動回路にデータ電圧を書き込むには、ゲートとデータ線の間に接続された別の容量を介してデータ線の電圧変化を駆動トランジスタのゲートに伝える。データ線の電圧をオートゼロ時の基準電圧からデータ電圧に変化させると、ゲート−ソース間容量の両端電圧は、閾値電圧から、データ線の電圧変化に比例した電圧分だけ変化する。変化後のゲート−ソース間電圧は閾値電圧にデータ電圧に比例した変化分を上乗せした値になっている。これによって閾値電圧によらないドレイン電流が得られる。
特許文献2は、演算増幅器を用いた、閾値に依存しない駆動電圧を得る発光素子の駆動回路を開示する。
発光素子の輝度信号電圧を演算増幅器の一方の入力とし、駆動トランジスタのソースまたはドレインに接続された発光素子の電圧を、フィードバック信号として演算増幅器のもう一方の入力とする。演算増幅器の出力は駆動トランジスタのゲートに接続される。演算増幅器の作用によって、駆動トランジスタの閾値電圧によらず、発光素子の電圧を輝度信号電圧に等しくすることができる。
特表2002−514320号公報 特開2003−058106号公報
しかし、データ線とフィードバック線でフィードバックループを構成して、演算増幅器を安定にフィードバック動作させることは非常に困難である。データ線やフィードバック線が比較的大きな容量や抵抗成分を持つために、安定点に収束させるのに時間がかかる。またデータ線やフィードバック線がインダクタンスを持つために、発振を生じやすいといった問題がある。
本発明の第1は、前述の問題点を解決するためになされたものであって、
発光素子と前記発光素子に電流を供給する駆動回路とが行方向と列方向に配列し、
前記駆動回路の列に対してデータ線およびフィードバック線が設けられ、
前記駆動回路は、
前記発光素子に電流を供給するトランジスタと、
前記トランジスタのゲートと前記データ線とを接続する第1スイッチと、
前記トランジスタのドレインまたはソースと前記フィードバック線とを接続する第2スイッチと、
前記トランジスタのドレインまたはソースと前記発光素子とを接続する第3スイッチと、
を含み、
前記駆動回路の第1ないし第3スイッチを行ごとに制御する行制御回路と、
前記データ線に電圧を供給する列制御回路と
を有する表示装置であって、
前記列制御回路は、
データ生成回路と、
入力端が容量を介して前記データ生成回路に接続され、出力端が前記データ線に接続されており、入力端の電圧によって定まる電圧を出力端に出力する非反転電圧増幅器と、
前記電圧増幅器の入力端と前記フィードバック線を接続する第4スイッチと
を含むことを特徴とする。
本発明の第2は、
ソースとドレインのうちいずれか一方の端子が電源に接続され、他方の端子から電流が供給されるトランジスタを用いる発光素子の駆動方法であって、
前記トランジスタの前記電流が供給される端子を容量の一端に接続し、前記トランジスタを流れる電流が前記容量を充電するときの前記容量の電圧変化を、入力端の電圧によって決まる電圧を出力端に出力する非反転電圧増幅器を通して前記トランジスタのゲートに供給することにより、前記トランジスタのゲート−ソース間に前記トランジスタの閾値電圧を設定する第1工程と、
前記トランジスタの前記電流供給端子と前記容量の一端とを切り離し、前記容量の他端にデータ電圧を印加することにより、前記電圧増幅器を通して前記トランジスタのゲートーソース間に前記データ電圧に応じた電圧を設定する第2工程と、
前記トランジスタの前記電流供給端子を前記発光素子に接続して、前記トランジスタに流れる電流を前記発光素子に供給することにより、前記発光素子を前記データ電圧に応じた輝度で発光させる第3工程と
を有することを特徴とする発光素子の駆動方法である。
本発明の第3は、
行方向と列方向に配列し、ソースとドレインのうちいずれか一方の端子が電源に接続され、他方の端子から発光素子に電流が供給される複数のトランジスタ、
列方向の前記複数のトランジスタに共通に設けられ、ゲートに第1スイッチを介して接続されたデータ線、
列方向の前記複数のトランジスタに共通に設けられ、前記電流を供給する端子に第2スイッチを介して接続されたフィードバック線、
前記複数のトランジスタの前記電流を供給する端子を前記発光素子に接続する第3スイッチ、
入力端が前記フィードバック線に第4スイッチを介して接続され、出力端が前記データ線に接続された電圧増幅器、ならびに
直列の容量を介して前記電圧増幅器の前記入力端に接続されるデータ生成回路
を有し、
前記電圧増幅器は、入力端の電圧変化を極性を変えずに出力端に出力する非反転電圧増幅器であって、前記トランジスタから前記容量に流れる電流によって生じる前記入力端の電圧変化を、前記トランジスタをオフさせる向きの電圧変化に変換して前記出力端に出力することを特徴とする発光素子の駆動装置である。
本発明によれば、演算増幅器を用いて駆動トランジスタの出力電圧をゲートにフィードバックする発光装置の駆動回路の動作を安定させることができる。
本発明の第1の実施形態である表示装置の構成を示すブロック図である。 第1の実施形態の詳細を示す回路図である。 従来の表示装置の画素と列制御回路の図である。 従来の表示装置の結合容量の位置を変更した図である。 第1の実施形態における電圧増幅器の構成例である。 第1の実施形態である表示装置の動作を示すタイミングチャートである。 第1の実施形態の変形を示す回路図である。 第1の実施形態の変形である表示装置の動作を示すタイミングチャートである。 本発明の第2の実施形態である画像記録装置の構成を示すブロック図である。
図1は本発明の第1の実施形態である表示装置の構成を示すブロック図である。
マトリクス表示装置10は行方向および列方向に配列した複数の画素1によって表示が行われる。画素1は、有機EL素子などの発光素子と、それを駆動する画素回路から構成されている。カラー表示が可能な表示装置においては、発光素子は、赤(R)、緑(G)、青(B)の3種類あって、行方向に周期的に配列している。
画素1は、行方向に延びる走査線4および発光制御線5と、列方向に延びるデータ線6およびフィードバック線7によって制御される。走査線4と発光制御線5は、行制御回路2によって信号が与えられ、画素1を書き込みモード、発光モードなどにする。画素1の発光状態を決めるデータ信号は、列制御回路3内で生成され、データ線6を通じて書き込みモードにある画素1に書き込まれる。画素1は、発光モードにあるときに、書き込まれた輝度信号に応じて発光する。
図2は、図1のマトリクス表示装置10の1つの列を取り出して、画素回路の詳細とデータ線6とフィードバック線7がどのように列制御回路3に接続されているかを示した図である。図1と同じ部分には同じ符号を付した。
駆動回路9は、4つのpチャネル型電界効果トランジスタ11,12,13,14と、データ電圧を保持するための画素容量15とを含んでいる。駆動回路9には、走査線4,発光制御線5、データ線6、フィードバック線7の他に、図1では省略されていた電源線23が接続されている。
電源線23には、画素容量15の一端とトランジスタ11のソースが接続される。トランジスタ11は、画素容量15に保持されたゲート−ソース間電圧によって決まる電流をドレインから出力し、トランジスタ14を経て発光素子8に供給する。以後、トランジスタ11を駆動トランジスタと呼ぶ。
データ線6と駆動トランジスタ11のゲートの間にあるトランジスタ12は、データ線6の電圧を駆動トランジスタ11のゲートに伝えるためのスイッチである。以下これを第1スイッチという。また、フィードバック線7と駆動トランジスタ11のドレインの間にあるトランジスタ13は、トランジスタ12がオフのときに、駆動トランジスタ11のドレイン電流をフィードバック線7に流すためのスイッチである。以下これを第2スイッチという。トランジスタ12と13は、共通の走査線4に与えられる制御信号によって制御される。
トランジスタ14は、発光制御線5の信号によって導通と非導通の2状態に切り替えられて、駆動トランジスタ11の発生する駆動電流をELに供給するかまたは遮断するためのスイッチとなる。以下これを第3スイッチという。
列制御回路3は、2つの回路ブロック17,21と、1つのスイッチ19と、1つの容量20を含んでいる。回路ブロック21はデータ電圧を生成するデータ生成回路、回路ブロック17は電圧増幅器である。容量20は、データ生成回路21の出力を電圧増幅器17に伝える結合容量である。
データ生成回路21で生成されたデータ電圧は、結合容量20と電圧増幅器17を経てデータ線6に出力される。
図3と図4は、従来の表示装置と本発明の違いを説明するための図である。図3は先行技術文献1に開示されている従来の表示装置、図4はその一部を改良した表示装置の画素回路と列制御回路を示している。
従来の表示装置においては、駆動回路9は、ゲート−ソース間の容量15とゲート−データ線間の容量16の2つを有していた。容量15はデータ電圧を保持するための保持容量、容量16はデータ線6の電圧を駆動回路9に伝達するための結合容量である。データ電圧は、列制御回路3のデータ生成回路21で作られ、データ線6を通して駆動回路9に伝えられる。
駆動回路9の動作は先行技術文献1に詳しく説明されている。概略は、まず、データ線6を基準電圧にした状態で、オートゼロによって駆動トランジスタ11のゲート−ソース間容量15に閾値電圧を保持する。その後、データ線6の電圧をデータ電圧に切り替えると、この電圧変化が結合容量16を介して駆動トランジスタ11のゲートに伝えられる。この結果、画素容量15には閾値電圧にデータ電圧に比例した電圧が上乗せされ、駆動トランジスタ11は、飽和動作領域で、閾値電圧に依存しない電流をドレイン電流として出力する。
図4は、図3の駆動回路9における結合容量16を、結合容量20として列制御回路3の中に移したものである。結合容量20は、一端がデータ生成回路21の出力端に接続され、他端がデータ線6に接続されている。
結合容量20は列制御回路3の各列に1つずつ設けられ、同じデータ線6に接続されるすべての画素1が結合容量20を共有する。駆動回路9はデータ電圧を保持する画素容量15だけを備えており、図3の画素回路に比べて占有面積は格段に小さくなる。
しかし、図4の表示装置は実際に基板上に形成しようとすると以下のような問題がある。
データ線6には、1つの駆動回路9だけでなく、同じ列の他の画素回路も接続されている。書き込みモードにある駆動回路9以外は、電気的にはデータ線6と遮断された状態にあり、選択された駆動回路9へのデータの書き込み動作には影響しない。しかし、遮断状態の画素であってもトランジスタの寄生容量はデータ線6につながっており、また、第1・第2走査線4a,4bや発光制御線5がデータ線6と交差することによっても寄生容量が生じる。これらの寄生容量は、トランジスタの形状、走査線とデータ線の間にある絶縁膜の厚さ、誘電率などによって変動するので、一定の大きさにすることは困難である。
データ生成回路21の出力は、結合容量20を通ると、係数Cc/(Cc+Cst+Cgs)だけ小さくなる。Ccは結合容量20の大きさ、Cstはデータ線6の寄生容量24の大きさ、Cgsは駆動回路9の画素容量15の大きさである。寄生容量24(Cst)は、画素回路の容量15(Cgs)に比べて桁違いに大きいため、データ線の電圧は寄生容量Cstによって影響を受ける。上で述べたようにCstの大きさはばらつくから、データ生成回路21の出力はデータ線6に正確に伝わらないことになる。
この問題を解決するために、結合容量20とデータ線6の間に電圧増幅器17を設けたのが図2の表示装置である。
図2の列制御回路3では、データ生成回路21の出力が、直列接続された結合容量20と電圧増幅器17を経由してデータ線6に伝達さる。また、データ線6に平行してフィードバック線7が設けられている。図3と図4で駆動トランジスタ11のゲート−ドレイン間を短絡する第2スイッチとして設けられていたトランジスタ13aは、駆動トランジスタ11のドレインとフィードバック線7の間のトランジスタ13に置き換えられ、第1スイッチであるトランジスタ12と共通の走査線4で制御されている。フィードバック線7は、第2スイッチであるトランジスタ13によって駆動トランジスタ11のドレインと接続され、また、列制御回路3のスイッチ19によって電圧増幅器17の入力端に接続される。以下スイッチ19を第4スイッチという。
電圧増幅器17は、データ線6への出力インピーダンスを低くする役割をする。出力インピーダンスは、電圧増幅器17の出力端からデータ線に供給される電流の変化に対するデータ線の電圧の変化の割合である。理想的な電圧増幅器17の出力インピーダンスは0であって、データ線に供給する電流によらず、入力電圧に応じた一定の電圧をデータ線6に出力する。電圧増幅器17を設けることによって、データ線6に寄生容量Cstがあっても、データ生成回路21が出力したデータ電圧を正確にデータ線6に伝えることができる。
オートゼロは、第1スイッチ(トランジスタ12)と第2スイッチ(トランジスタ13)および第4スイッチ19をオンにし、第3スイッチ(トランジスタ14)をオフにしたときに行われる。
このとき、駆動トランジスタ11のドレイン電流は、結合容量20とフィードバック線の寄生容量25を充電し、フィードバック線7の電圧を上昇させる。これが電圧増幅器17によって駆動トランジスタ11のゲートに伝えられ、ゲート電圧を上昇させる。ゲート電圧が上昇するにつれてドレイン電流が小さくなり、駆動トランジスタ11のゲートーソース間電圧が閾値電圧近くになるとほぼゼロになる。
オートゼロの終了時点で、駆動トランジスタ11のゲート電圧はソース電位すなわち電源線23の電圧から閾値電圧だけ低い電位になるから、フィードバック線もそれに対応した電位になり、結合容量20には閾値電圧Vthに応じた電圧が保持される。
電圧増幅器17の入力インピーダンスは、駆動トランジスタのドレインに接続される結合容量20やフィードバック線の寄生容量25などの負荷インピーダンスにくらべて非常に大きく、入力端に流れ込む電流はほぼゼロと見做せるとする。また、電圧増幅器の出力インピーダンスは非常に小さく、出力電圧は、寄生容量24の充電などのためにデータ線に流れる電流によってほとんど変わらないものとする。これらの条件は、通常の電圧増幅器が用いられる際に要請される条件と同じであり、この条件を満たす電圧増幅器は、周知の回路技術によって作成することができる。
図2の回路では、電圧増幅器17のゲインをαとすると、入力端の電圧Vinと出力端の電圧Voutの関係は、
Vout=α*Vin
とかける。ドレイン電圧の上昇に応じてゲート電圧が高くなるように、ゲインは正の値でなければならない。つまり、電圧増幅器17は非反転電圧増幅器である。しかしゲインの絶対値は必ずしも大きいものでなくてよく、1または1以下であってもよい。
電圧増幅器17は、演算増幅器を用いて構成することができる。通常、演算増幅器を用いた電圧増幅回路は、入力電圧がゼロであっても出力はゼロにはならず、オフセットを伴う。電圧増幅器17のオフセット電圧をVoffsetとかくと、入力端の電圧Vinと出力端の電圧Voutの関係は、
Vout=α*Vin+Voffset
となる。
非反転増幅器の具体例を図5(a),(b)に示す。
(a)は、演算増幅器30の正極性入力(+in)を非反転増幅器の入力端31とし、負極性入力(−in)と出力(out)とを短絡して、これを非反転増幅器の出力端32とした回路である。このような回路は、出力端電圧が常に入力端電圧に等しいので、ボルテージフォロワ回路とよばれる。
(b)は、別の非反転増幅器の例である。入力端31が直列の抵抗R1を介して演算増幅器30の正極性入力(+in)に接続されている。演算増幅器30の負極性入力(−in)は、抵抗R2を通じて基準電圧GNDに接続され、また抵抗R3を通じて演算増幅器30の出力(out)に接続されている。演算増幅器30の出力(out)が、非反転増幅器の出力端32となる。この回路は、出力端電圧Voutが入力端電圧Vinの(1+R3/R2)倍になり、Vinが上昇するとVoutも上昇し、Vinが下がるとVoutも下がる。つまりゲインが(1+R3/R2)の非反転増幅器になっている。抵抗R3をR2より小さくしてゲインを1近くにすると、動作が安定して好ましい。
図5(a),(b)に示す非反転増幅器は、予期しない発振やドリフトが生じないように内部に負帰還ループを持っており、動作が安定に保たれる。(a)では、演算増幅器30の負極性入力−inと出力とを結ぶ結線が、負帰還ループを構成している。外的な要因で出力端電圧が一時的に上昇しても、負帰還ループにより負極性入力の電圧が上昇し、演算増幅器の出力電圧を低くするので、出力端電圧の上昇が抑えられる。(b)では、演算増幅器30の負極性入力−inと出力とを結ぶ抵抗R3が、負帰還ループを構成している。
図6は、図2の回路の動作を示すタイミングチャートである。
SEL[n]は第n行の走査線4の制御信号、ILM[n]は第n行の発光制御線5に印加される制御信号である。SEL[n]がL(Low)レベルになると、その行の駆動回路9の第1スイッチ(トランジスタ12)と第2スイッチ(トランジスタ13)がオンになる。ILM[n]は、Lレベルのとき第3スイッチ(トランジスタ13)をオンにして有機EL素子8に電流を流す。
Scは列制御回路3の第4スイッチ19(トランジスタ14)をコントロールする制御信号である。Lレベルになると第4スイッチがオンになる。GENは、データ生成回路21の出力電圧、DATAはデータ線6の電圧、FBはフィードバック線7の電圧を表している。
走査線4は行ごとに順にLレベルになり、Lレベルになった行の画素回路が書き込みモードになる。期間t1−t4が、第n行の画素回路の書き込みモード期間である。書き込みモード期間t1−t4は、t1−t2のプリチャージ期間、t2−t3のオートゼロ期間、t3−t4のデータ書き込み期間に区分される。
t1−t2のプリチャージ期間中、SELとILMとScはともにLレベルになり、駆動回路の第1スイッチ(トランジスタ12)、第2スイッチ(トランジスタ13)、第3スイッチ(トランジスタ14)がすべてオンになる。列制御回路3の第4スイッチもオンになる。
プリチャージ期間は、駆動トランジスタを導通状態に初期化するための期間である。駆動トランジスタ11のドレイン電流は有機EL素子8に流れ、ドレイン電圧は、電圧増幅器17を通じて駆動トランジスタ11のゲート電圧を与える。電圧増幅器17のゲインを1、オフセットをゼロとすれば、駆動トランジスタ11はドレインとゲートが短絡された状態になり、ゲート−ソース間電圧が閾値より十分大きい導通状態になる。ゲインが1より大きいとき、ゲート電圧はドレイン電圧より高くなり、ドレイン電流の可変範囲は狭くなるが、駆動トランジスタが導通状態になるような範囲にあればよい。オフセットについても同じである。
プリチャージ期間中、データ生成回路21の出力GENはデータによらない一定電圧になっており、データ線6に何の影響も及ぼさない。
オートゼロ期間(t2−t3)になると、SELとScはLレベルのままだが、ILMはHレベルになり、トランジスタ14(第3スイッチ)がオフなる。トランジスタ12(第1スイッチ)、トランジスタ13(第2スイッチ)、第4スイッチ19はオンのままである。データ生成回路21はプリチャージ期間と同じ一定電圧Vrefを出力している。
オートゼロ開始直後(時刻t2直後)は、駆動トランジスタ11は導通状態にあるので、ドレイン電流はトランジスタ13を通ってフィードバック線7に流れ、容量20を充電し、時刻t2で電源電圧より十分低い電位にあったフィードバック線7の電圧を上昇させる。フィードバック線7の電圧は、電圧増幅器17によってデータ線6に伝えられ、データ線の電圧すなわち駆動トランジスタ11のゲート電圧も上昇する。図5のt2からt3にかけてのDATAとFBの電圧上昇はこの変化を示している。
ゲート−ソース間電圧が閾値電圧に近づくとドレイン電流は小さくなり、それにつれてゲート電圧の変化も緩やかになる。ゲート−ソース間電圧が閾値電圧に厳密に等しくなるには無限大の時間を必要とするが、実際上ドレイン電流がゼロと見做せるくらいに小さくなったところ(時刻t3)でSdをHレベルにしてスイッチ19をオフにする。これでオートゼロ期間が終了する。
このように、駆動トランジスタ11に電流が流れて容量20を充電している間は、フィードバック線7の電圧が上昇するので、それに応じて駆動トランジスタがオフに近づくように、ゲート電圧を上昇させる。非反転電圧増幅器17を用いるのはそのためである。ゲート−ソース間電圧が閾値電圧に達すると、駆動トランジスタ11の電流がゼロになり、フィードバック線7の電圧上昇も停止する。
オートゼロ終了直前(時刻t3)のデータ線6の電圧は、ほぼ、駆動トランジスタ11のソース電圧Vssから閾値電圧Vthだけ低い電圧(Vss−Vth)になっている。したがって、このときのフィードバック線7の電圧すなわち電圧増幅器17の入力端電圧Vaは、
Vss−Vth=αVa+Voffset (1)
を満たす値になっている。
時刻t3で第4スイッチ19をオフにすると同時に、あるいは第4スイッチ19がオフになった後で、データ生成回路21の出力GENを、一定電圧Vrefからデータ電圧Vdataに切り替える。Vdataは、有機EL素子の輝度に応じて、くろ(B)のレベルから白(W)のレベルまで連続的に可変である。この電圧変化によって、電圧増幅器17の入力端電圧は、式(1)のVaから電圧差(Vdata−Vref)だけ変化し、Va+(Vdata−Vref)となる。したがって、電圧増幅器17の出力端電圧すなわちデータ線6の電圧Vxは、
Vx=α[Va+(Vdata−Vref)]+Voffset (2)
となる。
式(1)と式(2)より
Vx=(Vss−Vth)+α(Vdata−Vref) (3)
が得られる。これが図6のt3−t4の期間におけるDATAの値である。第4スイッチがオフなので、フィードバック線7の電圧FBはオートゼロ終了時のまま変化しない。
以上のようにして、期間t1−t4で第n行の書き込みが完了すると、走査線4の走査信号SEL[n]がHレベルに戻り、同じ第n行の発光制御線5の走査信号ILM[n]がLレベルになる。これによって有機EL素子8に電流が流れ発光する。有機EL素子8に流れる電流は、
I=const*(Vss−Vx−Vth)
であるから、(3)式により、閾値電圧Vthによらない電流が得られることになる。
第2走査線の走査信号SEL2がHレベルに戻ると発光は停止する。
引き続く(n+1)行以下の書き込みモードと発光モードも同様に行われる。
式(3)に示されているように、データ書き込み終了後のゲート電圧Vxはオフセット電圧Voffsetによらない電圧になる。列間でオフセット電圧にばらつきがあっても、図1および図2の列制御回路3はばらつきを自動的に補償しており、データ線6に均一な電圧を出力する。オフセットばらつきが補償できたのは、オートゼロ動作と、それに続く結合容量20を介してデータ電圧を入力し出力電圧を再設定する動作とで、電圧増幅器17のオフセットの影響が打ち消されたためである。すなわち、駆動トランジスタ11のドレイン電圧をゲート電圧にフィードバックするオートゼロ動作では、電圧増幅器17の出力電圧が駆動トランジスタの閾値電圧で決まるために、オフセットは電圧増幅器の入力端の電圧に含まれることになる。この状態でフィードバックループを切り離し、結合容量20を介して電圧増幅器17の入力端にデータ電圧を加えると、電圧増幅器17の出力端にはオフセットに依存しない電圧が現れる。この電圧をゲート電圧とすることによりオフセットによらない電流で発光素子を発光させることができる。
以上の説明では、t1−t2のプリチャージ期間中、トランジスタ14(第3スイッチ)をオンにして有機EL素子に電流を流した。プリチャージは必ずしもこの方法によらずとも好い。
図7は、列制御回路中に固定電圧源22と第5スイッチ18を設けたものである。プリチャージ期間に第5スイッチ18をオンにして、データ線6とフィードバック線7を固定電圧源の電圧Vpにする。Vpは、駆動トランジスタ11のゲートをソース電位よりも十分低くする電圧である。これにより、プリチャージ期間中第3スイッチをオフにして有機EL素子に電流を流さないようにすることができる。
図8は、図7の表示装置の動作を示すタイミングチャートである。制御信号Sdは第5スイッチを制御し、プリチャージ期間t1−t2に第5スイッチをオンにする。プリチャージ期間中、データ線6とフィードバック線7の電圧はVpに固定される。第3スイッチ(トランジスタ14)の制御信号ILMは、プリチャージ期間中Hレベルにあり、第3スイッチをオフにしている。t2以降の動作は、図8と同じである。
画素ごとに設けられている画素容量15は、駆動トランジスタ11のゲート−ソース間容量で代用することができる。トランジスタのゲート−ソース間容量は、チャネル容量やゲート電極とソース電極の重なりによって生じる寄生容量である。寄生容量が小さすぎるとデータ電圧が保持できないので、その場合は真正の画素容量15を設ける。
駆動トランジスタ11やその他のトランジスタは、pチャネル型MOSFET、nチャネル型MOSFETのいずれでも良い。これらのMOSFETは、シリコンなどの半導体基板に形成される。また、絶縁性の基板にアモルファス半導体薄膜を形成してもよい。
本発明では、電圧増幅器17を介したフィードバックによりオートゼロ動作を行う。電圧増幅器17は、フィードバック線7の電圧によって決まる電圧をデータ線に出力する。フィードバック線7の電圧は,駆動トランジスタ11がオン状態にあり電流が流れる限り変化し続ける。フィードバック線の電圧が変化しなくなるときは、すなわち駆動トランジスタのゲート−ソース間電圧が閾値電圧に達したときである。つまり、オートゼロの終了時に、ゲートは電源電圧VDDから閾値電圧だけ低い電圧になる。
電圧増幅器17としては、入力電圧の変化を、極性を反転せず同じ方向の変化として出力する非反転増幅器を用いる。
駆動トランジスタの導電型がP型のとき、電流はドレインから流れ出る向きであるから、フィードバック線の電圧は上昇し、電圧増幅器も上昇電圧を出力する。この結果、P型の駆動トランジスタのゲート電圧は上昇方向すなわち駆動トランジスタのゲート−ソース間電圧が小さくなりオフに近づく方向に変化する。駆動トランジスタの導電型がN型のとき、電流はドレインに流入する向きであるから、フィードバック線の電圧は下降し、電圧増幅器も下降電圧を出力する。この結果、型の駆動トランジスタのゲート電圧は下降方向に変化するが、これはすなわちオフに近づく方向である。
通常のオートゼロ動作は、ゲートとドレインを短絡して行う。これと同じ動作をさせるには、入力端と出力端の電圧が等しくなるように、非反転増幅器のゲインを1にすればよい。しかし、1でなく、ドレインの電圧変化を何倍かに大きくしてゲートに与えることによって、オートゼロの収束を速めることもできる。
電圧増幅器には、ゲイン1または比較的低ゲインの増幅作用を行わせるので、安定な動作が可能である。図5に示したように、電圧増幅器17を演算増幅器を用いて構成するときも、電圧増幅器の内部で負帰還ループをつくることによって、データ線やフィードバック線を介した負帰還ループより安定した動作が得られる。
本発明は、図1の表示装置のほか、図1の1列だけを取り出して、直線上に整列した発光素子の駆動装置とすることもできる。そのような駆動装置は、電子写真プリンタなどの画像記録装置の露光ヘッドとして用いられる。
図9は、本発明の第2の実施形態である電子写真プリンタ80の構成を示す図である。
記録ユニット84は、感光材料が表面に塗布されたドラム状の感光体85と、帯電器86と、露光ヘッド87と、現像器88と、転写器89を含んでいる。感光体85の表面が帯電器86で帯電させられ、露光ヘッド87内にある有機EL素子が配列した発光素子アレイ(以下、有機ELアレイという)が発光して感光体85を露光する。感光体の感光量は、露光照度と露光時間の積によって制御される。有機EL素子が点灯し露光されたところは帯電電位が変化し、現像器88を通ることでその部分にトナーが付着する。用紙82は本体内の搬送ローラー90によって記録ユニット84に搬送される。転写器89で感光体85に付着したトナーが転写され、定着器91で固定されて排出され、印刷が完了する。
露光ヘッド87は、紙面に垂直に、すなわち矢印で示す感光体85の移動方向に垂直に、多数の有機EL素子が配列したものである。有機EL素子は、その駆動装置とともにガラス基板上に形成されている。
1 画素
2 行制御回路
3 列制御回路
4 走査線
5 発光制御線
6 データ線
7 フィードバック線
8 有機EL素子
9 駆動回路
10 表示装置
11 駆動トランジスタ
12 第1スイッチ
13 第2スイッチ
14 第3スイッチ
15 保持容量
17 電圧増幅器
19 第4スイッチ
20 結合容量
21 データ生成回路

Claims (13)

  1. 発光素子と前記発光素子に電流を供給する駆動回路とが行方向と列方向に配列し、
    前記駆動回路の列に対してデータ線およびフィードバック線が設けられ、
    前記駆動回路は、
    前記発光素子に電流を供給するトランジスタと、
    前記トランジスタのゲートと前記データ線とを接続する第1スイッチと、
    前記トランジスタのドレインまたはソースと前記フィードバック線とを接続する第2スイッチと、
    前記トランジスタのドレインまたはソースと前記発光素子とを接続する第3スイッチと、
    を含み、
    前記駆動回路の第1ないし第3スイッチを行ごとに制御する行制御回路と、
    前記データ線に電圧を供給する列制御回路と
    を有する表示装置であって、
    前記列制御回路は、
    データ生成回路と、
    入力端が容量を介して前記データ生成回路に接続され、出力端が前記データ線に接続されており、入力端の電圧によって定まる電圧を出力端に出力する非反転電圧増幅器と、
    前記電圧増幅器の入力端と前記フィードバック線を接続する第4スイッチと
    を含むことを特徴とする表示装置。
  2. 前記行制御回路は、
    第1期間に前記第1ないし第4のスイッチをすべてオンさせ、
    第2期間に前記第1、第2、第4のスイッチをオンさせ、前記第3のスイッチをオフさせ、
    第3期間に前記第1と第2のスイッチをオンさせ、前記第3と第4のスイッチをオフさせる
    制御を前記駆動回路に対して行ごとに行い、
    前記データ生成回路は、前記第1期間と第2期間に一定電圧を出力し、前記第3期間に、前記発光素子の輝度に対応するデータ電圧を出力することを特徴とする請求項1に記載の表示装置。
  3. 前記電圧増幅器が、負帰還ループを備えた演算増幅器を含むことを特徴とする請求項1に記載の表示装置。
  4. 前記電圧増幅器が、演算増幅器の正極性入力を入力端とし、前記演算増幅器の負極性入力と出力とを接続して出力端とするボルテージフォロワ回路であることを特徴とする請求項3に記載の表示装置。
  5. 前記電圧増幅器が、入力端が第1の抵抗を介して演算増幅器の正極性入力に接続され、前記演算増幅器の負極性入力が第2の抵抗を通じて基準電圧に接続され、前記演算増幅器の負極性入力と出力の間に第3の抵抗が接続され、前記演算増幅器の出力を出力端とする非反転電圧増幅器であることを特徴とする請求項3に記載の表示装置。
  6. 前記電圧増幅器が、入力端が第1の抵抗を介して演算増幅器の負極性入力に接続され、前記演算増幅器の正極性入力が基準電圧に接続され、前記演算増幅器の負極性入力と出力の間に第3の抵抗が接続され、前記演算増幅器の出力を出力端とする反転電圧増幅器であることを特徴とする請求項3に記載の表示装置。
  7. 前記電圧増幅器の入力端を固定電圧源に接続する第5スイッチを有することを特徴とする請求項1に記載の表示装置。
  8. ソースとドレインのうちいずれか一方の端子が電源に接続され、他方の端子から電流が供給されるトランジスタを用いる発光素子の駆動方法であって、
    前記トランジスタの前記電流が供給される端子を容量の一端に接続し、前記トランジスタを流れる電流が前記容量を充電するときの前記容量の電圧変化を、入力端の電圧によって決まる電圧を出力端に出力する非反転電圧増幅器を通して前記トランジスタのゲートに供給することにより、前記トランジスタのゲート−ソース間に前記トランジスタの閾値電圧を設定する第1工程と、
    前記トランジスタの前記電流供給端子と前記容量の一端とを切り離し、前記容量の他端にデータ電圧を印加することにより、前記電圧増幅器を通して前記トランジスタのゲートーソース間に前記データ電圧に応じた電圧を設定する第2工程と、
    前記トランジスタの前記電流供給端子を前記発光素子に接続して、前記トランジスタに流れる電流を前記発光素子に供給することにより、前記発光素子を前記データ電圧に応じた輝度で発光させる第3工程と
    を有することを特徴とする発光素子の駆動方法。
  9. 前記第1工程に先立って、前記トランジスタを導通状態にする工程を有することを特徴とする請求項8に記載の発光素子の駆動方法。
  10. 行方向と列方向に配列し、ソースとドレインのうちいずれか一方の端子が電源に接続され、他方の端子から発光素子に電流が供給される複数のトランジスタ、
    列方向の前記複数のトランジスタに共通に設けられ、ゲートに第1スイッチを介して接続されたデータ線、
    列方向の前記複数のトランジスタに共通に設けられ、前記電流を供給する端子に第2スイッチを介して接続されたフィードバック線、
    前記複数のトランジスタの前記電流を供給する端子を前記発光素子に接続する第3スイッチ、
    入力端が前記フィードバック線に第4スイッチを介して接続され、出力端が前記データ線に接続された電圧増幅器、ならびに
    直列の容量を介して前記電圧増幅器の前記入力端に接続されるデータ生成回路
    を有し、
    前記電圧増幅器は、入力端の電圧変化を極性を変えずに出力端に出力する非反転電圧増幅器であって、前記トランジスタから前記容量に流れる電流によって生じる前記入力端の電圧変化を、前記トランジスタをオフさせる向きの電圧変化に変換して出力することを特徴とする発光素子の駆動装置。
  11. 前記トランジスタを導通状態に初期化する手段を有することを特徴とする請求項10に記載の発光素子の駆動装置。
  12. 感光体と、前記感光体の移動方向に垂直に配列した発光素子と、前記発光素子を駆動する請求項10に記載の発光素子の駆動装置とを有することを特徴とする画像記録装置。
  13. 行方向と列方向に配列した発光素子と、行方向に複数、配置され、前記列方向に配列した発光素子を駆動する請求項10に記載の発光素子の駆動装置とを有することを特徴とする表示装置。
JP2013039270A 2012-04-23 2013-02-28 発光素子の駆動装置および表示装置 Expired - Fee Related JP6141048B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013039270A JP6141048B2 (ja) 2012-04-23 2013-02-28 発光素子の駆動装置および表示装置
US13/866,565 US9024849B2 (en) 2012-04-23 2013-04-19 Display apparatus, driving apparatus for light-emitting devices, and image forming apparatus
CN201310142054.7A CN103377619B (zh) 2012-04-23 2013-04-23 显示装置、用于发光器件的驱动装置和图像形成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012098112 2012-04-23
JP2012098112 2012-04-23
JP2013039270A JP6141048B2 (ja) 2012-04-23 2013-02-28 発光素子の駆動装置および表示装置

Publications (2)

Publication Number Publication Date
JP2013242524A JP2013242524A (ja) 2013-12-05
JP6141048B2 true JP6141048B2 (ja) 2017-06-07

Family

ID=49379668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039270A Expired - Fee Related JP6141048B2 (ja) 2012-04-23 2013-02-28 発光素子の駆動装置および表示装置

Country Status (3)

Country Link
US (1) US9024849B2 (ja)
JP (1) JP6141048B2 (ja)
CN (1) CN103377619B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5955073B2 (ja) * 2012-04-23 2016-07-20 キヤノン株式会社 表示装置及び表示装置の駆動方法
JP6281341B2 (ja) * 2014-03-14 2018-02-21 株式会社リコー 画像形成装置及び発光制御方法
KR102245437B1 (ko) * 2014-06-11 2021-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 초기화 전압 설정 방법
KR20160076179A (ko) * 2014-12-22 2016-06-30 삼성디스플레이 주식회사 전계발광 디스플레이 장치 및 그 구동 방법
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
CN107240374A (zh) * 2017-07-21 2017-10-10 京东方科技集团股份有限公司 一种源极驱动电路、显示装置及其驱动方法
US11462644B2 (en) * 2017-08-10 2022-10-04 Sharp Kabushiki Kaisha TFT module, scanned antenna provided with TFT module, method for driving device provided with TFT module, and method for producing device provided with TFT module
CN108986747B (zh) * 2018-07-25 2020-07-28 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置
TWI669700B (zh) * 2018-07-26 2019-08-21 友達光電股份有限公司 畫素電路和顯示面板
CN208488962U (zh) * 2018-08-06 2019-02-12 上海视涯信息科技有限公司 一种像素电路及显示装置
CN111312173A (zh) * 2018-12-11 2020-06-19 昆山工研院新型平板显示技术中心有限公司 一种像素电路及像素驱动的方法
CN110728952B (zh) * 2019-10-31 2021-04-30 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置
JP6950733B2 (ja) * 2019-12-19 2021-10-13 セイコーエプソン株式会社 表示装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
JP3800050B2 (ja) 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
KR100768047B1 (ko) 2005-11-30 2007-10-18 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
EP2369571B1 (en) * 2007-03-08 2013-04-03 Sharp Kabushiki Kaisha Display device and its driving method
JP2009008799A (ja) * 2007-06-27 2009-01-15 Sharp Corp 表示装置およびその駆動方法
KR100939211B1 (ko) 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
CN201199425Y (zh) 2008-04-15 2009-02-25 上海广电光电子有限公司 有源矩阵有机发光显示器件的驱动电路

Also Published As

Publication number Publication date
US20130278587A1 (en) 2013-10-24
CN103377619A (zh) 2013-10-30
US9024849B2 (en) 2015-05-05
JP2013242524A (ja) 2013-12-05
CN103377619B (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
JP6141048B2 (ja) 発光素子の駆動装置および表示装置
TWI352329B (ja)
JP5261900B2 (ja) 画素回路
US7355572B2 (en) Pixel circuit, display device, and method of driving pixel circuit
JP5640314B2 (ja) 画像表示装置
JP6120511B2 (ja) 発光装置、発光素子の駆動回路および駆動方法
WO2013021622A1 (ja) 画像表示装置
US11295666B2 (en) Method for driving a pixel circuit with feedback compensation, a circuit for driving a light-emitting device, and a display apparatus
EP3649635A1 (en) Oled pixel circuit, and driving method thereof, and display apparatus
JP5955073B2 (ja) 表示装置及び表示装置の駆動方法
WO2013078931A1 (zh) 像素单元驱动电路和方法、像素单元以及显示装置
JP2005258427A (ja) 駆動回路及びそれを用いた画像形成装置
WO2019019590A1 (zh) 像素电路、显示基板和显示装置
CN113096597A (zh) 用于感测像素的特性的像素感测装置和面板驱动装置
US11763750B2 (en) Drive circuit, display device, and drive method
WO2018133404A1 (zh) 像素电路及其驱动方法、显示装置
JP6755689B2 (ja) 表示装置
US20060120357A1 (en) Programming circuit, light emitting device using the same, and display device
JP6083407B2 (ja) 光書込装置および画像形成装置
CN111261107A (zh) 显示装置、感测显示装置中的像素的方法和显示面板
US9672771B2 (en) Light-emitting device and image forming apparatus
JP2006184898A (ja) プログラミング回路およびそれを用いた発光装置、並びに表示装置
US10481519B2 (en) Print head and image forming apparatus
JP2008077110A (ja) 駆動回路及びそれを用いた画像形成装置
JP2014145851A (ja) 発光装置およびその電源立ち上げ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R151 Written notification of patent or utility model registration

Ref document number: 6141048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees