JP5261900B2 - 画素回路 - Google Patents

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などの発光素子に通電する電流量を制御する、アクティブ方式の画素回路に関する。さらに詳しくは、各画素回路に形成した発光素子の駆動用トランジスタの移動度のばらつきを補正する技術に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものである。アクティブ方式の画素回路は、例えば以下の特許文献１〜３に記載されている。
特開平８‐２３４６８３号公報 特表２００２‐５１４３２０公報 特開２００５‐１７３４３４公報

図１は、従来の画素回路の最も単純な構成例を示す回路図である。図示する様に、この画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配されている。この画素回路は、サンプリングトランジスタＴ４と容量ＣとドライブトランジスタＴ１と発光素子ＯＬＥＤとを含む。この発光素子ＯＬＥＤは例えば有機ＥＬ素子である。サンプリングトランジスタＴ４は、走査線から供給される制御信号に応じ導通してデータ線から供給される映像信号をサンプリングする。容量Ｃは、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタＴ１は、容量Ｃに保持された入力電圧に応じて所定の発光期間に出力電流を供給する。なお一般に、出力電流はドライブトランジスタＴ１のチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＯＬＥＤは、ドライブトランジスタＴ１から供給された出力電流により映像信号に応じた輝度で発光する。なお図示の例では、ドライブトランジスタＴ１の一方の電流端（ソース）は電源電位ＶＤＤに接続し、他方の電流端（ドレイン）は発光素子ＯＬＥＤのアノードに接続している。発光素子ＯＬＥＤのカソードは接地電位ＧＮＤに接続している。

ドライブトランジスタＴ１は、容量Ｃに保持された入力電圧をゲートＧに受けてソース／ドレイン間に出力電流を流し、発光素子ＯＬＥＤに通電する。一般に発光素子ＯＬＥＤの発光輝度は通電量に比例している。更にドライブトランジスタＴ１の出力電流供給量はゲート電圧すなわち容量Ｃに書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタＴ１のゲートＧに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子ＯＬＥＤに供給する電流量を制御している。
ここでドライブトランジスタＴ１の動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・（１）
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子ＯＬＥＤに供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子ＯＬＥＤに供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。このため従来からドライブトランジスタＴ１の閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば特許文献２に開示がある。

ドライブトランジスタの閾電圧Ｖｔｈのばらつきをキャンセルする機能を組み込んだ画素回路は、画面のユニフォーミティや閾電圧の経時変化による輝度変動を改善することが可能である。ところがドライブトランジスタを構成するＴＦＴの特性ばらつきは、Ｖｔｈのみならず移動度μも画素間でばらつくことが知られている。閾電圧Ｖｔｈに加え移動度μの補正機能を備えた画素回路も知られており、例えば上記の特許文献３に開示がある。

上述した移動度μの補正機能を備えた画素回路は、基本的にサンプリング期間の一部で所定の移動度補正期間中、ドライブトランジスタから供給される出力電流を同じくドライブトランジスタのゲート側に負帰還して、移動度補正を行う方式である。ドライブトランジスタの移動度μが大きいほど負帰還量が多くなり、ドライブトランジスタのゲート電圧（即ち信号電位）が低下し、その結果出力電流を抑制する方向に働く。逆に移動度μが小さい場合負帰還量も小さくなるので、出力電流は大きく下がることは無い。このようにして、画素間の移動度μのばらつきを補正している。

この様に従来の移動度補正は、ドライブトランジスタの出力電流をゲート側に負帰還することで行っていた。しかしながら、負帰還をかけることで必然的にドライブトランジスタのゲート電圧（信号電圧）は圧縮され、このままでは輝度の低下をもたらす。負帰還に伴う輝度の低下を補償するために、予め映像信号の振幅を大きく設定する必要があり、その分消費電力の増大化を招く。

また従来の画素回路は、ドライブトランジスタのゲート側に接続する容量成分が比較的小さいため、負帰還により急速にゲート電圧が圧縮される。これを抑えるため、負帰還をかける移動度補正期間を可能な限り短く設定する必要がある。しかしながら、移動度補正期間をμｓオーダーの短時間にすると、配線の遅延などによりタイミング制御にばらつきが生じ、安定した移動度補正動作を行うことが困難である。特にパネルが大型化すると配線遅延が顕著になり、短時間で安定的に移動度補正動作を行うことが困難になり、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は負帰還動作によってドライブトランジスタの移動度ばらつきを補正する機能を安定化させつつ、十分な輝度を確保でき、消費電力の少ない画像表示装置を実現可能な画素回路を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配され、少なくともサンプリングトランジスタと、ドライブトランジスタと、該サンプリングトランジスタの電流端と該ドライブトランジスタのゲートとの間に接続された容量と、該容量の一端と所定の電源電位との間に接続した他の容量と、該ドライブトランジスタの電流端に接続した発光素子とを含み、前記サンプリングトランジスタは、そのゲートが該走査線に接続し、一方の電流端が該データ線に接続し、もう一方の電流端が該容量との接続点となり、所定のサンプリング期間に該走査線から供給される制御信号に応じ導通して該データ線から供給された映像信号をサンプリングし、前記ドライブトランジスタは、該サンプリングされた映像信号に応じて、所定の発光期間中出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路であって、該映像信号のサンプリング期間内に設定された補正期間で動作し、該ドライブトランジスタの該電流端を、該サンプリングトランジスタの該接続点に対して電気的に接続し、以って該補正期間に該出力電流を該接続点に負帰還して該ドライブトランジスタの移動度のバラツキを補正する負帰還手段を備えている。

好ましくは前記負帰還手段は、該ドライブトランジスタの該電流端と、該サンプリングトランジスタの該接続点との間に接続したスイッチングトランジスタからなり、該補正期間中そのゲートに印加される制御信号に応じて導通し、以って該ドライブトランジスタの該電流端を、該サンプリングトランジスタの該接続点に対して電気的に接続する。或いは前記負帰還手段は、該ドライブトランジスタの該電流端と、該データ線との間に接続したスイッチングトランジスタからなり、該補正期間中そのゲートに印加される制御信号に応じて導通し、以って該ドライブトランジスタの該電流端を、該サンプリング期間中導通状態にある該サンプリングトランジスタを介して該接続点に接続する。又前記ドライブトランジスタの該ゲートと該電流端との間に接続しているスイッチングトランジスタを含んでおり、このスイッチングトランジスタは該映像信号のサンプリングに先立ってオンし、該ドライブトランジスタの閾電圧に相当する電圧をそのゲートに書き込んでおく。

又本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配され、少なくともサンプリングトランジスタと、ドライブトランジスタと、該ドライブトランジスタのゲートに接続された容量と、該ドライブトランジスタに接続した発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に該走査線から供給される制御信号に応じ導通して該データ線から供給された映像信号を該容量にサンプリングし、前記ドライブトランジスタは、該サンプリングされた映像信号に応じて、所定の発光期間中出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路であって、第１スイッチングトランジスタと、これとは別の第２スイッチングトランジスタとを含んでおり、前記第１スイッチングトランジスタは、該映像信号のサンプリングに先立ってオンし、該ドライブトランジスタの閾電圧に相当する電圧を該容量に書き込んでおき、前記第２スイッチングトランジスタは、該映像信号のサンプリング期間内に設定された補正期間で動作し、該補正期間に該出力電流を該容量に負帰還して該ドライブトランジスタの移動度のバラツキを補正することを特徴とする。

本発明によれば、映像信号のサンプリング後に、ドライブトランジスタの電流端（例えばドレイン）と、サンプリングトランジスタの電流端と容量の接続点（以下入力側ノードと呼ぶ場合がある）とが、負帰還手段を構成するスイッチングトランジスタによって接続される。このスイッチングトランジスタの動作によって、ドライブトランジスタに流れる出力電流が、入力側ノードに負帰還され、その電位変化をもたらす。この入力側ノードとドライブトランジスタのゲートとは、容量によって交流的に結合しているため、ドライブトランジスタのゲート電位も変化する。入力側ノードの電位変化は、ドライブトランジスタのゲート電圧Ｖｇｓの絶対値を減少する方向に作用する。この作用はドライブトランジスタの出力電流が大きいほど顕著になる。よって画素間でドライブトランジスタの駆動能力（即ち移動度μ）に差があった場合、駆動電流を縮小する方向に働くので、ドライブトランジスタの移動度μのばらつきを補正でき、輝度の均一性に優れた画像表示装置を提供することが可能である。

特に本発明では、負帰還手段として専用のスイッチングトランジスタを設けている。このスイッチングトランジスタによって、ドライブトランジスタの電流端（例えばドレインノード）と、容量の入力側ノードとが電気的に接続される。このスイッチングトランジスタはサンプリング期間中にオンするよう制御されているため、サンプリングトランジスタも導通状態にある。結果として移動度補正時には、ドライブトランジスタの電流端とデータ線とが、導通状態にあるサンプリングトランジスタを介して電気的に接続された状態にある。データ線は一般にパネルの上下に渡って配設されているため、比較的大きな浮遊容量を持っている。したがって入力ノードの容量成分は比較的大きく、移動度補正期間中入力ノードの電位が上昇する速度は比較的遅い。即ちドライブトランジスタのゲート電圧Ｖｇｓの圧縮が比較的ゆっくり起こるため、その分移動度補正期間のタイミング制御もゆっくり行うことが出来る。したがってパネルが大型化して配線遅延が増加した場合でも、安定した移動度μのばらつき補正動作を行うことが可能である。

以下図面を参照して本発明の実施の形態を詳細に説明する。図２は、本発明にかかる画素回路を集積した画像表示装置の全体構成を示すブロック図である。図示する様に、この画像表示装置は、中央の画素アレイ部と、その周辺に位置するデータ線駆動回路及び走査線駆動回路とで構成されている。画素アレイ部は、行状の走査線１〜ｍと、列状のデータ線１〜ｎと、各走査線と各データ線とが交差する部分に配された画素回路とで構成されている。走査線駆動回路は、各走査線１〜ｍに接続しており、画素回路を線順次走査するために制御信号を順次供給する。データ線駆動回路は列状のデータ線１〜ｎに接続しており、各画素回路に映像信号を供給する。

図３は、図２に示した画素回路の構成例を示す回路図である。但しこの画素回路は本発明の元になった参考例である。本発明の背景を明らかにするため有用であるので、この参考例を簡単に説明する。この画素回路は、４個のＰチャネル型トランジスタＴ１〜Ｔ４と、２個の容量Ｃ１及びＣ２と、発光素子ＯＬＥＤとで構成されている。４個のトランジスタＴ１〜Ｔ４の内、Ｔ１はドライブトランジスタ、Ｔ２及びＴ３はスイッチングトランジスタ、Ｔ４はサンプリングトランジスタである。ドライブトランジスタＴ１の一方の電流端（ソース）は電源電位ＶＤＤに接続し、他方の電流端（ドレインＤ）はスイッチングトランジスタＴ２を介して発光素子ＯＬＥＤのアノードに接続している。発光素子ＯＬＥＤのカソードは接地電位ＧＮＤに接続している。スイッチングトランジスタＴ２のゲートは走査線と並行に配された駆動線に接続している。ドライブトランジスタＴ１のドレインＤはもう１つのスイッチングトランジスタＴ３を介してドライブトランジスタＴ１のゲートＧに接続している。容量Ｃ２はこのゲートＧと所定の電源電位との間に接続している。スイッチングトランジスタＴ３のゲートには走査線と並行に配されたオートゼロ線が接続している。サンプリングトランジスタＴ４の一方の電流端は容量Ｃ１の一端と接続している。本明細書ではこの接続点を入力ノードと呼ぶ場合がある。容量Ｃ１の他方の端部はドライブトランジスタＴ１のゲートＧに接続している。サンプリングトランジスタＴ４の他方の電流端はデータ線に接続している。したがって、サンプリングトランジスタＴ４の電流端とドライブトランジスタＴ１の制御端（ゲートＧ）は、結合容量Ｃ１によって交流的に接続している。サンプリングトランジスタＴ４のゲートには走査線が接続している。

図４は、図３に示した画素回路の動作説明に供するタイミングチャートである。各トランジスタＴ２，Ｔ３，Ｔ４の制御端（ゲート）に接続している駆動線、オートゼロ線及び走査線の電位変化（即ち制御信号波形）を表すと共に、データ線上の信号電位の変化も表してある。加えて、ドライブトランジスタＴ１のゲート電位の変化波形も表してある。

まず最初の準備期間Ｊ１で、駆動線及びオートゼロ線を低レベルとし、トランジスタＴ２及びＴ３を導通状態とする。このときドライブトランジスタＴ１はダイオード接続された状態で発光素子ＯＬＥＤと接続するため、ドライブトランジスタＴ１にドレイン電流が流れる。

続くオートゼロ期間Ｊ２で、駆動線を高レベルとし、スイッチングトランジスタＴ２を非導通にする。このとき走査線は低レベルでサンプリングトランジスタＴ４が導通状態とされ、データ線には基準電位Ｖｒｅｆが与えられる。ドライブトランジスタＴ１に流れる電流が遮断されるため、ドライブトランジスタＴ１のゲート電位は上昇するが、その電位がＶＤＤ−｜Ｖｔｈ｜まで上昇した時点でドライブトランジスタＴ１は非導通状態となって、電位が安定する。この動作を以後「オートゼロ動作」と称することがある。このオートゼロ動作により、ドライブトランジスタＴ１の閾電圧Ｖｔｈに相当する電圧をそのゲートＧに書き込むことが出来る。

続いてデータ書込み期間Ｊ３で、オートゼロ線を高レベルに切換え、スイッチングトランジスタＴ３を非導通とする。またデータ線の電位をＶｒｅｆから信号電圧ΔＶｄａｔａだけ低い電位にする。このデータ線電位の変化は容量Ｃ１を介してドライブトランジスタＴ１のゲート電位をΔＶｇ１だけ低下させる。

このデータ書込み期間Ｊ３の中に設定された移動度補正期間Ｊ４で、オートゼロ線を短期間低レベルとしてスイッチングトランジスタＴ３を一時的に導通状態とする。このときドライブトランジスタＴ１は導通状態にあるため、ドライブトランジスタＴ１のソースからドレインＤに向かって電流が流れ、スイッチングトランジスタＴ３を通ってドライブトランジスタＴ１のゲートＧ側に負帰還される。この負帰還動作により、ドライブトランジスタＴ１のゲート電位が上昇する。ゲート電位がΔＶｇ２だけ上昇した時点でオートゼロ線が高レベルに戻り、スイッチングトランジスタＴ３がオフ（非導通）になる。

発光期間Ｊ５に入ると、走査線を高レベルとしてサンプリングトランジスタＴ４を非導通とし、駆動線を低レベルとしてスイッチングトランジスタＴ２を導通状態にする。これによりドライブトランジスタＴ１及び発光素子ＯＬＥＤに出力電流が流れ、発光素子ＯＬＥＤが発光を開始する。

上述したデータ書込み期間Ｊ３におけるデータ書込みでは、寄生容量を無視すると、ΔＶｇ１及びドライブトランジスタＴ１のゲート電位Ｖｇはそれぞれ以下の式２及び３によって表される。
ΔＶｇ１＝ΔＶｄａｔａ×Ｃ１／（Ｃ１＋Ｃ２）・・・（２）
Ｖｇ＝ＶＤＤ−｜Ｖｔｈ｜−ΔＶｄａｔａ×Ｃ１／（Ｃ１＋Ｃ２）・・・（３）

ここで移動度補正期間Ｊ４における移動度補正動作を行わない場合について考える。この場合データ書込み期間Ｊ３が終了するとそのまま発光期間Ｊ５に進むことになる。発光期間Ｊ５で発光素子ＯＬＥＤに流れる電流をＩｏｌｅｄとすると、これは発光素子ＯＬＥＤと直列に接続しているドライブトランジスタＴ１によってその電流値が制御される。ドライブトランジスタＴ１が飽和領域で動作すると仮定すれば、良く知られたＭＯＳトランジスタの特性式１及び上記２式を用いて、Ｉｏｌｅｄは以下の式４のように表される。
Ｉｏｌｅｄ＝μ・Ｃｏｘ（Ｗ／Ｌ）（１／２）（ＶＤＤ−Ｖｇ−｜Ｖｔｈ｜）^２
＝μ・Ｃｏｘ（Ｗ／Ｌ）（１／２）（ΔＶｄａｔａ×Ｃ１／（Ｃ１＋Ｃ２））^２・（４）
ここでμはドライブトランジスタＴ１の多数キャリアの移動度、Ｃｏｘは単位面積当りのゲート容量、Ｗはゲート幅、Ｌはゲート長である。上記の式４によれば、ＩｏｌｅｄはドライブトランジスタＴ１の閾電圧Ｖｔｈによらず、外部から与えられる信号電圧ΔＶｄａｔａによって制御される。言い換えれば、図３の画素回路は、画素毎にばらつくドライブトランジスタの閾電圧Ｖｔｈの影響を受けず、電流の均一性ひいては輝度の均一性が比較的高い表示装置を実現することが出来る。

しかしながら上記の式４によると、移動度μが画素間でばらついた場合は、それが直ちに出力電流Ｉｏｌｅｄのばらつきになることもわかる。そこで図４のタイミングチャートでは、データ書込み期間Ｊ３の中に設定された移動度補正期間Ｊ４で、移動度μのばらつき補正を行っている。補正期間Ｊ４で短期間オートゼロ線を低レベルにすると、ドライブトランジスタＴ１自身を流れる電流によって、ドライブトランジスタＴ１のゲート電位がΔＶｇ２にだけ上昇するが、これは発光期間Ｊ５においてドライブトランジスタＴ１が発光素子ＯＬＥＤに流す電流値を小さくする方向に作用する。本明細書ではこのゲート電位を圧縮する作用を負帰還動作と表現している。ドライブトランジスタＴ１の移動度μが大きいほど、この負帰還動作によりドライブトランジスタＴ１のゲート電圧Ｖｇｓ（ゲート／ソース間の電位差）はより縮小するので、図４のタイミングチャートで示した移動度補正動作を行うことで、移動度μのばらつきが補正されることがわかる。

前述の動作において、負帰還動作を長くしすぎると、発光期間においてＴ１が発光素子ＯＬＥＤに流す電流値が小さくなり、所望の輝度が得られないから、負帰還の時間はある時間内にとどめる必要がある。一方、ドライブトランジスタＴ１は、ＯＬＥＤを駆動するためにある程度電流駆動能力が大きいのが普通であり、容量Ｃ１やＣ２は小さな画素内に形成する必要があることから容量値には限界があるので、前述の負帰還動作の瞬間においてＴ１のゲート電位の上昇速度が大きくなりやすい。具体的には、負帰還時のＴ１の電流値が１ｕＡ、Ｃ２の値が５００ｆＦ程度というのはパネル設計上現実的な数字であるが、この場合、負帰還の時間を３ｕｓとると、ゲート電位の上昇幅は
ΔＶｇ２＝１ｕＡ×３ｕｓ／５００ｆＦ＝６［Ｖ］
となる。すなわち負帰還動作によってＶｇｓが６Ｖも圧縮されることになってしまうので、この場合予めＶｇｓの圧縮を十分上回るだけの振幅でデータ線を駆動する必要があるが、これは消費電力や、データ線を駆動するドライバのコストなどの点から現実には許容し難い。これを緩和するために負帰還の時間を短くするにしても、負帰還の時間を制御するオートゼロ線には配線遅延があり、特にパネルが大型化すると、短時間に選択・非選択の動作を行なうことは困難になる。

図５は、本発明にかかる画素回路の第１実施形態を示す回路図である。理解を容易にするため、図３に示した参考例にかかる画素回路と対応する部分には対応する参照番号を付してある。図示する様に、この画素回路は５個のトランジスタＴ１〜Ｔ５と、２個の容量Ｃ１及びＣ２と１個の発光素子ＯＬＥＤとで構成されている。図４に示した参考例と比較すれば明らかなように、スイッチングトランジスタＴ５が１つ増えている。このスイッチングトランジスタＴ５は負帰還手段を構成しており、専ら負帰還動作を行うため、専用的に付加されたデバイスである。なお図５の第１実施形態はトランジスタＴ１〜Ｔ５として全てＰＭＯＳを用いているが、本発明はこれに限定されるものではない。特にトランジスタＴ２〜Ｔ５は単なるスイッチであるから、これらの全てまたは一部をＮＭＯＳトランジスタあるいは他のスイッチングデバイスで置き換えることも可能である。

本画素回路は、基本的に制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配されており、少なくともサンプリングトランジスタＴ４と、ドライブトランジスタＴ１と、サンプリングトランジスタＴ４の電流端とドライブトランジスタＴ１のゲートＧとの間に接続された容量Ｃ１と、この容量Ｃ１の一端と所定の電源電位との間に接続した他の容量Ｃ２と、ドライブトランジスタＴ１の電流端（ドレインＤ）に接続した発光素子ＯＬＥＤとを含む。サンプリングトランジスタＴ４は、そのゲートが走査線に接続し、一方の電流端がデータ線に接続し、もう一方の電流端が容量Ｃ１との接続点Ａとなり、所定のサンプリング期間に走査線から供給される制御信号に応じ導通してデータ線から供給された映像信号をサンプリングする。ドライブトランジスタＴ１は、サンプリングされた映像信号に応じて、所定の発光期間中出力電流を発光素子ＯＬＥＤに供給する。発光素子ＯＬＥＤは、ドライブトランジスタＴ１から供給された出力電流により映像信号に応じた輝度で発光する。特徴事項として、この画素回路は負帰還手段を備えている。この負帰還手段は、映像信号のサンプリング期間内に設定された補正期間で動作し、ドライブトランジスタＴ１のドレインＤを、サンプリングトランジスタＴ４の接続点Ａに対して電気的に接続し、以って補正期間に出力電流を接続点Ａに負帰還してドライブトランジスタＴ１の移動度μのばらつきを補正する。

本実施形態では、スイッチングトランジスタＴ５がこの負帰還手段を構成しており、ドライブトランジスタＴ１のドレインＤと、サンプリングトランジスタＴ４の接続点Ａとの間に介在している。このスイッチングトランジスタＴ５は、補正期間中そのゲートに印加される制御信号に応じて導通し、ドライブトランジスタＴ１のドレインＤを、サンプリングトランジスタＴ４の接続点Ａに対して電気的に接続する。またこの画素回路はドライブトランジスタＴ１のゲートＧとドレインＤとの間に接続している別のスイッチングトランジスタＴ３を含んでいる。このスイッチングトランジスタＴ３は映像信号のサンプリングに先立ってオンし、ドライブトランジスタＴ１の閾電圧Ｖｔｈに相当する電圧をそのゲートＧに書き込んでおく。

図６は、図５に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にするため、図４に示したタイミングチャートと同様の表記を採用している。まず準備期間Ｊ１で、駆動線及びオートゼロ線を低レベルとし、スイッチングトランジスタＴ２及びＴ３を導通状態とする。このときドライブトランジスタＴ１はダイオード接続された状態で発光素子ＯＬＥＤと接続するため、ドライブトランジスタＴ１に電流が流れる。

続くオートゼロ期間Ｊ２で駆動線を高レベルとし、スイッチングトランジスタＴ２を非導通にする。このとき走査線は低レベルでサンプリングトランジスタＴ４が導通状態とされ、データ線には基準電位Ｖｒｅｆが与えられる。ドライブトランジスタＴ１に流れる電流が遮断されるため、ドライブトランジスタＴ１のゲート電位は上昇するが、その電位がＶＤＤ−｜Ｖｔｈ｜まで上昇した時点でドライブトランジスタＴ１は非導通状態となって電位が安定する。

続くデータ書込み期間Ｊ３では、オートゼロ線を高レベルとしてスイッチングトランジスタＴ３を非導通とし、データ線の電位をＶｒｅｆからΔＶｄａｔａだけ低い電位にする。このデータ線電位の変化は容量Ｃ１を介してドライブトランジスタＴ１のゲート電位をΔＶｇ１だけ低下させる。

データ書込み期間Ｊ３の中で特に設定された補正期間Ｊ４に入ると、スイッチングトランジスタＴ５のゲートに接続されたμ補正線を短期間低レベルとして、スイッチングトランジスタＴ５を導通状態にする。このとき前述したデータ書込み動作によってドライブトランジスタＴ１は導通状態にあるため、ドライブトランジスタＴ１のソースからドレインＤに向かって電流が流れ、これがスイッチングトランジスタＴ５を介して容量Ｃ１の接続点Ａに負帰還される。これにより、容量Ｃ１の入力側電位が上昇し、その結果ドライブトランジスタＴ１のゲート電位も上昇する。ゲート電位がΔＶｇ２だけ上昇した時点で、μ補正線が高レベルとなってスイッチングトランジスタＴ５が非導通になる。

この後発光期間Ｊ５に進み、走査線を高レベルとしてサンプリングトランジスタＴ４を非導通とし、駆動線を低レベルとしてスイッチングトランジスタＴ２を導通状態にすると、ドライブトランジスタＴ１及び発光素子ＯＬＥＤに出力電流が流れ、発光素子ＯＬＥＤが発光を開始する。なお、上述した準備期間Ｊ１，オートゼロ期間Ｊ２及び補正期間Ｊ４を含むデータ書込み期間Ｊ３は、全て当該画素に割り当てられた１水平選択期間（１Ｈ）内に割り当てられている。

図５及び図６に示した第１実施形態は、図３及び図４に示した参考例と同様にＶｔｈばらつきキャンセル機能と移動度μばらつき補正機能を備えている。ここで移動度μのばらつき補正時に、ドライブトランジスタＴ１の電流端（ドレインノード）と、容量Ｃ１の入力側ノードとがスイッチングトランジスタＴ５により電気的に接続される点に、大きな特徴がある。このときサンプリングトランジスタＴ４も導通状態にあるため、結果としてドライブトランジスタＴ１のドレインとデータ線とが電気的に接続された状態になる。データ線は一般にパネルの上下に渡って配設されるため、比較的大きな浮遊容量を持つ。したがって移動度μのばらつき補正時にドライブトランジスタＴ１から流れ出た電流をデータ線側に負帰還するとき、データ線電位が上昇する際の速度が比較的遅い。よってこの負帰還動作ではＶｇｓの圧縮がゆっくり起こるため、その分μ補正線に対するタイミング制御もゆっくり行うことが出来る。したがってパネルが大型化してμ補正線の配線遅延が増加した場合でも安定したμばらつき補正動作を行うことが可能である。

図７は、本発明にかかる画素回路の第２実施形態を示す回路図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には対応する参照番号を付してある。異なる点は、負帰還手段を構成するスイッチングトランジスタＴ５が、ドライブトランジスタＴ１の電流端（ドレインＤ）とデータ線との間に接続されていることである。このスイッチングトランジスタＴ５の制御端（ゲート）は走査線と平行に配されたμ補正線に接続されている。このスイッチングトランジスタＴ５は、補正期間中そのゲートに印加される制御信号に応じて導通し、ドライブトランジスタＴ１のドレインＤを、データ線を介し、さらにサンプリング期間中導通状態にあるサンプリングトランジスタＴ４を介して、接続点Ａに接続している。結果的に、接続点Ａがデータ線に導通した状態で負帰還動作が行われるため、第１実施形態とまったく同じ効果が得られる。

図８は、図７に示した第２実施形態の動作説明に供するタイミングチャートである。第２実施形態の動作は、先に示した第１実施形態の動作と同じである。即ちデータ書込み期間Ｊ３の中に設定された補正期間Ｊ４に入ると、μ補正線を短期間低レベルとしてスイッチングトランジスタＴ５を導通状態にする。このときドライブトランジスタＴ１はオン状態にあるためそのソースからドレインに向かって電流が流れ、これがスイッチングトランジスタＴ５を通ってデータ線に流れ出す。この結果データ線電位が上昇し、さらに導通状態にあるサンプリングトランジスタＴ４を通じて容量Ｃ１の入力側電位も上昇する。これに伴いドライブトランジスタＴ１のゲート電位が上昇し、丁度ΔＶｇ２だけ上昇した時点で、μ補正線が高レベルとなってサンプリングトランジスタＴ５が非導通になる。

図９は、本発明にかかる画素回路の第３実施形態を示す回路図である。基本的には、図５に示した第１実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、スイッチングトランジスタＴ６が付加されている事である。このスイッチングトランジスタＴ６の一方の電流端は接続点Ａに接続し、他方の電流端は基準電位Ｖｒｅｆに接続し、そのゲートは第２オートゼロ線に接続している。なおこの第２オートゼロ線と区別するため、スイッチングトランジスタＴ３のゲートに接続しているオートゼロ線を、図９では特に第１オートゼロ線と表している。

図１０は、図９に示した第３実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図６に示した第１実施形態のタイミングチャートと同様の表記を採用している。図５及び図６に示した第１実施形態では、１水平選択期間（１Ｈ）内にオートゼロ動作及びデータ書込み動作を行う必要がある。即ちデータ線の電位を基準電位Ｖｒｅｆと信号電位Ｖｄａｔａで切換えているため、オートゼロ動作とデータ書込み動作を１水平期間内で完了させる必要があった。これに対し本実施形態はデータ線とは切り離して基準電位Ｖｒｅｆを接続点Ａに設定するためのスイッチングトランジスタＴ６を付加している。このスイッチングトランジスタＴ６により、データ書込みに先立ってオートゼロ動作を行うことが可能になる。よってデータ線上の信号波形を単純化でき、オートゼロ動作やデータ書込み動作の時間に余裕が生じるという利点がある。図１０のタイミングチャートを見れば明らかなように、データ書込み期間Ｊ３は１水平選択期間（１Ｈ）を全て利用でき、オートゼロ期間Ｊ２は水平選択期間の前であればそのタイミングや長さを自在に設定することが可能である。

図１１は、本発明にかかる画素回路の第４実施形態を示す回路図である。この第４実施形態は基本的に図９に示した第３実施形態と類似しており、その改良版である。本実施形態は、スイッチングトランジスタＴ３のゲートに接続する第１オートゼロ線と、スイッチングトランジスタＴ６のゲートに接続している第２オートゼロ線とを共通化し、一本のオートゼロ線でスイッチングトランジスタＴ３及びＴ６を同時にオンオフ制御している。これにより、走査線と並行に配設する制御線の本数を削減することが可能である。

図１２は、図１１に示した第４実施形態の動作説明に供するタイミングチャートである。オートゼロ期間Ｊ２で、オートゼロ線は低レベルに切換る。これによりスイッチングトランジスタＴ３とＴ６が同じタイミングで導通状態となり、所定のオートゼロ動作を実行する。

図１３は、本発明にかかる画素回路の第５実施形態を示す回路図である。基本的には、図７に示した第２実施形態と類似している。異なる点は基準電位Ｖｒｅｆと接続点Ａとの間にオートゼロ用のスイッチングトランジスタＴ６を追加したことである。この点では、図９に示した第３実施形態と類似した構成となっている。本実施形態の動作タイミングチャートは、図１０の動作タイミングチャートと同様である。第３実施形態と同様に、本実施形態はデータ書込みに先立ってオートゼロ動作を行うことが可能であるため、データ線上の信号波形を単純化でき、オートゼロ動作やデータ書込み動作の時間に余裕が生じる。

図１４は、本発明にかかる画素回路の第６実施形態を示す回路図である。基本的には、図１３に示した第５実施形態と類似している。異なる点は、スイッチングトランジスタＴ３とＴ６とでオートゼロ線を共用化したことである。その点では、この第６実施形態は先の第４実施形態と類似している。本実施形態はオートゼロ線１本でオートゼロ制御を行うことが可能であり、全体として制御線の本数を削減できる。

従来の画素回路の一例を示す回路図である。 本発明にかかる画素回路を組み込んだ画像表示装置の全体構成を示すブロック図である。 画素回路の参考例を示す回路図である。 図３に示した画素回路の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の第１実施形態を示す回路図である。 第１実施形態の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の第２実施形態を示す回路図である。 第２実施形態の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の第３実施形態を示す画素回路である。 第３実施形態の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の第４実施形態を示す回路図である。 第４実施形態の動作説明に供するタイミングチャートである。 本発明にかかる画素回路の第５実施形態を示す回路図である。 本発明にかかる画素回路の第６実施形態を示す回路図である。

符号の説明

Ｔ１・・・ドライブトランジスタ、Ｔ２・・・スイッチングトランジスタ、Ｔ３・・・スイッチングトランジスタ、Ｔ４・・・サンプリングトランジスタ、Ｔ５・・・スイッチングトランジスタ、Ｔ６・・・スイッチングトランジスタ、Ｃ１・・・容量、Ｃ２・・・容量、ＯＬＥＤ・・・発光素子

Claims (3)

1. 制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配され、少なくともサンプリングトランジスタと、ドライブトランジスタと、該サンプリングトランジスタの電流端と該ドライブトランジスタのゲートとの間に接続された容量と、該サンプリングトランジスタの電流端側の該容量の一端と所定の電源電位との間に接続した他の容量と、該ドライブトランジスタの電流端に接続した発光素子とを含み、
   前記サンプリングトランジスタは、そのゲートが該走査線に接続し、一方の電流端が該データ線に接続し、もう一方の電流端が該容量との接続点となり、所定のサンプリング期間に該走査線から供給される制御信号に応じ導通して該データ線から供給された映像信号をサンプリングし、
   前記ドライブトランジスタは、該サンプリングされた映像信号に応じて、所定の発光期間中出力電流を該発光素子に供給し、
   前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路であって、
   該映像信号のサンプリング期間内に設定された補正期間で動作し、該ドライブトランジスタの該電流端を、該サンプリングトランジスタの該接続点に対して電気的に接続し、以って該補正期間に該出力電流を該接続点に負帰還して該ドライブトランジスタの移動度のバラツキを補正する負帰還手段を備えており、
   前記負帰還手段は、該ドライブトランジスタの該電流端と、該データ線との間に接続したスイッチングトランジスタからなり、該補正期間中そのゲートに印加される制御信号に応じて導通し、以って該ドライブトランジスタの該電流端を、該サンプリング期間中導通状態にある該サンプリングトランジスタを介して該接続点に接続する画素回路。
2. 前記ドライブトランジスタの該ゲートと該電流端との間に接続しているスイッチングトランジスタを含んでおり、このスイッチングトランジスタは該映像信号のサンプリングに先立ってオンし、該ドライブトランジスタの閾電圧に相当する電圧をそのゲートに書き込んでおく請求項１記載の画素回路。
3. 制御信号を供給する行状の走査線と映像信号を供給する列状のデータ線とが交差する部分に配され、少なくともサンプリングトランジスタと、ドライブトランジスタと、該サンプリングトランジスタの電流端と該ドライブトランジスタのゲートとの間に接続された容量と、該サンプリングトランジスタの電流端側の該容量の一端と所定の電源電位との間に接続した他の容量と、該ドライブトランジスタの電流端に接続した発光素子とを含み、
   前記サンプリングトランジスタは、そのゲートが該走査線に接続し、一方の電流端が該データ線に接続し、もう一方の電流端が該容量との接続点となり、所定のサンプリング期間に該走査線から供給される制御信号に応じ導通して該データ線から供給された映像信号をサンプリングし、
   前記ドライブトランジスタは、該サンプリングされた映像信号に応じて、所定の発光期間中出力電流を該発光素子に供給し、
   前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路であって、
   該映像信号のサンプリング期間内に設定された補正期間で動作し、該ドライブトランジスタの該電流端を、該サンプリングトランジスタの該接続点に対して電気的に接続し、以って該補正期間に該出力電流を該接続点に負帰還して該ドライブトランジスタの移動度のバラツキを補正する負帰還手段と、前記ドライブトランジスタの該ゲートと該電流端との間に接続しているスイッチングトランジスタとを含んでおり、このスイッチングトランジスタは該映像信号のサンプリングに先立ってオンし、該ドライブトランジスタの閾電圧に相当する電圧をそのゲートに書き込んでおき、
   前記負帰還手段は、該ドライブトランジスタの該電流端と、該サンプリングトランジスタの該接続点との間に接続したスイッチングトランジスタからなり、該補正期間中そのゲートに印加される制御信号に応じて導通し、以って該ドライブトランジスタの該電流端を、該サンプリングトランジスタの該接続点に対して電気的に接続する画素回路。

Images