JP6126603B2 - 回路装置および信号を送信するための方法 - Google Patents
回路装置および信号を送信するための方法 Download PDFInfo
- Publication number
- JP6126603B2 JP6126603B2 JP2014525318A JP2014525318A JP6126603B2 JP 6126603 B2 JP6126603 B2 JP 6126603B2 JP 2014525318 A JP2014525318 A JP 2014525318A JP 2014525318 A JP2014525318 A JP 2014525318A JP 6126603 B2 JP6126603 B2 JP 6126603B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- clock
- clock signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
- G06F1/105—Distribution of clock signals, e.g. skew in which the distribution is at least partially optical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Logic Circuits (AREA)
Description
論理レベルに基づく信号に対応するシングルエンド高速(High Speed:HS)データと、
特に、コモンモードベースの信号に対応する差動低電力(Low Power:LP)データと、
が、共通信号ストリームを形成するようにシリアル化される送信装置が提案される。
論理レベルに基づく信号に対応するシングルエンドHSデータに、および
特に、コモンモードベースの信号に対応する差動LPデータに、
再び非シリアル化される、受信装置が提案される。
シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの、データ信号およびクロック信号とを、
一緒に光学的に送信する可能性を呈している。
原理的には、
本発明による送信装置Sに関する図1Aに示す実施形態によって、および
本発明による受信装置Eに関する図2Aに示す実施形態によって、
ケーブルベースのリンクを実現する、および作動させるための、本発明による回路装置S,E(図1A〜図2Aを参照)が得られ(本発明に関しては、互いに無関係に、送信装置Sと受信装置Eを実現すること、および作動させることが可能である)、
そのリンクは、光学的に、具体的には、少なくとも1つの光学媒体に基づいて、例えば、光導波路OM(図1A、図2Aの詳細図を参照)に基づいて、例えば、少なくとも1つのガラス繊維に基づいて、および/または少なくとも1つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および/または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも1つの電気的またはガルバニックなリンクGA(図3を参照)に基づいて、例えば、少なくとも1つの銅ケーブルに基づいて、および/または例えば、少なくともプリント回路基板上に配列された少なくとも1つの電気的ラインに基づいて多重化されていない
ことが可能である。
S 送信装置
AE 受信装置Eの出力部
AP アプリケーションプロセッサ
AS 送信装置Sの出力部
AT 出力ドライバ、具体的には、レーザドライバ
CD クロックおよびデータリカバリユニット
CE 受信インタフェースロジックLEのクロックモジュール
CH0± 第1のデータラインまたは第1のチャネル
CH1± 第2のデータラインまたは第2のチャネル
CH2± 第3のデータラインまたは第3のチャネル
CH3± 第4のデータラインまたは第4のチャネル
CLK± クロックラインまたはクロックチャネル
CS 送信インタフェースロジックLSのクロックモジュール
DD0± 第1のデータラインまたは第1のチャネルCH0±上の差動信号、具体的には、コモンモードベースのデータ信号
DD1± 第2のデータラインまたは第2のチャネルCH1±上の差動信号、具体的には、コモンモードベースのデータ信号
DD2± 第3のデータラインまたは第3のチャネルCH2±上の差動信号、具体的には、コモンモードベースのデータ信号
DD3± 第4のデータラインまたは第4のチャネルCH3±上の差動信号、具体的には、コモンモードベースのデータ信号
DF デフレーマ
DK デフレーマDFの復号器、具体的には、6b/5b復号器ブロック
DM デマルチプレクサ
DS デシリアライゼーション要素またはデシリアライザ
DU ディスプレイユニット
EE 受信装置Eの入力部
ES 送信装置Sの入力部
EV 入力増幅器、具体的には、トランスインピーダンス増幅器
FD フォトダイオード
FR フレーマ
HSD0 第1のデータラインまたは第1のチャネルCH0±上のシングルエンド論理レベルベースのデータ信号
HSD1 第2のデータラインまたは第2のチャネルCH1±上のシングルエンド論理レベルベースのデータ信号
HSD2 第3のデータラインまたは第3のチャネルCH2±上のシングルエンド論理レベルベースのデータ信号
HSD3 第4のデータラインまたは第4のチャネルCH3±上のシングルエンド論理レベルベースのデータ信号
IE データシンク関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
IS データソース関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
KA カメラ
KO フレーマの符号器、具体的には、5b/6b符号器ブロック
LA レーザ
LE 受信インタフェースロジック
LS 送信インタフェースロジック
MU マルチプレクサ
OM 光学媒体、具体的には、光導波路、例えば、ガラス繊維および/またはプラスチック繊維
PS クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
SE シリアライゼーション要素またはシリアライザ
SI 共通信号ストリーム
TL クロックライン
Claims (24)
- 少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、前記クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
をそれに印加することができる少なくとも1つの送信装置(S)を備え、および
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を出力する少なくとも1つの受信装置(E)を備える回路装置(S,E)であって、
前記送信装置(S)は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号をシリアル化して共通信号ストリーム(SI)を形成し、
前記受信装置(E)は、この共通信号ストリーム(SI)を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号とに非直列化し、
前記送信装置(S)は、データソースの下流に配置され、
前記受信装置(E)は、少なくとも1つのデータシンクの下流に配置され、
前記データ信号と前記クロック信号とを、プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することができることを特徴とする回路装置。 - 少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、前記クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
をそれに印加することができる少なくとも1つの送信装置(S)を備え、および
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を出力する少なくとも1つの受信装置(E)を備える回路装置(S,E)であって、
前記送信装置(S)は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号をシリアル化して共通信号ストリーム(SI)を形成し、
前記受信装置(E)は、この共通信号ストリーム(SI)を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号とに非直列化し、
出ていくデータ信号のための、少なくとも1つのCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース(IS)を備えるデータソース、および/または
入ってくるデータ信号のための、少なくとも1つのCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース(IE)を備えるデータシンク、を備える
を特徴とする回路装置。 - 前記送信装置(S)は、前記データソースの下流に配置され、
前記受信装置(E)は、少なくとも1つの前記データシンクの下流に配置され、
前記データ信号と前記クロック信号とを、プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することができることを特徴とする請求項2に記載の回路装置。 - 前記差動データ信号はコモンモードベースである請求項1〜3のいずれか一項に記載の回路装置。
- 前記差動クロック信号はコモンモードベースである請求項1〜4のいずれか一項に記載の回路装置。
- 前記送信装置(S)は、
前記データ信号およびクロック信号のための少なくとも1つの入力部(ES)と、
前記入力部(ES)の下流の、前記データ信号およびクロック信号を受け取るための少なくとも1つの送信インタフェースロジック(LS)と、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのシリアライザ(SE)と、
前記シリアライザ(SE)の上流で、前記送信インタフェースロジック(LS)の少なくとも1つのクロックモジュール(CS)の下流に設けられた、少なくとも1つの基準クロックを生成するために設けられた少なくとも1つのクロック発振器(PS)と、
前記シリアライザ(SE)の下流の少なくとも1つの出力ドライバ(AT)と、
前記出力ドライバ(AT)の下流の、前記共通信号ストリーム(SI)を受信装置(E)へ送信するための少なくとも1つの出力部(AS)と、
を備えることを特徴とする請求項1〜5のいずれか一項に記載の回路装置。 - 前記クロック発振器(PS)は、少なくとも1つの位相ロックループとして構成されることを特徴とする請求項6に記載の回路装置。
- 前記クロック発振器(PS)は、少なくとも1つのクロックマルチプライヤユニットとして構成されることを特徴とする請求項7に記載の回路装置。
- 前記シリアライザ(SE)は、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)のための、前記受信装置(E)で認識可能な少なくとも1つのフレームを生成するための少なくとも1つのフレーマ(FR)と、
前記フレーマ(FR)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのマルチプレクサ(MU)と、
を備えることを特徴とする請求項6〜8のいずれか一項に記載の回路装置。 - 前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方を、前記フレーマ(FR)に印加することができること、および、前記フレーマは、少なくとも1つの符号器(KO)を用いて、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)のストリームに埋め込むことを特徴とする請求項9に記載の回路装置。
- 前記少なくとも1つの符号器は、少なくとも1つの5b/6b符号器ブロックである請求項10に記載の回路装置。
- 前記出力ドライバ(AT)は、前記出力部(AS)の下流の少なくとも1つのレーザ(LA)を、それを用いて駆動することができる少なくとも1つのレーザドライバとして構成されることを特徴とする請求項6〜11のいずれか一項に記載の回路装置。
- 前記受信装置(E)は、
前記送信装置(S)によって送信された前記共通信号ストリーム(SI)のための少なくとも1つの入力部(EE)と、
前記共通信号ストリーム(SI)を受け取るための少なくとも1つの入力増幅器(EV)と、
前記データ信号およびクロック信号を前記共通信号ストリーム(SI)から復元するための少なくとも1つのクロックおよびデータリカバリユニット(CD)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、少なくとも1つの受信インタフェースロジック(LE)の少なくとも1つのクロックモジュール(CE)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための、および再並列化された前記データ信号を前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデシリアライザ(DS)と、
前記受信インタフェースロジック(LE)の下流の、前記データ信号およびクロック信号のための少なくとも1つの出力部(AE)と、
を備えることを特徴とする請求項1〜12のいずれか一項に記載の回路装置。 - 前記デシリアライザ(DS)は、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための少なくとも1つのデマルチプレクサ(DM)と、
前記デマルチプレクサ(DM)の下流の、再並列化された前記データ信号を、前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデフレーマ(DF)と、
を備えることを特徴とする請求項13に記載の回路装置。 - 前記デフレーマ(DF)は、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、少なくとも1つの復号器(DK)を用いて、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と分けて、再並列化された前記データ信号を、それぞれのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)に割り当てることを特徴とする請求項14に記載の回路装置。
- 前記少なくとも1つの復号器は、少なくとも1つの5b/6b復号器ブロックである請求項15に記載の回路装置。
- 前記入力増幅器(EV)は、それに割り当てられた前記入力部(EE)の上流に、少なくとも1つのフォトダイオード(FD)を有する少なくとも1つのトランスインピーダンス増幅器として構成されることを特徴とする請求項13〜16のいずれか一項に記載の回路装置。
- 前記共通信号ストリーム(SI)は、前記送信装置(S)と前記受信装置(E)との間で、光学的に伝送することができることを特徴とする請求項12および/または請求項17に記載の回路装置。
- 少なくとも1つの送信装置(S)は、それに、
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を適用し、および
少なくとも1つの受信装置(E)は、
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、前記クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を出力する方法であって、
前記送信装置(S)は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号をシリアル化して共通信号ストリーム(SI)を形成し、
前記受信装置(E)は、この共通信号ストリーム(SI)を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号とに再び非直列化し、
前記送信装置(S)は、データソースの下流に配置され、
前記受信装置(E)は、少なくとも1つのデータシンクの下流に配置され、
前記データ信号と前記クロック信号とを、プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することを特徴とする方法。 - 少なくとも1つの送信装置(S)は、それに、
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を適用し、および
少なくとも1つの受信装置(E)は、
少なくとも1つのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)で輸送可能なデータ信号であって、前記データライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)の各々に、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と、差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方が存在するデータ信号と、
少なくとも1つのクロックライン(CLK+,CLK−)で輸送可能なクロック信号であって、前記クロックライン(CLK+,CLK−)の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
を出力する方法であって、
前記送信装置(S)は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号をシリアル化して共通信号ストリーム(SI)を形成し、
前記受信装置(E)は、この共通信号ストリーム(SI)を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号とに再び非直列化し、
出ていくデータ信号のための、少なくとも1つのCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース(IS)を備えるデータソース、および/または
入ってくるデータ信号のための、少なくとも1つのCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース(IE)を備えるデータシンク、を備えること
を特徴とする方法。 - 前記送信装置(S)は、前記データソースの下流に配置され、
前記受信装置(E)は、少なくとも1つの前記データシンクの下流に配置され、
前記データ信号と前記クロック信号とを、プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することを特徴とする請求項20に記載の方法。 - 前記差動データ信号はコモンモードベースである請求項19〜21のいずれか一項に記載の方法。
- 前記差動クロック信号はコモンモードベースである請求項19〜22のいずれか一項に記載の方法。
- 前記送信装置(S)と前記受信装置(E)との間の前記共通信号ストリーム(SI)は、光学的に伝送されることを特徴とする請求項19〜23のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052764 | 2011-08-16 | ||
DE102011052764.8 | 2011-08-16 | ||
PCT/DE2012/200054 WO2013023656A2 (de) | 2011-08-16 | 2012-08-16 | Schaltungsanordnung und verfahren zum übertragen von signalen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014529932A JP2014529932A (ja) | 2014-11-13 |
JP2014529932A5 JP2014529932A5 (ja) | 2015-10-08 |
JP6126603B2 true JP6126603B2 (ja) | 2017-05-10 |
Family
ID=47556997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525318A Expired - Fee Related JP6126603B2 (ja) | 2011-08-16 | 2012-08-16 | 回路装置および信号を送信するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9231756B2 (ja) |
EP (1) | EP2745478B1 (ja) |
JP (1) | JP6126603B2 (ja) |
DE (1) | DE112012003363A5 (ja) |
WO (1) | WO2013023656A2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
US7587537B1 (en) * | 2007-11-30 | 2009-09-08 | Altera Corporation | Serializer-deserializer circuits formed from input-output circuit registers |
JP4633547B2 (ja) * | 2004-06-18 | 2011-02-16 | パナソニック株式会社 | 携帯情報端末機器およびその機器内相互通信方法 |
KR101030768B1 (ko) * | 2004-08-26 | 2011-04-27 | 삼성전자주식회사 | 소비전력이 적고 고주파 동작이 가능한 광범위 지연동기루프 회로 및 이를 구비하는 광학 구동 시스템 |
JP5223183B2 (ja) * | 2006-10-31 | 2013-06-26 | 日立電線株式会社 | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
CN101675612B (zh) * | 2007-04-05 | 2013-05-01 | 欧姆龙株式会社 | 光传输模块 |
PL2186242T3 (pl) * | 2007-09-10 | 2017-11-30 | Nokia Technologies Oy | Zmienianie ustawień sprzętowych na podstawie preambuły danych |
JP4609552B2 (ja) * | 2008-08-22 | 2011-01-12 | オムロン株式会社 | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
JP5187277B2 (ja) * | 2009-06-16 | 2013-04-24 | ソニー株式会社 | 情報処理装置、及びモード切り替え方法 |
-
2012
- 2012-08-16 EP EP12813749.4A patent/EP2745478B1/de active Active
- 2012-08-16 DE DE112012003363.9T patent/DE112012003363A5/de not_active Withdrawn
- 2012-08-16 WO PCT/DE2012/200054 patent/WO2013023656A2/de active Application Filing
- 2012-08-16 JP JP2014525318A patent/JP6126603B2/ja not_active Expired - Fee Related
-
2014
- 2014-02-14 US US14/181,465 patent/US9231756B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9231756B2 (en) | 2016-01-05 |
WO2013023656A2 (de) | 2013-02-21 |
EP2745478B1 (de) | 2021-03-10 |
EP2745478A2 (de) | 2014-06-25 |
JP2014529932A (ja) | 2014-11-13 |
WO2013023656A3 (de) | 2013-05-30 |
DE112012003363A5 (de) | 2014-06-26 |
US20150043692A1 (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7272679B2 (en) | Protocol independent data transmission using a 10 Gigabit Attachment Unit interface | |
JP6126600B2 (ja) | 回路装置および信号を送信するための方法 | |
US7860400B2 (en) | Serializer/deserializers for use in optoelectronic devices | |
EP1283615B1 (en) | Line loop back for very high speed application | |
JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
US20050185961A1 (en) | Field reconfigurable line cards for an optical transport system | |
EP2207315B1 (en) | Transmission of parallel data flows on a parallel bus | |
JP6126601B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126602B2 (ja) | 回路装置および信号を送信するための方法 | |
JP2015076883A (ja) | 遮断用整列パターンを利用する通信装置 | |
JP6126603B2 (ja) | 回路装置および信号を送信するための方法 | |
US7624311B2 (en) | Method and apparatus for converting interface between high speed data having various capacities | |
JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126604B2 (ja) | 送信装置および信号を送信するための方法 | |
EP3796574A1 (en) | Optical network apparatus and optical module | |
KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
EP4016428A1 (en) | Data processing device and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |