JP6126599B2 - 回路装置および信号を送信するための方法 - Google Patents
回路装置および信号を送信するための方法 Download PDFInfo
- Publication number
- JP6126599B2 JP6126599B2 JP2014525314A JP2014525314A JP6126599B2 JP 6126599 B2 JP6126599 B2 JP 6126599B2 JP 2014525314 A JP2014525314 A JP 2014525314A JP 2014525314 A JP2014525314 A JP 2014525314A JP 6126599 B2 JP6126599 B2 JP 6126599B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- signal
- downstream
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
論理レベルに基づく信号に対応するシングルエンド高速(High Speed:HS)データと、
特に、コモンモード信号に基づく信号に対応する差動低電力(Low Power:LP)データと、
が、共通信号ストリームを形成するようにシリアル化される回路装置および方法が提案される。例えば、シリアル化された後に、1〜4つのデータチャネルが送信される場合、シリアライゼーション要素またはシリアライザにクロックが印加されていれば、または印加されている限り、エラーのない安定した伝送が可能である。
原理的には、
本発明による送信装置Sに関する図1Aに示す実施形態によって、および
本発明による受信装置Eに関する図2Aに示す実施形態によって、
ケーブルベースのリンクを実現するおよび作動させるための、本発明による回路装置A(図3を参照)が得られ(本発明に関しては、互いに無関係に、送信装置Sと受信装置Eを実現すること、および作動させることが可能である)、
そのリンクは、光学的に、具体的には、少なくとも1つの光学媒体に基づいて、例えば、光導波路OM(図1A、図2Aの詳細図を参照)に基づいて、例えば、少なくとも1つのガラス繊維に基づいて、および/または少なくとも1つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および/または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも1つの電気的またはガルバニックなリンクGA(図3を参照)に基づいて、例えば、少なくとも1つの銅線に基づいて、および/または例えば、少なくともプリント回路基板上に配列された少なくとも1つの電気的ラインに基づいて多重化されていない
ことが可能である。
E 受信装置
S 送信装置
AE 受信装置Eの出力部
AP アプリケーションプロセッサ
AS 送信装置Sの出力部
AT 出力ドライバ、具体的には、レーザドライバ
AZ 送信装置Sの他のまたはさらなるまたは追加的な出力部
CD クロックおよびデータリカバリユニット
CE 受信インタフェースロジックLEのクロックモジュール
CH0± 第1のデータラインまたは第1のチャネル
CH1± 第2のデータラインまたは第2のチャネル
CH2± 第3のデータラインまたは第3のチャネル
CH3± 第4のデータラインまたは第4のチャネル
CLK± クロックラインまたはクロックチャネル
CS 送信インタフェースロジックLSのクロックモジュール
DD0± 第1のデータラインまたは第1のチャネルCH0±上の差動信号、具体的には、コモンモードベースのデータ信号
DD1± 第2のデータラインまたは第2のチャネルCH1±上の差動信号、具体的には、コモンモードベースのデータ信号
DD2± 第3のデータラインまたは第3のチャネルCH2±上の差動信号、具体的には、コモンモードベースのデータ信号
DD3± 第4のデータラインまたは第4のチャネルCH3±上の差動信号、具体的には、コモンモードベースのデータ信号
DF デフレーマ
DK デフレーマDFの復号器、具体的には、6b/5b復号器ブロック
DM デマルチプレクサ
DS デシリアライゼーション要素またはデシリアライザ
DU ディスプレイユニット
EE 受信装置Eの入力部
ES 送信装置Sの入力部
EV 入力増幅器、具体的には、トランスインピーダンス増幅器
EZ 受信装置Eの他のまたはさらなるまたは追加的な入力部
FD フォトダイオード
FR フレーマ
GA 電気的またはガルバニックなリンク、具体的には、例えば、プリント回路基板上に配置された銅線または電気的ライン
GE 受信装置Eの論理モジュール
GS 送信装置Sの論理モジュール
HSD0 第1のデータラインまたは第1のチャネルCH0±上のシングルエンド論理レベルベースのデータ信号
HSD1 第2のデータラインまたは第2のチャネルCH1±上のシングルエンド論理レベルベースのデータ信号
HSD2 第3のデータラインまたは第3のチャネルCH2±上のシングルエンド論理レベルベースのデータ信号
HSD3 第4のデータラインまたは第4のチャネルCH3±上のシングルエンド論理レベルベースのデータ信号
IE データシンク関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
IS データソース関連のCSIおよび/またはCSI−2および/またはCSI−3および/またはDSIおよび/またはDSI−2インタフェース
KA カメラ
KO フレーマFRの符号器、具体的には、5b/6b符号器ブロック
LA レーザ
LE 受信インタフェースロジック
LS 送信インタフェースロジック
MU マルチプレクサ
OM 光学媒体、具体的には、光導波路、例えば、ガラス繊維および/またはプラスチック繊維
PS クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
S1 署名
SE シリアライゼーション要素またはシリアライザ
SF 準備信号
SI 共通信号ストリーム
SY 受信装置Sの同期ポート
SyncOk 同期に達したときの信号
TL クロックライン
WE 受信装置Eのスイッチ
WS 送信装置Sのスイッチ
Claims (22)
- シングルエンド論理レベルベースのデータ信号およびクロック信号と、
差動データ信号および差動クロック信号との両方を、
少なくとも1つのシリアル化された共通信号ストリーム(SI)の形態で、少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で伝送するための回路装置(A)であって、前記送信装置(S)と前記受信装置(E)との間で同期の状態に達したことを、少なくとも1つの電気的またはガルバニックなリンク(GA)を介して前記受信装置(E)によって前記送信装置(S)へ伝えることができ、または、信号で伝えることができる回路装置。 - 前記差動データ信号はコモンモードベースである請求項1に記載の回路装置。
- 前記送信装置(S)は、同期の状態が実現されていることの通知または信号が受信されるまで、前記送信装置(S)の入力部(ES)に存在する前記データ信号を流し始めないことを特徴とする請求項1又は2に記載の回路装置。
- 前記送信装置(S)は、
前記データ信号およびクロック信号のための少なくとも1つの入力部(ES)と、
前記入力部(ES)の下流の、前記データ信号およびクロック信号を受け取るための少なくとも1つの送信インタフェースロジック(LS)と、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのシリアライザ(SE)と、
前記シリアライザ(SE)の上流で、前記送信インタフェースロジック(LS)のクロックモジュール(CS)の下流に設けられた、少なくとも1つの基準クロックを生成するための少なくとも1つのクロック発振器(PS)と、
前記シリアライザ(SE)の下流の少なくとも1つの出力ドライバ(AT)と、
前記出力ドライバ(AT)の下流の、前記共通信号ストリーム(SI)を前記受信装置(E)へ送信するための少なくとも1つの出力部(AS)と、
を備えることを特徴とする請求項1〜3のいずれか一項に記載の回路装置。 - 前記クロック発振器(PS)は、少なくとも1つの位相ロックループとして構成されることを特徴とする請求項4に記載の回路装置。
- 前記クロック発振器(PS)は、少なくとも1つのクロックマルチプライヤユニットとして構成されることを特徴とする請求項5に記載の回路装置。
- 前記シリアライザ(SE)は、
前記送信インタフェースロジック(LS)の下流の、前記共通信号ストリーム(SI)のための、前記受信装置(E)で認識可能な少なくとも1つのフレームを生成するための少なくとも1つのフレーマ(FR)と、
前記フレーマ(FR)の下流の、前記共通信号ストリーム(SI)を生成するための少なくとも1つのマルチプレクサ(MU)と、
を備えることを特徴とする請求項4〜6のいずれか一項に記載の回路装置。 - 前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)との両方を、前記フレーマ(FR)に印加することができること、および、前記フレーマは、少なくとも1つの符号器(KO)を用いて、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)のストリームに埋め込むことを特徴とする請求項4に記載の回路装置。
- 前記少なくとも1つの符号器は、少なくとも1つの5b/6b符号器ブロックである請求項8に記載の回路装置。
- 前記受信装置(E)は、
前記送信装置(S)によって送信された共通信号ストリーム(SI)のための少なくとも1つの入力部(EE)と、
前記共通信号ストリーム(SI)を受け取るための少なくとも1つの入力増幅器(EV)と、
前記データ信号およびクロック信号を前記共通信号ストリーム(SI)から復元するための少なくとも1つのクロックおよびデータリカバリユニット(CD)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、少なくとも1つの受信インタフェースロジック(LE)の少なくとも1つのクロックモジュール(CE)と、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための、および再並列化された前記データ信号を前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデシリアライザ(DS)と、
前記受信インタフェースロジック(LE)の下流の、前記データ信号およびクロック信号のための少なくとも1つの出力部(AE)と、
を備えることを特徴とする請求項1〜9のいずれか一項に記載の回路装置。 - 前記デシリアライザ(DS)は、
前記クロックおよびデータリカバリユニット(CD)の下流の、前記データ信号を再並列化するための少なくとも1つのデマルチプレクサ(DM)と、
前記デマルチプレクサ(DM)の下流の、再並列化された前記データ信号を、前記受信インタフェースロジック(LE)に割り当てるための少なくとも1つのデフレーマ(DF)と、
を備えることを特徴とする請求項10に記載の回路装置。 - 前記デフレーマ(DF)は、前記差動データ信号(DD0+,DD0−,DD1+,DD1−,DD2+,DD2−,DD3+,DD3−)を、少なくとも1つの復号器(DK)を用いて、前記シングルエンド論理レベルベースのデータ信号(HSD0,HSD1,HSD2,HSD3)と分けて、再並列化された前記データ信号を、それぞれのデータライン(CH0+,CH0−,CH1+,CH1−,CH2+,CH2−,CH3+,CH3−)に割り当てることを特徴とする請求項11に記載の回路装置。
- 前記少なくとも1つの復号器は、少なくとも1つの5b/6b復号器ブロックである請求項12に記載の回路装置。
- 前記共通信号ストリーム(SI)は、
少なくとも1つの光学媒体(OM)を介して、および/または
少なくとも1つの電気的またはガルバニックなリンク(GA)を介して、前記送信装置(S)と前記受信装置(E)との間で転送可能であることを特徴とする請求項1〜13のいずれか一項に記載の回路装置。 - 前記電気的またはガルバニックなリンク(GA)は、
前記受信装置(E)への電気的またはガルバニックなリンク(GA)を閉じるために、前記送信装置(S)内の少なくとも1つのスイッチ(WS)に、および
前記送信装置(S)への電気的またはガルバニックなリンク(GA)を閉じるために、前記受信装置(E)内の少なくとも1つのスイッチ(WE)に、割り当てたことを特徴とする請求項14に記載の回路装置。 - 前記送信装置(S)内の少なくとも1つのスイッチ(WS)には、少なくとも1つの論理モジュール(GS)が備えられている請求項15に記載の回路装置。
- 前記受信装置(E)内の少なくとも1つのスイッチ(WE)には、少なくとも1つの論理モジュール(GE)が備えられている請求項15又は16に記載の回路装置。
- 同期の状態に達したことを、前記デシリアライザ(DS)により、前記受信装置(E)に割り当てられたスイッチ(WE)の論理モジュール(GE)を介して、前記電気的またはガルバニックなリンク(GA)を介して、および前記送信装置(S)に割り当てられたスイッチ(WS)の論理モジュール(GS)を介して、前記送信装置(S)の入力部(ES)に伝えることができ、または、信号で伝えることができることを特徴とする請求項10又は11と、請求項14〜17のいずれか一項とに記載の回路装置。
- シングルエンド論理レベルベースのデータ信号およびクロック信号と、
差動データ信号および差動クロック信号との両方を、
少なくとも1つのシリアル化された共通信号ストリーム(SI)の形態で、少なくとも1つのデータソースに割り当て可能な少なくとも1つの送信装置(S)と、少なくとも1つのデータシンクに割り当て可能な少なくとも1つの受信装置(E)との間で伝送するための方法であって、前記送信装置(S)と前記受信装置(E)との間で同期の状態に達したことが、少なくとも1つの電気的またはガルバニックなリンク(GA)を介して前記受信装置(E)によって前記送信装置(S)へ伝えられるか、または、信号で伝えられる方法。 - 前記差動データ信号はコモンモードベースである請求項19に記載の方法。
- 前記送信装置(S)は、同期の状態に達していることの通知または信号が受信されるまで、前記送信装置(S)の入力部(ES)に印加されたデータ信号を流し始めないことを特徴とする請求項19又は20に記載の方法。
- 前記送信装置(S)は、それ自体を基準クロックと同期させ、および
前記受信装置(E)は、それ自体を前記共通信号ストリーム(SI)のデータ転送速度と、および前記共通信号ストリーム(SI)のフレームの少なくとも1つの位置と同期させることを特徴とする請求項19〜21のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052759.1 | 2011-08-16 | ||
DE102011052759 | 2011-08-16 | ||
PCT/DE2012/200050 WO2013023652A2 (de) | 2011-08-16 | 2012-08-16 | Schaltungsanordnung und verfahren zum uebertragen von signalen |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014526211A JP2014526211A (ja) | 2014-10-02 |
JP2014526211A5 JP2014526211A5 (ja) | 2015-10-08 |
JP6126599B2 true JP6126599B2 (ja) | 2017-05-10 |
Family
ID=47556994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525314A Expired - Fee Related JP6126599B2 (ja) | 2011-08-16 | 2012-08-16 | 回路装置および信号を送信するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9455826B2 (ja) |
EP (1) | EP2745458B1 (ja) |
JP (1) | JP6126599B2 (ja) |
DE (1) | DE112012003367A5 (ja) |
WO (1) | WO2013023652A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101671018B1 (ko) * | 2015-04-22 | 2016-10-31 | (주)이즈미디어 | 스큐 자동 보정 방법 및 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200653A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 調歩同期式通信方式 |
US5968179A (en) * | 1997-04-08 | 1999-10-19 | International Business Machines Corporation | Method for initializing a self-timed link |
JP2001103028A (ja) * | 1999-10-01 | 2001-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 信号多重方法 |
JP4748298B2 (ja) * | 2004-07-26 | 2011-08-17 | オムロン株式会社 | センサ用ケーブル |
US7064690B2 (en) * | 2004-04-15 | 2006-06-20 | Fairchild Semiconductor Corporation | Sending and/or receiving serial data with bit timing and parallel data conversion |
JP4633547B2 (ja) * | 2004-06-18 | 2011-02-16 | パナソニック株式会社 | 携帯情報端末機器およびその機器内相互通信方法 |
JP5223183B2 (ja) * | 2006-10-31 | 2013-06-26 | 日立電線株式会社 | 光電気複合配線部品及びこれを用いた電子機器 |
JP2008160370A (ja) * | 2006-12-22 | 2008-07-10 | Kddi Corp | データ伝送システム及び方法、データ送信装置並びにデータ受信装置 |
EP2127186A2 (en) * | 2007-03-20 | 2009-12-02 | Nxp B.V. | Fast powering-up of data communication system |
WO2008126753A1 (ja) * | 2007-04-05 | 2008-10-23 | Omron Corporation | 光伝送モジュール |
ES2640341T3 (es) * | 2007-09-10 | 2017-11-02 | Nokia Technologies Oy | Cambios de los ajustes de hardware basándose en preámbulo de datos |
JP4609552B2 (ja) * | 2008-08-22 | 2011-01-12 | オムロン株式会社 | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
JP2011041142A (ja) * | 2009-08-17 | 2011-02-24 | Sony Corp | 情報処理装置、及び信号伝送方法 |
US20110150137A1 (en) * | 2009-12-17 | 2011-06-23 | Industrial Technology Research Institute | Architecture of multi-power mode serial interface |
US8510487B2 (en) * | 2010-02-11 | 2013-08-13 | Silicon Image, Inc. | Hybrid interface for serial and parallel communication |
US9537644B2 (en) * | 2012-02-23 | 2017-01-03 | Lattice Semiconductor Corporation | Transmitting multiple differential signals over a reduced number of physical channels |
CN105493413B (zh) * | 2013-08-02 | 2018-03-27 | 美国莱迪思半导体公司 | 在多媒体接口中的射频干扰减少 |
-
2012
- 2012-08-16 DE DE112012003367.1T patent/DE112012003367A5/de not_active Withdrawn
- 2012-08-16 JP JP2014525314A patent/JP6126599B2/ja not_active Expired - Fee Related
- 2012-08-16 EP EP12813746.0A patent/EP2745458B1/de active Active
- 2012-08-16 WO PCT/DE2012/200050 patent/WO2013023652A2/de active Application Filing
-
2014
- 2014-02-14 US US14/181,407 patent/US9455826B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2745458B1 (de) | 2021-01-06 |
EP2745458A2 (de) | 2014-06-25 |
DE112012003367A5 (de) | 2014-06-26 |
WO2013023652A3 (de) | 2013-05-30 |
US9455826B2 (en) | 2016-09-27 |
US20150043689A1 (en) | 2015-02-12 |
WO2013023652A2 (de) | 2013-02-21 |
JP2014526211A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6126600B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126598B2 (ja) | 回路装置および信号を送信するための方法 | |
US7272679B2 (en) | Protocol independent data transmission using a 10 Gigabit Attachment Unit interface | |
US20030043434A1 (en) | Method for coupling an electrical device with an optical network for performing optical data transmission based on a high speed transmission rate | |
JP6126601B2 (ja) | 回路装置および信号を送信するための方法 | |
US20030086644A1 (en) | Field reconfigurable line cards for an optical transport system | |
JP6126602B2 (ja) | 回路装置および信号を送信するための方法 | |
US6819683B2 (en) | Communications system and associated deskewing and word framing methods | |
JP6126599B2 (ja) | 回路装置および信号を送信するための方法 | |
JP6126604B2 (ja) | 送信装置および信号を送信するための方法 | |
CN101159535B (zh) | 时钟信号调节装置和方法 | |
JP2008177711A (ja) | 光伝送システム及びその方法並びにそれに用いる光送受信装置 | |
JP6126603B2 (ja) | 回路装置および信号を送信するための方法 | |
JP2010124169A (ja) | 通信装置及び通信方法 | |
KR100406490B1 (ko) | 라우터 시스템에서 버스구조에 대한 보드간의 인터페이스변환 장치 | |
EP4016428A1 (en) | Data processing device and system | |
JP2006165967A (ja) | ディジタル伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |