JP6111527B2 - 逆阻止型半導体装置 - Google Patents
逆阻止型半導体装置 Download PDFInfo
- Publication number
- JP6111527B2 JP6111527B2 JP2012083937A JP2012083937A JP6111527B2 JP 6111527 B2 JP6111527 B2 JP 6111527B2 JP 2012083937 A JP2012083937 A JP 2012083937A JP 2012083937 A JP2012083937 A JP 2012083937A JP 6111527 B2 JP6111527 B2 JP 6111527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- reverse blocking
- electrode
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
107 耐圧構造領域
108 V字溝
109 p型コレクタ層、第2導電型第1半導体層
110 側壁面
111 p型薄層、第2導電型半導体薄層
112 裏面金属電極、コレクタ電極
113 コレクタ平面部
114 p型フィールドリミッティングリング
115 絶縁膜
116 低抵抗導電膜
117 n−ドリフト層、半導体基板
120 バリア層
200 逆阻止IGBT
300 逆阻止IGBT
Claims (3)
- シリコンよりなる第1導電型半導体基板と、
前記第1導電型半導体基板の一方の主面から、半導体機能領域を取り囲むリング状平面パターンで所要の深さに形成される第2導電型分離層と、
該分離層に対向する位置の他方の主面から前記分離層の底部に達する深さでリング状平面パターンのV字溝と、
前記V字溝に囲まれた他方の主面に設けられた第2導電型第1半導体層と、
前記V字溝の側壁面に設けられ、前記分離層の底部と前記第1半導体層とを連結し、前記第1半導体層より薄い第2導電型半導体薄層と、
アルミニウムを主成分とする金属電極と、
を備え、
前記金属電極は前記第1半導体層に直接オーミック接触しており、前記半導体薄層との間には高融点金属を主成分とするバリア層が設けられていることを特徴とする逆阻止型半導体装置。 - 前記バリア層がチタン、タングステン、白金から選ばれる高融点金属であることを特徴とする請求項1記載の逆阻止型半導体装置。
- 前記逆阻止型半導体装置が、一方の主面側で、主電流の流れる活性領域にMOSゲート構造を備え、ゲート電極とエミッタ電極を有し、他方の主面側の第2導電型コレクタ層にオーミック接触するコレクタ電極を有する逆阻止IGBTであることを特徴とする請求項1乃至2のいずれか一項に記載の逆阻止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083937A JP6111527B2 (ja) | 2012-04-02 | 2012-04-02 | 逆阻止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012083937A JP6111527B2 (ja) | 2012-04-02 | 2012-04-02 | 逆阻止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214609A JP2013214609A (ja) | 2013-10-17 |
JP6111527B2 true JP6111527B2 (ja) | 2017-04-12 |
Family
ID=49587756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012083937A Expired - Fee Related JP6111527B2 (ja) | 2012-04-02 | 2012-04-02 | 逆阻止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6111527B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04359431A (ja) * | 1991-06-05 | 1992-12-11 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4221012B2 (ja) * | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP5358960B2 (ja) * | 2008-01-28 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2010062477A (ja) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | トレンチ型半導体装置及びその製造方法 |
JP5621271B2 (ja) * | 2010-02-12 | 2014-11-12 | 富士電機株式会社 | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 |
JP2011187916A (ja) * | 2010-02-12 | 2011-09-22 | Fuji Electric Co Ltd | 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法 |
JP5621334B2 (ja) * | 2010-06-10 | 2014-11-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2012
- 2012-04-02 JP JP2012083937A patent/JP6111527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013214609A (ja) | 2013-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6566068B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
US9614106B2 (en) | Semiconductor device | |
TWI637527B (zh) | 半導體裝置及其製造方法 | |
JP5725083B2 (ja) | 半導体装置 | |
WO2012157772A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11876131B2 (en) | Semiconductor device | |
JP2009188178A (ja) | 半導体装置 | |
JP2013115223A (ja) | 半導体装置 | |
US10304969B2 (en) | Semiconductor device | |
JP2016096304A (ja) | 半導体装置 | |
WO2013172394A1 (ja) | 半導体装置 | |
US9666579B2 (en) | Semiconductor device | |
JP2008004739A (ja) | 半導体装置 | |
JP2012186318A (ja) | 高耐圧半導体装置 | |
US9018633B2 (en) | Semiconductor device | |
JP7000971B2 (ja) | 半導体装置 | |
JP2007036211A (ja) | 半導体素子の製造方法 | |
JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2012248736A (ja) | 半導体装置 | |
JP2019186309A (ja) | 半導体装置 | |
JP6658955B2 (ja) | 半導体装置 | |
JP6111527B2 (ja) | 逆阻止型半導体装置 | |
JP2012227419A (ja) | ワイドギャップ半導体装置 | |
JP2012004466A (ja) | 半導体装置 | |
US8969959B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6111527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |