JP5358960B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5358960B2 JP5358960B2 JP2008015761A JP2008015761A JP5358960B2 JP 5358960 B2 JP5358960 B2 JP 5358960B2 JP 2008015761 A JP2008015761 A JP 2008015761A JP 2008015761 A JP2008015761 A JP 2008015761A JP 5358960 B2 JP5358960 B2 JP 5358960B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- semiconductor
- chip
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
この発明は、電力変換装置などに使用される縦型パワー半導体装置およびその製造方法に関する。さらに詳しくは双方向の耐圧特性を有する双方向デバイスまたは逆阻止デバイスにおける分離層形成プロセスに関し、高い性能のデバイス特性と高い長期信頼性を持つ逆阻止ＩＧＢＴ（ＲＢ（Ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ）−ＩＧＢＴ）を、低コストと短いリードタイムおよび高い良品率で製造できる半導体装置およびその製造方法に関する。
モーター駆動向けの交流−交流直接変換装置として、マトリックスコンバーターが実用化されつつある。このマトリックスコンバーターは、９個の双方向スイッチを必要とする。この双方向スイッチとして逆阻止ＩＧＢＴを２つ用いた場合、ダイオードを必要とせずに双方向スイッチが形成できるので、トータルの素子数を大幅に削減でき、またオン状態での電圧降下を削減できる。
図１４は、従来の逆阻止ＩＧＢＴの要部断面図である。ＩＧＢＴチップ１２の側面６２に深い熱拡散で形成されたｐ分離拡散層６３ａが配置され、ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４およびｐベース層５３に接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６２がＩＧＢＴチップ１２の側面６２に配置される。チップ側面はダイシングライン１３に沿って切断された研削面である。
図１４は、従来の逆阻止ＩＧＢＴの要部断面図である。ＩＧＢＴチップ１２の側面６２に深い熱拡散で形成されたｐ分離拡散層６３ａが配置され、ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４およびｐベース層５３に接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６２がＩＧＢＴチップ１２の側面６２に配置される。チップ側面はダイシングライン１３に沿って切断された研削面である。
この逆阻止ＩＧＢＴ（ＲＢ−ＩＧＢＴ）は、図１４、図１５に示すように、ダイシングラインとなる領域に表面より拡散深さが深いｐ分離拡散層６３ａ（図１５のＩｓｏｌａｔｉｏｎ ｌａｙｏｒ）をＩＧＢＴのウエハプロセスの初期段階で形成させた後に、通常のＩＧＢＴのウエハプロセスを経て製造される。
この深いｐ分離拡散層６３ａが、ダイシングライン１３を完全にカバーするため、図１５に示すように、逆バイアス時に空乏層がダイシング面近傍の結晶欠陥層やダメージ層に接しなくなり、そのためキャリア発生が抑えられて、逆阻止能力を持つようになる。
尚、図１５において、左上の図はＮＰＴ−ＩＧＢＴ（Ｎｏｎ Ｐｕｎｃｈｉ Ｔｈｒｏｕｇｈ ＩＧＢＴ）の断面図でダイシング面（Ｄｉｃｉｎｇ Ｓｕｒｆａｃｅ）に接する空乏層（Ｄｅｐｌａｔｉｏｎ ｒｅｇｉｏｎ）で発生するキャリアの動きを示している。左下は逆阻止ＩＧＢＴの断面図で図１４に相当する。空乏層がダイシング面に接しないのでダイシング面からのキャリアの発生がなく漏れ電流が小さいことを示している。また、右側のグラフは縦軸が電流、横軸が電圧を示し、両ＩＧＢＴの順方向と逆方向のＶ−Ｉ曲線を示している。逆阻止ＩＧＢＴ（ＲＢ−ＩＧＢＴ）の逆方向耐圧が順方向耐圧とほぼ同じであることが分かる。
この深いｐ分離拡散層６３ａが、ダイシングライン１３を完全にカバーするため、図１５に示すように、逆バイアス時に空乏層がダイシング面近傍の結晶欠陥層やダメージ層に接しなくなり、そのためキャリア発生が抑えられて、逆阻止能力を持つようになる。
尚、図１５において、左上の図はＮＰＴ−ＩＧＢＴ（Ｎｏｎ Ｐｕｎｃｈｉ Ｔｈｒｏｕｇｈ ＩＧＢＴ）の断面図でダイシング面（Ｄｉｃｉｎｇ Ｓｕｒｆａｃｅ）に接する空乏層（Ｄｅｐｌａｔｉｏｎ ｒｅｇｉｏｎ）で発生するキャリアの動きを示している。左下は逆阻止ＩＧＢＴの断面図で図１４に相当する。空乏層がダイシング面に接しないのでダイシング面からのキャリアの発生がなく漏れ電流が小さいことを示している。また、右側のグラフは縦軸が電流、横軸が電圧を示し、両ＩＧＢＴの順方向と逆方向のＶ−Ｉ曲線を示している。逆阻止ＩＧＢＴ（ＲＢ−ＩＧＢＴ）の逆方向耐圧が順方向耐圧とほぼ同じであることが分かる。
従来技術である塗布拡散によるｐ分離拡散層６３ａの形成の為には、図１６に示すように、まず、シリコンウエハ上に膜厚が約２．５μｍ程度の熱酸化をドーパントマスクとして形成する。次に、このマスク酸化膜にパターニング・エッチングにより、ｐ分離拡散層６３ａを形成するために１００μｍ程度開口する。続いて、ボロンソースを塗布後、拡散炉により高温、長時間の熱処理を行うことにより、おおよそ数百μｍ程度の深さのｐ分離拡散層を形成する。
また、特許文献１には、半導体チップの側面を機械的研磨と化学処理でベベル構造とし、このベベル面にｐ分離拡散を形成することが開示されている。
また、特許文献２には、ダイシングラインをエッチングしてベベル構造を形成し、ベベル面にイオン注入してｐ分離拡散を形成することが開示されている。
また、特許文献３には、ダイシングラインを裏面からエッチングしてベベル構造を形成し、ベベル面にイオン注入してｐ分離拡散を形成することが開示されている。
また、特許文献４、５には、チップを個片化した後、側面を研磨し、イオン注入を行って３次元デバイスを形成することが開示されている。
特開２００１−１８５７２７号公報
特開２００６−１５６９２６号公報
特開２００６−３０３４１０号公報
特開２０００−１０１０２０号公報
特許第４００３５７８公報
また、特許文献１には、半導体チップの側面を機械的研磨と化学処理でベベル構造とし、このベベル面にｐ分離拡散を形成することが開示されている。
また、特許文献２には、ダイシングラインをエッチングしてベベル構造を形成し、ベベル面にイオン注入してｐ分離拡散を形成することが開示されている。
また、特許文献３には、ダイシングラインを裏面からエッチングしてベベル構造を形成し、ベベル面にイオン注入してｐ分離拡散を形成することが開示されている。
また、特許文献４、５には、チップを個片化した後、側面を研磨し、イオン注入を行って３次元デバイスを形成することが開示されている。
前記した従来技術による逆阻止ＩＧＢＴにおいて、ＩＧＢＴチップ１２の表側の表面からボロンソースを塗布し熱処理にてボロンを拡散し、数百μｍ程度の深い拡散深さのｐ分離拡散層を形成するためには、高温、長時間の拡散処理を必要とする。
このため、拡散炉を構成する石英ボード、石英管（石英チューブ）、石英ノズルなど石英冶具のへたりや、ヒーターからの汚染、石英冶具の失透現象による強度低下などを発生させてしまう。
また、この塗布拡散法によるｐ分離拡散層の形成では、ドーパントマスク酸化膜（図１６に示す酸化膜）に、マスク性能が高い酸化膜、すなわち良質な酸化膜が要求される。良質なシリコン酸化膜を得るためには熱酸化による方法が必要である。ｐ分離拡散層の拡散処理には高温で長時間（例えば１３００℃、２００時間）の熱処理が行われるが、この熱処理において、ボロンがマスク酸化膜を突き抜けないようにするためには、約２．５μｍ程度の膜厚の熱酸化膜を形成する必要がある。
２．５μｍ程度の膜厚の熱酸化膜を形成するには、例えば１１５０℃の酸化温度において必要な酸化時間は、ウェットもしくはパイロジェニック酸化で行なったとしても、約１５時間と非常に長い酸化時間を必要とする。
このため、拡散炉を構成する石英ボード、石英管（石英チューブ）、石英ノズルなど石英冶具のへたりや、ヒーターからの汚染、石英冶具の失透現象による強度低下などを発生させてしまう。
また、この塗布拡散法によるｐ分離拡散層の形成では、ドーパントマスク酸化膜（図１６に示す酸化膜）に、マスク性能が高い酸化膜、すなわち良質な酸化膜が要求される。良質なシリコン酸化膜を得るためには熱酸化による方法が必要である。ｐ分離拡散層の拡散処理には高温で長時間（例えば１３００℃、２００時間）の熱処理が行われるが、この熱処理において、ボロンがマスク酸化膜を突き抜けないようにするためには、約２．５μｍ程度の膜厚の熱酸化膜を形成する必要がある。
２．５μｍ程度の膜厚の熱酸化膜を形成するには、例えば１１５０℃の酸化温度において必要な酸化時間は、ウェットもしくはパイロジェニック酸化で行なったとしても、約１５時間と非常に長い酸化時間を必要とする。
さらに、これらの酸化処理でウエハ中には、大量の酸素がシリコンウエハ中に導入される為に、酸素析出物や酸化誘起積層欠陥などの結晶欠陥導入されたり、酸素ドナー化発生したりすることによるデバイス特性の劣化や信頼性の低下が生じる。
さらに、ボロンソース塗布後の拡散でも、通常は酸化雰囲気下で上記高温長時間の拡散処理を行われるため、ウエハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥（ＯＳＦ：ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）や、スリップ転位など結晶欠陥が導入されてしまう。
これらの結晶欠陥が導入されたウエハに形成されたｐｎ接合では、リーク電流が高くなってしまったり、ウエハ上に熱酸化により形成された絶縁膜の耐圧や信頼性が大幅に劣化したりすることが知られている。
また、拡散処理中に取り込まれた酸素が、別の熱処理によりドナー化し、耐圧が低下するという弊害を生じさせる。
図１６に示したように、ドーパント（ボロン）の拡散はマスク開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に２００μｍ程度のドーパント拡散を行う場合、必然的に横方向にもドーパントは１８０μｍ程度拡散されてしまうため、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
さらに、ボロンソース塗布後の拡散でも、通常は酸化雰囲気下で上記高温長時間の拡散処理を行われるため、ウエハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥（ＯＳＦ：ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）や、スリップ転位など結晶欠陥が導入されてしまう。
これらの結晶欠陥が導入されたウエハに形成されたｐｎ接合では、リーク電流が高くなってしまったり、ウエハ上に熱酸化により形成された絶縁膜の耐圧や信頼性が大幅に劣化したりすることが知られている。
また、拡散処理中に取り込まれた酸素が、別の熱処理によりドナー化し、耐圧が低下するという弊害を生じさせる。
図１６に示したように、ドーパント（ボロン）の拡散はマスク開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に２００μｍ程度のドーパント拡散を行う場合、必然的に横方向にもドーパントは１８０μｍ程度拡散されてしまうため、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
また、逆阻止ＩＧＢＴと、通常のＮＰＴ型−ＩＧＢＴの違いは、チップ端部のダイシング面をカバーするｐ分離拡散層が有るか無いかだけであり、その他のデバイス構造において本質的な相違はない。
しかしながら、従来の製造方法では、このｐ分離拡散層の形成がウエハプロセスの初期段階で形成する必要があり、ｐ分離拡散層の有無以外は本質的に同一であるものの、逆阻止ＩＧＢＴと通常ＮＰＴ−ＩＧＢＴは、それぞれ個別に受注量にあわせて製造管理しなくてはならなかった。
また、前記特許文献１〜３では、ウエハをスクライブしてチップとした後、チップを個片化しない状態（シートからチップを剥がさない状態）でダイシングラインにイオン注入し、レーザーアニールで不純物を拡散し活性化してｐ分離拡散層を形成することは記載されていない。
また、前記特許文献４、５では、個片化した後、並べて、チップの側面にイオン注入して逆阻止ＩＧＢＴのｐ分離拡散層を形成することは記載されていない。
この発明の目的は、前記の課題を解決して、高い性能のデバイス特性と高い長期信頼性を持つ逆阻止デバイスを、低コストと短いリードタイムおよび高い良品率で製造できる半導体チップの側壁にｐ分離拡散層を形成した半導体装置およびその製造方法を提供することにある。
しかしながら、従来の製造方法では、このｐ分離拡散層の形成がウエハプロセスの初期段階で形成する必要があり、ｐ分離拡散層の有無以外は本質的に同一であるものの、逆阻止ＩＧＢＴと通常ＮＰＴ−ＩＧＢＴは、それぞれ個別に受注量にあわせて製造管理しなくてはならなかった。
また、前記特許文献１〜３では、ウエハをスクライブしてチップとした後、チップを個片化しない状態（シートからチップを剥がさない状態）でダイシングラインにイオン注入し、レーザーアニールで不純物を拡散し活性化してｐ分離拡散層を形成することは記載されていない。
また、前記特許文献４、５では、個片化した後、並べて、チップの側面にイオン注入して逆阻止ＩＧＢＴのｐ分離拡散層を形成することは記載されていない。
この発明の目的は、前記の課題を解決して、高い性能のデバイス特性と高い長期信頼性を持つ逆阻止デバイスを、低コストと短いリードタイムおよび高い良品率で製造できる半導体チップの側壁にｐ分離拡散層を形成した半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置において、前記半導体チップの側面が、断面形状がＶ字型もしくは逆台形型のブレードを用いてダイシングを行った研削面で前記半導体チップ裏面と前記半導体チップ側面のなす角度が４０度以上７０度以下、あるいは１３０度以上１５０度以下であり、前記分離拡散層が前記半導体チップの側面の表面層に形成された拡散層である構成とする。
また、前記ゲート電極が、半導体基板表面にゲート絶縁膜を介して形成されるプレーナゲート電極もしくはトレンチ側壁にゲート絶縁膜を介して形成されるトレンチゲート電極であるとよい。
また、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程（側面の分離拡散層を除く全てのウエハプロセスが終了した後）と、前記半導体ウエハの裏側をダイシングテープを介してダイシングフレーム（このダイシングフレームはダイシング台に設置される）に貼り付ける工程と、断面形状がＶ字型もしくは逆台形型のブレード（ブレードで切断される半導体基板の途中の断面の形状はＶ溝もしくは逆台形溝となり、チップ化された側面はどちらも傾斜面となる。）を用いて前記半導体ウエハの表側からダイシングを行い、半導体チップ裏面と半導体チップ側面のなす角度が９０°未満である半導体チップにする工程と、前記ダイシングフレームに前記半導体チップが貼り付いた状態で前記半導体チップの側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、少なくとも前記半導体チップの側面に選択的にレーザー光を照射しレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程とを有する製造方法とする。
また、前記ゲート電極が、半導体基板表面にゲート絶縁膜を介して形成されるプレーナゲート電極もしくはトレンチ側壁にゲート絶縁膜を介して形成されるトレンチゲート電極であるとよい。
また、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程（側面の分離拡散層を除く全てのウエハプロセスが終了した後）と、前記半導体ウエハの裏側をダイシングテープを介してダイシングフレーム（このダイシングフレームはダイシング台に設置される）に貼り付ける工程と、断面形状がＶ字型もしくは逆台形型のブレード（ブレードで切断される半導体基板の途中の断面の形状はＶ溝もしくは逆台形溝となり、チップ化された側面はどちらも傾斜面となる。）を用いて前記半導体ウエハの表側からダイシングを行い、半導体チップ裏面と半導体チップ側面のなす角度が９０°未満である半導体チップにする工程と、前記ダイシングフレームに前記半導体チップが貼り付いた状態で前記半導体チップの側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、少なくとも前記半導体チップの側面に選択的にレーザー光を照射しレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程とを有する製造方法とする。
また、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、前記半導体ウエハの表側ダイシングテープを介してダイシングフレームに貼り付ける工程と、断面形状がＶ字型もしくは逆台形型のブレードを用いて前記半導体チップの表側からダイシングを行い、半導体チップ裏面と半導体チップ側面のなす角度が９０°超である半導体チップにする工程と、前記ダイシングフレームに前記半導体チップが貼り付いた状態で前記半導体チップの側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、少なくとも前記半導体チップの側面に選択的にレーザー光を照射しレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程とを有することを特徴とする製造方法とする。
また、前記分離拡散層を形成する工程は、前記半導体チップの裏側全面にレーザー光を照射してレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程であるとよい。
また、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、前記半導体ウエハにダイシングを行い側面の角度が半導体チップ裏面を基準としてほぼ直角である半導体チップにする工程と、前記半導体チップの側面を揃えて前記半導体チップを積層してチップ積層塊とする工程と、前記チップ積層塊の側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、イオン注入された前記チップ積層塊をアニールして前記不純物を拡散しながら活性化して前記半導体チップの前記分離拡散層を形成する工程とを有する製造方法とする。
また、半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、前記半導体ウエハにダイシングを行い側面の角度が半導体チップ裏面を基準としてほぼ直角である半導体チップにする工程と、前記半導体チップの側面を揃えて前記半導体チップを積層してチップ積層塊とする工程と、前記チップ積層塊の側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、イオン注入された前記チップ積層塊をアニールして前記不純物を拡散しながら活性化して前記半導体チップの前記分離拡散層を形成する工程とを有する製造方法とする。
また、前記チップ積層塊において、隣接する前記半導体チップ同士の間に前記半導体チップより面積が小さなクッション材を前記半導体チップの中央部に配置して隣接する前記半導体チップ間に隙間を設けるとよい。
また、前記チップ積層塊の側面にＣＭＰを行うとよい。
また、前記半導体チップの積層方向を軸として前記チップ積層塊を回転させなが前記チップ積層塊の側面にイオン注入するとよい。
また、前記不純物のイオン注入方向が前記チップ積層塊の側面に対して斜めになると半導体チップの端部にチッピングや欠けができても不純物がイオン注入されてよい。
また、前記チップ積層塊の側面にＣＭＰを行うとよい。
また、前記半導体チップの積層方向を軸として前記チップ積層塊を回転させなが前記チップ積層塊の側面にイオン注入するとよい。
また、前記不純物のイオン注入方向が前記チップ積層塊の側面に対して斜めになると半導体チップの端部にチッピングや欠けができても不純物がイオン注入されてよい。
この発明によれば、深い熱拡散を必要としないので熱履歴が大幅に削減される。また厚いマスク熱酸化膜を必要としないので、高温長時間の熱酸化処理に起因する結晶欠陥も削減される。さらに横方向拡散によるチップサイズ増大が伴わない。
高耐圧化によるさらに深いｐ分離拡散層の形成が、熱履歴の増加を伴わずに非常に容易にできるとともに、結晶方位と関係なく任意にベベル角θを選定することができる。
また、表側のウエハプロセスと裏側のプロセスを終了した通常のＮＰＴ−ＩＧＢＴウエハから逆阻止ＩＧＢＴの製造が可能となり、それぞれの製造受注状態に対応して逆阻止ＩＧＢＴおよび通常のＮＰＴ型−ＩＧＢＴを迅速に製造できるので一括して製造管理することができる。
高耐圧化によるさらに深いｐ分離拡散層の形成が、熱履歴の増加を伴わずに非常に容易にできるとともに、結晶方位と関係なく任意にベベル角θを選定することができる。
また、表側のウエハプロセスと裏側のプロセスを終了した通常のＮＰＴ−ＩＧＢＴウエハから逆阻止ＩＧＢＴの製造が可能となり、それぞれの製造受注状態に対応して逆阻止ＩＧＢＴおよび通常のＮＰＴ型−ＩＧＢＴを迅速に製造できるので一括して製造管理することができる。
縦型ＩＧＢＴの表面ウエハプロセス（ウエハの表側に施した拡散プロセスと電極付けを含むプロセス）および裏面ウエハプロセス工程（ウエハの裏側に施した拡散プロセスと電極付けを含むプロセス）終了した後、ウエハをダイシングテープに貼り合わせて、ダイシングした後、テープに貼り合わせた状態でイオン注入とレーザーアニールを行ってｐ分離拡散層を形成することで、逆阻止ＩＧＢＴを簡便に製造することができる。
また、表面ウエハプロセスおよび裏面ウエハプロセスを終了した後、ブレードダイシングもしくは、レーザーダイシングによるチップ化した後、複数のチップを垂直に、密着もしくは一定間隔を置いて重ねてチップ積層塊にし、チップ側面にイオン注入および熱処理を行うことによって、ｐ分離拡散層を形成して逆阻止ＩＧＢＴを簡便に製造することができる。
ｐ分離拡散層がダイシング面の結晶欠陥／ダメージ層をカバーするように形成されることによって、逆バイアス印加時のキャリア発生を防いで逆阻止能力を持たせることができる。
また、本発明の製造方法を採用することにより、高い性能のデバイス特性と高い長期信頼性を持つ逆阻止ＩＧＢＴを、低コストと短いリードタイムおよび高い良品率で製造することができる。
また、表面ウエハプロセスおよび裏面ウエハプロセスを終了した後、ブレードダイシングもしくは、レーザーダイシングによるチップ化した後、複数のチップを垂直に、密着もしくは一定間隔を置いて重ねてチップ積層塊にし、チップ側面にイオン注入および熱処理を行うことによって、ｐ分離拡散層を形成して逆阻止ＩＧＢＴを簡便に製造することができる。
ｐ分離拡散層がダイシング面の結晶欠陥／ダメージ層をカバーするように形成されることによって、逆バイアス印加時のキャリア発生を防いで逆阻止能力を持たせることができる。
また、本発明の製造方法を採用することにより、高い性能のデバイス特性と高い長期信頼性を持つ逆阻止ＩＧＢＴを、低コストと短いリードタイムおよび高い良品率で製造することができる。
次に、発明の実施の形態を以下の実施例で具体的に説明する。尚、従来構造と同一部位には同一符号を付した。
図１は、この発明の第１実施例の半導体装置の製造方法を説明する工程図であって、図１（ａ）〜図１（ｄ）は工程順に示した製造工程図である。ここでは、逆阻止ＩＧＢＴチップの製造プロセスフローであり、特にｐ分離拡散層６３（高濃度のｐ層）の形成工程を示す。
図１（ａ）に示すように、縦型ＩＧＢＴの表面ウエハプロセス工程でウエハ１００の表側１に図３で示すｎエミッタ層５４、ゲート電極５６、エミッタ電極５８、ゲート電極５６と接続する図示しないゲート電極パッドおよび表面保護膜５９などを形成し、裏面ウエハプロセス工程でウエハ１００の裏側２１（図４（ａ）参照）に図３で示すｐコレクタ層５１およびコレクタ電極６４を形成した後、ウエハ１００の裏側２１のコレクタ電極６４面とダイシングテープ３を向かい合わせて貼り合わせる。ダイシングテープ３はダイシングフレーム（リング状をしたダイシングフレームで図示しないダイシング台に設置されている）に固定されている。ウエハ１００にはＩＧＢＴチップ１２となるＩＧＢＴチップ形成領域１１が多数形成されている。
次に、図１（ｂ）に示すように、断面がＶ字型のブレード４（ダイシングブレードのこと）を用いてダイシングライン１３に沿ってダイシング（切断）を行ないウエハ１００をチップ化する。各ＩＧＢＴチップ１２はダイシングテープ３に貼りついたままである。ブレード４はブレードスピンドルに接続している。
図１（ａ）に示すように、縦型ＩＧＢＴの表面ウエハプロセス工程でウエハ１００の表側１に図３で示すｎエミッタ層５４、ゲート電極５６、エミッタ電極５８、ゲート電極５６と接続する図示しないゲート電極パッドおよび表面保護膜５９などを形成し、裏面ウエハプロセス工程でウエハ１００の裏側２１（図４（ａ）参照）に図３で示すｐコレクタ層５１およびコレクタ電極６４を形成した後、ウエハ１００の裏側２１のコレクタ電極６４面とダイシングテープ３を向かい合わせて貼り合わせる。ダイシングテープ３はダイシングフレーム（リング状をしたダイシングフレームで図示しないダイシング台に設置されている）に固定されている。ウエハ１００にはＩＧＢＴチップ１２となるＩＧＢＴチップ形成領域１１が多数形成されている。
次に、図１（ｂ）に示すように、断面がＶ字型のブレード４（ダイシングブレードのこと）を用いてダイシングライン１３に沿ってダイシング（切断）を行ないウエハ１００をチップ化する。各ＩＧＢＴチップ１２はダイシングテープ３に貼りついたままである。ブレード４はブレードスピンドルに接続している。
図２には、ブレード４の断面形状と途中まで切削されたウエハの断面形状が示されている。右側のブレード４の断面形状はＶ字型をしている場合、左側のブレード４の断面形状は側面が斜めになっており底部が平坦な場合である。途中まで切削されたウエハ１００（半導体基板）の切削部は、右側はＶ溝となり左側は逆台形溝となる。いずれの場合もチップ化された段階ではチップ側面は傾斜面となる。
次に、図１（ｃ）に示すように、ダイシングテープ３にウエハ１００（ＩＧＢＴチップ１２）が貼り付いた状態のまま、ウエハ１００全面にボロンのイオン注１４を行って露出しているダイシングライン１３（ＩＧＢＴチップ１２の側面）にボロンを導入する。図１（ｂ）の時点で、ウエハ１００はＩＧＢＴチップ１２に個片化されているが、ここでは、ＩＧＢＴチップ１２がダイシングテープ３に貼りついた状態のものも便宜的にウエハ１００と呼ぶことにする。
次に、図１（ｄ）に示すように、ダイシングライン１３に沿って、ＩＧＢＴチップ１２の側面に選択的にレーザー照射機５から発射されるレーザー光１６を照射（走査照射）する。ここでは、レーザー光１６にスポット径が１２０μｍ程度のものを用いた。後述するように、ベベル角θ（ダイシング後の裏面を基準としたＩＧＢＴチップ１２の側面の角度）を７０°程度，ウエハの厚さを１００μｍ程度，切断後のＩＧＢＴチップ１２の距離（最短部分）を４０μｍ程度とすると、ダイシングラインの開口の幅は１２０μｍ弱となる。レーザー光１６のスポット径が１２０μｍ程度であるので、ダイシングライン１３に沿ってレーザー光１６走査照射することで、ダイシングライン１３の両側のＩＧＢＴチップ１２の側面を同時にレーザーアニールすることができる。ＩＧＢＴチップ１２の側面に導入されたボロンは、上記のレーザーアニールにより活性化と拡散が行われ、図３に示すｐ分離拡散層６３（高濃度のｐ層）が形成される。その後ＩＧＢＴチップ１２をダイシングテープ３から外して逆阻止ＩＧＢＴの製造工程は終了する。
次に、図１（ｃ）に示すように、ダイシングテープ３にウエハ１００（ＩＧＢＴチップ１２）が貼り付いた状態のまま、ウエハ１００全面にボロンのイオン注１４を行って露出しているダイシングライン１３（ＩＧＢＴチップ１２の側面）にボロンを導入する。図１（ｂ）の時点で、ウエハ１００はＩＧＢＴチップ１２に個片化されているが、ここでは、ＩＧＢＴチップ１２がダイシングテープ３に貼りついた状態のものも便宜的にウエハ１００と呼ぶことにする。
次に、図１（ｄ）に示すように、ダイシングライン１３に沿って、ＩＧＢＴチップ１２の側面に選択的にレーザー照射機５から発射されるレーザー光１６を照射（走査照射）する。ここでは、レーザー光１６にスポット径が１２０μｍ程度のものを用いた。後述するように、ベベル角θ（ダイシング後の裏面を基準としたＩＧＢＴチップ１２の側面の角度）を７０°程度，ウエハの厚さを１００μｍ程度，切断後のＩＧＢＴチップ１２の距離（最短部分）を４０μｍ程度とすると、ダイシングラインの開口の幅は１２０μｍ弱となる。レーザー光１６のスポット径が１２０μｍ程度であるので、ダイシングライン１３に沿ってレーザー光１６走査照射することで、ダイシングライン１３の両側のＩＧＢＴチップ１２の側面を同時にレーザーアニールすることができる。ＩＧＢＴチップ１２の側面に導入されたボロンは、上記のレーザーアニールにより活性化と拡散が行われ、図３に示すｐ分離拡散層６３（高濃度のｐ層）が形成される。その後ＩＧＢＴチップ１２をダイシングテープ３から外して逆阻止ＩＧＢＴの製造工程は終了する。
上記の例では、ダイシングラインの開口の幅とレーザー光のスポット径をほぼ同じとし、１回のレーザー光１６の走査照射でレーザーアニールを完了させている。このほかに、レーザー光１６の光軸を、ＩＧＢＴチップ１２の裏面に垂直な状態から側面に垂直な状態に近づけて行ってもよい。すなわち、各側面について少なくとも１回ずつ（１つのダイシングラインについては少なくとも２回）行うことで、ＩＧＢＴチップ１２の側面に照射されたエネルギーを、ボロンの活性化と拡散に効率よく利用できる。このとき、より小さなスポット径のレーザー光を用いれば、不要な部分へのレーザー光１６の照射を防ぐことができる。
イオン注入１４する前に表面ウエハプロセスは全て終了している。そのため、ＩＧＢＴチップ１２の活性領域の表面には３〜５μｍ程度の厚いアルミニウムによるエミッタ電極５８や図示しないゲート電極パッド、厚いポリイミド膜やシリコン窒化膜やＢＰＳＧ（ボロン・リンガラス）膜による表面保護膜５９（パッシベーション膜）などが形成され、表面がこれらの金属電極や保護膜で被覆されている。
その状態で表面に１×１０14ｉｏｎｓ／ｃｍ2程度のボロンがイオン注入されても、前記の電極や保護膜でイオン注入１４のボロンが遮蔽されるので、ウエハ１００全面にイオン注入１４を行っても問題がなく、耐圧やチャネル抵抗などの電気的特性に影響を与えない。
イオン注入１４する前に表面ウエハプロセスは全て終了している。そのため、ＩＧＢＴチップ１２の活性領域の表面には３〜５μｍ程度の厚いアルミニウムによるエミッタ電極５８や図示しないゲート電極パッド、厚いポリイミド膜やシリコン窒化膜やＢＰＳＧ（ボロン・リンガラス）膜による表面保護膜５９（パッシベーション膜）などが形成され、表面がこれらの金属電極や保護膜で被覆されている。
その状態で表面に１×１０14ｉｏｎｓ／ｃｍ2程度のボロンがイオン注入されても、前記の電極や保護膜でイオン注入１４のボロンが遮蔽されるので、ウエハ１００全面にイオン注入１４を行っても問題がなく、耐圧やチャネル抵抗などの電気的特性に影響を与えない。
尚、前記のＢ+イオン注入をＩＧＢＴチップ１２の側面６２のみに行っても構わない。しかし、この場合、Ｂ+イオンビームをＩＧＢＴチップ１２の側面６２のみ、つまりダイシングライン１３のみに選択的に照射することになり、ビーム径を微小にするなどの高精度なイオン注入技術が必要になる。
また、本製造方法では、Ｖ溝型のブレード４の側面の傾斜を変えることで、ベベル角θ（ダイシング後の裏面を基準としたＩＧＢＴチップ１２の側面の角度）を任意に変えることができる。イオン注入１４の観点からベベル角θは裏面を基準として４０°〜７０°程度が好ましい。ベベル角θが４０°程度より小さい場合には、ダイシングライン１３の幅が広がり微細化の支障となる。また、ベベル角θが７０°程度より大きいと、側面６２からのボロンの打ち込み深さが浅くなり、ｐ分離拡散層６３の厚さが薄くなり空乏層がＩＧＢＴチップ１２の側面に達して漏れ電流の増大を招く。また、イオン注入されたボロンイオンのレーザーアニールによる活性化も困難になる。
また、ボロンのイオン注入角度はＩＧＢＴチップ１２の側面６２に対して出来るだけ直角に近いほど、ＩＧＢＴチップ１２の側面６２からの進入深さが深くなるので好ましい。
前記の特許文献２で記載されたエッチングでチップの側面を形成すると、使用するウエハの結晶方位の関係からベベル角θ（θ＝１２５．３°）が固定されてしまう。しかし、本製造方法では研削でＩＧＢＴチップ１２の側面６２を形成するために、結晶方位と関係なく任意にベベル角θを選定することができる。
また、本製造方法では、Ｖ溝型のブレード４の側面の傾斜を変えることで、ベベル角θ（ダイシング後の裏面を基準としたＩＧＢＴチップ１２の側面の角度）を任意に変えることができる。イオン注入１４の観点からベベル角θは裏面を基準として４０°〜７０°程度が好ましい。ベベル角θが４０°程度より小さい場合には、ダイシングライン１３の幅が広がり微細化の支障となる。また、ベベル角θが７０°程度より大きいと、側面６２からのボロンの打ち込み深さが浅くなり、ｐ分離拡散層６３の厚さが薄くなり空乏層がＩＧＢＴチップ１２の側面に達して漏れ電流の増大を招く。また、イオン注入されたボロンイオンのレーザーアニールによる活性化も困難になる。
また、ボロンのイオン注入角度はＩＧＢＴチップ１２の側面６２に対して出来るだけ直角に近いほど、ＩＧＢＴチップ１２の側面６２からの進入深さが深くなるので好ましい。
前記の特許文献２で記載されたエッチングでチップの側面を形成すると、使用するウエハの結晶方位の関係からベベル角θ（θ＝１２５．３°）が固定されてしまう。しかし、本製造方法では研削でＩＧＢＴチップ１２の側面６２を形成するために、結晶方位と関係なく任意にベベル角θを選定することができる。
図３は、図１の製造方法で製作した逆阻止ＩＧＢＴの要部断面図である。ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４およびｐベース層５３に接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６３がＩＧＢＴチップ１２の側面６２の表面層に配置される。ＩＧＢＴチップ１２の側面６２は、ダイシングライン１３に沿ってＶ溝型のブレード４で形成されたベベル加工面（ベベル角θは４０°〜７０°程度）であり、研削面である。尚、前記のゲート構造はプレーナ型であるが、図６に示すようなトレンチ型の場合もある。
図４は、この発明の第２実施例の半導体装置の製造方法を説明する工程図であって、図４（ａ）〜図４（ｄ）は工程順に示した製造工程図である。ここでは、逆阻止ＩＧＢＴチップの製造プロセスフローであり、特にｐ分離拡散層の形成工程を示す。
図４(ａ)に示すように、縦型ＩＧＢＴの表面ウエハプロセス工程でウエハ１００の表側１に図５に示すエミッタ層５４、ゲート電極５６、エミッタ電極５８、ゲート電極５６と接続する図示しないゲート電極パッドおよび表面保護膜６０などを形成し、裏面ウエハプロセス工程でウエハ１００の裏側２１にコレクタ層およびコレクタ電極を形成した後、ウエハ１００の表側１とダイシングテープ３を向かい合わせて貼り合わせる。ダイシングテープ３はダイシングフレーム２に固定されている。
次に、図４（ｂ）において、断面がＶ溝型のブレード４を用いてウエハ１００の裏面２１よりダイシングを行いチップ化する。ここでダイシングは、裏面のコレクタ電極６４面からブレード４を入れるのでダイシングの位置決め（アライメント）を可能とするために、予め両面アライナーなどで裏面にアライメントマーキング２２を形成しておく。
次に、図４(ｃ)に示すように、ダイシングフレーム２にウエハ１００が貼り付いた状態のまま、ウエハ１００全面にボロンのイオン注入１４を行って露出しているダイシングライン１３（ＩＧＢＴチップ１２の側面６２）にボロンを導入する。
図４(ａ)に示すように、縦型ＩＧＢＴの表面ウエハプロセス工程でウエハ１００の表側１に図５に示すエミッタ層５４、ゲート電極５６、エミッタ電極５８、ゲート電極５６と接続する図示しないゲート電極パッドおよび表面保護膜６０などを形成し、裏面ウエハプロセス工程でウエハ１００の裏側２１にコレクタ層およびコレクタ電極を形成した後、ウエハ１００の表側１とダイシングテープ３を向かい合わせて貼り合わせる。ダイシングテープ３はダイシングフレーム２に固定されている。
次に、図４（ｂ）において、断面がＶ溝型のブレード４を用いてウエハ１００の裏面２１よりダイシングを行いチップ化する。ここでダイシングは、裏面のコレクタ電極６４面からブレード４を入れるのでダイシングの位置決め（アライメント）を可能とするために、予め両面アライナーなどで裏面にアライメントマーキング２２を形成しておく。
次に、図４(ｃ)に示すように、ダイシングフレーム２にウエハ１００が貼り付いた状態のまま、ウエハ１００全面にボロンのイオン注入１４を行って露出しているダイシングライン１３（ＩＧＢＴチップ１２の側面６２）にボロンを導入する。
次に、図４（ｄ）に示すように、ウエハ１００全面にレーザー照射機１５から発射されるレーザー光１６を照射（走査照射）してレーザーアニールを行って、ＩＧＢＴチップ１２の側面６２に導入されたボロンの活性化と拡散を行こないｐ分離拡散層６３（高濃度のｐ層）を形成し、逆阻止ＩＧＢＴの製造工程が終了する。尚、レーザー光１６の走査照射はステージＸＹ機構を動かして行なう。
Ｂ+イオン注入は、先に述べたように、ダイシングライン１３のみに注入されればよいが、イオンビーム径が大きいために、ダイシングライン１３のみに選択的に注入することは困難である。
しかし、本発明では裏面ウエハプロセスは全て終了しており、裏側２１の全面にＡｌ／Ｔｉ／Ｎｉ／Ａｕによる厚い複合金属電極膜（コレクタ電極６４）が形成されているため、１×１０14ｉｏｎｓ／ｃｍ2程度の低ドーズのＢ+が注入されても、この複合金属電極膜で遮蔽されるので問題はない。
Ｖ溝型のブレード４によるダイシングによってベベル加工したＩＧＢＴチップ１２の側面６２へ注入されたボロンの活性化はレーザーアニールによって行なう。レーザー照射機１５から発射されるレーザー光１６はダイシングラインに沿って走査してもよいが、アライメントが煩雑であればウエハ１００全面にレーザー光１６を走査してアニールしても良い。
Ｂ+イオン注入は、先に述べたように、ダイシングライン１３のみに注入されればよいが、イオンビーム径が大きいために、ダイシングライン１３のみに選択的に注入することは困難である。
しかし、本発明では裏面ウエハプロセスは全て終了しており、裏側２１の全面にＡｌ／Ｔｉ／Ｎｉ／Ａｕによる厚い複合金属電極膜（コレクタ電極６４）が形成されているため、１×１０14ｉｏｎｓ／ｃｍ2程度の低ドーズのＢ+が注入されても、この複合金属電極膜で遮蔽されるので問題はない。
Ｖ溝型のブレード４によるダイシングによってベベル加工したＩＧＢＴチップ１２の側面６２へ注入されたボロンの活性化はレーザーアニールによって行なう。レーザー照射機１５から発射されるレーザー光１６はダイシングラインに沿って走査してもよいが、アライメントが煩雑であればウエハ１００全面にレーザー光１６を走査してアニールしても良い。
ＩＧＢＴチップ１２の側面６２以外に照射されても、レーザー光１６は金属電極膜によって反射されるので吸収は起こらない。側面６２以外の部分へレーザー光１６が照射されることによるコレクタ層への不要な熱履歴が生じるなどの問題にはならない。
尚、イオン注入１４の観点からベベル角θは裏面を基準として１３０°〜１５０°程度が好ましい。ベベル角θが１３０°程度より小さい場合には、側面６２からのボロンの打ち込み深さが浅くなり、ｐ分離拡散層６３の厚さが薄くなり空乏層がＩＧＢＴチップ１２の側面６２に達して漏れ電流の増大を招く。また、ベベル角θが１５０°程度より大きいとダイシングライン１３の幅が広がり微細化の支障となると同時に表側１のＩＧＢＴチップ１２のエッジが欠け易くなるので好ましくない。
このように、裏側２１より表側１を広くすることにより、活性領域を広くすることができるので第１実施例より好ましい。
前記したように、特許文献２で記載されたエッチングでＩＧＢＴチップ６２の側面６２を形成すると、使用するウエハ１００の結晶方位（面方位が（１００）面）の関係からベベル角θが固定されてしまう。しかし、本製造方法では研削でＩＧＢＴチップ１２の側面６２を形成するために、結晶方位と関係なく任意にベベル角θを選定することができる。
尚、イオン注入１４の観点からベベル角θは裏面を基準として１３０°〜１５０°程度が好ましい。ベベル角θが１３０°程度より小さい場合には、側面６２からのボロンの打ち込み深さが浅くなり、ｐ分離拡散層６３の厚さが薄くなり空乏層がＩＧＢＴチップ１２の側面６２に達して漏れ電流の増大を招く。また、ベベル角θが１５０°程度より大きいとダイシングライン１３の幅が広がり微細化の支障となると同時に表側１のＩＧＢＴチップ１２のエッジが欠け易くなるので好ましくない。
このように、裏側２１より表側１を広くすることにより、活性領域を広くすることができるので第１実施例より好ましい。
前記したように、特許文献２で記載されたエッチングでＩＧＢＴチップ６２の側面６２を形成すると、使用するウエハ１００の結晶方位（面方位が（１００）面）の関係からベベル角θが固定されてしまう。しかし、本製造方法では研削でＩＧＢＴチップ１２の側面６２を形成するために、結晶方位と関係なく任意にベベル角θを選定することができる。
図５は、図４の製造方法で製作した逆阻止ＩＧＢＴの要部断面図である。ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４およびｐベース層５３に接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６２がＩＧＢＴチップ１２の側面６２に配置される。ＩＧＢＴチップ１２の側面６２は、ダイシングライン１３に沿ってＶ溝型のブレード４で形成されたベベル加工面（角度は表面を基準として１３０°〜１５０°程度）であり、研削面である。
図６は、本発明を用いて形成したトレンチゲート構造の逆阻止ＩＧＢＴの要部断面図である。図５との違いは、半導体基板の表面層にｐベース層５３を貫通しｎドリフト層５２に達するトレンチを形成しこのトレンチの側壁にゲート絶縁膜５５を介してゲート電極５６が形成されている点である。
図６は、本発明を用いて形成したトレンチゲート構造の逆阻止ＩＧＢＴの要部断面図である。図５との違いは、半導体基板の表面層にｐベース層５３を貫通しｎドリフト層５２に達するトレンチを形成しこのトレンチの側壁にゲート絶縁膜５５を介してゲート電極５６が形成されている点である。
図７は、この発明の第３実施例の半導体装置の製造方法を説明する工程図であって、図７（ａ）〜図７（ｄ）は工程順に示した製造工程図である。ここでは、逆阻止ＩＧＢＴチップの製造プロセスフローであり、特にｐ分離拡散層の形成工程を示す。
図７（ａ）に示すように、縦型ＩＧＢＴの表面ウエハプロセスおよび裏面ウエハプロセス工程で図１３に示すエミッタ電極５８、図示しないゲート電極パッドおよび表面保護膜６０やコレクタ電極６４などの形成が終了した後、ブレードによるダイシング、もしくはレーザー光によるダイシングによってチップ化（ベベル角はほぼ９０°程度）し、複数のＩＧＢＴチップ１２を垂直に重ねて配置してチップ積層塊３１（直方体塊）とする。なお、ＩＧＢＴチップ１２の個片化の方法は上記の方法に限るものではない。
ＩＧＢＴチップ１２の厚さが１００μｍ程度の場合には、重ねるチップの枚数は数十枚から数百枚のチップ積層塊３１とする。このときチップの側面を図示しない治具を用いて数十μｍ程度以内に揃える。また、チップの厚さが１００μｍ程度と薄い場合には１０枚程度重ねてダイシングしてチップ化してもよい。また、重ねられたチップには互いにずれないように圧接力を加えるとよい。
その際の複数のＩＧＢＴチップ１２の積層に当たっては、隣接するＩＧＢＴチップ１２同士の間隔を空けずに密着させてもよいが、図８に示すように、ＩＧＢＴチップ１２の間に弱い粘着性を持ったクッションシート３４（スペーサー）を挟んで、一定間隔のスペースを確保してもよい。尚、図８は、半導体チップ１２同士に間隔を空けた場合を示し、図８（ａ）はその斜視図、図８（ｂ）は半導体１２同士の間にクッションシート３４を挟んだチップ積層塊の断面図である。
図７（ａ）に示すように、縦型ＩＧＢＴの表面ウエハプロセスおよび裏面ウエハプロセス工程で図１３に示すエミッタ電極５８、図示しないゲート電極パッドおよび表面保護膜６０やコレクタ電極６４などの形成が終了した後、ブレードによるダイシング、もしくはレーザー光によるダイシングによってチップ化（ベベル角はほぼ９０°程度）し、複数のＩＧＢＴチップ１２を垂直に重ねて配置してチップ積層塊３１（直方体塊）とする。なお、ＩＧＢＴチップ１２の個片化の方法は上記の方法に限るものではない。
ＩＧＢＴチップ１２の厚さが１００μｍ程度の場合には、重ねるチップの枚数は数十枚から数百枚のチップ積層塊３１とする。このときチップの側面を図示しない治具を用いて数十μｍ程度以内に揃える。また、チップの厚さが１００μｍ程度と薄い場合には１０枚程度重ねてダイシングしてチップ化してもよい。また、重ねられたチップには互いにずれないように圧接力を加えるとよい。
その際の複数のＩＧＢＴチップ１２の積層に当たっては、隣接するＩＧＢＴチップ１２同士の間隔を空けずに密着させてもよいが、図８に示すように、ＩＧＢＴチップ１２の間に弱い粘着性を持ったクッションシート３４（スペーサー）を挟んで、一定間隔のスペースを確保してもよい。尚、図８は、半導体チップ１２同士に間隔を空けた場合を示し、図８（ａ）はその斜視図、図８（ｂ）は半導体１２同士の間にクッションシート３４を挟んだチップ積層塊の断面図である。
この場合、図９に示されるように、その後のイオン注入工程において、ＩＧＢＴチップ１２の側面６２のみではなく、ＩＧＢＴチップ１２の表面および裏面の端部側の一部領域についても、チルトイオン注入１４ａ（斜めイオン注入）が可能となる。
ＩＧＢＴチップ１２のエッジ部にダイシングによるチッピングやハンドリングによるチップ欠けが生じている場合、このチルトイオン注入１４ａにより、図１０に示されるチッピング部にもイオン注入されるので非常に効果的である。
またクッションシート３４により隣り合うＩＧＢＴチップ１２同士が擦れあってキズをつけてしまうことを防止できる。
次に、図７（ｂ）に示すように、このチップ積層塊３１の側面をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）盤３２を用いてＣＭＰによる研磨を行なう。この工程は、ダイシング面が鏡面に近い仕上がりの場合は省いても構わない。
このＣＭＰ研磨処理は、図１１に示されるように、ダンシング面近傍の結晶欠陥３６やダメージ層３７や微小なチッピングなど除去するのに効果的である。
次に、図７（ｃ）に示すように、ＣＭＰ研磨後の洗浄を行った後、チップ積層塊３１の側面にイオン注入１４を行う。チップ積層塊３１の側面全てに渡ってイオン注入１４によるドーパント導入をするために、チップ積層塊３１を回転軸３３回転させながらイオン注入１４する。または、図示しないステージに固定してイオン注入１４を４つの側面についてそれぞれ行ってもよい。
ＩＧＢＴチップ１２のエッジ部にダイシングによるチッピングやハンドリングによるチップ欠けが生じている場合、このチルトイオン注入１４ａにより、図１０に示されるチッピング部にもイオン注入されるので非常に効果的である。
またクッションシート３４により隣り合うＩＧＢＴチップ１２同士が擦れあってキズをつけてしまうことを防止できる。
次に、図７（ｂ）に示すように、このチップ積層塊３１の側面をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）盤３２を用いてＣＭＰによる研磨を行なう。この工程は、ダイシング面が鏡面に近い仕上がりの場合は省いても構わない。
このＣＭＰ研磨処理は、図１１に示されるように、ダンシング面近傍の結晶欠陥３６やダメージ層３７や微小なチッピングなど除去するのに効果的である。
次に、図７（ｃ）に示すように、ＣＭＰ研磨後の洗浄を行った後、チップ積層塊３１の側面にイオン注入１４を行う。チップ積層塊３１の側面全てに渡ってイオン注入１４によるドーパント導入をするために、チップ積層塊３１を回転軸３３回転させながらイオン注入１４する。または、図示しないステージに固定してイオン注入１４を４つの側面についてそれぞれ行ってもよい。
このチップ積層塊３１の回転方法として、図１２に示すように複数の円柱形状の支持棒３８にチップ積層塊３１を挟み、この支持棒３８を回転させることで、このチップ積層塊３１をイオン注入１４中に回転させることができる。
チップ積層塊３１を、キズつけずに滑らかに回転させるためには、支持棒３７の表面の材質がシリコーン樹脂などの柔らかい材質でコーティングされている事が望ましい。
また支持棒３８のチップ積層塊３１への押し付けは、図１２（ｂ）に示されるように、バネ３９などの弾力材で押し付けるのが望ましい。
また、図示しない回転支持棒を用いて回転軸方向へチップ積層塊３１を圧接しながら回転させてイオン注入１４しても構わない。
ＣＭＰ研磨で除去できなかったダイシング面近傍の結晶欠陥３６やダメージ層３７の影響を少なくするため、高加速のイオン注入装置を用いて、できるだけ高い注入エネルギー（深い飛程）でイオン注入を行い、ＩＧＢＴチップ１２の側面６２から深い位置までボロンが導入されたｐ分離拡散層６３を形成することが望ましい。
高加速イオン注入装置は高価であり、さらに十分なイオンビーム電流が得られないので、高ドーズ量のイオン注入は時間が掛かって難しいが、本発明によれば、チップを束ねて、一括して注入するので、高加速イオン注入装置を用いて時間を掛けて高ドーズ量注入しても、十分スループットが得られる。
チップ積層塊３１を、キズつけずに滑らかに回転させるためには、支持棒３７の表面の材質がシリコーン樹脂などの柔らかい材質でコーティングされている事が望ましい。
また支持棒３８のチップ積層塊３１への押し付けは、図１２（ｂ）に示されるように、バネ３９などの弾力材で押し付けるのが望ましい。
また、図示しない回転支持棒を用いて回転軸方向へチップ積層塊３１を圧接しながら回転させてイオン注入１４しても構わない。
ＣＭＰ研磨で除去できなかったダイシング面近傍の結晶欠陥３６やダメージ層３７の影響を少なくするため、高加速のイオン注入装置を用いて、できるだけ高い注入エネルギー（深い飛程）でイオン注入を行い、ＩＧＢＴチップ１２の側面６２から深い位置までボロンが導入されたｐ分離拡散層６３を形成することが望ましい。
高加速イオン注入装置は高価であり、さらに十分なイオンビーム電流が得られないので、高ドーズ量のイオン注入は時間が掛かって難しいが、本発明によれば、チップを束ねて、一括して注入するので、高加速イオン注入装置を用いて時間を掛けて高ドーズ量注入しても、十分スループットが得られる。
次に、図７（ｄ）に示すように、イオン注入１４後、アルミ電極（エミッタ電極５８）に熱ダメージを与えないような温度範囲で電気炉でアニールを行うか、もしくはチップ積層塊３１に高エネルギーのパルスレーザーを照射してレーザーアニールしてもよい。
レーザーアニール後、チップ積層塊３１を再び個々のチップに分解し、逆阻止ＩＧＢＴチップの製造工程が全て終了する。
前記の第１〜第３実施例で示した本発明によれば、ウエハ１００の表面から深い熱拡散を必要としないので大幅に熱履歴が削減される。厚いマスク熱酸化膜を必要としないので、高温長時間の熱酸化処理に起因する結晶欠陥も削減されることで高い良品率を確保できる。また、長時間の熱拡散処理が短時間でよくなり、リード時間を短縮できる。
さらに横方向拡散によるチップサイズ増大が伴わない。
高耐圧化によるさらに深いｐ分離拡散層６３の形成も、従来技術ではこれ以上の深い熱拡散は困難であるが、本発明によれば、さらに深いｐ分離拡散層６３、つまり高耐圧の逆阻止ＩＧＢＴの製造が熱履歴の増加を伴わずに非常に容易できる。熱履歴の増加を伴わないことで、高い良品率を確保できる。
また、本発明によれば表面ウエハプロセスおよび裏面ウエハプロセスを終了した通常のＮＰＴ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ）−ＩＧＢＴウエハから逆阻止ＩＧＢＴの製造が可能になる。それぞれのタイプのＩＧＢＴの製造受注状態に応じて逆阻止ＩＧＢＴおよびＮＰＴ型−ＩＧＢＴを短時間で製造することができることから、それぞれ個別に受注量にあわせて製造管理する必要がなくなり、製造管理の簡略化を図ることができる。
図１３は、図７の製造方法で製作した逆阻止ＩＧＢＴの要部断面図である。ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４と接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６３がＩＧＢＴチップ１２の側面６２に配置される。ＩＧＢＴチップ１２の側面６２は、ダイシングラインに沿ってブレード４で形成されたベベル加工面（角度は裏面を基準として９０°程度）であり、研削面である。尚、前記のゲート構造はプレーナ型であるが、トレンチ型の場合もある。
レーザーアニール後、チップ積層塊３１を再び個々のチップに分解し、逆阻止ＩＧＢＴチップの製造工程が全て終了する。
前記の第１〜第３実施例で示した本発明によれば、ウエハ１００の表面から深い熱拡散を必要としないので大幅に熱履歴が削減される。厚いマスク熱酸化膜を必要としないので、高温長時間の熱酸化処理に起因する結晶欠陥も削減されることで高い良品率を確保できる。また、長時間の熱拡散処理が短時間でよくなり、リード時間を短縮できる。
さらに横方向拡散によるチップサイズ増大が伴わない。
高耐圧化によるさらに深いｐ分離拡散層６３の形成も、従来技術ではこれ以上の深い熱拡散は困難であるが、本発明によれば、さらに深いｐ分離拡散層６３、つまり高耐圧の逆阻止ＩＧＢＴの製造が熱履歴の増加を伴わずに非常に容易できる。熱履歴の増加を伴わないことで、高い良品率を確保できる。
また、本発明によれば表面ウエハプロセスおよび裏面ウエハプロセスを終了した通常のＮＰＴ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ）−ＩＧＢＴウエハから逆阻止ＩＧＢＴの製造が可能になる。それぞれのタイプのＩＧＢＴの製造受注状態に応じて逆阻止ＩＧＢＴおよびＮＰＴ型−ＩＧＢＴを短時間で製造することができることから、それぞれ個別に受注量にあわせて製造管理する必要がなくなり、製造管理の簡略化を図ることができる。
図１３は、図７の製造方法で製作した逆阻止ＩＧＢＴの要部断面図である。ｐコレクタ層５１上にｎドリフト層５２が配置され、ｎドリフト層５２上にｐベース層５３が配置され、ｐベース層５３の表面層にｎエミッタ層５４が配置されている。ｎエミッタ層５４とｎドリフト層５２に挟まれたｐベース層５３上にゲート絶縁膜５５を介してゲート電極５６が配置され、ゲート電極５６上の層間絶縁膜５７上にｎエミッタ層５４と接続するエミッタ電極５８が配置される。またゲート電極５６と接続する図示しないゲート電極パッドがエミッタ電極５８と隣接して配置される。ｐコレクタ層５１上にコレクタ電極６４が配置される。ｐベース層５３とチップ端部の間に耐圧構造部６０が配置され、この耐圧構造部６０の一部であるｐ端部層６１とｐコレクタ層５１の両層に接するｐ拡散分離層６３がＩＧＢＴチップ１２の側面６２に配置される。ＩＧＢＴチップ１２の側面６２は、ダイシングラインに沿ってブレード４で形成されたベベル加工面（角度は裏面を基準として９０°程度）であり、研削面である。尚、前記のゲート構造はプレーナ型であるが、トレンチ型の場合もある。
１ 表側
２ ダイシングフレーム
３ ダイシングテープ
４ ブレード
５ ブレードスピンドル
１１ ＩＧＢＴチップ形成領域
１２ ＩＧＢＴチップ
１３ ダイシングライン
１４ イオン注入
１４ａ チルトイオン注入
１５ レーザー照射機
１６ レーザー光
２１ 裏側
２２ アライメントマーキング
２３ ステージＸＹ機構
３１ チップ積層塊
３２ ＣＭＰ盤
３３ 回転軸
３４ クッションシート
３５ チッピング
３６ 結晶欠陥
３７ ダメージ層
３８ 支持棒
３９ バネ
５１ ｐコレクタ層
５２ ｎドリフト層
５３ ｐベース層
５４ ｎエミッタ層
５５ ゲート絶縁膜
５６ ゲート電極
５７ 層間絶縁膜
５８ エミッタ電極
５９ 表面保護膜
６０ 耐圧構造部
６１ ｐ端部層
６２ 側面
６３ ｐ分離拡散層
１００ ウエハ
２ ダイシングフレーム
３ ダイシングテープ
４ ブレード
５ ブレードスピンドル
１１ ＩＧＢＴチップ形成領域
１２ ＩＧＢＴチップ
１３ ダイシングライン
１４ イオン注入
１４ａ チルトイオン注入
１５ レーザー照射機
１６ レーザー光
２１ 裏側
２２ アライメントマーキング
２３ ステージＸＹ機構
３１ チップ積層塊
３２ ＣＭＰ盤
３３ 回転軸
３４ クッションシート
３５ チッピング
３６ 結晶欠陥
３７ ダメージ層
３８ 支持棒
３９ バネ
５１ ｐコレクタ層
５２ ｎドリフト層
５３ ｐベース層
５４ ｎエミッタ層
５５ ゲート絶縁膜
５６ ゲート電極
５７ 層間絶縁膜
５８ エミッタ電極
５９ 表面保護膜
６０ 耐圧構造部
６１ ｐ端部層
６２ 側面
６３ ｐ分離拡散層
１００ ウエハ
Claims (10)
- 半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置において、
前記半導体チップの側面が、断面形状がＶ字型もしくは逆台形型のブレードを用いてダイシングを行った研削面で前記半導体チップ裏面と前記半導体チップの側面のなす角度が４０度以上７０度以下、あるいは１３０度以上１５０度以下であり、前記分離拡散層が前記半導体チップの側面の表面層に形成された拡散層であることを特徴とする半導体装置。 - 前記ゲート電極が、半導体基板表面にゲート絶縁膜を介して形成されるプレーナゲート電極もしくはトレンチ側壁にゲート絶縁膜を介して形成されるトレンチゲート電極であることを特徴とする請求項１に記載の半導体装置。
- 半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、
半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、
前記半導体ウエハの裏側をダイシングテープを介してダイシングフレームに貼り付ける工程と、
断面形状がＶ字型もしくは逆台形型のブレードを用いて前記半導体ウエハの表側からダイシングを行い、半導体チップ裏面と半導体チップ側面のなす角度が９０°未満である半導体チップにする工程と、
前記ダイシングフレームに前記半導体チップが貼り付いた状態で前記半導体チップの側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、
少なくとも前記半導体チップの側面に選択的にレーザー光を照射しレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、
半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、
前記半導体ウエハの表側をダイシングテープを介してダイシングフレームに貼り付ける工程と、
断面形状がＶ字型もしくは逆台形型のブレードを用いて前記半導体チップの裏側からダイシングを行い、半導体チップ裏面と半導体チップ側面のなす角度が９０°超である半導体チップにする工程と、
前記ダイシングフレームに前記半導体チップが貼り付いた状態で前記半導体チップの側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、
少なくとも前記半導体チップの側面に選択的にレーザー光を照射しレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記分離拡散層を形成する工程は、前記半導体チップの裏側全面にレーザー光を照射してレーザーアニールを行い、前記半導体チップの側面に導入された前記不純物を活性化した分離拡散層を形成する工程であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 半導体チップの側面に形成された分離拡散層と、該分離拡散層と接続し半導体チップ裏面に形成されたコレクタ層と、前記分離拡散層と接続し前記半導体チップの表面層に形成された耐圧構造部と、前記耐圧構造部に囲まれた前記半導体チップ表面層に形成されたエミッタ層ならびにゲート電極と、前記コレクタ層上に形成されたコレクタ電極と、前記エミッタ層上に形成されるエミッタ電極と、前記ゲート電極と接続し前記エミッタ電極と隣接するゲート電極パッドと、を有する半導体装置の製造方法において、
半導体ウエハの表側に前記エミッタ層、前記エミッタ電極、前記ゲート電極、前記ゲート電極パッド、前記表面保護膜を、半導体ウエハの裏側に前記コレクタ層、前記コレクタ電極を形成する工程と、
前記半導体ウエハにダイシングを行い側面の角度が半導体チップ裏面を基準としてほぼ直角である半導体チップにする工程と、
前記半導体チップの側面を揃えて前記半導体チップを積層してチップ積層塊とする工程と、
前記チップ積層塊の側面に前記コレクタ層と同一の導電型の不純物をイオン注入する工程と、
イオン注入された前記チップ積層塊をアニールして前記不純物を拡散しながら活性化して前記半導体チップの前記分離拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記チップ積層塊において、隣接する前記半導体チップ同士の間に前記半導体チップより面積が小さなクッション材を前記半導体チップの中央部に配置して隣接する前記半導体チップ間に隙間を設けることを特徴とした請求項６に記載の半導体装置の製造方法。
- 前記チップ積層塊の側面にＣＭＰを行うことを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
- 前記半導体チップの積層方向を軸として前記チップ積層塊を回転させなが前記チップ積層塊の側面にイオン注入することを特徴とする請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
- 前記不純物のイオン注入方向が前記チップ積層塊の側面に対して斜めになることを特徴とする請求項６〜９のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008015761A JP5358960B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008015761A JP5358960B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009177039A JP2009177039A (ja) | 2009-08-06 |
| JP5358960B2 true JP5358960B2 (ja) | 2013-12-04 |
Family
ID=41031812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008015761A Expired - Fee Related JP5358960B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5358960B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5621271B2 (ja) * | 2010-02-12 | 2014-11-12 | 富士電機株式会社 | 逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法 |
| JP5195816B2 (ja) | 2010-05-17 | 2013-05-15 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2012129285A (ja) * | 2010-12-14 | 2012-07-05 | Disco Abrasive Syst Ltd | ウェーハ生産方法 |
| JP6111527B2 (ja) * | 2012-04-02 | 2017-04-12 | 富士電機株式会社 | 逆阻止型半導体装置 |
| CN206194745U (zh) * | 2016-07-22 | 2017-05-24 | 三垦电气株式会社 | 半导体装置 |
| JP6953246B2 (ja) * | 2017-09-08 | 2021-10-27 | 浜松ホトニクス株式会社 | 半導体ウエハの製造方法、半導体エネルギー線検出素子の製造方法、及び半導体ウエハ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353455A (ja) * | 2001-05-28 | 2002-12-06 | Toshiba Corp | 電力用半導体素子 |
| JP2003142774A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
| JP5011634B2 (ja) * | 2003-08-29 | 2012-08-29 | 富士電機株式会社 | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 |
| JP4857578B2 (ja) * | 2005-03-28 | 2012-01-18 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-01-28 JP JP2008015761A patent/JP5358960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009177039A (ja) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5082211B2 (ja) | 半導体装置の製造方法 | |
| JP4982948B2 (ja) | 半導体装置の製造方法 | |
| US8507327B2 (en) | Semiconductor device manufacturing method thereof | |
| JP5358960B2 (ja) | 半導体装置およびその製造方法 | |
| JP5614451B2 (ja) | 半導体装置の製造方法 | |
| JP5655931B2 (ja) | 半導体装置の製造方法 | |
| JP5560538B2 (ja) | 半導体装置の製造方法 | |
| JP5807724B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9779968B2 (en) | Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used | |
| JP2003505860A (ja) | 中性子変質を使用する電荷補償半導体素子の製造方法 | |
| JP4857578B2 (ja) | 半導体装置の製造方法 | |
| WO2019012875A1 (ja) | 半導体装置の製造方法 | |
| JP4826290B2 (ja) | 半導体素子の製造方法 | |
| JP2006319079A (ja) | 半導体装置およびその製造方法 | |
| JP5549532B2 (ja) | 半導体装置の製造方法 | |
| JP2007123357A (ja) | 半導体素子の製造方法 | |
| JP5201305B2 (ja) | 半導体装置の製造方法 | |
| US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
| JP2013239600A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP4572529B2 (ja) | 半導体素子の製造方法 | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JP5382098B2 (ja) | 半導体装置の製造方法 | |
| JP2012004174A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
| JP2017069269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5857575B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |