JP6094680B2 - 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板 - Google Patents

部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板 Download PDF

Info

Publication number
JP6094680B2
JP6094680B2 JP2015534134A JP2015534134A JP6094680B2 JP 6094680 B2 JP6094680 B2 JP 6094680B2 JP 2015534134 A JP2015534134 A JP 2015534134A JP 2015534134 A JP2015534134 A JP 2015534134A JP 6094680 B2 JP6094680 B2 JP 6094680B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
thermoplastic resin
sheet
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015534134A
Other languages
English (en)
Other versions
JPWO2015029783A1 (ja
Inventor
大介 釣賀
大介 釣賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015029783A1 publication Critical patent/JPWO2015029783A1/ja
Application granted granted Critical
Publication of JP6094680B2 publication Critical patent/JP6094680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板に関する。
電子部品を内蔵した樹脂多層基板の製造方法としては、電子部品を収容するための貫通孔が形成された１以上の樹脂シートを積層し、その貫通孔によって形成されたキャビティ内に、真空吸引などの公知技術によって個別に保持された電子部品を配置した後に、キャビティ内に配置された電子部品の露出部分を覆うように樹脂シートを積層する方法が知られている。
ここで、平面的に見たときのキャビティ（貫通孔）のサイズが電子部品のサイズと同じであると、電子部品の位置が少しずれただけであっても電子部品がキャビティに入らないこととなるので、そのような事態を避けるためにキャビティ（貫通孔）のサイズは、ずれ幅の最大値のずれを許容するように電子部品のサイズより大きく作られる。したがって、キャビティ内に電子部品が配置された状態では、電子部品の外周側面とキャビティの内周側面との間に間隙が生じる。
このような間隙が生じる場合、複数の樹脂シートを樹脂多層基板として一体化するための熱圧着時に、樹脂の流動によって埋まる領域が大きくなる。この樹脂の流動に押されることにより、電子部品の位置ずれが生じやすいという問題があった。また、場合によっては、電子部品周囲の回路パターン（例えば金属箔などからなる平面導体や、導電性ペースト由来のビアホール導体）にも形状が変化して電気的特性が変化してしまったり、ショートが起こってしまったりするなどの不具合が生じることがあった。
特許文献１（特開２００６−７３７６３号公報）には、このような電子部品を内蔵した樹脂多層基板の製造において、樹脂シートの貫通孔の内壁に複数の突起を設ける方法が開示されている。この方法においては、チップ部品をキャビティ内に配置する際には、これらの突起の先端を潰しつつ電子部品を圧入することとなる。こうして、チップ部品は突起によって側方から固定されるため、周囲の凹部（キャビティ）へのチップ部品の挿入時における振動や、次工程への搬送時に生じる振動等によって、チップ部品が所定の位置からずれるといった不具合を抑制できる旨記載されている。
特開２００６−７３７６３号公報
上述のように、電子部品の外周側面とキャビティの内周側面との間の間隙は大きくしておく必要があるが、この間隙が大きい場合には、熱圧着時の樹脂の流動によって生じる電子部品の位置ずれが問題となる。なお、特許文献２のように貫通孔に突起を設けた場合でも、間隙はある程度大きく確保せざるを得ず、製造工程での振動等による電子部品の位置ずれは防止できたとしても、熱圧着時の樹脂の流動による電子部品の位置ずれを十分に防止することは難しかった。また、電子部品をキャビティ内に配置する際に、この突起が電子部品を弾いてしまい、電子部品の配置に不具合を生じる可能性もあった。
そこで、本発明は、電子部品を内蔵した樹脂多層基板において、電子部品の位置ずれを十分に防止しつつ、特性劣化を抑制することのできる、部品一体型シートの製造方法、および、電子部品を内蔵した樹脂多層基板の製造方法を提供することを目的とする。
本発明は、電子部品と、熱可塑性樹脂を含む熱可塑性の樹脂シートとが一体化された部品一体型シートの製造方法であって、
前記電子部品の一方の主面上の少なくとも一部分、または、前記樹脂シートの一方の主面上の前記電子部品と接着される部分の少なくとも一部分に、前記樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂を含むペーストを塗布するペースト塗布工程と、
前記電子部品を前記ペーストを介して前記樹脂シートに搭載する搭載工程と、
前記ペーストを乾燥させる乾燥工程と
を含む、部品一体型シートの製造方法である。
前記ペーストは、前記樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなるフィブリル化した粉末を含むことが好ましい。前記樹脂シートに含まれる熱可塑性樹脂は、液晶ポリマーを主成分として含むものであることが好ましい。
また、本発明は、電子部品を内蔵した樹脂多層基板の製造方法であって、
上記の製造方法によって製造された部品一体型シートと、前記電子部品を収容するための貫通孔を有する１以上の熱可塑性樹脂シートとを、前記電子部品が前記貫通孔によって形成されるキャビティ内に配置されるように積層する積層工程と、
積層された前記部品一体型シートおよび１以上の前記熱可塑性樹脂シートを熱圧着する熱圧着工程とを含む、製造方法にも関する。
また、本発明は、熱可塑性樹脂を含む熱可塑性の樹脂層と、内蔵された電子部品とを含む樹脂多層基板であって、
前記電子部品の一方の主面上の少なくとも一部分において、前記樹脂層に含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなる接着層を含む、樹脂多層基板にも関する。
本発明では、あらかじめ樹脂シートの表面に電子部品を固定した部品一体型シートを作製することで、電子部品を内蔵した樹脂多層基板における電子部品の位置ずれを十分に防止しつつ、樹脂シートと同じ材料を用いて電子部品を樹脂シートに固定することで、樹脂多層基板の特性劣化を抑制することができる。
実施形態１の部品一体型シートの製造工程（ペースト塗布工程）を説明するための断面模式図である。 実施形態１の部品一体型シートの製造工程（搭載工程）を説明するための断面模式図である。 実施形態１の樹脂多層基板の製造工程（積層工程）を説明するための断面模式図である。 実施形態１の樹脂多層基板の製造工程（熱圧着工程）を説明するための断面模式図である。 実施形態２の部品一体型シートの製造工程（ペースト塗布工程）を説明するための断面模式図である。
＜部品一体型シートの製造＞
本発明において、「部品一体型シート」とは、電子部品と、熱可塑性樹脂を含む熱可塑性の樹脂シートとが一体化されたものをいう。
本発明の部品一体型シートの製造方法は、少なくともペースト塗布工程と、電子部品の搭載工程と、ペーストの乾燥工程とを含む。
（ペースト塗布工程）
ペースト塗布工程では、樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂を含むペーストが使用される。熱可塑性樹脂としては、例えば、液晶ポリマー（ＬＣＰ）、ポリエチレン（ＰＥ）、熱可塑性ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド（ＰＥＩ）、ポニフェニレンスルファイド（ＰＰＳ）が挙げられる。
通常、熱可塑性樹脂は粉末の形態でぺースト中に分散され、ペーストは熱可塑性樹脂の粉末を分散させるための分散媒を含んでいる。分散媒は、熱可塑性樹脂が溶融または分解しない温度で除去可能な液体であることが好ましい。このような分散媒としては、例えば、エタノール、ターピネオール、ブチルラクトン、イソプロピルアルコールなどを用いることができる。
ペースト中に含まれる熱可塑性樹脂の粉末は、特に限定されず、球状の粒子等からなる粉末であってもよいが、（樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなる）フィブリル化した粒子を含む「フィブリル化した粉末」であることが好ましい。「フィブリル化した粉末」（以下、「フィブリル化粉末」と略す場合がある）とは、多数のフィブリル（例えば、フィブリル状の繊維状の枝、フィブリルからなる網状構造）を有する粒子から構成される粉末であり、粒子全体が実質的にフィブリル化されているものを指す。
フィブリル化粉末を構成する熱可塑性樹脂は、電子部品が固定される樹脂シートに含まれる熱可塑性樹脂と同じ樹脂であるため、本発明で使用される熱可塑性樹脂は、フィブリル化することのできる樹脂であることが好ましい。フィブリル化することのできる熱可塑性樹脂としては、例えば、液晶ポリマー、ポリエチレン、ポリイミドが挙げられる。このうち、より好ましい熱可塑性樹脂は、液晶ポリマーである。
フィブリル化粉末は、多数のフィブリルを有するため、表面付近に多数の空隙を有しており、嵩密度が低いものとなる。乾燥状態でのフィブリル化粉末全体の嵩密度は、好ましくは０．０１〜０．２であり、より好ましくは０．０３〜０．０８である。このため、積層体の熱圧着時の圧縮によりフィブリル化粉末が潰れることで、熱可塑性樹脂を含むペーストの塗布部分において過度に厚みが増加することが抑制される。これにより、樹脂多層基板が平坦化され易くなる。
フィブリル化粉末には、それを構成する粒子同士の接着性や、フィブリル化粉末と樹脂シートとの接着性をさらに向上させるために、少なくともその一部に、紫外線（ＵＶ）またはプラズマの照射による表面処理が施されていてもよい。なお、プラズマによる表面処理よりも紫外線による表面処理の方が接合性向上効果が大きいため、より好ましい。
フィブリル化した粉末は、例えば、２軸配向された熱可塑性樹脂フィルムを凍結粉砕法などを用いて粉砕し、さらに、湿式高圧破砕装置で破砕する方法によって、製造することができる。湿式高圧破砕装置とは、原料粒子の分散液を高圧で狭小なノズル（チャンバー）に通過させ、その時に生じるせん断力等によって原料粒子を破砕する装置である。なお、分散液を狭小なノズルに通過にさせ、かつ、分散液を高圧で何らかのターゲットに衝突させることのできる装置であってもよい。
湿式高圧破砕装置としては、例えば、特開２００３−１０６６３号公報、特開２００１−２９７７６号公報に開示されるような、原料供給口に供給された原料を加圧して装置本体に送り、この本体で原料中の物質を微粒化して取り出すことのできる装置を用いることができる。ここで、加圧流体中の物質は、貫通孔、溝等での合流衝突、分流拡張により所望の粒径（粒度分布により定まる）のものに微粒化される。また、特開２０００−４４８号公報に開示されるような、高圧流体を硬質体に衝突させることにより、流体に隋体する物質を微粒子化するための流体衝突装置を用いることができる。なお、市販の湿式高圧破砕装置としては、例えば、アドバンスト・ナノ・テクノロジィ株式会社製の「湿式キャビテーションミル」が挙げられる。
なお、湿式高圧破砕装置を用いる以外の方法では、パウダーの変形が生じるのみで、フィブリル化粉末はほとんど生じない。例えば、特開２００２−３４８４８７号公報には、液晶ポリマー（ＬＣＰ）と反応性を持つ共重合体とＬＣＰの混合物からなる２軸延伸フィルムを粉砕して、平板状の幹部と枝部からなるＬＣＰフィラーを得る方法が記載されている。また、特開２００４−０４３６２４号公報には、ＬＣＰフィルムを切断・粉砕・叩開等の方法によりフレーク化する方法が記載されている。しかし、これらの方法では、いずれも、フィルム状物を出発材料としているが、平板状物やフレーク状物が得られるのみで、多数のフィブリルを有するフィブリル化粉末を得ることは出来ていない。
湿式高圧破砕装置のノズルをＬＣＰパウダー分散液が通過する際の圧力は、好ましくは２０ＭＰａ以上、より好ましくは５０ＭＰａ以上である。ノズルをＬＣＰパウダー分散液が通過する際の圧力がこのような所望の範囲となるようにするためには、ノズルの径や原料供給口における加圧の圧力を適宜調整すればよい。
フィブリル化粉末は、多数のフィブリルを有する（フィブリル化された）粒子を含むため、乾燥工程後のフィブリル化粒子同士の接合性を向上させ、ペーストを介した樹脂シートと電子部品との接合性を向上させることができる。
また、フィブリル化粉末を含むペーストは、フィブリル化していない熱可塑性樹脂粉末を含むペーストと比較して粘度が高く、分散媒と粉末の分離が生じにくいため、接着性を阻害したり、発ガスや電気特性悪化の原因になったりする他のバインダー樹脂成分等を添加する必要がない。また、回路基板材料に用いた場合の吸湿による特性変化や、吸湿によるポップコーン現象の発生などの問題が生じる恐れもなくなる。
このようなペーストは、（１）電子部品の一方の主面上の少なくとも一部分、または、（２）樹脂シートの一方の主面上の電子部品と接着される部分の少なくとも一部分に塗布される。なお、（１）の場合において、電子部品の一方の主面は、電子部品の外部電極等が形成された面と反対側の主面（天面）であることが好ましい。
（搭載工程）
搭載工程では、電子部品をペーストを介して樹脂シートの所定の位置に搭載する。電子部品の搭載は、例えば、汎用の部品搭載機を用いて実施することができる。
（乾燥工程）
乾燥工程では、ペーストを乾燥させる。乾燥は、電子部品が樹脂シートに固定（仮固定）されるような方法である限り、種々公知の方法により実施でき、加熱を行ってもよいが、必ずしも加熱を行う必要はない。なお、加熱を行う場合の温度は、熱可塑性樹脂が溶融または分解しない温度とすることが好ましい。具体的な乾燥工程での温度は、例えば、１００〜２００℃であり、好ましくは１３０〜１８０℃である。
加熱は、例えば、オーブンやホットプレートを用いて行うことができる。また、上記の搭載工程での、樹脂シートおよび電子部品が載置されるステージが加熱機構を有している場合、搭載工程と同時に乾燥工程を実施することも可能である。
＜電子部品を内蔵した樹脂多層基板の製造＞
本発明の電子部品を内蔵した樹脂多層基板の製造方法は、少なくとも、部品一体型シートと、他の熱可塑性の樹脂シートとを積層する積層工程と、積層工程によって得られた積層体の熱圧着工程とを含む。
（積層工程）
積層工程では、少なくとも、上記のようにして製造された部品一体型シートと、電子部品を収容するための貫通孔を有する１以上の熱可塑性の樹脂シートとを積層する。この際、電子部品が貫通孔によって形成されるキャビティ内に配置されるように、積層する。
積層工程では、さらに、キャビティ内に収容された電子部品の露出部分を覆うように熱可塑性樹脂シートを積層してもよい。この場合、熱圧着工程では、この熱可塑性樹脂シートも含めて熱圧着される。
このような積層工程は、製造効率や製造コスト面の観点から、一連の操作により、連続して、あるいは、同時に実施されることが好ましい。
なお、通常、樹脂多層基板を構成する樹脂シートの少なくとも一方の主面には、導体配線層が形成されている。導体配線層の構成材料としては、配線基板に用いられる種々公知の材質を使用することができるが、好ましくは金属である。金属としては、例えば、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などが挙げられ、好ましくは銅または銅合金である。
（熱圧着工程）
熱圧着工程では、少なくとも積層された部品一体型シートおよび貫通孔を有する１以上の熱可塑性の樹脂シートを、熱可塑性の樹脂シートの軟化開始温度以上の温度によって加熱および加圧を行うことにより熱圧着する。なお、キャビティ内に収容された電子部品の露出部分を覆うための熱可塑性の樹脂シート等も同時に熱圧着してもよい。
熱可塑性の樹脂シートは、熱処理により樹脂が流れ易いため、熱圧着工程での加熱の温度は、比較的低温であることが望ましい。
このように積層された樹脂シートを一括して熱圧着する樹脂多層基板の製造方法は、従来のビルドアップ工法などに比べて、生産性や積み重ね精度が大幅に改善されている。
以下、部品一体型シートの製造方法、および、電子部品を内蔵した樹脂多層基板の製造方法の実施形態について、図面を参照して説明する。なお、図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。
［実施形態１］
（部品一体型シートの製造）
図１を参照して、まず、電子部品４の外部電極４１側の面に、部品搭載機のマウンターノズル６を吸着させ、その状態で、フィブリル化した熱可塑性樹脂を有機溶媒に分散したペーストを、電子部品の天面に塗布する（塗布工程）。このペーストとしては、例えば、フィブリル化液晶ポリマー粉末５〜２０重量％、残部が有機溶剤からなるものを用いることができる。ぺーストの塗布方法としては、印刷、ディスペンス、転写などが挙げられる。なお、ペーストは、必ずしも図１のように電子部品４の全面に塗布する必要はなく、樹脂シート１と接触する部分の少なくとも一部分に塗布されていればよい。
次に、図２を参照して、別途、銅を主成分とする金属箔２を片面に備え、ビアホール導体３を有する液晶ポリマーを主成分として含む樹脂シート１を準備する。ビアホール導体３は、樹脂シート１にレーザ等により孔を設け、その孔他例えば銀、銅、ニッケル、スズを含む導電性ペーストを付与することによって設けられる。この導電性ペーストは後の熱圧着工程における熱により金属化する。次に、この樹脂シート１の所定の位置に電子部品４の位置決めを行い、電子部品４を上記ペースト５を介して樹脂シート１に搭載する（搭載工程）。なお、電子部品４の搭載前に、金属箔２に対しては予め回路パターンを形成するようにエッチングなどによりパターニングが施されていてもよい。また、金属箔２やビアホール導体３は必ずしも設けられていなくてもよい。
次に、この電子部品４が搭載された樹脂シート１を１８０℃以上の温度に保持して、ペースト５を乾燥させる（乾燥工程）。これにより、ペースト５中の有機溶媒が揮発し、残ったフィブリル化した熱可塑性樹脂が接着性を発現することで、電子部品４をペースト５の乾燥物を介して樹脂シート１に固定することが出来る。このようにして、位置決めされた電子部品４が固定された樹脂シート１（部品一体型シート）が作製される。
（電子部品を内蔵した樹脂多層基板の製造）
図３を参照して、上記のようにして作製された部品一体型シート、電子部品４を収納するための開口部（貫通孔）を有する熱可塑性の樹脂シート１１、電子部品４の外部電極４１と電気的に接続されるランドビア３１を有する熱可塑性の樹脂シート１２、および、熱可塑性の樹脂シート１３を、電子部品４が樹脂シート１１の貫通孔によって形成されるキャビティ１１０内に配置されるように、所定の順序で積層する。複数の樹脂シート１１，１２，１３における、金属箔２による回路パターンやビアホール導体３も樹脂シート１と同様のプロセスで設けられる。なお、樹脂シートの枚数は本実施形態に限定されるものではない。
次に、積層された複数の樹脂シート（樹脂層）１，１１，１２，１３を熱圧着（加熱および真空プレス）する（熱圧着工程）。なお、図４に示されるように、熱圧着工程により、電子部品４の外周側面とキャビティ１１０の内周側面との間の間隙は、樹脂シートを構成する熱可塑性樹脂の流動によって埋められた状態となっている。
さらに、熱圧着された樹脂多層基板を冷却することで、電子部品４を内蔵した樹脂多層基板が作製される。なお、必要に応じて、この後に、表面電極（図示せず）のめっきや、他の電子部品（実装部品）の積載等を実施してもよい。
なお、電子部品を樹脂シートに固定するための接着成分が樹脂シートと異なる場合、たとえば公知の接着剤によって樹脂シートと電子部品を接着するような場合を想定すると、積層後の樹脂シートを熱処理した際に、接着成分からガスが発生したり、接着成分が膨張することによって特性劣化を引き起こす恐れがあるが、本発明では、接着成分が樹脂シートと同じ成分（熱可塑性樹脂）であるため、このような特性劣化が抑制される。また、樹脂シートとは異なる材料を含まないため、樹脂多層基板の特性が変化しにくい。したがって、基板における回路設計等を容易にすることが可能になる。以上から、樹脂多層基板を構成する樹脂シートと同じ樹脂シートを粉砕してなる粉末を用いたペーストをペースト５として用いることが最も好ましい。
また、本発明においては、電子部品があらかじめ樹脂シートに固定されているため、キャビティ内での固定構造を必要とせずに、電子部品の位置ずれを防止することが可能となる。また、部品一体型シートを構成する樹脂シートが面として電子部品をキャビティ側へ抑え付けるため、電子部品のみを搬送機器で搬送してキャビティ内に収めるような場合と比べて、電子部品が弾かれることが抑制される。したがって、キャビティを狭くしても安定して電子部品をキャビティに配置することができる。これにより、突起などの部材を設けなくても電子部品を安定してキャビティ内に保持できる。また、キャビティを狭くできるので、電子部品の位置ずれや、電子部品周囲の回路パターンの形状の変化などを抑制することができる。
また、部品一体型シートを事前に作製しない場合は、まず貫通孔を有する複数の樹脂シートを積層して、電子部品を収容するためのキャビティを形成した後に、そのキャビティ内に電子部品を収容し、その後さらに電子部品を被覆するための樹脂シートを積層するといった複雑な積層工程が必要となるが、本発明のように、あらかじめ部品一体型シートを作製しておくことで、この部品一体型シートを他の樹脂シートと同様に積層することができるため、製造効率や製造コスト面で有利となる。
［実施形態２］
本実施形態は、部品一体型シートの製造において、ペースト塗布工程で、図５にしめされるように、樹脂シート１の一方の主面上の電子部品４と接着される部分にペースト５を塗布する点が実施形態１とは異なっている。
それ以外の点は、実施形態１と同様にして、部品一体型シートを製造し、電子部品を内蔵した樹脂多層基板を製造する。なお、本実施形態においても、実施形態１と同様の効果が奏される。
なお、いずれの実施形態においても、ペースト塗布工程において樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂を含むペーストを用いる場合、電子部品の一方の主面上の少なくとも一部分において、樹脂シート（樹脂層）に含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなる接着層を含む樹脂多層基板が得られる。かかる接着層は、樹脂シートと同じ材料であるが、例えば、多層樹脂基板の断面を確認することで、接着層を含むことを確認することができる。
また、各実施の形態においてキャビティに配置される電子部品とは、ＩＣチップのような能動部品、チップコンデンサ，チップインダクタ，チップ抵抗等の受動部品、またはフェライト基板のような樹脂多層基板とは異なる材料からなる異種基板もすべて含む概念である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１１，１２，１３ 樹脂シート（樹脂層）、１１０ キャビティ、２ 導体配線層（導体箔）、３ ビアホール導体、３１ ランドビア、４ 電子部品、４１ 外部電極、５ ペースト、６ マウンターノズル。

Claims (4)

  1. 電子部品と、熱可塑性樹脂を含む熱可塑性の樹脂シートとが一体化された部品一体型シートの製造方法であって、
    前記電子部品の一方の主面上の少なくとも一部分、または、前記樹脂シートの一方の主面上の前記電子部品と接着される部分の少なくとも一部分に、前記樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂を含むペーストを塗布するペースト塗布工程と、
    前記電子部品を前記ペーストを介して前記樹脂シートに搭載する搭載工程と、
    前記ペーストを乾燥させる乾燥工程と
    を含み、
    前記ペーストは、前記樹脂シートに含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなるフィブリル化した粉末を含む、部品一体型シートの製造方法。
  2. 前記樹脂シートに含まれる熱可塑性樹脂は、液晶ポリマーを主成分として含むものである、請求項１に記載の部品一体型シートの製造方法。
  3. 電子部品を内蔵した樹脂多層基板の製造方法であって、
    請求項１または２に記載の部品一体型シートの製造方法によって製造された部品一体型シートと、前記電子部品を収容するための貫通孔を有する１以上の熱可塑性樹脂シートとを、前記電子部品が前記貫通孔によって形成されるキャビティ内に配置されるように積層する積層工程と、
    積層された前記部品一体型シートおよび１以上の前記熱可塑性樹脂シートを熱圧着する熱圧着工程とを含む、樹脂多層基板の製造方法。
  4. 熱可塑性樹脂を含む熱可塑性の樹脂層と、内蔵された電子部品とを含む樹脂多層基板であって、
    前記電子部品の一方の主面上の少なくとも一部分において、前記樹脂層に含まれる熱可塑性樹脂と同じ熱可塑性樹脂からなるフィブリル化した粒子同士の接合物を含む熱可塑性樹脂層である接着層を含む、樹脂多層基板。
JP2015534134A 2013-08-29 2014-08-13 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板 Active JP6094680B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013178325 2013-08-29
JP2013178325 2013-08-29
PCT/JP2014/071369 WO2015029783A1 (ja) 2013-08-29 2014-08-13 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板

Publications (2)

Publication Number Publication Date
JPWO2015029783A1 JPWO2015029783A1 (ja) 2017-03-02
JP6094680B2 true JP6094680B2 (ja) 2017-03-15

Family

ID=52586352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015534134A Active JP6094680B2 (ja) 2013-08-29 2014-08-13 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板

Country Status (3)

Country Link
JP (1) JP6094680B2 (ja)
CN (2) CN105379437B (ja)
WO (1) WO2015029783A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6365760B2 (ja) * 2015-03-06 2018-08-01 株式会社村田製作所 複合体シート、その製造方法、樹脂多層基板およびその製造方法
CN114051674B (zh) * 2019-07-05 2024-02-06 株式会社自动网络技术研究所 配线模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138215B2 (ja) * 1996-07-19 2001-02-26 松下電器産業株式会社 回路基板用基材とプリプレグ及びそれを用いたプリント回路基板
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP5007746B2 (ja) * 2007-06-15 2012-08-22 株式会社村田製作所 部品内蔵基板
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法
JP2010141029A (ja) * 2008-12-10 2010-06-24 Fujikura Ltd プリント配線板及びその製造方法
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
JP5760260B2 (ja) * 2011-08-11 2015-08-05 株式会社フジクラ 部品内蔵プリント基板及びその製造方法

Also Published As

Publication number Publication date
WO2015029783A1 (ja) 2015-03-05
CN105379437B (zh) 2018-04-27
JPWO2015029783A1 (ja) 2017-03-02
CN105379437A (zh) 2016-03-02
CN108449871A (zh) 2018-08-24
CN108449871B (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US11646127B2 (en) Fibrillated liquid crystal polymer powder, method of producing fibrillated liquid crystal polymer powder, paste, resin multilayer substrate, and method of producing resin multilayer substrate
TW545100B (en) Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP5743038B2 (ja) 樹脂多層基板およびその製造方法
JP5064210B2 (ja) 電子モジュール及びその製造方法
US20080017409A1 (en) Multilayer board
JP2003347748A (ja) 多層配線基板及びその製造方法。
JP6365760B2 (ja) 複合体シート、その製造方法、樹脂多層基板およびその製造方法
JP2003332749A (ja) 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2004186645A (ja) 回路基板およびその製造方法
US8963017B2 (en) Multilayer board
JP4879276B2 (ja) ３次元電子回路装置
US20110266033A1 (en) Multilayer board
JP6094680B2 (ja) 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板
WO2017164174A1 (ja) 電磁波シールドフィルム
WO2011040502A1 (ja) 回路基板及びその製造方法
Bahr et al. A novel integration of stereolithography and inkjet printing for multichip modules with high frequency packaging applications
JP2005191549A (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2022077489A (ja) 放熱導電性フレキシブル基板
CN101370360B (zh) 埋有电子器件的印刷线路板及其制造方法
JP3960178B2 (ja) 多層プリント基板
JP5347297B2 (ja) 電子部品実装配線板、電子部品実装配線板の電磁ノイズ除去方法、及び電子部品実装配線板の製造方法
US20020058137A1 (en) Dielectric spacing layer
JP2011071360A (ja) 回路基板の製造方法
JP2013206979A (ja) プリント基板
JP2015032817A (ja) ビア付き配線基板の製造方法および多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150