JP6083127B2 - 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 - Google Patents
積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 Download PDFInfo
- Publication number
- JP6083127B2 JP6083127B2 JP2012092093A JP2012092093A JP6083127B2 JP 6083127 B2 JP6083127 B2 JP 6083127B2 JP 2012092093 A JP2012092093 A JP 2012092093A JP 2012092093 A JP2012092093 A JP 2012092093A JP 6083127 B2 JP6083127 B2 JP 6083127B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fiber base
- resin
- laminate
- laminated board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
- B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
- B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
- B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
- B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
- B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
- B32B5/28—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer impregnated with or embedded in a plastic substance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
- B32B2260/02—Composition of the impregnated, bonded or embedded layer
- B32B2260/021—Fibrous or filamentary layer
- B32B2260/023—Two or more layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
- B32B2260/04—Impregnation, embedding, or binder material
- B32B2260/046—Synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
- B32B2262/10—Inorganic fibres
- B32B2262/101—Glass fibres
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2305/00—Condition, form or state of the layers or laminate
- B32B2305/07—Parts immersed or impregnated in a matrix
- B32B2305/076—Prepregs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/30—Properties of the layers or laminate having particular thermal properties
- B32B2307/308—Heat stability
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/50—Properties of the layers or laminate having particular mechanical properties
- B32B2307/558—Impact strength, toughness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/70—Other properties
- B32B2307/732—Dimensional properties
- B32B2307/734—Dimensional stability
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Reinforced Plastic Materials (AREA)
Description
近年、軽薄短小化の要求、部材コスト、加工コストなどの削減による基板コスト低減、電気的特性の向上などの理由から積層板の薄型化が進んでいる。最近では、積層板の厚みが0.4mm程度、さらには0.2mm以下のものも開発されている。
本発明は上述のような課題に鑑みてなされたものであり、反りが低減され、薄型回路基板として適した積層板を提供することを課題とする。
繊維基材層と樹脂層を備える複数のプリプレグが、プリプレグ同士が直接接するように積層されてなり、回路基板のコア層に用いられる積層板であって、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、上記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、上記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。上記繊維基材層の数nが2のときは、上記第一繊維基材層および上記第四繊維基材層、並びに、上記第二繊維基材層および上記第三繊維基材層はそれぞれ同一の繊維基材層を示す。上記繊維基材層の数が3のときは、上記第二繊維基材層および上記第四繊維基材層は同一の繊維基材層を示す。)としたとき、
下記式(1)および(2)の条件をいずれも満たし、
上記樹脂層は無機充填材を含み、
上記樹脂層中の上記無機充填材の含有量が上記樹脂層全体に対して20質量%以上80質量%以下であり、
当該積層板はビルドアップ層を含まない、積層板が提供される。
D3/n<D1 (1)
D3/n<D2 (2)
上記本発明における積層板と、
上記積層板の少なくとも一面に設けられた、第五繊維基材層を含む上記ビルドアップ層と、
を備え、
積層方向においては、
上記積層板の上記一方の面と、上記ビルドアップ層に含まれる上記第五繊維基材層の中心線との距離をD6とし、
上記ビルドアップ層の表面と上記第五繊維基材層の中心線との距離をD7としたとき、D6>D7を満たす、ビルドアップ層付き積層板が提供される。
さらに、本発明によれば、
上記本発明における積層板またはビルドアップ層付き積層板を含む、回路基板が提供される。
上記本発明における回路基板に半導体素子が搭載された、半導体パッケージが提供される。
繊維基材層と樹脂層を備える複数のプリプレグが積層されてなり、回路基板のコア層に用いられる積層板の製造方法であって、
厚さ方向において上記繊維基材層が偏在しているプリプレグを含む、複数のプリプレグを準備する第一工程と、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、上記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、上記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。上記繊維基材層の数nが2のときは、上記第一繊維基材層および上記第四繊維基材層、並びに、上記第二繊維基材層および上記第三繊維基材層はそれぞれ同一の繊維基材層を示す。上記繊維基材層の数が3のときは、上記第二繊維基材層および上記第四繊維基材層は同一の繊維基材層を示す。)としたとき、
下記式(1)および(2)の条件をいずれも満たすように、上記複数のプリプレグを重ね合わせる第二工程と、
D3/n<D1 (1)
D3/n<D2 (2)
重ね合わせた上記複数のプリプレグを成形する第三工程と、
を有し、
上記樹脂層は無機充填材を含み、
上記樹脂層中の上記無機充填材の含有量が上記樹脂層全体に対して20質量%以上80質量%以下であり、
当該積層板はビルドアップ層を含まない、積層板の製造方法が提供される。
D3/n<D1 (1)
D3/n<D2 (2)
D4<D1 (3)
D5<D2 (4)
以下、実施形態(A)について説明する。
実施形態(A)では、積層板に含まれる繊維基材層の数nが2である。なお、繊維基材層の数nが2のときは、第一繊維基材層101および第四繊維基材層105a、並びに、第二繊維基材層101aおよび第三繊維基材層105はそれぞれ同一の繊維基材層を示す。よって、これ以降は、第一繊維基材層101および第三繊維基材層105のみを用いて説明する。
はじめに、本実施形態における積層板の構成について説明する。
図1は、本実施形態における積層板100aの構成を示す断面図である。積層板100aは、第一繊維基材層101、第一樹脂層102、および第二樹脂層103を備える第一プリプレグ104と、第三繊維基材層105、第三樹脂層106、および第四樹脂層107を備える第二プリプレグ108とが、積層方向において、第一繊維基材層101および第三繊維基材層105が外側に配置されるように積層されて得られる。
このとき「外側に配置される」とは、図1に示すように、第一繊維基材層101の中心線A1と、第三繊維基材層105の中心線A2との距離をD1とし、積層板の厚さをD3としたとき、第一繊維基材層101および第三繊維基材層105が、D3/2<D1を満たすように配置されることを意味する。
また、積層板の反りの防止効果をより効果的に得るためには、積層板の一方の面110と、第一繊維基材層101の中心線A1との距離D4とし、他方の面111と第三繊維基材層105の中心線A2との距離D5としたとき、D4<D1およびD5<D1の条件をさらに満たすように配置されることが好ましい。
以上のように、繊維基材層を積層板の外側に配置することによって、膨張応力を積層板の中心に移動させることにより積層板の単体反りを低減化できる。
つぎに、本実施形態における積層板100aの製造方法について説明する。図2(a)および図2(b)は、本実施形態における積層板の製造工程を示す断面図である。
なお、第一樹脂層102の厚さが第二樹脂層103の厚さよりも厚いものを使用し、さらに、第三樹脂層106の厚さが第四樹脂層107の厚さよりも厚いものを使用する。すなわち、第一プリプレグ104および第二プリプレグ108の両方とも、厚さ方向において、第一繊維基材層101および第三繊維基材層105がそれぞれ偏在している。以下、このように繊維基材が偏在しているプリプレグを非対称プリプレグと呼ぶ。なお、プリプレグの製造方法については後述する。
このとき「外側に配置される」とは、図1に示すように、第一繊維基材層101の中心線A1と、第三繊維基材層105の中心線A2との距離をD1とし、積層板の厚さをD3としたとき、第一繊維基材層101および第三繊維基材層105が、D3/2<D1を満たすように配置されることを意味する。
また、積層板の反りの防止効果をより効果的に得るためには、図1に示すように、積層板の一方の面110と、第一繊維基材層101の中心線A1との距離D4とし、他方の面111と第三繊維基材層105の中心線A2との距離D5としたとき、D4<D1およびD5<D1の条件をさらに満たすように配置されることが好ましい。
また、積層板の反りの防止効果をより効果的に得るためには、図1に示すように、第一繊維基材層101および第三繊維基材層105が、積層板の中心線B1に対してそれぞれ対称に配置されることが好ましい。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、2MPa以上4MPa以下がより好ましい。
つぎに、本実施形態における積層板100aを構成するプリプレグの製造方法について説明する。
積層板100aに含まれるプリプレグは、繊維基材に一または二以上の樹脂組成物を含浸させ、その後、半硬化させて得られる、繊維基材層と樹脂層を備えるシート状の材料である。このような構造のシート状材料は、誘電特性、高温多湿下での機械的、電気的接続信頼性などの各種特性に優れ、回路基板用の積層板の製造に適しており、好ましい。
図3は、プリプレグの製造方法を示す断面図である。ここでは、あらかじめキャリア材料5a、5bを製造し、このキャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する方法について、具体的に説明する。
このような減圧下で繊維基材11とキャリア材料5a、5bとを接合する他の装置としては、例えば真空ボックス装置、真空ベクレル装置などを用いることができる。
上記の方法を用いれば、キャリア材料5aおよび5bの樹脂層の厚みを調節することによって、厚さ方向において繊維基材層が偏在したプリプレグを作製することができる。
乾燥機で所定の温度で加熱して、塗布された樹脂ワニス4の溶剤を揮発させると共に樹脂組成物を半硬化させてプリプレグを製造する。
ここで樹脂層の厚みとは、繊維基材層と樹脂層の界面から当該樹脂層の反対側界面までの距離であり、繊維基材層に含浸している樹脂を含まない。
また、非対称プリプレグの第二樹脂層103および第四樹脂層107の厚みC2と第一樹脂層102および第三樹脂層106の厚みC1との比(C2/C1)が0.1<C2/C1<0.9の範囲であることが、反りの制御を容易にする観点から好ましい。なお、樹脂層の厚みは、例えばプリプレグの硬化後の断面を光学顕微鏡で観察することにより測定できる。
(繊維基材層)
本実施形態における、第一繊維基材層101および第三繊維基材層105に使用される繊維基材としては、とくに限定されないが、ガラスクロスなどのガラス繊維基材、ポリベンゾオキサゾール樹脂繊維、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維などのポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維などのポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維などを主成分として構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙などを主成分とする紙基材などの有機繊維基材などが挙げられる。これらの中でも、強度、吸水率の点からガラスクロスがとくに好ましい。また、ガラスクロスを用いることにより、積層板の熱膨張係数をさらに小さくすることができる。
積層板100aにおける第一繊維基材層101および第三繊維基材層105は同じでもよいし、異なっていてもよい。
繊維基材に含浸させる樹脂組成物としては、とくに限定されないが、低線膨張率および高弾性率を有し、熱衝撃性の信頼性に優れたものであることが好ましい。樹脂組成物は、熱硬化性樹脂を含んでいるのが好ましい。
熱硬化性樹脂としては、とくに限定されないが、低線膨張率および高弾性率を有し、熱衝撃性の信頼性に優れたものであることが好ましい。
また、熱硬化性樹脂のガラス転移温度は、好ましくは160℃以上350℃以下であり、より好ましくは180℃以上300℃以下である。このようなガラス転移温度を有する熱硬化性樹脂を用いることにより、鉛フリー半田リフロー耐熱性がさらに向上するという効果が得られる。
これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーを併用してもよい。
ノボラック型シアネート樹脂としては、例えば、下記一般式(I)で示されるものを使用することができる。
シアネート樹脂などのMwは、例えば、GPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
(式中、R1は水素原子またはメチル基を表す。R2はそれぞれ独立的に水素原子、炭素原子数1〜4のアルキル基、アラルキル基、ナフタレン基、またはグリシジルエーテル基含有ナフタレン基を表す。oおよびmはそれぞれ0〜2の整数であって、かつoまたはmのいずれか一方は1以上である。)
無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。
無機充填材の平均粒子径は、例えば、レーザー回折式粒度分布測定装置(HORIBA製、LA−500)により、粒子の粒度分布を体積基準で測定し、そのメディアン径(D50)を平均粒子径とする。
ガラス状ポリマー層は、例えば、メタクリル酸メチルの重合物などで構成され、ゴム状ポリマー層は、例えば、ブチルアクリレート重合物(ブチルゴム)などで構成される。コアシェル型ゴム粒子の具体例としては、スタフィロイドAC3832、AC3816N(商品名、ガンツ化成社製)、メタブレンKW−4426(商品名、三菱レイヨン社製)が挙げられる。架橋アクリロニトリルブタジエンゴム(NBR)粒子の具体例としては、XER−91(平均粒子径0.5μm、JSR社製)などが挙げられる。
このほか、必要に応じて、樹脂組成物にはカップリング剤、硬化促進剤、硬化剤、熱可塑性樹脂、有機充填材などの添加剤を適宜配合することができる。本実施形態で用いられる樹脂組成物は、上記成分を有機溶剤などにより溶解および/または分散させた液状形態で好適に用いることができる。
また、下記一般式(X)で表されるビスフェノールアセトフェノン構造を有するフェノキシ樹脂を用いるのも好ましい。
つづいて、本実施形態における金属箔付き積層板200について説明する。
本実施形態における積層板100aは、図4に示すような、少なくとも片面に金属箔201が形成された、金属箔付き積層板200としてもよい。
金属箔の厚みは、好ましくは1μm以上18μm以下である。より好ましくは2μm以上12μm以下である。金属箔201の厚みが上記範囲内であると、微細パターンが形成可能であり、積層板を薄型化できる。
次いで、プリプレグと金属箔などとを重ねたものを真空プレス機で加熱、加圧するかあるいは乾燥機で加熱することで積層板を得ることができる。
つづいて、本実施形態におけるビルドアップ層付き積層板300について説明する。
積層板100aは、図5に示すように、当該積層板の少なくとも一方の面110の上部に、第五繊維基材層301と樹脂層を備えるビルドアップ層303がさらに形成されていてもよい。ここで、第五繊維基材層301は含まなくても構わないが、第五繊維基材層301を含むとビルドアップ層付き積層板300の反りの防止効果が高まる。
ビルドアップ層303の積層方法としては、とくに限定されないが、積層板100aの積層方法と同様の方法であってもよいし、別の方法であってもよい。
ビルドアップ層303に使用される材料は、とくに限定されないが、積層板100aに使われる材料を適宜使用してもよいし、別の材料を使用してもよい。
つづいて、本実施形態における回路基板400について説明する。
積層板100aは、図7に示すような回路基板400に用いることができる。回路基板400の製造方法としては、とくに限定されないが、例えば、以下のような方法がある。
つづいて、本実施形態におけるソルダーレジスト層付き回路基板500について説明する。
回路基板400は、図8に示すように、当該回路基板の少なくとも一方の面110(ビルドアップ層が形成される場合はビルドアップ層の表面310)に、第六繊維基材層501と樹脂層を備えるソルダーレジスト層503がさらに形成されていてもよい。ここで、第六繊維基材層501は含まなくても構わないが、第六繊維基材層501を含むとソルダーレジスト層付き回路基板500の反りの防止効果が高まる。
さらに、本実施形態における回路基板500に、半導体素子601を搭載することにより、図10に示すような半導体パッケージ600を製造することができる。本実施形態における半導体パッケージ600は、とくに限定されないが、例えば、回路加工された金属箔付き積層板100a、ビルドアップ層303、ソルダーレジスト層503、および半導体素子601を有するものである。
以下の実施形態では、実施形態(A)と異なる点を中心に説明する。
以下、実施形態(B)について説明する。
実施形態(B)では、積層板に含まれる繊維基材層の数nが3である。本実施形態によれば、実施形態(A)と同様の効果が得られる。さらに、繊維基材層の数nが、実施形態(A)よりも多いため、さらに優れた機械的強度を得ることができる。
図11は、本実施形態における積層板100bの構成を示す断面図である。
また、積層板の反りの防止効果をより効果的に得るためには、D4<D1およびD5<D2の条件をさらに満たすように配置されることが好ましい。
本実施形態における積層板100bの製造方法について説明する。図12(a)〜図12(d)は、本実施形態における積層板の製造工程を示す断面図である。
はじめに、第一繊維基材層101、第一樹脂層102、および第二樹脂層103を備える第一プリプレグ104と、第二繊維基材層101a、第五樹脂層701、および第六樹脂層702を備える第三プリプレグ703と、第三繊維基材層105、第三樹脂層106、および第四樹脂層107を備える第二プリプレグ108とを準備する。
また、積層板の反りの防止効果をより効果的に得るためには、図11に示すように、D4<D1およびD5<D2の条件をさらに満たすように配置されることが好ましい。
なお、積層方法としては、とくに限定されないが、例えば、実施形態(A)と同様の方法を用いることができる。
また、図12(c)のように、厚さが異なる対称プリプレグを用いても、図12(d)に示すような本実施形態における積層板100b2が得られる。
以下、実施形態(C)について説明する。
実施形態(C)では、積層板に含まれる繊維基材層の数nが4である。本実施形態によれば、実施形態(A)および(B)と同様の反り低減効果が得られる。さらに、繊維基材層の数nが、実施形態(A)および(B)よりも多いため、さらに優れた機械的強度を得ることができる。
また、積層板の反りの防止効果をより効果的に得るためには、D4<D1およびD5<D2の条件を満たすように配置されることが好ましい。
本実施形態における積層板100cの製造方法について説明する。図14〜図16は、本実施形態における積層板の製造方法を示す断面図である。
はじめに、第一繊維基材層101、第一樹脂層102、および第二樹脂層103を備える第一プリプレグ104と、第二繊維基材層101a、第五樹脂層701、および第六樹脂層702を備える第三プリプレグ703と、第四繊維基材層105a、第七樹脂層801、および第八樹脂層802を備える第四プリプレグ803と、第三繊維基材層105、第三樹脂層106、および第四樹脂層107を備える第二プリプレグ108とを準備する。
このとき、第一プリプレグ104および第二プリプレグ108は非対称プリプレグであり、第三プリプレグ703および第四プリプレグ803は対称プリプレグである。
このとき「外側に配置される」とは、図13に示すように、第一繊維基材層101の中心線A1と、第一繊維基材層101に隣接する第二繊維基材層101aの中心線A3との距離をD1とし、第三繊維基材層105の中心線A2と、第三繊維基材層105に隣接する第四繊維基材層105aの中心線A4との距離をD2としたとき、D3/4<D1およびD3/4<D2の条件をいずれも満たすように、配置されることを意味する。
また、積層板の反りの防止効果をより効果的に得るためには、図13に示すように、D4<D1およびD5<D2の条件を満たすように配置されることが好ましい。
なお、積層方法としては、とくに限定されないが、例えば、実施形態(A)または実施形態(B)と同様の方法を用いることができる。
また、図15(a)のように、厚さが異なる対称プリプレグを積層しても、図15(b)のような本実施形態における積層板100c2が得られる。
また、図16(a)のように、四つの非対称プリプレグを積層しても、図16(b)のような本実施形態における積層板100c3が得られる。
エポキシ樹脂A:ビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)
エポキシ樹脂B:ナフタレン骨格変性クレゾールノボラック型エポキシ樹脂(DIC社製、EXA−7320)
エポキシ樹脂C:ナフタレンジオールジグリシジルエーテル(DIC社製、エピクロンHP−4032D)
エポキシ樹脂D:ナフタレンエーテル型エポキシ樹脂(DIC社製、HP−6000)
エポキシ樹脂E:多官能ナフタレン型エポキシ樹脂(DIC社製、HP−4750)
シアネート樹脂B:ビスフェノールA型シアネート樹脂(ロンザジャパン社製、プリマセットBA230)
シアネート樹脂C:一般式(II)で表わされるp−キシレン変性ナフトールアラルキル型シアネート樹脂(ナフトールアラルキル型フェノール樹脂(東都化成社製、「SN−485」)と塩化シアンの反応物)
フェノール樹脂B:ナフトールアラルキル型フェノール樹脂(東都化成社製、SN−485)
ビスマレイミド樹脂A(ケイアイ化成工業社製、BMI−70)
(合成例)
容量1Lの反応容器に、テトラメチルビフェニル型エポキシ樹脂(ジャパンエポキシレジン社製「YX−4000」、エポキシ当量185g/eq)100g、ビスフェノールアセトフェノン80g、およびシクロヘキサノン70gを入れ撹拌して溶解させた。つぎに、50wt%テトラメチルアンモニウムクロライド溶液0.4gを滴下し、窒素雰囲気下、180℃で5時間反応させた。反応終了後、析出物をろ過し、真空乾燥機にて、95℃で8時間真空乾燥し、上記一般式(X)で表される重量平均分子量38,000、ガラス転移温度130℃のビスフェノールアセトフェノン構造を含むフェノキシ樹脂を得た。
充填材B:球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)
充填材C:水酸化アルミニウム(昭和電工社製、HP−360)
充填材D:シリコーン粒子(信越化学工業社製、KMP600、平均粒径5μm)
カップリング剤B:エポキシシラン(信越化学工業社製、KBM−403E)
硬化触媒A:上記一般式(IX)に該当するオニウム塩化合物のリン系触媒(住友ベークライト社製、C05−MB)
硬化触媒B:ジシアンジアミド
着色剤A:フタロシアニンブルー/ベンゾイミダゾロン/メチルエチルケトン(=1/1/8)混合物:(山陽色素社製)
以下の手順を用いて、本実施形態における積層板を作製した。
まず、プリプレグの製造について説明する。使用した樹脂ワニスの組成を表1に示し、得られたプリプレグ1〜15が有する各層の厚みを表2に示す。なお、表2〜4に記載のP1〜P15とはプリプレグ1〜プリプレグ15を意味し、表2に記載のユニチカとはユニチカグラスファイバー株式会社、日東紡とは日東紡株式会社を意味する。なお、プリプレグ1〜8は非対称プリプレグ、プリプレグ9〜15は対称プリプレグとなる。
1.樹脂組成物のワニスAの調製
エポキシ樹脂Aとしてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)11.0重量部、フェノール樹脂Aとしてビフェニルジメチレン型フェノール樹脂(日本化薬社製、GPH−103)8.8重量部、シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)16.0重量部、シアネート樹脂BとしてビスフェノールA型シアネート樹脂(ロンザジャパン社製、プリマセットBA230)4.0重量部、をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)60.0重量部とカップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスA(樹脂ワニスA)を調製した。
樹脂ワニスAをPETフィルム(ポリエチレンテレフタレート、帝人デュポンフィルム社製ピューレックスフィルム、厚さ36μm)上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが13.0μmとなるように塗工し、これを160℃の乾燥装置で5分間乾燥して、第一樹脂層用のPETフィルム付き樹脂シートA(キャリア材料A)を得た。
第一樹脂層用のキャリア材料A、および第二樹脂層用のキャリア材料Bをガラス繊維基材(厚さ15μm、ユニチカグラスファイバー社製Eガラス織布、E02Z 04 53SK、IPC規格1015、線膨張係数:5.5ppm/℃)の両面に樹脂層が繊維基材と向き合うように配し、図3に示す真空ラミネート装置および熱風乾燥装置により樹脂組成物を含浸させ、PETフィルムが積層されたプリプレグを得た。
このとき、第一樹脂層の厚み(C1)が9μm、ガラス繊維基材層の厚みが15μm、第二樹脂層の厚み(C2)が3μmで、総厚27μmであり、C2/C1が0.33であった。なお、樹脂層の厚みは、プリプレグの断面を切り出し、光学顕微鏡で観察することにより測定した。
プリプレグ2、4、5は、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
1.樹脂組成物のワニスBの調製
エポキシ樹脂Bとしてナフタレン骨格変性クレゾールノボラック型エポキシ樹脂(DIC社製、EXA−7320)12.0重量部、シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)12.0重量部、フェノキシ樹脂Aとして上記で作製したビスフェノールアセトフェノン構造を含むフェノキシ樹脂5.6重量部、硬化触媒Aとして上記一般式(IX)に該当するオニウム塩化合物のリン系触媒(住友ベークライト社製、C05−MB)0.2重量部をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)65.0重量部、充填材Bとして球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)5.0重量部、とカップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスB(樹脂ワニスB)を調製した。
プリプレグ3は、上記で得られた樹脂ワニスBを用い、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
プリプレグ6は、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)を表2のように変え、用いたガラス繊維基材を厚さ28μm、日東紡株式会社製Tガラス織布、WTX1035−53−X133、IPC規格1035、線膨張係数:2.8ppm/℃のものに変えたこと以外は、プリプレグ1と同様にして製造した。
1.樹脂組成物のワニスCの調製
エポキシ樹脂Aとしてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)8.0重量部、エポキシ樹脂Bとしてナフタレン骨格変性クレゾールノボラック型エポキシ樹脂(DIC社製、EXA−7320)3.0重量部、ビスマレイミド樹脂Aとしてビスマレイミド樹脂(ケイアイ化成工業社製、BMI−70)20.0重量部、硬化触媒Bとしてジシアンジアミド3.5重量部をメチルエチルケトンに溶解、分散させた。さらに、充填材Cとして水酸化アルミニウム(昭和電工社製、HP−360)65.0重量部とカップリング剤Bとしてエポキシシラン(信越化学工業社製、KBM−403E)0.5重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスC(樹脂ワニスC)を調製した。
プリプレグ7は、上記で得られた樹脂ワニスCを用い、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
1.樹脂組成物のワニスDの調製
エポキシ樹脂Aとしてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)15.0重量部、エポキシ樹脂Bとしてナフタレン骨格変性クレゾールノボラック型エポキシ樹脂(DIC社製、EXA−7320)2.0重量部、エポキシ樹脂Cとしてナフタレンジオールジグリシジルエーテル(DIC社製、エピクロンHP−4032D)6.0重量部、シアネート樹脂Cとして一般式(II)で表わされるp−キシレン変性ナフトールアラルキル型シアネート樹脂(ナフトールアラルキル型フェノール樹脂(東都化成社製、「SN−485」)と塩化シアンの反応物)16.0重量部、ビスマレイミド樹脂Aとしてビスマレイミド樹脂(ケイアイ化成工業社製、BMI−70)6.5重量部、硬化触媒Aとして上記一般式(IX)に該当するオニウム塩化合物のリン系触媒(住友ベークライト社製、C05−MB)0.1重量部をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)40.0重量部、充填材Bとして球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)7.0重量部、充填材Dとしてシリコーン粒子(信越化学工業社製、KMP600、平均粒径5μm)7.0重量部とカップリング剤Bとしてエポキシシラン(信越化学工業社製、KBM−403E)0.4重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスD(樹脂ワニスD)を調製した。
プリプレグ8は、上記で得られた樹脂ワニスDを用い、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
1.樹脂組成物のワニスEの調製
エポキシ樹脂Dとしてナフタレンエーテル型エポキシ樹脂(DIC社製、HP−6000)10.8重量部、シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)14.0重量部、フェノール樹脂Bとしてナフトールアラルキル型フェノール樹脂(東都化成社製、SN−485)5.0重量部をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)65.0重量部、充填材Bとして球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)5.0重量部、カップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスE(樹脂ワニスE)を調製した。
プリプレグ9は、上記で得られた樹脂ワニスEを用い、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
1.樹脂組成物のワニスFの調製
エポキシ樹脂Eとして多官能ナフタレン型エポキシ樹脂(DIC社製、HP−4750)15.6重量部、シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)14.0重量部、硬化触媒Aとして上記一般式(IX)に該当するオニウム塩化合物のリン系触媒(住友ベークライト社製、C05−MB)0.2重量部をメチルエチルケトンに溶解、分散させた。さらに、充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)65.0重量部、充填材Bとして球状シリカ(トクヤマ社製、NSS−5N、平均粒径75nm)5.0重量部、カップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスF(樹脂ワニスF)を調製した。
プリプレグ10は、上記で得られた樹脂ワニスFを用い、第一樹脂層の厚み(C1)、第二樹脂層の厚み(C2)、および用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ1と同様にして製造した。
上記で得られた樹脂ワニスAにガラス繊維基材(厚さ15μm、ユニチカグラスファイバー社製Eガラス織布、E02Z 04 53SK、IPC規格1015、線膨張係数:5.5ppm/℃)を含浸し、150℃の加熱炉で2分間乾燥して、プリプレグを得た。このとき、ガラス繊維基材層の厚みが15μmであり、当該ガラス繊維基材層の両面には同じ厚さ(6μm)の樹脂層が設けられ、総厚は27μmであった。
プリプレグ12、14は、樹脂層の厚みおよび用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ11と同様にして製造した。
プリプレグ13は、上記で得られた樹脂ワニスBを用い、樹脂層の厚みおよび用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ11と同様にして製造した。
プリプレグ15は、樹脂層の厚みを表2のように変え、用いたガラス繊維基材を厚さ28μm、日東紡社製Tガラス織布、WTX1035−53−X133、IPC規格1035、線膨張係数:2.8ppm/℃のものに変えたこと以外は、プリプレグ11と同様にして製造した。
プリプレグ16は、上記で得られた樹脂ワニスCを用い、樹脂層の厚みおよび用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ11と同様にして製造した。
プリプレグ17は、上記で得られた樹脂ワニスDを用い、樹脂層の厚みおよび用いたガラス繊維基材を表2のように変えたこと以外は、プリプレグ11と同様にして製造した。
1.積層板の製造
プリプレグ1(P1)2枚をそれぞれ両面のPETフィルムを剥離して、互いの第一樹脂層がそれぞれ向き合うように積層し、得られた積層体の両面に、12μmの銅箔(三井金属鉱業社製3EC−VLP箔)を重ね合わせ、220℃、3MPaで2時間加熱加圧成形することにより、金属箔付き積層板を得た。得られた金属箔付き積層板のコア層(積層板からなる部分)の厚みは、0.054mmであった。なお、本実施例・比較例で使用したプリプレグや樹脂層は硬化前後で厚みがほとんど変化しなかった。そのため、コア層(積層板からなる部分)の厚みはプリプレグの厚みの合計となっている。
シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)25重量部、エポキシ樹脂Aとしてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)25重量部、フェノキシ樹脂Aとして上記で作製したビスフェノールアセトフェノン構造を含むフェノキシ樹脂10重量部、硬化促進剤としてイミダゾール化合物(四国化成工業社製、1−ベンジル−2−フェニルイミダゾール)0.4重量部をメチルエチルケトンに溶解、分散させた。さらに充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)を39.4重量部とカップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスG(樹脂ワニスG)を調整した。
シアネート樹脂Aとしてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセットPT−30)25重量部、エポキシ樹脂Aとしてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)25重量部、フェノキシ樹脂Aとして上記で作製したビスフェノールアセトフェノン構造を含むフェノキシ樹脂10重量部、硬化促進剤としてイミダゾール化合物(四国化成工業社製、1−ベンジル−2−フェニルイミダゾール)0.4重量部をメチルエチルケトンに溶解、分散させた。さらに充填材Aとして球状シリカ(アドマテックス社製、SO−32R、平均粒径1μm)を39重量部、カップリング剤Aとしてγ−グリシドキシプロピルトリメトキシシラン(GE東芝シリコーン社製、A187)0.2重量部、着色剤Aとしてフタロシアニンブルー/ベンゾイミダゾロン/メチルエチルケトン(=1/1/8)混合物:(山陽色素社製)固形分で0.4重量部を添加して、高速撹拌装置を用いて30分間撹拌して、不揮発分50重量%となるように調整し、樹脂組成物のワニスH(樹脂ワニスH)を調整した。
このとき、第一樹脂層の厚み(C1)が10μm、ガラス繊維基材層の厚みが15μm、第二樹脂層の厚み(C2)が5μmで、総厚30μmであり、C2/C1が0.5であった。
上記で得られた金属箔付き積層板をコア基板として用い、その両面に回路パターン形成(残銅率70%、L/S=50/50μm)した内層回路基板の表裏に、上記で得られたビルドアップ層Aの第一樹脂層側のPETフィルムを剥離して第一樹脂層を重ね合わせた。これに真空加圧式ラミネーター装置を用いて、温度150℃、圧力1MPa、時間120秒で真空加熱加圧成形した。その後、熱風乾燥装置にて220℃で60分間加熱硬化をおこない、第二樹脂層側のPETフィルムを剥離した。次いで炭酸レーザーによりブラインドビアホール(非貫通孔)を形成した。つぎにビア内および、樹脂層表面を、60℃の膨潤液(アトテックジャパン社製、スウェリングディップ セキュリガント P)に5分間浸漬し、さらに80℃の過マンガン酸カリウム水溶液(アトテックジャパン社製、コンセントレート コンパクト CP)に10分浸漬後、中和して粗化処理をおこなった。
半導体パッケージ用の回路基板上に、半田バンプを有する半導体素子(TEGチップ、サイズ20mm×20mm、厚み725μm)を、フリップチップボンダー装置により、加熱圧着により搭載した。つぎに、IRリフロー炉で半田バンプを溶融接合した後、液状封止樹脂(住友ベークライト社製、CRP−X4800B)を充填し、当該液状封止樹脂を硬化させることで半導体パッケージを得た。なお、液状封止樹脂は、温度150℃、120分の条件で硬化させた。また、上記半導体素子の半田バンプは、Sn/Ag/Cu組成の鉛フリー半田で形成されたものを用いた。
実施例2〜8、12、13では、それぞれプリプレグ2〜10を用いた以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
プリプレグ4、プリプレグ14、プリプレグ4の順で、プリプレグ4のそれぞれ両面のPETフィルムを剥離し、プリプレグ4の第一樹脂層がそれぞれプリプレグ14側に接するように、合計3枚のプリプレグを積層した以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
プリプレグ4、プリプレグ14、プリプレグ14、プリプレグ4の順で、プリプレグ4のそれぞれ両面のPETフィルムを剥離し、プリプレグ4の第一樹脂層がそれぞれプリプレグ14側に接するように、合計4枚のプリプレグを積層した以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
プリプレグ4(P4)4枚をそれぞれ両面のPETフィルムを剥離し、プリプレグ4の第一樹脂層が積層板の中心方向に向くように、合計4枚のプリプレグを積層した以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
比較例1〜7では、それぞれプリプレグ11〜17の各2枚をそれぞれ積層した以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
比較例8、9では、プリプレグ14をそれぞれ3枚、4枚積層した以外は、実施例1と同様にして、金属箔付き積層板、回路基板、半導体パッケージを製造した。
実施例および比較例で作製した金属箔付き積層板を中心付近の270mm×350mmサイズで切断し、エッチング液で金属箔を剥離後、30mm間隔で50mm×50mmサイズに切断し、合計12ピースの基板反り用サンプルを得た。得られたサンプルの基板反りは、温度可変レーザー三次元測定機(LS200−MT100MT50:ティーテック社製)を用いて、常温(25℃)における基板の反りの測定をおこなった。
実施例および比較例で作製した半導体パッケージ3個をフライングチェッカー(1116X−YC ハイテスタ:日置電機社製)を用い、半田バンプを介して半導体素子と回路基板間を通る回路端子の導通の測定をおこない、初期値とした。つぎに、60℃、60%の吸湿条件下で40時間処理後、IRリフロー炉(ピーク温度:260℃)で3回処理し、同様に導通を測定して初期値より抵抗値が5%以上上昇したものを実装時の断線と判定した。ここで、初期値で断線が生じていた場合は、回路作製上の不具合と判断しカウントしていない。なお、半導体パッケージ1個につき測定箇所は61箇所、計183箇所を測定した。
各符号は、以下の通りである。
◎:断線箇所が無かった。
○:断線箇所が1〜10%であった。
△:断線箇所が11〜50%であった。
×:断線箇所が51%以上であった。
実施例および比較例で作製した半導体パッケージ4個を60℃、60%の条件下で40時間処理後、IRリフロー炉(ピーク温度:260℃)で3回処理し、大気中で、−55℃(15分)、125℃(15分)で500サイクル処理した。つぎに、超音波映像装置(日立建機ファインテック社製、FS300)を用いて、半導体素子、半田バンプに異常がないか観察した。
◎:半導体素子、半田バンプともに異常なし。
○:半導体素子および/または半田バンプの一部にクラックが見られるが実用上問題なし。
△:半導体素子および/または半田バンプの一部にクラックが見られ実用上問題あり。
×:半導体素子、半田バンプともにクラックが見られ使用できない。
表5からわかるように、実施例1〜13は、対照した比較例よりも基板反り量が減少していた。
これにより、実施例1〜13の積層板は、比較例1〜9の積層板に比べて、基板反りが軽減されることが明らかとなった。
<付記>
(付記1)
繊維基材層と樹脂層を備える複数のプリプレグが積層されてなり、上部に配線層が形成されるか、またはビルドアップ層が形成される積層板であって、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、前記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、前記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。)としたとき、
下記式(1)および(2)の条件をいずれも満たす、積層板。
D3/n<D1 (1)
D3/n<D2 (2)
(付記2)
付記1に記載の積層板において、
積層方向においては、
前記一方の面と、前記第一繊維基材層の中心線との距離をD4とし、
前記他方の面と、前記第三繊維基材層の中心線との距離をD5としたとき、
下記式(3)および(4)の条件をいずれも満たす、積層板。
D4<D1 (3)
D5<D2 (4)
(付記3)
付記1または2に記載の積層板において、
積層方向においては、
前記第一繊維基材層および前記第三繊維基材層が、
当該積層板の中心線に対して、対称に配置されている、積層板。
(付記4)
付記1または2に記載の積層板において、
積層方向においては、
当該積層板中のすべての繊維基材層が、
当該積層板の中心線に対して、対称に配置されている、積層板。
(付記5)
付記1乃至4いずれか一つに記載の積層板において、前記繊維基材層の数nが2以上6以下である、積層板。
(付記6)
付記1乃至5いずれか一つに記載の積層板において、当該積層板の厚さが、0.6mm以下である、積層板。
(付記7)
付記1乃至6いずれか一つに記載の積層板において、当該積層板の面方向の線膨張係数が、1ppm/℃以上20ppm/℃以下である、積層板。
(付記8)
付記1乃至7いずれか一つに記載の積層板において、当該積層板の少なくとも片面に金属箔が形成された、積層板。
(付記9)
付記1乃至8いずれか一つに記載の積層板において、
前記第一繊維基材層および前記第三繊維基材層の厚さが、5μm以上100μm以下である、積層板。
(付記10)
付記1乃至9いずれか一つに記載の積層板において、
前記第一繊維基材層および前記第三繊維基材層を構成する繊維基材が、いずれもガラスクロスである、積層板。
(付記11)
付記1乃至10いずれか一つに記載の積層板において、
当該積層板の前記上部に、第五繊維基材層を含む前記ビルドアップ層がさらに形成されており、
積層方向においては、
前記一方の面と、前記ビルドアップ層に含まれる前記第五繊維基材層の中心線との距離をD6とし、
前記ビルドアップ層の表面と前記第五繊維基材層の中心線との距離をD7としたとき、D6>D7を満たす、積層板。
(付記12)
付記1乃至11いずれか一つに記載の積層板を含む、回路基板。
(付記13)
付記12に記載の回路基板において、
当該回路基板の上部に、第六繊維基材層を含むソルダーレジスト層がさらに形成されており、
積層方向においては、
前記一方の面または前記ビルドアップ層の表面と、前記第六繊維基材層の中心線との距離をD8とし、
前記ソルダーレジスト層の表面と、前記第六繊維基材層の中心線との距離をD9としたとき、
D8>D9を満たす、回路基板。
(付記14)
付記12または13に記載の回路基板に半導体素子が搭載された、半導体パッケージ。
(付記15)
繊維基材層と樹脂層を備える複数のプリプレグが積層されてなり、上部に配線層が形成されるか、またはビルドアップ層が形成される積層板の製造方法であって、
厚さ方向において前記繊維基材層が偏在しているプリプレグを含む、複数のプリプレグを準備する第一工程と、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、前記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、前記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。)としたとき、
下記式(1)および(2)の条件をいずれも満たすように、前記複数のプリプレグを重ね合わせる第二工程と、
D3/n<D1 (1)
D3/n<D2 (2)
重ね合わせた前記複数のプリプレグを成形する第三工程と、
を有する、積層板の製造方法。
(付記16)
付記15に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
前記一方の面と、前記第一繊維基材層の中心線との距離をD4とし、
前記他方の面と、前記第三繊維基材層の中心線との距離をD5としたとき、
下記式(3)および(4)の条件をさらに満たすように、
D4<D1 (3)
D5<D2 (4)
前記複数のプリプレグを重ね合わせる、積層板の製造方法。
(付記17)
付記15または16に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
前記第一繊維基材層および前記第三繊維基材層が、
当該積層板の中心線に対して、それぞれ対称に配置されるように、
前記複数のプリプレグを重ね合わせる、積層板の製造方法。
(付記18)
付記15または16に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
当該積層板中のすべての繊維基材層が、
当該積層板の中心線に対して、対称に配置されるように、
前記複数のプリプレグを重ね合わせる、積層板の製造方法。
(付記19)
付記15乃至18いずれか一つに記載の積層板の製造方法において、
前記繊維基材層の数nが2以上6以下である、積層板の製造方法。
100b 積層板
100b2 積層板
100c 積層板
100c2 積層板
100c3 積層板
101 第一繊維基材層
101a 第二繊維基材層
102 第一樹脂層
103 第二樹脂層
104 第一プリプレグ
105 第三繊維基材層
105a 第四繊維基材層
106 第三樹脂層
107 第四樹脂層
108 第二プリプレグ
110 一方の面
111 他方の面
5a キャリア材料
5b キャリア材料
11 繊維基材
21 プリプレグ
60 真空ラミネート装置
61 ラミネートロール
62 熱風乾燥装置
200 金属箔付き積層板
201 金属箔
300 ビルドアップ層付き積層板
301 第五繊維基材層
303 ビルドアップ層
310 ビルドアップ層の表面
400 回路基板
401 配線層
403 ビア孔
405 スルーホール
500 ソルダーレジスト層付き回路基板
501 第六繊維基材層
503 ソルダーレジスト層
510 ソルダーレジスト層の表面
600 半導体パッケージ
601 半導体素子
603 バンプ
605 アンダーフィル
701 第五樹脂層
702 第六樹脂層
703 第三プリプレグ
801 第七樹脂層
802 第八樹脂層
803 第四プリプレグ
1 塗工装置
1a 第1塗工装置
1b 第2塗工装置
2 塗工先端部
2a 第1塗工先端部
2b 第2塗工先端部
3 繊維基材
4 樹脂ワニス
Claims (18)
- 繊維基材層と樹脂層を備える複数のプリプレグが、プリプレグ同士が直接接するように積層されてなり、回路基板のコア層に用いられる積層板であって、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、前記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、前記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。前記繊維基材層の数nが2のときは、前記第一繊維基材層および前記第四繊維基材層、並びに、前記第二繊維基材層および前記第三繊維基材層はそれぞれ同一の繊維基材層を示す。前記繊維基材層の数が3のときは、前記第二繊維基材層および前記第四繊維基材層は同一の繊維基材層を示す。)としたとき、
下記式(1)および(2)の条件をいずれも満たし、
前記樹脂層は無機充填材を含み、
前記樹脂層中の前記無機充填材の含有量が前記樹脂層全体に対して20質量%以上80質量%以下であり、
当該積層板はビルドアップ層を含まない、積層板。
D3/n<D1 (1)
D3/n<D2 (2) - 請求項1に記載の積層板において、
積層方向においては、
前記一方の面と、前記第一繊維基材層の中心線との距離をD4とし、
前記他方の面と、前記第三繊維基材層の中心線との距離をD5としたとき、
下記式(3)および(4)の条件をいずれも満たす、積層板。
D4<D1 (3)
D5<D2 (4) - 請求項1または2に記載の積層板において、
積層方向においては、
前記第一繊維基材層および前記第三繊維基材層が、
当該積層板の中心線に対して、対称に配置されている、積層板。 - 請求項1または2に記載の積層板において、
積層方向においては、
当該積層板中のすべての繊維基材層が、
当該積層板の中心線に対して、対称に配置されている、積層板。 - 請求項1乃至4いずれか一項に記載の積層板において、前記繊維基材層の数nが2以上6以下である、積層板。
- 請求項1乃至5いずれか一項に記載の積層板において、当該積層板の厚さが、0.6mm以下である、積層板。
- 請求項1乃至6いずれか一項に記載の積層板において、当該積層板の少なくとも片面に金属箔が設けられた、積層板。
- 請求項1乃至7いずれか一項に記載の積層板において、
前記第一繊維基材層および前記第三繊維基材層の厚さが、5μm以上100μm以下である、積層板。 - 請求項1乃至8いずれか一項に記載の積層板において、
前記第一繊維基材層および前記第三繊維基材層を構成する繊維基材が、いずれもガラスクロスである、積層板。 - 請求項1乃至9いずれか一項に記載の積層板と、
前記積層板の少なくとも一面に設けられた、第五繊維基材層を含むビルドアップ層と、
を備え、
積層方向においては、
前記積層板の前記一方の面と、前記ビルドアップ層に含まれる前記第五繊維基材層の中心線との距離をD6とし、
前記ビルドアップ層の表面と前記第五繊維基材層の中心線との距離をD7としたとき、D6>D7を満たす、ビルドアップ層付き積層板。 - 請求項1乃至9いずれか一項に記載の積層板または請求項10に記載のビルドアップ層付き積層板を含む、回路基板。
- 請求項11に記載の回路基板において、
当該回路基板の上部に、第六繊維基材層を含むソルダーレジスト層がさらに設けられており、
積層方向においては、
前記積層板の前記一方の面または前記ビルドアップ層の表面と、前記第六繊維基材層の中心線との距離をD8とし、
前記ソルダーレジスト層の表面と、前記第六繊維基材層の中心線との距離をD9としたとき、
D8>D9を満たす、回路基板。 - 請求項11または12に記載の回路基板に半導体素子が搭載された、半導体パッケージ。
- 繊維基材層と樹脂層を備える複数のプリプレグが積層されてなり、回路基板のコア層に用いられる積層板の製造方法であって、
厚さ方向において前記繊維基材層が偏在しているプリプレグを含む、複数のプリプレグを準備する第一工程と、
積層方向においては、
一方の面に最も近く配置された第一繊維基材層の中心線と、前記第一繊維基材層に隣接する第二繊維基材層の中心線との距離をD1とし、
他方の面に最も近く配置された第三繊維基材層の中心線と、前記第三繊維基材層に隣接する第四繊維基材層の中心線との距離をD2とし、
当該積層板の厚さをD3とし、
当該積層板の繊維基材層の数をn(ただし、nは2以上の整数である。前記繊維基材層の数nが2のときは、前記第一繊維基材層および前記第四繊維基材層、並びに、前記第二繊維基材層および前記第三繊維基材層はそれぞれ同一の繊維基材層を示す。前記繊維基材層の数が3のときは、前記第二繊維基材層および前記第四繊維基材層は同一の繊維基材層を示す。)としたとき、
下記式(1)および(2)の条件をいずれも満たすように、前記複数のプリプレグを重ね合わせる第二工程と、
D3/n<D1 (1)
D3/n<D2 (2)
重ね合わせた前記複数のプリプレグを成形する第三工程と、
を有し、
前記樹脂層は無機充填材を含み、
前記樹脂層中の前記無機充填材の含有量が前記樹脂層全体に対して20質量%以上80質量%以下であり、
当該積層板はビルドアップ層を含まない、積層板の製造方法。 - 請求項14に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
前記一方の面と、前記第一繊維基材層の中心線との距離をD4とし、
前記他方の面と、前記第三繊維基材層の中心線との距離をD5としたとき、
下記式(3)および(4)の条件をさらに満たすように、
D4<D1 (3)
D5<D2 (4)
前記複数のプリプレグを重ね合わせる、積層板の製造方法。 - 請求項14または15に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
前記第一繊維基材層および前記第三繊維基材層が、
当該積層板の中心線に対して、それぞれ対称に配置されるように、
前記複数のプリプレグを重ね合わせる、積層板の製造方法。 - 請求項14または15に記載の積層板の製造方法において、
前記第二工程では、
積層方向において、
当該積層板中のすべての繊維基材層が、
当該積層板の中心線に対して、対称に配置されるように、
前記複数のプリプレグを重ね合わせる、積層板の製造方法。 - 請求項14乃至17いずれか一項に記載の積層板の製造方法において、
前記繊維基材層の数nが2以上6以下である、積層板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012092093A JP6083127B2 (ja) | 2011-04-14 | 2012-04-13 | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011090469 | 2011-04-14 | ||
JP2011090469 | 2011-04-14 | ||
JP2012092093A JP6083127B2 (ja) | 2011-04-14 | 2012-04-13 | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012228879A JP2012228879A (ja) | 2012-11-22 |
JP6083127B2 true JP6083127B2 (ja) | 2017-02-22 |
Family
ID=47009096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012092093A Expired - Fee Related JP6083127B2 (ja) | 2011-04-14 | 2012-04-13 | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6083127B2 (ja) |
KR (1) | KR101953404B1 (ja) |
TW (1) | TWI568587B (ja) |
WO (1) | WO2012140907A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014240456A (ja) * | 2013-06-11 | 2014-12-25 | 住友ベークライト株式会社 | プライマー層付きプリプレグ、金属張積層板、プリント配線基板および半導体パッケージ |
JP5895217B2 (ja) * | 2014-05-19 | 2016-03-30 | パナソニックIpマネジメント株式会社 | 電流検出用コイル |
JP2016066733A (ja) * | 2014-09-25 | 2016-04-28 | イビデン株式会社 | プリント配線板 |
KR102650593B1 (ko) * | 2016-01-15 | 2024-03-21 | 가부시끼가이샤 레조낙 | 프리프레그, 프린트 배선판, 반도체 패키지 및 프린트 배선판의 제조 방법 |
JP6956388B2 (ja) * | 2016-04-19 | 2021-11-02 | パナソニックIpマネジメント株式会社 | プリプレグ、金属張積層板及びプリント配線板 |
JP7014160B2 (ja) * | 2016-05-25 | 2022-02-01 | 昭和電工マテリアルズ株式会社 | 金属張積層板、プリント配線板及び半導体パッケージ |
WO2018130288A1 (en) * | 2017-01-12 | 2018-07-19 | Applied Materials, Inc. | Barrier layer system and method for manufacturing a barrier layer system in a continuous roll-to-roll process |
CN111491467A (zh) * | 2020-04-16 | 2020-08-04 | 广州兴森快捷电路科技有限公司 | 具有外层芯板的多层线路板及其压合方法 |
CN114554733B (zh) * | 2022-04-25 | 2022-06-28 | 绵阳新能智造科技有限公司 | 一种层叠pcb板的粘贴装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115444B2 (ja) | 1986-06-13 | 1995-12-13 | 東芝ケミカル株式会社 | 銅張積層板 |
JPH04259543A (ja) | 1991-02-13 | 1992-09-16 | Sumitomo Bakelite Co Ltd | 印刷回路用積層板の製造方法 |
JP2889474B2 (ja) * | 1993-11-25 | 1999-05-10 | 松下電工株式会社 | コンポジット積層板及びその製造方法 |
JPH09254331A (ja) * | 1996-03-25 | 1997-09-30 | Sumitomo Bakelite Co Ltd | 積層板 |
JP3297721B2 (ja) * | 1999-07-23 | 2002-07-02 | 松下電器産業株式会社 | 回路基板用部材及びこれを用いた回路基板の製造方法 |
JP2003012836A (ja) * | 2001-06-27 | 2003-01-15 | Matsushita Electric Works Ltd | プリプレグ、及び、それを用いた積層板 |
JP2003198142A (ja) * | 2001-12-25 | 2003-07-11 | Matsushita Electric Works Ltd | 多層板の製造方法及び多層板 |
KR101014919B1 (ko) * | 2005-12-01 | 2011-02-15 | 스미토모 베이클리트 컴퍼니 리미티드 | 프리프레그, 프리프레그의 제조 방법, 기판 및 반도체 장치 |
KR101360531B1 (ko) * | 2006-04-28 | 2014-02-10 | 스미토모 베이클리트 컴퍼니 리미티드 | 땜납 레지스트 재료 및 그것을 이용한 배선판 및 반도체 패키지 |
JP5119608B2 (ja) * | 2006-05-15 | 2013-01-16 | 住友ベークライト株式会社 | 金属張積層板 |
KR20090108636A (ko) * | 2007-02-08 | 2009-10-15 | 스미토모 베이클리트 컴퍼니 리미티드 | 적층체, 적층체를 포함하는 회로 기판, 반도체 패키지 및 적층체의 제조 방법 |
JP5200405B2 (ja) | 2007-04-03 | 2013-06-05 | 住友ベークライト株式会社 | 多層配線板及び半導体パッケージ |
WO2008126817A1 (ja) * | 2007-04-11 | 2008-10-23 | Hitachi Chemical Company, Ltd. | 金属箔張り積層板およびプリント配線板 |
JP5491767B2 (ja) * | 2009-05-26 | 2014-05-14 | パナソニック株式会社 | プリント配線板用プリプレグの製造方法及びプリント配線板用プリプレグ製造装置 |
WO2013012053A1 (ja) * | 2011-07-20 | 2013-01-24 | パナソニック株式会社 | プリント配線板 |
-
2012
- 2012-04-13 WO PCT/JP2012/002581 patent/WO2012140907A1/ja active Application Filing
- 2012-04-13 JP JP2012092093A patent/JP6083127B2/ja not_active Expired - Fee Related
- 2012-04-13 KR KR1020137030028A patent/KR101953404B1/ko active IP Right Grant
- 2012-04-13 TW TW101113166A patent/TWI568587B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101953404B1 (ko) | 2019-05-31 |
JP2012228879A (ja) | 2012-11-22 |
WO2012140907A1 (ja) | 2012-10-18 |
TWI568587B (zh) | 2017-02-01 |
TW201247414A (en) | 2012-12-01 |
KR20140023979A (ko) | 2014-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6083127B2 (ja) | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 | |
WO2012140908A1 (ja) | 積層板、回路基板、および半導体パッケージ | |
JP6410405B2 (ja) | 樹脂基板、プリプレグ、プリント配線基板、半導体装置 | |
KR101524898B1 (ko) | 에폭시 수지 조성물, 수지 시트, 프리프레그, 다층 프린트 배선판 및 반도체 장치 | |
JP6480650B2 (ja) | 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法 | |
JP5533657B2 (ja) | 積層板、回路板および半導体装置 | |
JPWO2017170643A1 (ja) | 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、金属張積層板、樹脂基板、プリント配線基板および半導体装置 | |
JP2013180406A (ja) | プリプレグ、基板、半導体装置、プリプレグの製造方法、基板の製造方法、および半導体装置の製造方法 | |
JP6281184B2 (ja) | 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置 | |
JP6008104B2 (ja) | プリプレグおよび金属張積層板 | |
WO2014192421A1 (ja) | プリント配線板および半導体装置 | |
JP6540452B2 (ja) | 回路基板用樹脂組成物、プリプレグ、金属張積層板、回路基板、および半導体パッケージ | |
JP6217069B2 (ja) | 樹脂基板、金属張積層板、プリント配線基板、および半導体装置 | |
JP2013006328A (ja) | 積層板、回路基板、および半導体パッケージ | |
WO2013021587A1 (ja) | プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置 | |
JP5935314B2 (ja) | 半導体装置の製造方法 | |
JP7342358B2 (ja) | 樹脂組成物、それを用いたキャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置 | |
JP5292847B2 (ja) | 半導体素子搭載基板 | |
WO2013172008A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018035301A (ja) | プリプレグ、金属張積層板、プリント配線基板および半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |