JP5935314B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5935314B2
JP5935314B2 JP2011278300A JP2011278300A JP5935314B2 JP 5935314 B2 JP5935314 B2 JP 5935314B2 JP 2011278300 A JP2011278300 A JP 2011278300A JP 2011278300 A JP2011278300 A JP 2011278300A JP 5935314 B2 JP5935314 B2 JP 5935314B2
Authority
JP
Japan
Prior art keywords
resin
element mounting
semiconductor device
manufacturing
fiber base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011278300A
Other languages
English (en)
Other versions
JP2013131532A (ja
Inventor
治彦 前田
治彦 前田
小野塚 偉師
偉師 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2011278300A priority Critical patent/JP5935314B2/ja
Publication of JP2013131532A publication Critical patent/JP2013131532A/ja
Application granted granted Critical
Publication of JP5935314B2 publication Critical patent/JP5935314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体パッケージの技術分野において、小型化、多ピン化などの要求に応えるために、CSP(Chip Size Package)や、LGA(Land Grid Array)などの小型パッケージが使用されつつある。
これらのパッケージ方法に対して、一括モールド方式により半導体チップをモジュール化し、実装面積、ならびに製造コストを大幅に小さくすることのできるMAP(Mold Array Package)方式が使用されている。MAP方式は、数十個のチップを大型基板上にマトリクス状に配置し,片面一括封止後に個々のパッケージにダイシングする生産方法である(特許文献1および特許文献2)。
特開平8−222654号公報 特開2003−60126号公報
特許文献1などの従来技術では、素子搭載基板に半導体チップを実装させると、これらの線膨張係数の差により、素子搭載基板に反りが発生していた。素子搭載基板に反りは、その端部が中心部よりも素子搭載側とは反対側に反るものであった(以下、クライ型反り、という)。
本発明者らは、従来の素子搭載基板は繊維基材層が中心に存在する対象構造であるため、半導体チップの搭載時に、素子搭載基板にクライ型の大きな反りが発生すると考えた。つまり、対称構造の素子搭載基板は、チップ搭載直前では、ほぼ平坦な構造を有している。このため、対称構造の素子搭載基板には、実装時において、半導体チップとの線膨張係数の差の影響が大きくなり、クライ型の大きな反りが発生すると考えられる。
本発明によれば、ダイシング領域によって区画された複数のパッケージエリアを備える素子搭載基板を準備する準備工程と、
前記素子搭載基板の各パッケージエリアのそれぞれに半導体チップを実装する実装工程と、
前記半導体チップを封止材で同時にモールドするモールド工程と、
前記ダイシング領域に沿ってダイシングを行い、モールドされた各々の半導体チップを個片化する個片化工程と、
を含み、
前記素子搭載基板は、繊維基材に樹脂が含浸してなる繊維基材層と、該繊維基材層の素子搭載面側に形成された第1樹脂層と、該繊維基材層の他方の面側に形成された第2樹脂層と、からなるコア材を含み、
前記素子搭載基板は、前記コア材単体により構成された基板であるか、または、前記コア材に他の樹脂層が積層された基板であり、
第1樹脂層の厚みが、第2樹脂層の厚みよりも大きく、
温度可変レーザー三次元測定機を用いて、常温におけるパッケージエリアに対し、素子搭載面とは反対側の面にレーザーを当てて測定を行った際の、レーザーヘッドからの距離が最も遠い最遠点とレーザーヘッドからの距離が最も近い最近点との差を下記に示すとおりパッケージ反り量と定義し、
前記準備工程における、各パッケージエリアのパッケージ反り量の平均値をpとし、
前記実装工程における、各パッケージエリアのパッケージ反り量の平均値をqとし、
前記モールド工程における、各パッケージエリアのパッケージ反り量の平均値をrとしたとき、
0<p、0>q、|r|<|p|、|r|<|q|
を満たす、半導体装置の製造方法が提供される。
(定義:素子搭載基板において、素子搭載面の縁部が素子搭載面の中心位置より上方に位置している場合、パッケージ反り量は正値となる。また、素子搭載面の縁部が素子搭載面の中心位置より下方に位置している場合、パッケージ反り量は負値となる。)
本発明によれば、反りが低減された半導体装置が提供される。
本実施の形態における半導体装置の製造手順を示す工程断面図である。 本実施の形態における半導体装置の製造手順を示す工程断面図である。 図2(a)に示す半導体装置の製造手順を示す工程上面図である。 本実施の形態における半導体装置の製造手順を示す工程断面図である。 素子実装基板の製造装置を示す断面図である。 素子実装基板の変形例を模式的に示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1〜4は、本実施の形態における半導体装置の製造手順を示す工程断面図である。なお、図中には、説明を簡潔とするために、配線パターンやスルーホールなどは図示されていない。
本実施の形態の半導体装置100の製造方法は、次の工程を含む。まず、ダイシング領域112によって区画された複数のパッケージエリア114を備える素子搭載基板108を準備する(以下、準備工程と称する)。次いで、素子搭載基板108の各パッケージエリア114のそれぞれに半導体チップ116を実装する(以下、実装工程と称する)。次いで、半導体チップ116を封止材で同時にモールドする(以下、モールド工程と称する)。ダイシング領域112に沿ってダイシングを行い、モールドされた各々の半導体チップ116を個片化する(以下、個片化工程と称する)。本実施の形態の素子搭載基板108は、繊維基材に樹脂が含浸してなる繊維基材層102と、該繊維基材層102の素子搭載面110側に形成された第1樹脂層104と、該繊維基材層102の他方の面側に形成された第2樹脂層106と、からなるコア材を含み、第1樹脂層104の厚みが、第2樹脂層106の厚みよりも大きいことにより特定される。
まず、本実施の形態の製造工程の概要について説明する。
図1(a)に示すように、本工程では、まず、非対称のコア構造を有するプリプレグ107を準備する。プリプレグ107を、たとえば、加熱加圧成形することにより、図1(b)に示す素子搭載基板108が得られる。
図1(b)に示す素子搭載基板108は、その端部が中心部よりも素子搭載面110側に反るものである(以下、スマイル型の反りと呼称する)。素子搭載基板108にスマイル型の反りが生じるのは、繊維基材層102が素子搭載面110とは反対側に偏在していることによる。すなわち、素子搭載面110側の第一樹脂層104の厚さd1が、反対面側の第二樹脂層106の厚さd2よりも厚いため、素子搭載面110側のプリプレグ107の線膨張係数が相対的に大きくなる。このため、素子搭載面110側のプリプレグ107が相対的に収縮し、図1(b)に示すようなスマイル型の反りが素子搭載基板108に発生する。
続いて、図2(a)に示すように、素子搭載基板108の素子搭載面110に、複数の半導体チップ116を実装する。このときに、半導体チップ116が搭載された素子搭載面110側の線膨張係数は、反対面よりも相対的に小さくなる。つまり、素子搭載基板108の第二樹脂層106側に繊維基材層102を偏在させることにより、素子搭載基板108の両面における線膨張係数の差を小さくすることができる。このため、実装時の素子搭載基板108に発生するクライ型の反りを小さくできる。
ついで、図2(b)に示すように、素子搭載基板108の素子搭載面110上に、半導体チップ116を覆うモールド樹脂層120を形成することができる。これにより半導体パッケージが得られる。モールド樹脂層120は、素子搭載基板108のクライ型の反りが小さい場合には、半導体パッケージの反りを低減させることができる。したがって、図2(b)に示す素子搭載基板108は、従来のクライ型の反りが低減されている。このような半導体パッケージを個片化することにより、反りが低減された個々の半導体装置100が得られる。
通常、モールド樹脂層の膜厚や実装基板厚が薄くなると、実装時のクライ型の反りの影響が大きくなる。この場合においても、従来のクライ型の反りが低減できるので、半導体装置100の2次実装性の低下や実装歩留まりの低下を抑制することができる。また、半田ボールが小径化して、その反りの許容量が減少する場合にも、半導体装置100の反りを低減できるので、本実施の形態の素子搭載基板108を使用することができる。本実施の形態の製造工程により得られた半導体装置100を使用することにより、2次実装性の低下や実装歩留まりの低下を抑制することができる。
また、対称プリプレグを使用した場合には、素子搭載面側と反対面側の線膨張係数が大きくなり、実装工程において、素子搭載基板に大きなクライ型の反りが発生してしまう。その結果、モールド工程において、素子搭載基板に実装時のクライ型の反りが残存してしまう虞があり得る。
これに対して、本実施の形態では、準備工程において、素子搭載基板108にスマイル型の反りを形成させているから、実装時のクライ型の反りを低減させることが出来る。これにより、モールド工程において、前述の素子搭載基板に実装時のクライ型の反り残りを低減させることができ、より好ましくは、素子搭載基板がフラットな半導体装置を得ることが可能となる。
以下、各工程について詳述する。
(準備工程)
(素子搭載基板の製造方法)
本実施形態における素子搭載基板108の製造方法について説明する。図1(a)および図1(b)は、本実施形態における素子搭載基板の製造工程を示す断面図である。
はじめに、第一樹脂層104、繊維基材層102および第二樹脂層106を備えるプリプレグ107を準備する。図1に示すプリプレグ107の他に、たとえば、図6に示すプリプレグ107を使用してもよい。本実施の形態に用いるプリプレグ107は、素子搭載面110側の樹脂層の厚さd1が、反対面の樹脂層の厚さd2よりも厚いプリプレグであれば、とくに限定されない。つまり、プリプレグ107は、繊維基材層が素子搭載面110とは反対側(以下、たんに反対面側と呼称することがある)に偏在した非対称プリプレグである。
たとえば、図6(a)に示すプリプレグ107は、単層の繊維基材層102を有している。繊維基材層102のすべては、プリプレグ107の中心線Cよりも、反対面側に偏在している。また、繊維基材層102の厚さは、プリプレグ107の膜厚の半分より小さいものである。
図6(b)に示すプリプレグ107は、繊維基材層102が中心線Cを越えて素子搭載面110側に配置されている点が、図6(a)と異なる。
また、図6(c)に示すプリプレグ107は、2層の第一繊維基材層102a、第二繊維基材層102bを有する。つまり、プリプレグ107は、第一樹脂層104、第一繊維基材層102a、中間樹脂層122、第二繊維基材層102b、第二樹脂層106を有する。この場合も、素子搭載面110から第一繊維基材層102aまでの厚さd1は、反対面から第二繊維基材層102bまでの厚さd2よりも厚くなるように設計されている。また、図6(c)において、第一繊維基材層102a、第二繊維基材層102bのいずれか一方が、中心線Cを越えて形成されてもよいが、反対面側の第二繊維基材層102bが中心線Cを越えて形成されている態様が好ましい。これにより、実装時における素子搭載面110側と反対面側との線膨張係数の差を小さくすることができる。
さらに、図6(d)に示すプリプレグ107は、3層の繊維基材層を有する。つまり、プリプレグ107は、第一樹脂層104、第一繊維基材層102a、中間樹脂層124、中間繊維基材層102c、中間樹脂層126、第二繊維基材層102bおよび第二樹脂層106を有する。このように、本実施の形態のプリプレグ107は、複数の繊維基材層を有していて良く、最上層の素子搭載面110側の第一繊維基材層102aから素子搭載面110までの厚さd1が、最下層の反対面側の第二繊維基材層102bから反対面までの厚さd2よりも大きく設計されていればよい。
また、本実施の形態のプリプレグ107において、d1/d2は、d1>d2であれば特に限定されないが、たとえば、好ましくは1.5以上であり、さらに好ましくは2.0以上である。d1/d2を上記範囲内とすることにより、半導体チップの実装時におけるクライ型の反りを低減することができる。また、素子搭載面110に、半導体チップを高密度に配置した場合にも、クライ型の反りを低減することが可能となる。
(プリプレグの製造方法)
つぎに、本実施形態におけるプリプレグの製造方法について説明する。
プリプレグ107は、繊維基材に一または二以上の樹脂組成物を含浸させ、その後、半硬化させて得られる、繊維基材層と樹脂層を備えるシート状の材料である。このような構造のシート状材料は、誘電特性、高温多湿下での機械的、電気的接続信頼性などの各種特性に優れ、回路基板用の素子搭載基板の製造に適しており、好ましい。
本実施形態で用いられる樹脂組成物を繊維基材に含浸させる方法としては、とくに限定されないが、例えば、樹脂組成物を溶剤に溶かして樹脂ワニスを調製し、繊維基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法、支持基材付き樹脂層をラミネートする方法などが挙げられる。これらの中でも、繊維基材を樹脂ワニスに浸漬する方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸性を向上させることができる。なお、繊維基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
とくに、繊維基材の厚さが0.1mm以下の場合、繊維基材の両面からフィルム状の樹脂層でラミネートする方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸量を自在に調節でき、プリプレグの成形性をさらに向上できる。なお、フィルム状の樹脂層をラミネートする場合、真空のラミネート装置などを用いることがより好ましい。
具体的に、プリプレグを製造する方法としては、例えば以下の方法が挙げられる。
図5は、プリプレグの製造方法を示す断面図である。ここでは、あらかじめキャリア材料5a、5bを製造し、このキャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する方法について、具体的に説明する。
あらかじめ第一の樹脂組成物をキャリアフィルムに塗布したキャリア材料5aと、第二の樹脂組成物をキャリアフィルムに塗布したキャリア材料5bとを製造する。つぎに、真空ラミネート装置60を用いて、減圧下で繊維基材の両面からキャリア材料5aおよび5bを重ね合わせて、必要により樹脂組成物が溶融する温度以上に加熱したラミネートロール61で接合し、キャリアフィルム上に塗布した樹脂組成物を繊維基材11に含浸させる。減圧下で接合することにより、繊維基材11の内部またはキャリア材料5a、5bの樹脂層と繊維基材11との接合部位に非充填部分が存在しても、これを減圧ボイドあるいは実質的な真空ボイドとすることができる。
このような減圧下で繊維基材11とキャリア材料5a、5bとを接合する他の装置としては、例えば真空ボックス装置、真空ベクレル装置などを用いることができる。
つぎに、繊維基材11とキャリア材料5a、5bとを接合した後、熱風乾燥装置62でキャリア材料に塗布された樹脂の溶融温度以上の温度で加熱処理する。これにより、減圧下での接合工程で発生していた減圧ボイドなどをほぼ消し去ることができる。加熱処理する他の方法としては、例えば赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置などを用いて実施することができる。
キャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する。この方法により、繊維基材11に樹脂組成物が担持され、繊維基材11を内蔵するプリプレグ21ができる。
上記の方法を用いれば、キャリア材料5aおよび5bの樹脂組成物の厚みを調節することによって、厚さ方向において繊維基材層が偏在したプリプレグを作製することができる。
上記の方法以外には、参考文献1(特開2010−275337号公報)の段落0022〜0041に記載された方法などが挙げられる。以下に、具体的に説明する。
2つのダイコーターである第1塗工装置と第2塗工装置とを備えた塗布機に、繊維基材がこの2つのダイコーターの間を通るように搬送されて、その両面に片面ずつそれぞれ樹脂ワニスが塗工される。第1塗工装置と第2塗工装置は、同一のダイコーターを用いても、異なるものを用いてもよい。また、第1塗工装置と第2塗工装置に代えて、ロールコーターを用いてもよい。また、塗工間距離Lおよび先端重複距離Dは、一定の距離を有するのが好ましいが、一定の距離を有さなくてもよい。
第1塗工装置および第2塗工装置はそれぞれ塗工先端部を有しており、それぞれの塗工先端部は、繊維基材の幅方向に細長く形成されている。そして、第1塗工装置の塗工先端部である第1塗工先端部は繊維基材の一方の面に向けて突出し、第2塗工装置の塗工先端部である第2塗工先端部は繊維基材の他方の面に向けて突出している。それにより、樹脂ワニスの塗工の際には、第1塗工先端部は繊維基材の一方の面に樹脂ワニスを介して接触し、第2塗工先端部は繊維基材の他方の面と樹脂ワニスを介して接触することとなる。
第1塗工装置と第2塗工装置とから吐出される樹脂ワニスの単位時間当たりの吐出量は、同じであってもよく、異なっていてもよい。樹脂ワニスの単位時間当たりの吐出量を異ならせることにより、塗工する樹脂ワニスの厚みを繊維基材の一方の面と他方の面とで個別に制御することができ、樹脂層の層厚の調整を容易に行うことができる。
乾燥機で所定の温度で加熱して、塗布された樹脂ワニス4の溶剤を揮発させると共に樹脂組成物を半硬化させてプリプレグを製造する。
また、繊維基材を樹脂ワニスに浸漬する場合、樹脂ワニスに用いられる溶剤は、樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが好ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶剤としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系などが挙げられる。
非対称プリプレグの第一樹脂層104の厚みは、特に限定されないが、たとえば、1μm以上15μm以下が好ましい。一方、第二樹脂層106の厚みは、特に限定されないが、たとえば、2.3μm以上100μm以下が好ましい。
ここで樹脂層の厚みとは、繊維基材層と樹脂層の界面から当該樹脂層の反対側界面までの距離であり、繊維基材層に含浸している樹脂を含まないものとする。
樹脂ワニスの固形分は、とくに限定されないが、40重量%以上80重量%以下が好ましく、とくに50重量%以上65重量%以下が好ましい。これにより、樹脂ワニスの繊維基材への含浸性をさらに向上させることができる。繊維基材に樹脂組成物を含浸させ、所定温度、例えば80℃以上200℃以下などで乾燥させることによりプリプレグを得ることができる。
つづいて、図1(a)に戻り、本実施形態におけるプリプレグ107を構成する材料について詳細に説明する。
(繊維基材層)
本実施形態における、繊維基材層102に使用される繊維基材としては、とくに限定されないが、ガラスクロスなどのガラス繊維基材、ポリベンゾオキサゾール樹脂繊維、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維などのポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維などのポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維などを主成分として構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙などを主成分とする紙基材などの有機繊維基材などが挙げられる。これらの中でも、強度、吸水率の点からガラスクロスがとくに好ましい。また、ガラスクロスを用いることにより、樹脂層の熱膨張係数をさらに小さくすることができる。
ガラス繊維基材を構成するガラスとしては、例えばEガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス等が挙げられる。 これらの中でもSガラス、または、Tガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによってプリプレグの熱膨張 係数を小さくすることができる。
本実施形態で用いるガラス繊維基材としては、坪量(1mあたりの繊維基材の重量)が4g/m以上150g/m以下のものであることが好ましく、より好ましくは8g/m以上110g/m以下、さらに好ましくは12g/m以上60g/m以下、さらに好ましくは12g/m以上30g/m以下、さらに好ましくは12g/m以上24g/m以下である。
坪量が上記上限値を超える場合は、繊維基材中の樹脂組成物の含浸性が低下し、ストランドボイドや絶縁信頼性の低下の恐れが生じ、また炭酸ガス、UV、エキシマなどのレーザーによるスルーホールの形成が困難になる恐れがある。また、坪量が上記下限値を下回る場合は、ガラスクロスやプリプレグの強度が下がり、ハンドリングの低下や、プリプレグの作製が困難となる恐れや、基板の反りの低減効果が低下する恐れがある。
上記ガラス繊維基材の中でも、とくに、線膨張係数が6ppm/℃以下のガラス繊維基材であることが好ましく、3.5ppm/℃以下のガラス繊維基材であることがより好ましい。このような線膨張係数を有するガラス繊維基材を用いることにより、本実施形態の素子搭載基板の反りをさらに抑制することができる。
さらに、本実施形態で用いる繊維基材は、ヤング率が60GPa以上100GPa以下であることが好ましく、より好ましくは65GPa以上92GPa以下、さらに好ましくは86GPa以上92GPa以下である。このようなヤング率を有するガラス繊維基材を用いることにより、例えば半導体実装時のリフロー熱による配線板の変形を効果的に抑制することができるので、電子部品の接続信頼性がさらに向上する。
また、本実施形態で用いるガラス繊維基材は、1MHzでの誘電率が3.8以上7.0以下であることが好ましく、より好ましくは3.8以上6.8以下、さらに好ましくは3.8以上5.5以下である。このような誘電率を有するガラス繊維基材を用いることにより、素子搭載基板の誘電率をさらに低減でき、高速信号を用いた半導体パッケージに好適である。
上記のような線膨張係数、ヤング率および誘電率を有するガラス繊維基材として、例えば、Eガラス、Sガラス、NEガラス、Tガラス、UNガラスなどが好適に用いられる。
素子搭載基板108における繊維基材層102は、上記の繊維基材に第一樹脂層104および第二樹脂層106を構成する樹脂組成物が含浸されてなる層であるが、通常、繊維基材層の厚みは、繊維基材の厚みと考えることができる。
繊維基材層の厚みは、とくに限定されないが、5μm以上100μm以下であることが好ましく、より好ましくは10μm以上60μm以下、さらに好ましくは12μm以上35μm以下である。このような厚みを有する繊維基材を用いることにより、プリプレグ製造時のハンドリング性がさらに向上し、とくに反り低減効果が顕著である。
繊維基材層の厚みが上記上限値を超える場合は、繊維基材中の樹脂組成物の含浸性が低下し、ストランドボイドや絶縁信頼性の低下の恐れが生じ、また炭酸ガス、UV、エキシマなどのレーザーによるスルーホールの形成が困難になる恐れがある。また、繊維基材層の厚みが上記下限値を下回る場合は、繊維基材やプリプレグの強度が下がり、ハンドリングの低下や、プリプレグの作製が困難となる恐れや、基板の反りの効果が低下する恐れがある。
また、繊維基材の使用枚数は、一枚に限らず、薄い繊維基材を複数枚重ねて使用することも可能である。なお、繊維基材を複数枚重ねて使用する場合は、その合計の厚みが上記の範囲を満たせばよい。
素子搭載基板108は、ガラス繊維基材などの繊維基材に樹脂組成物を含浸させてなる繊維基材層を有することにより、低線膨張率、高弾性率に優れ、薄型の多層配線板、該多層配線板に半導体チップを搭載した半導体パッケージにおいて、反りが少なく、耐熱性、熱衝撃性の信頼性に優れるものが得られる。中でも、ガラス繊維基材に樹脂組成物を含浸させてなる繊維基材層を有することにより、高強度、低吸水、低熱膨張を達成することができる。
(樹脂組成物)
また、繊維基材に含浸させる樹脂組成物としては、とくに限定されないが、低線膨張率および高弾性率を有し、熱衝撃性の信頼性に優れたものであることが好ましい。
また、樹脂組成物のガラス転移温度は、好ましくは160℃以上270℃以下であり、さらに好ましくは180℃以上240℃以下である。このようなガラス転移温度を有する樹脂組成物を用いることにより、鉛フリー半田リフロー耐熱性がさらに向上するという効果が得られる。
具体的な熱硬化性樹脂として、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂などのノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂などのトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などが挙げられる。
これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーを併用してもよい。
これらの中でも、とくにシアネート樹脂(シアネート樹脂のプレポリマーを含む)が好ましい。シアネート樹脂を用いることにより、樹脂層の熱膨張係数を小さくすることができる。さらに、シアネート樹脂は、電気特性(低誘電率、低誘電正接)、機械強度などにも優れる。
シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させたものや、必要に応じて加熱などの方法でプレポリマー化したものなどを用いることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂などのビスフェノール型シアネート樹脂、ナフトールアラルキル型の多価ナフトール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂、ジシクロペンタジエン型シアネート樹脂、ビフェニルアルキル型シアネート樹脂などを挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。ノボラック型シアネート樹脂を用いることにより、架橋密度が増加し、耐熱性が向上する。したがって、樹脂組成物などの難燃性を向上させることができる。
この理由としては、ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成することが挙げられる。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。さらに、プリプレグなどからなる樹脂層を厚さ0.6mm以下にした場合であっても、ノボラック型シアネート樹脂を硬化させて作製した樹脂層を含む素子搭載基板は優れた剛性を有する。とくに、このような素子搭載基板は加熱時における剛性に優れるので、半導体素子実装時の信頼性にも優れる。
ノボラック型シアネート樹脂としては、例えば、下記一般式(I)で示されるものを使用することができる。
Figure 0005935314
一般式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは任意の整数であり、とくに限定されないが、1以上10以下が好ましく、とくに2以上7以下が好ましい。平均繰り返し単位nが小さすぎると、ノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位nが大きすぎると溶融粘度が高くなりすぎ、樹脂層の成形性が低下する場合がある。
また、シアネート樹脂としては、下記一般式(II)で表わされるナフトール型シアネート樹脂も好適に用いられる。下記一般式(II)で表わされるナフトール型シアネート樹脂は、α−ナフトールあるいはβ−ナフトールなどのナフトール類とp−キシリレングリコール、α,α'−ジメトキシ−p−キシレン、1,4−ジ(2−ヒドロキシ−2−プロピル)ベンゼンなどとの反応により得られるナフトールアラルキル樹脂とシアン酸とを縮合させて得られるものである。一般式(II)のnは10以下であることがさらに好ましい。nが10以下の場合、樹脂粘度が高くならず、基材への含浸性が良好で、素子搭載基板としての性能を低下させない傾向がある。また、合成時に分子内重合が起こりにくく、水洗時の分液性が向上し、収量の低下を防止できる傾向がある。
Figure 0005935314
(式中、Rは水素原子またはメチル基を示し、nは1以上の整数を示す。)
また、シアネート樹脂としては、下記一般式(III)で表わされるジシクロペンタジエン型シアネート樹脂も好適に用いられる。下記一般式(III)で表わされジシクロペンタジエン型シアネート樹脂は、下記一般式(III)のnが0以上8以下であることがさらに好ましい。nが8以下の場合、樹脂粘度が高くならず、基材への含浸性が良好で、素子搭載基板としての性能の低下を防止できる。また、ジシクロペンタジエン型シアネート樹脂を用いることで、低吸湿性、および耐薬品に優れる。
Figure 0005935314
(nは0以上8以下の整数を示す。)
シアネート樹脂の重量平均分子量(Mw)は、とくに限定されないが、例えば、Mw500以上4,500以下が好ましく、とくに600以上3,000以下が好ましい。Mwが小さすぎると樹脂層を作製した場合にタック性が生じ、樹脂層同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、Mwが大きすぎると反応が速くなりすぎ、回路基板とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
シアネート樹脂などのMwは、例えば、GPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
また、とくに限定されないが、シアネート樹脂は1種類を単独で用いてもよいし、異なるMwを有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。
樹脂組成物中に含まれる熱硬化性樹脂の含有量は、その目的に応じて適宜調整されれば良くとくに限定されないが、樹脂組成物全体に基づいて5重量%以上90重量%以下が好ましく、さらに10重量%以上80重量%以下が好ましく、とくに20重量%以上50重量%以下が好ましい。熱硬化性樹脂の含有量が小さすぎるとプリプレグのハンドリング性が低下したり、樹脂層を形成するのが困難となる場合があり、含有量が大きすぎると樹脂層の強度や難燃性が低下したり、樹脂層の線膨張係数が増加し素子搭載基板の反りの低減効果が低下する場合がある。
また、樹脂組成物は無機充填材を含むことが好ましい。これにより、素子搭載基板を薄型化してもより一層優れた強度を付与することができる。さらに、素子搭載基板の低熱膨張化をより一層向上させることができる。
無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。
無機充填材として、これらの中の1種類を単独で用いてもよく、2種類以上を併用してもよい。これらの中でも、とくにシリカが好ましく、溶融シリカ(とくに球状溶融シリカ)が低熱膨張性に優れる点で好ましい。溶融シリカの形状には破砕状および球状がある。繊維基材への含浸性を確保するためには、樹脂組成物の溶融粘度を下げるため球状シリカを使うなど、その目的にあわせた使用方法を採用することができる。
無機充填材の平均粒子径は、とくに限定されないが、0.01μm以上5.0μm以下が好ましく、とくに0.1μm以上2.0μm以下が好ましい。無機充填材の粒径が小さすぎるとワニスの粘度が高くなるため、樹脂層作製時の作業性に影響を与える場合がある。また、無機充填材の粒径が大きすぎると、ワニス中で無機充填剤の沈降などの現象が起こる場合がある。
この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
また無機充填材は、とくに限定されないが、平均粒子径が単分散の無機充填材を用いてもよいし、平均粒子径が多分散の無機充填材を用いてもよい。さらに平均粒子径が単分散および/または多分散の無機充填材を1種類または2種類以上で併用してもよい。
さらに無機充填材は、平均粒子径5.0μm以下の球状シリカ(とくに球状溶融シリカ)が好ましく、とくに平均粒子径0.01μm以上2.0μm以下の球状溶融シリカが好ましい。これにより、無機充填剤の充填性をさらに向上させることができる。
無機充填材の含有量の下限値は、とくに限定されないが、樹脂組成物全体に基づいて20重量%以上が好ましく、30重量%以上がより好ましく、50重量%以上がさらに好ましい。無機充填材の含有量の上限値は、とくに限定されないが、樹脂組成物全体に基づいて80重量%以下が好ましく、75重量%以下がより好ましい。含有量が上記範囲内であると、とくに低熱膨張、低吸水とすることができる。とくに、素子搭載基板の反りを低減することができる。
また、本実施の形態に用いる樹脂組成物は、ゴム成分も配合することができ、例えば、ゴム粒子を用いることができる。ゴム粒子の好ましい例としては、コアシェル型ゴム粒子、架橋アクリロニトリルブタジエンゴム粒子、架橋スチレンブタジエンゴム粒子、アクリルゴム粒子、シリコーン粒子などが挙げられる。
コアシェル型ゴム粒子は、コア層とシェル層とを有するゴム粒子であり、例えば、外層のシェル層がガラス状ポリマーで構成され、内層のコア層がゴム状ポリマーで構成される2層構造、または外層のシェル層がガラス状ポリマーで構成され、中間層がゴム状ポリマーで構成され、コア層がガラス状ポリマーで構成される3層構造のものなどが挙げられる。ガラス状ポリマー層は、例えば、メタクリル酸メチルの重合物などで構成され、ゴム状ポリマー層は、例えば、ブチルアクリレート重合物(ブチルゴム)などで構成される。コアシェル型ゴム粒子の具体例としては、スタフィロイドAC3832、AC3816N(商品名、ガンツ化成社製)、メタブレンKW−4426(商品名、三菱レイヨン社製)が挙げられる。架橋アクリロニトリルブタジエンゴム(NBR)粒子の具体例としては、XER−91(平均粒子径0.5μm、JSR社製)などが挙げられる。
架橋スチレンブタジエンゴム(SBR)粒子の具体例としては、XSK−500(平均粒子径0.5μm、JSR社製)などが挙げられる。アクリルゴム粒子の具体例としては、メタブレンW300A(平均粒子径0.1μm)、W450A(平均粒子径0.2μm)(三菱レイヨン社製)などが挙げられる。
シリコーン粒子は、オルガノポリシロキサンで形成されたゴム弾性微粒子であればとくに限定されず、例えば、シリコーンゴム(オルガノポリシロキサン架橋エラストマー)そのものからなる微粒子、および二次元架橋主体のシリコーンからなるコア部を三次元架橋型主体のシリコーンで被覆したコアシェル構造粒子などが挙げられる。シリコーンゴム微粒子としては、KMP−605、KMP−600、KMP−597、KMP−594(信越化学社製)、トレフィルE−500、トレフィルE−600(東レ・ダウコーニング社製)などの市販品を用いることができる。
ゴム粒子の含有量は、とくに限定されないが、上記の無機充填材を合わせて、樹脂組成物全体に基づいて20重量%以上80重量%以下が好ましく、とくに30重量%以上75重量%以下が好ましい。含有量が範囲内であると、とくに低吸水とすることができる。
熱硬化性樹脂としてシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)を用いる以外に、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いてもよいし、併用してもよい。エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビナフチル型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などが挙げられる。
エポキシ樹脂として、これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。
これらエポキシ樹脂の中でもとくにアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性をさらに向上させることができる。
アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂などが挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば下記一般式(IV)で示すことができる。
Figure 0005935314
上記一般式(IV)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは任意の整数であり、とくに限定されないが、1以上10以下が好ましく、とくに2以上5以下が好ましい。平均繰り返し単位nが小さすぎると、ビフェニルジメチレン型エポキシ樹脂が結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが大きすぎると樹脂の流動性が低下し、成形不良などの原因となる場合がある。
上記以外のエポキシ樹脂としては縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂が好ましい。これにより、耐熱性、低熱膨張性をさらに向上させることができる。
縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、ナフタレン、アントラセン、フェナントレン、テトラセン、クリセン、ピレン、トリフェニレン、およびテトラフェン、その他の縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂である。縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、複数の芳香環が規則的に配列することができるため低熱膨張性に優れる。また、ガラス転移温度も高いため耐熱性に優れる。さらに、繰返し構造の分子量が大きいため従来のノボラック型エポキシに比べ難燃性に優れ、シアネート樹脂と組合せることでシアネート樹脂の弱点の脆弱性を改善することができる。したがって、シアネート樹脂と併用して用いることで、さらにガラス転移温度が高くなるため鉛フリー対応の実装信頼性に優れる。
縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、フェノール類化合物とホルムアルデヒド類化合物、および縮合環芳香族炭化水素化合物から合成された、ノボラック型フェノール樹脂をエポキシ化したものである。
フェノール類化合物は、とくに限定されないが、例えば、フェノール、o−クレゾール、m−クレゾール、p−クレゾールなどのクレゾール類、2,3−キシレノール、2,4−キシレノール、2,5−キシレノール、2,6−キシレノール、3,4−キシレノール、3,5−キシレノールなどのキシレノール類、2,3,5トリメチルフェノールなどのトリメチルフェノール類、o−エチルフェノール、m−エチルフェノール、p−エチルフェノールなどのエチルフェノール類、イソプロピルフェノール、ブチルフェノール、t−ブチルフェノールなどのアルキルフェノール類、o−フェニルフェノール、m−フェニルフェノール、p−フェニルフェノール、カテコール、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレンなどのナフタレンジオール類、レゾルシン、カテコール、ハイドロキノン、ピロガロール、フルオログルシンなどの多価フェノール類、アルキルレゾルシン、アルキルカテコール、アルキルハイドロキノンなどのアルキル多価フェノール類が挙げられる。これらのうち、コスト面および分解反応に与える効果から、フェノールが好ましい。
アルデヒド類化合物は、とくに限定されないが、例えば、ホルムアルデヒド、パラホルムアルデヒド、トリオキサン、アセトアルデヒド、プロピオンアルデヒド、ポリオキシメチレン、クロラール、ヘキサメチレンテトラミン、フルフラール、グリオキザール、n-ブチルアルデヒド、カプロアルデヒド、アリルアルデヒド、ベンズアルデヒド、クロトンアルデヒド、アクロレイン、テトラオキシメチレン、フェニルアセトアルデヒド、o-トルアルデヒド、サリチルアルデヒド、ジヒドロキシベンズアルデヒド、トリヒドロキシベンズアルデヒド、4−ヒドロキシ−3−メトキシアルデヒドパラホルムアルデヒドなどが挙げられる。
縮合環芳香族炭化水素化合物は、とくに限定されないが、例えば、メトキシナフタレン、ブトキシナフタレンなどのナフタレン誘導体、メトキシアントラセンなどのアントラセン誘導体、メトキシフェナントレンなどのフェナントレン誘導体、その他テトラセン誘導体、クリセン誘導体、ピレン誘導体、誘導体トリフェニレン、およびテトラフェン誘導体などが挙げられる。
縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、とくに限定されないが、例えば、メトキシナフタレン変性オルトクレゾールノボラックエポキシ、ブトキシナフタレ変性メタ(パラ)クレゾールノボラックエポキシ、およびメトキシナフタレン変性ノボラックエポキシなどが挙げられる。これらの中でも、下記式(V)で表される縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂が好ましい。
Figure 0005935314
(式中、Arは縮合環芳香族炭化水素基であり、Rは互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素、フェニル基、ベンジル基などのアリール基、およびグリシジルエーテルを含む有機基から選ばれる基で、n、p、およびqは1以上の整数であり、またp、qの値は、繰り返し単位毎に同一でも、異なっていてもよい。)
Figure 0005935314
(式(V)中のArは、式(VI)中の(Ar1)〜(Ar4)で表される構造であり、式(VI)中のRは、互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素、フェニル基、ベンジル基などのアリール基、およびグリシジルエーテルを含む有機基から選ばれる基である。)
さらに上記以外のエポキシ樹脂としてはナフトール型エポキシ樹脂が好ましい。これにより、耐熱性、低熱膨張性をさらに向上させることができる。ナフトール型エポキシ樹脂としては、例えば下記一般式(VII)で示すことができる。
Figure 0005935314
(nは平均1以上6以下の数を示し、Rはグリシジル基または炭素数1以上10以下の炭化水素基を示す。)
エポキシ樹脂の含有量は、とくに限定されないが、樹脂組成物全体に基づいて1重量%以上55重量%以下が好ましく、とくに2重量%以上40重量%以下が好ましい。エポキシ樹脂の含有量が小さすぎるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合がある。含有量が大きすぎると耐熱性が低下する場合がある。
エポキシ樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw500以上20,000以下が好ましく、とくに800以上15,000以下が好ましい。Mwが小さすぎると樹脂層にタック性が生じる場合があり、Mwが大きすぎると樹脂層作製時、繊維基材への含浸性が低下し、均一な製品が得られない場合がある。エポキシ樹脂のMwは、例えばGPCで測定することができる。
熱硬化性樹脂としてシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)やエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)を用いる場合、さらにフェノール樹脂を用いることが好ましい。フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂などが挙げられる。フェノール樹脂として、これらの中の1種類を単独で用いてよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。これらの中でも、とくにアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂などが挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば、下記一般式(VIII)で示すことができる。
Figure 0005935314
上記一般式(VIII)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは任意の整数であり、とくに限定されないが、1以上12以下が好ましく、とくに2以上8以下が好ましい。平均繰り返し単位nが小さすぎると耐熱性が低下する場合がある。また、平均繰り返し単位nが大きすぎると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
前述のシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)やエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。
フェノール樹脂の含有量は、とくに限定されないが、樹脂組成物全体に基づいて1重量%以上55重量%以下が好ましく、とくに5重量%以上40重量%以下が好ましい。フェノール樹脂の含有量が小さすぎると耐熱性が低下する場合があり、大きすぎると低熱膨張の特性が損なわれる場合がある。
フェノール樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw400以上18,000以下が好ましく、とくに500以上15,000以下が好ましい。Mwが小さすぎると樹脂層にタック性が生じる場合が有り、大きすぎると樹脂層の作製時、繊維基材への含浸性が低下し、均一な製品が得られない場合がある。フェノール樹脂のMwは、例えばGPCで測定することができる。
さらに、シアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)とフェノール樹脂(アリールアルキレン型フェノール樹脂、とくにビフェニルジメチレン型フェノール樹脂)とエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)との組合せを用いて基板(とくに回路基板)を作製した場合、とくに優れた寸法安定性を得ることができる。
このほか、必要に応じて、樹脂組成物にはカップリング剤、硬化促進剤、硬化剤、熱可塑性樹脂、有機充填材などの添加剤を適宜配合することができる。本発明で用いられる樹脂組成物は、上記成分を有機溶剤などにより溶解および/または分散させた液状形態で好適に用いることができる。
カップリング剤の使用により、熱硬化性樹脂と無機充填材との界面の濡れ性が向上し、繊維基材に対して樹脂組成物を均一に定着させることができる。したがって、カップリング剤を使用することは好ましく、耐熱性、とくに吸湿後の半田耐熱性を改良することができる。
カップリング剤としては、カップリング剤として通常用いられるものであれば使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無期充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることができる。
カップリング剤の添加量は、無機充填材の比表面積に依存するのでとくに限定されないが、無機充填材100重量部に対して0.05重量部以上3重量部以下が好ましく、とくに0.1重量部以上2重量部以下が好ましい。カップリング剤の含有量が少なすぎると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、多すぎると反応に影響を与え、曲げ強度などが低下する場合がある。
硬化促進剤としては公知のものを用いることができる。例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタンなどの3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−エチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールA、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸など、オニウム塩化合物など、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いてもよいし、これらの誘導体も含めて2種類以上を併用してもよい。
オニウム塩化合物は、とくに限定されないが、例えば、下記一般式(IX)で表されるオニウム塩化合物を用いることができる。
Figure 0005935314
(式中、Pはリン原子、R1、R2、R3およびR4は、それぞれ、置換もしくは無置換の芳香環または複素環を有する有機基、あるいは置換もしくは無置換の脂肪族基を示し、互いに同一であっても異なっていてもよい。A−は分子外に放出しうるプロトンを少なくとも1個以上分子内に有するn(n≧1)価のプロトン供与体のアニオン、またはその錯アニオンを示す。)
硬化促進剤の含有量は、とくに限定されないが、樹脂組成物全体の0.01以上5重量%以下が好ましく、とくに0.1以上2重量%以下が好ましい。含有量が少なすぎると硬化を促進する効果が現れない場合があり、多すぎると樹脂層の保存性が低下する場合がある。
樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂などの熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体などのポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマーなどの熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンなどのジエン系エラストマーを併用してもよい。
フェノキシ樹脂としては、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂などが挙げられる。また、これらの骨格を複数種有した構造のフェノキシ樹脂を用いることもできる。
これらの中でも、フェノキシ樹脂には、ビフェニル骨格およびビスフェノールS骨格を有するフェノキシ樹脂を用いるのが好ましい。これにより、ビフェニル骨格が有する剛直性により、フェノキシ樹脂のガラス転移温度を高くすることができるとともに、ビスフェノールS骨格の存在により、フェノキシ樹脂と金属との密着性を向上させることができる。その結果、素子搭載基板の耐熱性の向上を図ることができるとともに、回路基板を製造する際に、素子搭載基板に対する配線層の密着性を向上させることができる。また、フェノキシ樹脂には、ビスフェノールA骨格およびビスフェノールF骨格を有するフェノキシ樹脂を用いるのも好ましい。これにより、回路基板の製造時に、配線層の素子搭載基板への密着性をさらに向上させることができる。
また、下記一般式(X)で表されるビスフェノールアセトフェノン構造を有するフェノキシ樹脂を用いるのも好ましい。
Figure 0005935314
(式中、R1は互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素から選ばれる基であり、R2は、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素から選ばれる基であり、R3 は、水素原子または炭素数1以上10以下の炭化水素基であり、mは0以上5以下の整数である。)
ビスフェノールアセトフェノン構造を含むフェノキシ樹脂は、嵩高い構造を持っているため、溶剤溶解性や、配合する熱硬化性樹脂成分との相溶性に優れる。また、低粗度で均一な粗面を形成することができるため微細配線形成性に優れる。
ビスフェノールアセトフェノン構造を有するフェノキシ樹脂は、エポキシ樹脂とフェノール樹脂を触媒で高分子量化させる方法などの公知の方法で合成することができる。
ビスフェノールアセトフェノン構造を有するフェノキシ樹脂は、一般式(X)のビスフェノールアセトフェノン構造以外の構造が含まれていても良く、その構造は特に限定されないが、ビスフェノールA型、ビスフェノールF型、ビスフェノールS型、ビフェニル型、フェノールノボラック型、クレゾールノボラック型の構造などが挙げられる。中でも、ビフェニル型の構造を含むものが、ガラス転移温度が高く好ましい。
ビスフェノールアセトフェノン構造を含むフェノキシ樹脂中の一般式(X)のビスフェノールアセトフェノン構造の含有量はとくに限定されないが、5モル%以上95モル%以下が好ましく、より好ましくは10モル%以上85モル%以下であり、さらに好ましくは15モル%以上75モル%以下である。含有量が下限値に満たないと、耐熱性、耐湿信頼性を向上させる効果が得られない可能性がある。また、含有量が上限値を超えると、溶剤溶解性が悪くなるため、好ましくない。
フェノキシ樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw5,000以上100,000以下が好ましく、10,000以上70,000以下がさらに好ましく、20,000以上50,000以下が最も好ましい。Mwが上限値を超えると、他の樹脂との相溶性や溶剤への溶解性が極めて悪くなるため好ましくなく、下限値未満であると、製膜性が悪くなり、回路基板の製造に用いる場合に、不具合を生じるため好ましくない。
フェノキシ樹脂の含有量は、とくに限定されないが、充填材を除く樹脂組成物の5重量%以上40重量%以下が好ましく、とくに10重量%以上20重量%以下が好ましい。含有量が上記下限値未満であると絶縁樹脂層の機械強度が低下したり、導体回路とのメッキ密着性が低下したりする場合があり、上記上限値を超えると絶縁樹脂層の熱膨張率が高くなり、耐熱性が低下したりする場合がある。
さらに、樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加してもよい。
顔料としては、カオリン、合成酸化鉄赤、カドミウム黄、ニッケルチタン黄、ストロンチウム黄、含水酸化クロム、酸化クロム、アルミ酸コバルト、合成ウルトラマリン青などの無機顔料、フタロシアニンなどの多環顔料、アゾ顔料などが挙げられる。
染料としては、イソインドリノン、イソインドリン、キノフタロン、キサンテン 、ジケトピロロピロール、ペリレン、ペリノン 、アントラキノン、インジゴイド 、オキサジン、キナクリドン、ベンツイミダゾロン、ビオランスロン 、フタロシアニン、アゾメチンなどが挙げられる。
続いて、図1(a)で得られたプリプレグ107を加熱、加圧して成形することにより、図1(b)に示す素子搭載基板108が得られる。素子搭載基板108は、コア材単体により構成された基板であるか、または、コア材に他の樹脂層が積層された基板とすることができる。
上記加熱処理する方法としては、とくに限定されないが、例えば、熱風乾燥装置、赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置などを用いて実施することができる。熱風乾燥装置または赤外線加熱装置を用いた場合は、上記接合したものに実質的に圧力を作用させることなく実施することができる。また、加熱ロール装置または平板状の熱盤プレス装置を用いた場合は、上記接合したものに所定の圧力を作用させることで実施することができる。
本準備工程は、室温より高い温度下において、素子搭載面側と反対側に反る前記素子搭載基板を準備することが好ましい。たとえば、加熱処理する際の温度は、とくに限定されないが、用いる樹脂が溶融し、かつ樹脂の硬化反応が急速に進行しないような温度域とすることが好ましい。加熱温度は、例えば、120℃以上250℃以下が好ましく、150℃以上230℃以下がより好ましい。
また、加熱処理する時間は用いる樹脂の種類などにより異なるため、とくに限定されないが、例えば、30分以上180分以下処理することにより実施することができる。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、2MPa以上4MPa以下がより好ましい。
(金属箔付き素子搭載基板)
つづいて、金属箔付き素子搭載基板について説明する。
本実施形態に係る素子搭載基板108は、図示されていないが、少なくとも片面に金属箔が形成された、金属箔付き素子搭載基板としてもよい。たとえば、素子搭載面110面側に金属泊を形成することができる。
金属箔の厚みは、好ましくは1μm以上18μm以下である。さらに好ましくは2μm以上12μm以下である。金属箔の厚みが上記範囲内であると、微細パターンが形成可能であり、素子搭載基板を薄型化できる。
金属箔を構成する金属としては、例えば銅および銅系合金、アルミおよびアルミ系合金、銀および銀系合金、金および金系合金、亜鉛および亜鉛系合金、ニッケルおよびニッケル系合金、錫および錫系合金、鉄および鉄系合金、コバール(商標名)、42アロイ、インバーまたはスーパーインバーなどのFe−Ni系の合金、WまたはMoなどが挙げられる。また、キャリア付電解銅箔なども使用することができる。
また、金属箔の代わりに、素子搭載基板108の少なくとも片面にフィルムを積層してもよい。フィルムとしては、例えばポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリイミド、フッ素系樹脂などを挙げることができる。
金属箔付き素子搭載基板の製造方法としては、例えば以下の通りである。二つのプリプレグを積層して得られる素子搭載基板の場合、積層した第一のプリプレグおよび第二のプリプレグの外側の上下両面または片面に金属箔を重ね、ラミネーター装置やベクレル装置を用いて高真空条件下でこれらを接合したり、あるいはそのまま第一のプリプレグおよび第二のプリプレグの外側の上下両面または片面に金属箔を重ねる。つぎに、プリプレグと金属箔などとを重ねたものを真空プレス機で加熱、加圧するかあるいは乾燥機で加熱することで素子搭載基板を得ることができる。
(配線層付き素子搭載基板108)
つづいて、金属箔付き素子搭載基板108に配線層を形成する工程を説明する。たとえば、金属箔付き素子搭載基板108に、層間接続用のスルーホールを形成する。次いで、サブトラクティブ工法、セミアディティブ工法などを施して、配線層を作製する。なお、本図では、スルーホールおよび配線層は図示していない。
また、その後、任意のビルドアップ層を積層して、アディティブ工法により層間接続および回路形成する工程を繰り返し、回路層を形成してもよい。ここで、一部あるいは全てのビルドアップ層は繊維基材層を含んでも構わないし、含まなくても構わない。
なお、回路層上に、ビルドアップ層およびソルダーレジスト層が形成されてもよい。
以上により、スマイル型の反りが発生した素子搭載基板108を得ることができる。
(実装工程)
次に、本実施の形態の実装工程について説明する。
図3は、実装工程の工程上面図である。図2(a)は、図3のA−A'断面図である。
図3に示すように、素子搭載基板108の素子搭載面110に、複数の半導体チップ116を配置する。素子搭載面110には、ダイシング領域112で区画されたパッケージエリア114が形成されている。パッケージエリア114は、所定間隔を空けて配置されている。1つのパッケージエリア114に1個の半導体チップ116が形成されてもよいし、複数個形成されてもよい。本実施の形態では、1つのパッケージエリア114に1個の半導体チップ116が配置される例を説明する。半導体チップ116の外縁は、パッケージエリア114の外縁と対応する。
本実施の形態では、中心位置に最接近している、中心パッケージエリア114同士の距離をL1とし、中心パッケージエリア114とその外側に配置された外側パッケージエリア114との距離をL2とする。L2は、L1と同じでもよいし、L1よりも大きくてもよい。L2=L1とすることにより、半導体チップ116を高密度に配置することができる。また、L2>L1とすることにより、素子搭載基板108の外側において、素子搭載面110の線膨張係数と反対面側の線膨張係数との差を小さくできる。これにより、素子搭載基板108の外側の反りを小さくすることが出来る。
図2(a)に示すように、素子搭載基板108と半導体チップ116とは、たとえば、半田バンプ118および不図示の配線層を介して電気的に接続される。このほか、素子搭載基板108の電極と半導体チップ116とをボンディングワイヤで接続してもよい。
素子搭載基板108と半導体チップ116との接続は、たとえば次のように行われる。
まず、接着剤で半導体チップ116を素子搭載基板108に仮固定した後、これらを加熱圧着する。本実施の形態において、接着剤は、液状でもシート状でもよい。接着剤はフラックス活性剤を有していてもよい。
次いで、半導体チップ116および素子搭載基板108からなる積層体を、半田バンプ118の融点以上の温度で加熱することにより、半導体チップ116と素子搭載基板108を半田接合する。これにより、半導体チップ116と素子搭載基板108が、互いに接続されることとなる。
半導体チップ116は、とくに限定されないが、たとえば、チップサイズパッケージ構造を有していることが好ましい。
(モールド工程)
続いて、本実施の形態のモールド工程について説明する。
図2(b)に示すように、素子搭載基板108上の半導体チップ116を封止材で同時にモールドする。半導体チップ116の全体はモールド樹脂層120で覆われる。これにより、半導体パッケージが形成されることになる。半導体パッケージにおいて、半導体チップ116同士の間隙はモールド樹脂層120で埋設されている。
モールド工程において、半導体チップ116が実装された素子搭載基板108上にさらにモールド樹脂層120が形成されることで、実装時に発生していた素子搭載基板108のクライ型の反りが低減されることになる。
半導体パッケージの寸法は、特に限定されないが、以下の条件(1)〜(3)のすべてを満たすことが好ましい。
(1)チップ高さ(厚みH1)が、好ましくは50μm以上100μm以下であり、より好ましくは60μm以上90μm以下である。
(2)封止材の厚みH2が、好ましくは100μm以上500μm以下であり、より好ましくは150μm以上300μm以下である。
(3)素子搭載基板の厚みH3が、好ましくは50μm以上300μm以下であり、より好ましくは100μm以上200μm以下である。
なお、厚みH1から厚みH3は、たとえば、平均厚みでよい。
半導体パッケージの寸法が上記条件(1)〜(3)のすべてを満たすことにより、薄層の半導体パッケージにおいて、反りを低減することが可能となる。つまり、素子搭載基板108やモールド樹脂層120が薄層となると、半導体パッケージに、実装時の反り残りが生じやすくなる。これに対して、本実施の形態では、このような薄層の半導体パッケージにおいても、実装時の反り残りを低減することが可能となる。
本実施の形態の準備工程、実装工程およびモールド工程において、以下のパッケージ反り量の平均値を満たすことが好ましい。
すなわち、各工程のパッケージ反り量の平均値は、
0<p、0>q、|r|<|p|、|r|<|q|を満たすことが好ましい。
ただし、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)を用いて、常温におけるパッケージエリアに対し、半導体素子搭載面とは反対側の面にレーザーを当てて測定を行った際の、レーザーヘッドからの距離が最も遠い最遠点とレーザーヘッドからの距離が最も近い最近点との差をパッケージ反り量と定義する。
また、前記準備工程における、各パッケージエリアのパッケージ反り量の平均値をpとし、
前記実装工程における、各パッケージエリアのパッケージ反り量の平均値をqとし、
前記モールド工程における、各パッケージエリアのパッケージ反り量の平均値をrとする。
本実施の形態において、非対称のプリプレグを用い、かつ、各工程におけるパッケージエリアのパッケージ反り量の平均値が上記条件を満たすことにより、準備工程にてスマイル型の反りを生じさせて、実装工程にてクライ型の反りを低減できるとともに、モールド工程において、実装工程で生じたクライ型の反り残りをさらに低減できる。
また、準備工程における、各パッケージエリアのパッケージ反り量の平均値pは、0より大きくければ特に限定されないが、たとえば、好ましくは200μm以下であり、より好ましくは100μm以下である。くわえて、qが、0より小さければ特に限定されないが、好ましくは−300μm以上あり、より好ましくは−290μm以上である。
平均値pおよびqが上記条件を満たすことにより、半導体パッケージにおいて、実装時の反り残りを充分に低減することが可能となる。
ここで、本実施の形態において、スマイル型の反りの反り量は正値となり、クライ型の反りの反り量は負値となる。つまり、素子搭載基板の上端縁部が素子搭載面110の中心位置より上方に位置している場合には、反り量は正値となる。一方、素子搭載基板の上端縁部が素子搭載面110の中心位置より下方に位置している場合には、反り量は負値となる。
モールド樹脂層120を構成する封止材は、例えば、エポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、無機充填材などを含む樹脂組成物の硬化物で構成される。
前記封止材の常温における熱膨張係数は、9ppm/℃以上、50ppm/℃以下であることが好ましい。また、前記封止材の成形収縮率は、0.05%〜0.8%であることが好ましく、さらに0.2%〜0.75%であることが好ましい。これにより、常温における半導体パッケージの反りをより低減させることができる。
前記封止材は、例えば、エポキシ樹脂として、ビフェニル型エポキシ樹脂(ジャパンエポキシレジン社製、「型番:YX−4000」、融点:105℃、エポキシ当量:190)、硬化剤として、ビフェニレン骨格を有するフェノールアラルキル樹脂(明和化成社製、「型番:MEH−7851SS」、軟化点:65℃、水酸基当量:203)、またフェノールノボラック樹脂(住友ベークライト社製、PR51470、軟化点:110℃、水酸基当量:104)、無機充填材として、球状溶融シリカ(平均粒径:12.5μm)を配合し、3本ロールを用いて混練/脱泡した後、表面温度が95℃と25℃の2軸ロールを用いて20回混練し、得られた混練物シートを冷却後粉砕することにより得ることができる。
(個片化工程)
続いて、図4(a)に示すように、素子搭載基板108の反対面側に半田バンプ128を形成する。この後、図4(b)示すように、ダイシングソー130などで、半導体チップ116を個片化する。たとえば、図3に示すダイシング領域112に沿って、ダイシングを行い、モールドされた各々の半導体チップ116を個片化する。これにより、半導体装置100を得ることができる。
なお、半導体装置100をマザーボードなどに実装して、電子装置を得ることができる。
以下、本発明を、実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。特に記載しない限り、以下に記載の「部」は「重量部」、「%」は「重量%」を示す。
1.熱硬化性樹脂組成物のワニスの調製
エポキシ樹脂としてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)11.0重量部、硬化剤としてビフェニルジメチレン型フェノール樹脂(日本化薬株式会社製、GPH−103)8.8重量部、ノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセットPT−30)20.0重量部、をメチルエチルケトンに溶解、分散させた。さらに、無機充填材として球状溶融シリカ(アドマテックス社製、「SO−25R」、平均粒径0.5μm)60.0重量部とカップリング剤(モメンティブ・パフォーマンス・マテリアルズ・ジャパン社製、A−187)0.2重量部を添加した。これを、高速攪拌装置を用いて30分間攪拌して、不揮発分50重量%となるように調整し、熱硬化性樹脂組成物のワニス(樹脂ワニス)を調製した。
2.キャリア材料の製造、およびプリプレグの製造
(実施例1)
前記樹脂ワニスをPETフィルム(ポリエチレンテレフタレート、帝人デュポンフィルム株式会社製ピューレックスフィルム、厚さ36μm)上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが22.0μmとなるように塗工した。これを160℃の乾燥装置で5分間乾燥して、第1樹脂層用のPETフィルム付き樹脂シートを得た。
また、前記樹脂ワニスをPETフィルム上に、乾燥後の樹脂層の厚さが15.0μmになるように、上記と同様に塗工した。これを160℃の乾燥機で5分間乾燥して、第2樹脂層用のPETフィルム付き樹脂シートを得た。
前記第1樹脂層用のPETフィルム付き樹脂シート、および第2樹脂層用のPETフィルム付き樹脂シートをガラス繊維基材(厚さ46μm、日東紡績製、WEA−1280、IPC規格1280)の両面に樹脂層が繊維基材と向き合うように配し、圧力0.5MPa、温度140℃で1分間の条件で真空プレスにより加熱加圧して、熱硬化性樹脂組成物を含浸させ、キャリアフィルムが積層されたプリプレグ(1)を得た。このとき、第1樹脂層の厚み(d1)が10μm、繊維基材層の厚みが46μm、第2樹脂層の厚み(d2)が4μmで、総厚60μmであり、d1/d2が2.5であった。
なお、d1およびd2は、例えば次のように測定される。まず、プリプレグの両面に12μmの銅箔(三井金属鉱業株式会社製3EC−VLP箔)を重ね合わせ、220℃、3MPaで2時間加熱加圧成形することにより、金属張積層板を得る。次いで、当該金属張積層板の切断面を研磨し、レーザー顕微鏡を用いて、ガラス繊維基材と樹脂表面までを測長する。このときの最短距離がd1またはd2となる。
(実施例2)
実施例2では、樹脂厚35.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚25.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ80μm、ユニチカグラスファイバー株式会社製、E09B 04 53SK、IPC規格2319)を準備した。これらを使用して、第1樹脂層の厚み(d1)が15μm、繊維基材層の厚みが80μm、第2樹脂層の厚み(d2)が5μmで、総厚100μmであり、d1/d2が3であるプリプレグ(2)を得た。
(実施例3)
実施例3では、樹脂厚32.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚28.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ80μm)を準備した。これらを使用して、第1樹脂層の厚み(d1)が12μm、繊維基材層の厚みが80μm、第2樹脂層の厚み(d2)が8μmで、総厚100μmであり、d1/d2が1.5であるプリプレグ(3)を得た。
(実施例4および実施例5)
実施例4および実施例5では、樹脂厚16.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚10.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ28μm)を準備した。これらを使用して、第1樹脂層の厚み(d1)が9μm、繊維基材層の厚みが28μm、第2樹脂層の厚み(d2)が3μmで、総厚40μmであり、d1/d2が3であるプリプレグ(4)を得た。
(比較例1)
比較例1では、前記樹脂ワニスをガラス繊維基材(厚さ46μm、日東紡績製、WEA−1280、IPC規格1280)に含浸し、150℃の加熱炉で2分間乾燥して、プリプレグ(5)を得た。このとき、繊維基材層の厚みが46μmであり、当該繊維基材層の両面には同じ厚さ(7μm)の樹脂層が設けられ、総厚みは60μmであった。
(比較例2)
比較例2では、前記樹脂ワニスをガラス繊維基材(厚さ80μm、ユニチカグラスファイバー株式会社製、E09B 04 53SK、IPC規格2319)に含浸し、150℃の加熱炉で2分間乾燥して、プリプレグ(6)を得た。このとき、繊維基材層の厚みが80μmであり、当該繊維基材層の両面には同じ厚さ(10μm)の樹脂層が設けられ、総厚みは100μmであった。
3.金属張積層板の製造
(実施例1)
プリプレグ(1)の両面に12μmの銅箔(三井金属鉱業株式会社製3EC−VLP箔)を重ね合わせ、220℃、3MPaで2時間加熱加圧成形することにより、金属張積層板を得た。得られた金属張積層板のコア層(絶縁性基板からなる部分)の厚みは、0.06mmであった。
(実施例2)
プリプレグ(2)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(実施例3)
プリプレグ(3)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(実施例4)
プリプレグ(4)を2枚積層したものの両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(実施例5)
プリプレグ(4)を3枚積層したものの両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(比較例1)
プリプレグ(5)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(比較例2)
プリプレグ(6)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
4.プリント配線板の製造
得られた金属張積層板をコア基板として用い、その両面に回路パターンを形成(残銅率70%、L/S=50/50μm)して、内層回路基板を得た。次に、当該内層回路基板の表裏に、市販のプリプレグ(住友ベークライト株式会社製、6785GS−F、厚さ50μm)を重ね合わせ、更にその上下に12μmの銅箔を重ねて、圧力3MPa、温度220℃で2時間加熱加圧成形した。
このようにして得られたプリント配線板から、エッチングにより銅箔を除去した。次いで、炭酸レーザーにより、当該プリント配線板にブラインドビアホール(非貫通孔)を形成した。次に、当該プリント配線板を、60℃の膨潤液(アトテックジャパン株式会社製、スウェリングディップ セキュリガント P)に5分間浸漬し、さらに80℃の過マンガン酸カリウム水溶液(アトテックジャパン株式会社製、コンセントレート コンパクト CP)に10分間浸漬した後、中和することにより、ビア内および樹脂層表面に対し粗化処理を行った。
次に、脱脂、触媒付与、活性化の工程を経た後、約0.5μmの無電解銅めっき皮膜、およびめっきレジストを形成した。次に、無電解銅めっき皮膜を給電層として10μmのパターン電気めっき銅を形成した後、L/S=50/50μmの微細回路加工を施した。次に、熱風乾燥装置を用いて200℃で60分間アニール処理を行った後、フラッシュエッチングで給電層を除去した。これにより、4層プリント配線板を製造した。
次に、4層プリント配線板上に、ソルダーレジスト(太陽インキ製造株式会社製、PSR−4000 AUS703)を印刷した。次に、半導体素子搭載パッド等が露出するように、ソルダーレジスト層に対して、所定のマスクを用いて露光、現像、キュアを行った。このとき、回路上のソルダーレジスト層の厚さが12μmとなるように、ソルダーレジスト層を形成した。
次に、ソルダーレジスト層から露出した回路層上へ、めっき層を形成した。当該めっき層は、回路層上に設けられた無電解ニッケルめっき層3μmと、さらにその上に設けられた無電解金めっき層0.1μmと、からなる。このようにして得られた基板を切断し、半導体装置用のプリント配線板を得た。
5.半導体装置の製造
前記半導体装置用のプリント配線板上に、半田バンプを有する半導体素子(TEGチップ、サイズ10mm×10mm、厚み100μm)を、フリップチップボンダー装置により、加熱圧着により搭載した。このとき、コア基板に用いられたプリプレグの第一樹脂層が半導体素子搭載面側になるように、半導体素子を搭載した。次に、IRリフロー炉で半田バンプを溶融して、半導体素子とプリント配線板を接合した。次に、液状封止樹脂(住友ベークライト株式会社製、CRP−4160A3)を充填し、当該液状封止樹脂を硬化させた。尚、液状封止樹脂は、温度150℃、120分の条件で硬化させた。また、前記半導体素子の半田バンプは、Sn/Ag組成で形成されたものを用いた。
次に、エポキシ封止材(住友ベークライト株式会社製、シリカ充填量75wt%)を、コンプレッション成形機を用いてモールドした。その後、14mm×14mmサイズにダイシングすることで半導体装置を得た。
(半導体装置の評価)
1.反り量の測定
実施例および比較例で作製した、準備工程、実装工程、およびモールド工程において、素子搭載基板の反り量を測定した。これにより、半導体装置の反り量を評価した。
実施例および比較例のそれぞれにおいて、工程ごとに6つのパッケージエリアに対し反りの測定を行い、それらの平均値を各工程における素子搭載基板の反り量として表1に記載した。
各パッケージエリアの反り量の測定は、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)を用いて、常温において行った。測定範囲は13mm×13mmの範囲で、半導体素子搭載面とは反対側のBGA面にレーザーを当てて測定を行った。このとき、レーザーヘッドからの距離が最も遠い最遠点と、レーザーヘッドからの距離が最も近い最近点との差を反り量とした。
ここで、スマイル型の反りの反り量を正値とし、クライ型の反りの反り量を負値とする。つまり、素子搭載面の縁部が素子搭載面の中心位置より上方に位置している場合、反り量は正値となる。また、素子搭載面の縁部が素子搭載面の中心位置より下方に位置している場合、反り量は負値となる。ここでは、素子搭載面側を上方とし、素子搭載面とは反対面側を下方とする。
2.温度サイクル(TC)試験
前記実施例及び比較例で得られた半導体装置に対し、大気中で、15分間−65℃にした後、15分間−150℃にすること、又は15分間150℃にした後、15分間−65℃にすることを1サイクルとして、2000サイクル処理後の導通について評価を行った。プリント配線板から半田バンプを介して半導体素子を通りプリント配線板に戻る回路端子について導通試験を行い、断線した箇所を調べた。各符号は、以下の通りである。
◎:断線箇所が無かった。
○:断線箇所が1〜10%であった。
△:断線箇所が11〜50%であった。
×:断線箇所が51%以上であった。
Figure 0005935314
実施例1〜5では、いずれもモールド工程後における反り量の絶対値が100以下であった。このため、実施例1〜5では、製造される半導体装置の反り量を低減することができることが明らかとなった。
また、実施例1〜5では、いずれも温度サイクル試験後において、断線箇所が無かった。一方で、比較例1および2では、いずれも温度サイクル試験後において断線箇所が発生した。
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
5a キャリア材料
5b キャリア材料
11 繊維基材
21 プリプレグ
60 真空ラミネート装置
61 ラミネートロール
62 熱風乾燥装置
100 半導体装置
102 繊維基材層
102a 第一繊維基材層
102b 第二繊維基材層
102c 中間繊維基材層
104 第一樹脂層
106 第二樹脂層
107 プリプレグ
108 素子搭載基板
110 素子搭載面
112 ダイシング領域
114 パッケージエリア
116 半導体チップ
118 半田バンプ
120 モールド樹脂層
122 中間樹脂層
124 中間樹脂層
126 中間樹脂層
128 半田バンプ
130 ダイシングソー

Claims (8)

  1. ダイシング領域によって区画された複数のパッケージエリアを備える素子搭載基板を準備する準備工程と、
    前記素子搭載基板の各パッケージエリアのそれぞれに半導体チップを実装する実装工程と、
    前記半導体チップを封止材で同時にモールドするモールド工程と、
    前記ダイシング領域に沿ってダイシングを行い、モールドされた各々の半導体チップを個片化する個片化工程と、
    を含み、
    前記素子搭載基板は、繊維基材に樹脂が含浸してなる繊維基材層と、該繊維基材層の素子搭載面側に形成された第1樹脂層と、該繊維基材層の他方の面側に形成された第2樹脂層と、からなるコア材を含み、
    前記素子搭載基板は、前記コア材単体により構成された基板であるか、または、前記コア材に他の樹脂層が積層された基板であり、
    前記第1樹脂層の厚みが、前記第2樹脂層の厚みよりも大きく、
    温度可変レーザー三次元測定機を用いて、常温におけるパッケージエリアに対し、素子搭載面とは反対側の面にレーザーを当てて測定を行った際の、レーザーヘッドからの距離が最も遠い最遠点とレーザーヘッドからの距離が最も近い最近点との差を下記に示すとおりパッケージ反り量と定義し、
    前記準備工程における、各パッケージエリアのパッケージ反り量の平均値をpとし、
    前記実装工程における、各パッケージエリアのパッケージ反り量の平均値をqとし、
    前記モールド工程における、各パッケージエリアのパッケージ反り量の平均値をrとしたとき、
    0<p、0>q、|r|<|p|、|r|<|q|
    を満たす、半導体装置の製造方法。
    (定義:素子搭載基板において、素子搭載面の縁部が素子搭載面の中心位置より上方に位置している場合、パッケージ反り量は正値となる。また、素子搭載面の縁部が素子搭載面の中心位置より下方に位置している場合、パッケージ反り量は負値となる。)
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記素子搭載基板の素子搭載面から前記繊維基材層の一方の面までの距離をd1とし、
    前記素子搭載基板の素子搭載面と反対側の面から前記繊維基材層の他方の面までの距離をd2としたとき、
    d1>d2である、半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    d1/d2が1.5以上である、半導体装置の製造方法。
  4. 請求項1から3いずれか一項に記載の半導体装置の製造方法であって、
    前記半導体装置はチップサイズパッケージ構造を有する、半導体装置の製造方法。
  5. 請求項1から4いずれか一項に記載の半導体装置の製造方法であって、
    前記封止材は、封止材全体を基準として50重量%以上の無機フィラーを含有する、半導体装置の製造方法。
  6. 請求項1から5いずれか一項に記載の半導体装置の製造方法であって、
    前記半導体装置は、以下の外形寸法を有する半導体装置の製造方法。
    (1)チップ高さが50μm以上100μm以下、
    (2)封止材の厚みが100μm以上500μm以下、
    (3)素子搭載基板の厚みが50μm以上300μm以下。
  7. 請求項1から6いずれか一項に記載の半導体装置の製造方法であって、
    前記準備工程は、室温より高い温度下において、素子搭載面側と反対側に反る前記素子搭載基板を準備する工程を含む半導体装置の製造方法。
  8. 請求項1から7いずれか一項に記載の半導体装置の製造方法であって、
    pが0より大きく、200μm以下であり、
    qが−300μm以上で0より小さい、半導体装置の製造方法。
JP2011278300A 2011-12-20 2011-12-20 半導体装置の製造方法 Expired - Fee Related JP5935314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011278300A JP5935314B2 (ja) 2011-12-20 2011-12-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278300A JP5935314B2 (ja) 2011-12-20 2011-12-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013131532A JP2013131532A (ja) 2013-07-04
JP5935314B2 true JP5935314B2 (ja) 2016-06-15

Family

ID=48908891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278300A Expired - Fee Related JP5935314B2 (ja) 2011-12-20 2011-12-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5935314B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497174B (zh) * 2020-03-20 2023-05-23 东莞市中麒光电技术有限公司 小间距led显示屏模组及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278954A (ja) * 2000-03-29 2001-10-10 Sumikin Chemical Co Ltd エポキシ樹脂用硬化剤及びこれを用いた半導体封止用組成物
JP2003060126A (ja) * 2001-08-17 2003-02-28 Hitachi Ltd 半導体装置の製造方法
JP2006287056A (ja) * 2005-04-01 2006-10-19 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP4552777B2 (ja) * 2005-07-01 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US8455765B2 (en) * 2007-01-29 2013-06-04 Sumitomo Bakelite Company, Ltd. Laminated body, method of manufacturing substrate, substrate, and semiconductor device
JP5200405B2 (ja) * 2007-04-03 2013-06-05 住友ベークライト株式会社 多層配線板及び半導体パッケージ
JP5445007B2 (ja) * 2009-10-07 2014-03-19 富士通株式会社 回路基板及びその製造方法
JP2011222943A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013131532A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
WO2012140908A1 (ja) 積層板、回路基板、および半導体パッケージ
JP6083127B2 (ja) 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法
JP6480650B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
TWI477208B (zh) 半導體裝置
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP2013180406A (ja) プリプレグ、基板、半導体装置、プリプレグの製造方法、基板の製造方法、および半導体装置の製造方法
JP6281184B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
JP6008104B2 (ja) プリプレグおよび金属張積層板
JP6540452B2 (ja) 回路基板用樹脂組成物、プリプレグ、金属張積層板、回路基板、および半導体パッケージ
WO2014192421A1 (ja) プリント配線板および半導体装置
JP6217069B2 (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
WO2013021587A1 (ja) プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP5935314B2 (ja) 半導体装置の製造方法
JP5292847B2 (ja) 半導体素子搭載基板
WO2013172008A1 (ja) 半導体装置および半導体装置の製造方法
JP2013041987A (ja) 半導体装置の製造方法、及び一括封止基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees