JP6076839B2 - 電力変換装置 - Google Patents

Description

本発明は、スイッチ回路と、フィードバック手段と、信号生成手段とを備える電力変換装置に関する。

従来より、スイッチング電源装置として種々のＤＣ−ＤＣコンバータが提案され、実用に供されている。その多くは、電力変換トランス（変圧素子）の１次側巻線に接続されたスイッチング回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの２次側巻線に取り出す方式である。スイッチング回路のスイッチング動作に伴い、２次側巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。

一般的に、整流回路の導通損失を低減するため、整流回路にて同期整流動作を行う。この同期整流動作とは、ＦＥＴ（Field Effect Transistor）からなる整流素子における整流動作時に、ＦＥＴがオン状態となるように制御する動作のことである。この同期整流は軽負荷時に出力から電流が整流回路側へ逆流し電力損失が生じて効率が低下したり、スイッチングサージにて素子破壊に至るため、軽負荷時には同期整流を停止させる。そのため軽負荷時の効率を向上が望まれている。

その一例として、軽負荷時の効率を向上させることを目的とするスイッチング電源装置に関する技術が開示されている（例えば特許文献１を参照）。このスイッチング電源装置は、電流検出部により検出された電流検出信号と電圧検出部により検出された電圧検出信号との合成信号に基づいて、整流回路のスイッチング素子のオン／オフ状態を制御することで、より軽負荷側まで使用できるようになる。

特開２０１０−２０６８５８号公報

しかし、同期整流は逆流防止のためにある電流閾値以下の軽負荷領域ではスイッチング素子はオフ状態となり、１周期内すべてが整流ダイオードによる整流動作となってしまう。そのため、損失低減技術である同期整流の効果を十分に軽負荷側まで使用することができず、軽負荷時の効率を更に向上させることが困難であるという問題がある。

本発明はこのような点に鑑みてなしたものであり、軽負荷時の効率を従来よりも向上させることができる電力変換装置を提供することを目的とする。

上記課題を解決するためになされた第１の発明は、制御信号（ＰＷＭ）に基づいてスイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を駆動して電力変換を行うスイッチ回路（１１，１１Ａ，１１Ｂ）と、前記スイッチ回路から出力される出力値（Vout，Iout）に基づいてフィードバック制御を行うフィードバック手段（１９）と、前記フィードバック制御の制御量に基づいて前記制御信号を出力するスイッチ制御部（１４，１５）とを備える電力変換装置（１０）において、前記スイッチ回路の出力側に接続され、オン／オフ制御される整流部（１２）を有し、前記スイッチ制御部は、前記スイッチ回路に入力される入力値（Vin，Iin）と前記出力値とのうちで一方または双方に基づいて、前記スイッチ回路の前記スイッチング素子をオンするとともに前記整流部をオンし、前記スイッチ回路の前記スイッチング素子をオフしてから遅延期間（τ）を経過した後に前記整流部をオフするように前記整流部のオン／オフ制御を行うことを特徴とする。なお、遅延期間（τ）は入力値（Vin，Iin）や出力値（Vout，Iout）の入出力条件や、境界条件式（ｆ）などに基づいて設定（変更を含む）する。この構成によれば、軽負荷時に整流部のオン／オフ制御を行うので、軽負荷時の効率を従来よりも向上させることができる。また、軽負荷においてスイッチング周期の全区間がダイオード整流とはならず、同期整流（許容範囲内の非同期整流を含む）を行うので、軽負荷時の効率をさらに向上し得る。

第２の発明は、前記スイッチ制御部は、前記スイッチ回路に含まれる前記スイッチング素子がオフになり、かつ、前記入力値（Vin，Iin）が閾値以下になると、前記整流部をオフにする制御を行うことを特徴とする。この構成によれば、閾値以下では整流部を確実にオフするので、軽負荷時の効率をさらに向上し得る。

第３の発明は、前記フィードバック手段によって演算される制御量と、前記入力値と前記出力値とのうちで一方または双方との大小を比較して比較信号（ΔＩ）を出力する比較器（１６）を有し、前記比較信号に基づいて、前記スイッチ回路に含まれるスイッチング素子をオフにするとともに、前記遅延期間の計時を開始することを特徴とする。この構成によれば、スイッチ回路に含まれる所定のスイッチング素子が同時にオンして逆流状態になるのを確実に阻止し、かつ、軽負荷時の効率を従来よりも向上させることができる。

なお「整流部」は、交流を直流に変換でき、かつ、オン／オフ制御が可能であれば任意に構成してよい。例えば、スイッチング素子，トランジスタ，サイリスタ，トライアックなどのように、オン／オフ制御可能な半導体素子が該当する。スイッチング素子には、ダイオードを内蔵するものでもよく、ダイオードを内蔵しないものでもよい。整流素子（例えばダイオード等）を含めてもよく、含めなくてもよい。「軽負荷時」は、例えば逆流防止のために入力値や出力値が所定値以下の場合などが該当する。「同時」には、素子の特性に伴って生じるタイムラグ（例えばデッドタイム等）を含む。

電力変換装置の第１構成例を示す模式図である。 整流部とフィルタ部の第１構成例を示す模式図である。 比較信号と遅延信号の関係例を説明するタイムチャート図である。 スイッチ回路と出力電流の関係例を説明するタイムチャート図である。 連続モードにおける制御例を示すタイムチャート図である。 不連続モードにおける制御例を示すタイムチャート図である。 連続モードで負荷急変時の制御例を示すタイムチャート図である。 電力変換装置の第２構成例を示す模式図である。 不連続モードにおける制御例を示すタイムチャート図である。 電力変換装置の第３構成例を示す模式図である。 整流部とフィルタ部の第２構成例を示す模式図である。 連続モードにおける制御例を示すタイムチャート図である。 不連続モードにおける制御例を示すタイムチャート図である。 電力変換装置の第４構成例を示す模式図である。 整流部とフィルタ部の第３構成例を示す模式図である。 マスク処理部の構成例を示す模式図である。 励磁電流相当値の算出例を説明する図である。 マスク処理部の制御例を示すタイムチャート図である。 不連続モードにおける制御例を示すタイムチャート図である。 スイッチ回路にかかる他の構成例を示す模式図である。

以下、本発明を実施するための形態について、図面に基づいて説明する。なお、特に明示しない限り、「接続する」という場合には電気的に接続することを意味する。各図は、本発明を説明するために必要な要素を図示し、実際の全要素を図示しているとは限らない。上下左右等の方向を言う場合には、図面の記載を基準とする。英数字の連続符号は記号「〜」を用いて略記する。例えば、「スイッチング素子Ｑ１〜Ｑ４」は「スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４」を意味する。

〔実施の形態１〕
実施の形態１は図１〜図７を参照しながら説明する。図１に示す電力変換装置１０は、フルブリッジ型スイッチング電源装置（ＤＣ−ＤＣコンバータ）の一例である。当該電力変換装置１０は、入力電圧Vin（例えば２８８[Ｖ]）を所要の出力電圧Vout（例えば１４[Ｖ]）に変換して出力する機能を担う。電力変換装置１０の入力端子Tinには電力源Ｅｂが接続され、出力端子Toutには負荷Ｚが接続される。電力源Ｅｂは、例えばバッテリ（二次電池等）や燃料電池などが該当する。負荷Ｚは、例えばバッテリと回転電機（電動発電機，発電機，電動機等）、ヘッドランプなどが該当する。出力電圧Voutは任意の値で設定してよい。電力変換装置１０内に設定してもよく、外部処理装置（例えばＥＣＵやコンピュータ等）から受ける信号やデータ等に基づいて設定してもよい。各種の計時にあたっては、図示しないタイマー等で行う。

図示する電力変換装置１０は、コンデンサＣ１０、スイッチ回路１１Ａ、整流部１２Ａ、平滑部ＬＦ、第１検出部１３ａ，１３ｂ、ドライブ回路１４Ａ、パルス生成部１５Ａ、比較器１６（コンパレータ）、信号演算部１７、スロープ信号生成部１８、フィードバック手段１９、第２検出部１Ａなどを有する。以下では、電力変換装置１０の各構成要素について簡単に説明する。電力変換装置１０内では検出された入力値（入力電圧Vinや入力電流Iin等）や出力値（出力電圧Voutや出力電流Iout等）のような各種信号は、特に明示しない限り、各構成要素で処理可能な形態（例えば電圧値やデータ等）で取り扱われる。

コンデンサＣ１０は、入力端子Tinの両端間に接続され、電力源Ｅｂから入力される入力電圧Vinを平滑化する。

スイッチ回路１１Ａは、スイッチング素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４、トランスＴｒ１などを有する。スイッチング素子Ｑ１〜Ｑ４は、フルブリッジ回路で構成され、ドライブ回路１４Ａから制御端子（例えばゲート端子等）に入力されるパルス幅変調信号ＰＷＭ（制御信号に相当する）に基づいてオン／オフが駆動される。スイッチング素子Ｑ１，Ｑ２は上アームに相当し、スイッチング素子Ｑ３，Ｑ４は下アームに相当する。ダイオードＤ１〜Ｄ４は、それぞれ対応するスイッチング素子Ｑ１〜Ｑ４の入力端子（例えばドレイン端子等）と出力端子（例えばソース端子等）との間に並列接続される。これらのダイオードは、フリーホイールダイオードとして機能する。

トランスＴｒ１はトランスＴｒの一例であり、一次コイルＬ１と、中間タップを備える二次コイルＬ２とを有する。一次コイルＬ１の一端側は、スイッチング素子Ｑ１の出力端子とスイッチング素子Ｑ２の入力端子との接続点に接続する。一次コイルＬ１の他端側は、スイッチング素子Ｑ３の出力端子とスイッチング素子Ｑ４の入力端子との接続点に接続する。二次コイルＬ２の両端は、ダイオードＤ１２ａ，Ｄ１２ｂおよびコイルＬａを介して、出力端子Toutの一端側（プラス側）に接続される。二次コイルＬ２の中間タップは、出力端子Toutの他端側（マイナス側）に接続される。

整流部１２Ａは、整流部１２の一例であり、交流を直流に変換する。図１に示す構成例の整流部１２Ａは、オン／オフ制御が行えるスイッチング素子Ｑ５，Ｑ６を少なくとも有する。さらに、必要に応じて（例えばスイッチング素子Ｑ５，Ｑ６にダイオードを内蔵しない場合など）、ダイオードＤ１２ａ，Ｄ１２ｂを別途に備えてもよい。スイッチング素子Ｑ５，Ｑ６およびダイオードＤ１２ａ，Ｄ１２ｂは、それぞれが「整流素子」に相当する。スイッチング素子Ｑ５とダイオードＤ１２ａは並列接続され、スイッチング素子Ｑ６とダイオードＤ１２ｂは並列接続される。スイッチング素子Ｑ５，Ｑ６の各ドレインとダイオードＤ１２ａ，Ｄ１２ｂの各カソードは、それぞれコイルＬａに接続される。

平滑部ＬＦは、出力電圧Voutを平滑化するため、コイルＬａとコンデンサＣａを備えるＬＣフィルタである。整流部１２ＡとコイルＬａは直列接続され、出力端子Toutの一端側に接続される。コンデンサＣａは、出力端子Toutの両端に接続される。出力端子Toutの一端側（特にコンデンサＣａの一端側）には、後述する第２検出部１Ａが接続される。

第１検出部１３ａは、スイッチ回路１１Ａに入力される入力電流Iin（入力値に相当する）を検出して出力する。第１検出部１３ｂは、スイッチ回路１１Ａに入力される入力電圧Vin（入力値に相当する）を検出して出力する。第２検出部１Ａは、スイッチ回路１１Ａから出力される出力電圧Vout（出力値に相当する）を検出して出力する。

一般的に、入力電流Iinや入力電圧Vinは波形信号のように変化し、出力電圧Voutは負荷Ｚ等の状態に応じて変化する。入力電流Iin，入力電圧Vin，出力電圧Voutの各検出（タイミング）は、スイッチング素子Ｑ１〜Ｑ４がオン中に、１回以上で任意に設定してよい。例えば、オン時の最小値、オン時の平均値、オン時のピーク値（最大値）を含む。

ドライブ回路１４Ａおよびパルス生成部１５Ａは「スイッチ制御部」に相当する。パルス生成部１５Ａは、後述する比較器１６から伝達される比較信号ΔＩに基づいて、パルス波（本形態ではパルス幅変調信号ＰＷＭ）を生成して出力する。ドライブ回路１４Ａは、対応するスイッチング素子Ｑ１〜Ｑ４が駆動するように、パルス生成部１５Ａから伝達されるパルス幅変調信号ＰＷＭを増幅して出力する。パルス幅変調信号ＰＷＭは、スイッチング素子Ｑ１〜Ｑ４を個別に駆動する「制御信号」に相当する。ドライブ回路１４Ａとパルス生成部１５Ａの構成例については後述する（図２を参照）。

スロープ信号生成部１８は、対象となる信号（図１の例では入力電流Iin）を逓増（または逓減）させるためのスロープ信号Islpを生成して出力する。スロープ信号Islpは鋸波のように、時間の経過とともに変化し、所定周期ごとにリセットされる。信号演算部１７は、入力電流Iinとスロープ信号Islpとを和算演算し、制御比較電流Id2として出力する。

比較器１６は、信号演算部１７から伝達される制御比較電流Id2と、後述するフィードバック手段１９（具体的にはＤＡＣ１９ａ）から伝達される指令電流Id1との大小を比較して比較信号ΔＩを出力する。本形態では、制御比較電流Id2が指令電流Id1を超えると、比較器１６が反応して図３や図５〜図７にそれぞれ示すような単パルス（「ラッチ信号」とも呼ぶ）である比較信号ΔＩを出力するように構成している。

一点鎖線で示すフィードバック手段１９は、ＤＡＣ１９ａ（デジタル・アナログ・コンバータ）、フィードバック演算部１９ｂ、指令値設定部１９ｃなどを有する。なお、フィードバック手段１９にかかる全部または一部の構成要素は、ハードウェアで構成してもよく、ＣＰＵがプログラムを実行するソフトウェアで構成してもよい。

指令値設定部１９ｃは、設定されている出力電圧指令値Vrefを出力する。出力電圧指令値Vrefは、記録媒体に記録してもよく、電圧（電圧値）で設定してもよく、外部処理装置から伝達される値を設定してもよく、負荷Ｚに応じた値を設定してもよい。

フィードバック演算部１９ｂは、指令値設定部１９ｃから伝達される出力電圧指令値Vrefや、第２検出部１Ａから伝達される出力値（出力電圧Voutなど）に基づいてフィードバック制御の演算を行い、出力値が出力電圧指令値Vrefになるように制御指令電流Irefを演算して出力する。制御指令電流Irefは「制御量」に相当し、「目標値」などとも呼ぶ。本形態では、制御指令電流Irefの算出には出力電圧指令値Vrefと出力電圧Voutとの誤差に対して比例制御（Ｐ制御）および積分制御（I制御）の演算を行う。さらに、必要に応じて微分制御（Ｄ制御）の演算を加えて行ってもよい。

ＤＡＣ１９ａは、フィードバック演算部１９ｂから伝達される制御指令電流Iref（データを含むデジタル信号）を、アナログ信号である指令電流Id1に変換して出力する。

次に、図２を参照しながらドライブ回路１４Ａとパルス生成部１５Ａの構成例について説明する。ドライブ回路１４Ａはドライブ回路１４の一例であり、ドライブ回路部１４ａ，１４ｂ，１４ｃ，１４ｄなどを有する。パルス生成部１５Ａはパルス生成部１５の一例であり、デッドタイム生成部１５ａ，１５ｂ、フリップフロップ１５ｃ，１５ｄ、基準波生成部１５ｅ、論理否定回路１５ｆ，１５ｇ、トグル回路部１５ｈ、遅延信号生成部１５ｉなどを有する。

基準波生成部１５ｅは、基準となる基準クロック（マスタークロック）ＭＣを生成して出力する。基準クロックＭＣの周期はスイッチング周期Ｔｓと一致しており、デューティ比は一定値（例えば５０[％]等）である。基準クロックＭＣは、デッドタイム生成部１５ａに直接的に伝達されるほか、論理否定回路１５ｆによって信号反転された後にデッドタイム生成部１５ａに間接的に伝達される。デッドタイム生成部１５ａでは、基準クロックＭＣとその反転信号の立ち上がりがデッドタイムαだけローレベル（Low）にした信号が生成して出力される。このように同時オフ信号を設けるのは、スイッチング素子Ｑ１，Ｑ３が同時にオンして短絡状態になるのを回避するためである。基準クロックＭＣとその反転信号で遅延された信号は、ドライブ回路部１４ａによって個別に信号増幅され、それぞれスイッチング素子Ｑ１，Ｑ３の各制御端子に伝達される。なお図示しないが、スイッチング素子Ｑ１，Ｑ３を個別に駆動するため、対応するスイッチング素子ごとに個別のドライブ回路部１４ａを備える構成としてもよい。

トグル回路部１５ｈは、比較器１６の出力パルスに基づいてオンとオフの切り換えを行い、トグル信号ＴＣとして出力する。例えばＴフリップフロップ等が該当する。トグル信号ＴＣは、デッドタイム生成部１５ｂに直接的に伝達されるほか、論理否定回路１５ｇによって信号反転された後にデッドタイム生成部１５ｂに間接的に伝達される。デッドタイム生成部１５ｂは、デッドタイム生成部１５ａと同様に、トグル信号ＴＣとその反転信号の立ち上がりからデッドタイムβだけ遅延された信号が生成して出力される。デッドタイムβはデッドタイムαと同じ時間長（JIS X 0301に定義される時間の長さである）でもよく、異なる時間長でもよい。トグル信号ＴＣと遅延された信号は、ドライブ回路部１４ｂによって個別に信号増幅され、それぞれスイッチング素子Ｑ２，Ｑ４の各制御端子に伝達される。なお図示しないが、スイッチング素子Ｑ２，Ｑ４を個別に駆動するため、対応するスイッチング素子ごとに個別のドライブ回路部１４ｂを備える構成としてもよい。

遅延信号生成部１５ｉは、比較器１６から出力されるラッチ信号に基づいて、遅延期間τ（τ≧０）だけ遅延させたラッチ信号を出力する。遅延期間τは、入力電圧Vin、出力電圧Vout、出力電流Iout、デューティ比Duty、周波数ｆｓ（＝１／Ｔｓ）、制御指令電流Iref、入力電流Iinの少なくとも一つの条件に基づいて演算（算出）を行う。演算式は、ｆを境界条件式（関数式）とすると、τ＝ｆ（Vin，Vout，Iref，Duty，ｆｓ，…）である。制御指令電流Irefが閾値Xth以上の場合（連続モード）は、遅延期間τに最大値を設定する。但し、遅延期間τをどんなに大きくしても、スイッチング素子Ｑ５のオフはスイッチング素子Ｑ３を次回にオンする前までになるように設定し、スイッチング素子Ｑ６のオフはスイッチング素子Ｑ１を次回にオンする前までになるように設定する。一方、制御指令電流Irefが閾値Xth未満の場合（不連続モード）、遅延期間τには所定の時間長を設定してよい。一例として、スイッチング素子Ｑ１をオンしてから比較器１６がラッチするまでの時間の１／３を設定する。閾値Xthには、電力変換装置１０の構成や負荷Ｚ等に応じた適切な値（例えば電流閾値Ithや電圧閾値Vth等）を設定する。なお、連続モードと不連続モードは、いずれも電流モードの一種である。

上述した設定例のほか、検出値のピーク値、スイッチング周期Ｔｓで最初のスイッチング素子Ｑ１〜Ｑ４がオンしてからオフするまでのオン期間Ton、入出力条件（入力値，出力値，出力電圧指令値Vref等）、境界条件式ｆのうちで一以上に基づいて、遅延期間τを導出（演算を含む）して設定してもよい。閾値Xth以下の場合は、一例として式「(((Vin/n)-Vo)×ton)/(2×La)−Vo/La×τ＝０」を満たす遅延期間τ算出する。

一例として図３に示すように、パルス信号の立ち上がり（時刻ｔ１２，ｔ１５，…）から遅延期間τだけ遅延させたタイミング（時刻ｔ１３，ｔ１６，…）で遅延信号ΔＩｄを出力する。図３の例に示すスイッチング周期Ｔｓは、時刻ｔ１１から時刻ｔ１７まで、時刻ｔ１７から時刻ｔ１９まで、…などが該当する。スイッチング周期Ｔｓの半周期（Ｔｓ／２）は、時刻ｔ１１から時刻ｔ１４まで、時刻ｔ１４から時刻ｔ１７まで、時刻ｔ１７から時刻ｔ１８まで、…などが該当する。

図２に戻り、フリップフロップ１５ｃ，１５ｄには、例えばＲＳフリップフロップを用いる。フリップフロップ１５ｃのセット入力端子（Ｓ）には、スイッチング素子Ｑ１の駆動信号（ゲート信号）を入力する。フリップフロップ１５ｄのセット入力端子（Ｓ）には、スイッチング素子Ｑ３の駆動信号（ゲート信号）を入力する。フリップフロップ１５ｃ，１５ｄのリセット入力端子（Ｒ）には、遅延信号ΔＩｄを入力する。フリップフロップ１５ｃの出力端子（Ｑ）から出力される出力信号（論理状態）は、ドライブ回路部１４ｃによって信号増幅され、スイッチング素子Ｑ５の制御端子に伝達される。フリップフロップ１５ｄの出力端子（Ｑ）から出力される出力信号（論理状態）は、ドライブ回路部１４ｄによって信号増幅され、スイッチング素子Ｑ６の制御端子に伝達される。

上述した基準クロックＭＣやトグル信号ＴＣに基づいてスイッチング素子Ｑ１〜Ｑ４のオン／オフ制御を行うと、図４のようになる。図４では上から順番に、スイッチング素子Ｑ１，Ｑ４，Ｑ３，Ｑ２、出力電流Ioutについて各々の経時的変化を示す。時刻ｔ２１から時刻ｔ２ｂまでの周期は図３に示すスイッチング周期Ｔｓに相当する。時刻ｔ２１から時刻ｔ２６まで、時刻ｔ２６からと時刻ｔ２ｂまでの各周期は図３に示すスイッチング周期Ｔｓの半周期（Ｔｓ／２）に相当する。コイルＬａを流れる電流をチョークコイル電流ＩＬとする。スイッチング素子Ｑ５，Ｑ６で整流を行う期間は「スイッチング素子整流期間」であり、上述した同期整流動作に相当する。ダイオードＤ１２ａ，Ｄ１２ｂで整流を行う期間は「ダイオード整流期間ＤＲ」である。なお、後者のダイオード整流期間ＤＲについては、断面図ではないが分かり易くするためにクロスハッチを付して図示する（図６以降でも同様である）。

時刻ｔ２１から時刻ｔ２６まで半周期において、スイッチング素子Ｑ３をオフしてからスイッチング素子Ｑ１をオンするまでデッドタイムαを設け（時刻ｔ２１〜ｔ２２）、スイッチング素子Ｑ４をオフしてからスイッチング素子Ｑ２をオンするまでデッドタイムαを設ける（時刻ｔ２３〜ｔ２４）。チョークコイル電流ＩＬはスイッチング素子Ｑ１，Ｑ４がオンになる時刻ｔ２２から増加し、スイッチング素子Ｑ４がオフになる時刻ｔ２３にピークになった後に減少する。時刻ｔ２５に０[Ａ]になるので、時刻ｔ２３から時刻ｔ２５までの期間を遅延期間τと一致するように設定する。時刻ｔ２５から時刻ｔ２６までのダイオード整流期間ＤＲはチョークコイル電流ＩＬが負になるので、逆流状態を阻止するためにスイッチング素子Ｑ５をオフにし、ダイオードＤ１２ａによる整流を行う。よって、スイッチング素子Ｑ５をオンにするのは時刻ｔ２１から時刻ｔ２５までの期間である。

時刻ｔ２６から時刻ｔ２ｂまで半周期において、スイッチング素子Ｑ１をオフしてからスイッチング素子Ｑ３をオンするまでデッドタイムαを設け（時刻ｔ２６〜ｔ２７）、スイッチング素子Ｑ２をオフしてからスイッチング素子Ｑ４をオンするまでデッドタイムαを設ける（時刻ｔ２８〜ｔ２９）。チョークコイル電流ＩＬはスイッチング素子Ｑ３，Ｑ２がオンになる時刻ｔ２６から増加し、スイッチング素子Ｑ２がオフになる時刻ｔ２８にピークになった後に減少する。時刻ｔ２ａに０[Ａ]になるので、時刻ｔ２８から時刻ｔ２ａまでの期間を遅延期間τと一致するように設定する。時刻ｔ２ａから時刻ｔ２ｂまでのダイオード整流期間ＤＲはチョークコイル電流ＩＬが負になるので、逆流状態を阻止するためにスイッチング素子Ｑ６をオフにし、ダイオードＤ１２ｂによる整流を行う。よって、スイッチング素子Ｑ５をオンにするのは時刻ｔ２６から時刻ｔ２ａまでの期間である。

上述したスイッチ制御部（ドライブ回路１４Ａおよびパルス生成部１５Ａ）による制御例について、図５〜図７を参照しながら説明する。図５〜図７では上から順番に、基準クロックＭＣ、スイッチング素子Ｑ１，Ｑ３、入力電流Iin、チョークコイル電流ＩＬ、比較信号ΔＩ、スイッチング素子Ｑ４，Ｑ２、遅延信号ΔＩｄ、スイッチング素子Ｑ５，Ｑ６について各々の経時的変化を示す。

図５に示す連続モードにおいて、時刻ｔ３１から時刻ｔ３５までの期間、時刻ｔ３５から時刻ｔ３９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。なお、連続モードはチョークコイル電流ＩＬが０[Ａ]になる期間を含まないモードである。

スイッチング素子Ｑ１は、デッドタイム生成部１５ａによって基準クロックＭＣの立ち上がり（時刻ｔ３１，ｔ３５，ｔ３９，…）からデッドタイムαだけ遅れて立ち上がり、基準クロックＭＣの立ち下がり（時刻ｔ３３，ｔ３７，ｔ３ｂ，…）と同時に立ち下がる。スイッチング素子Ｑ３は、デッドタイム生成部１５ａによって基準クロックＭＣの立ち上がりからデッドタイムαだけ遅れて立ち上がり、基準クロックＭＣの立ち上がりと同時に立ち下がる。すなわち、スイッチング素子Ｑ１とスイッチング素子Ｑ３とは互いにオン／オフが逆の関係となるように制御される。

スイッチング素子Ｑ１，Ｑ４がオンになっている期間と、スイッチング素子Ｑ２，Ｑ３がオンになっている期間は、それぞれ入力電流Iinが流れる。入力電流Iinの通電期間中はトランスＴｒ１の一次コイルＬ１が入力電圧Vinにて励磁され、トランスＴｒ１の二次コイルＬ２に電力が発生し、コイルＬａにチョークコイル電流ＩＬが流れる。チョークコイル電流ＩＬの平均電流（平均値）は、点線で示す出力電流Ioutになる。

指令電流Id1（制御指令電流Irefに相当する。Id1＝Iref）が制御比較電流Id2を超えるタイミング（すなわちId1＞Id2；時刻ｔ３２，ｔ３４，ｔ３６，ｔ３８，ｔ３ａ，…）には、比較器１６が反応して比較信号ΔＩ（パルス信号）を出力する。当該比較信号ΔＩに基づいて、スイッチング素子Ｑ４，Ｑ２のオン／オフを反転する。ただし、スイッチング素子Ｑ４，Ｑ２が同時にオンにして逆流状態になるのを回避するため、所定の時間長（間隔）を空けて（例えばオンするタイミングを遅らせて）オン／オフの切り換えを行う。

遅延信号生成部１５ｉは、比較信号ΔＩ（時刻ｔ３２，ｔ３４，ｔ３６，ｔ３８，ｔ３ａ，…）に基づいて遅延期間τだけ遅れて遅延信号ΔＩｄを出力する（時刻ｔ３３，ｔ３５，ｔ３７，ｔ３９，ｔ３ｂ，…）。当該遅延信号ΔＩｄに基づいて、スイッチング素子Ｑ５，Ｑ６のオン／オフをトグル状に反転する。スイッチング素子Ｑ５とスイッチング素子Ｑ６とは互いにオン／オフが逆の関係となるように制御される。ただし、スイッチング素子Ｑ５，Ｑ６が同時にオンにして逆流状態になるのを回避するため、デッドタイムαの間隔を空けてオン／オフの切り換えを行う。

要するに、スイッチング素子Ｑ４，Ｑ２をオフにするとともに、遅延期間τの計時を開始する。スイッチング素子Ｑ４のオフから遅延期間τの経過後にスイッチング素子Ｑ５をオフし、スイッチング素子Ｑ２のオフから遅延期間τの経過後にスイッチング素子Ｑ６をオフするように制御する。ただし、遅延期間τをどんなに大きく（長く）設定しても、スイッチング素子Ｑ５はスイッチング素子Ｑ３がオンする前に必ずオフし、スイッチング素子Ｑ６はスイッチング素子Ｑ１がオンする前に必ずオフするように制御を行う。

遅延信号生成部１５ｉから出力される遅延信号ΔＩｄと、デッドタイム生成部１５ａ，１５ｂからスイッチング素子Ｑ３，Ｑ４に出力される制御信号とに基づいて、フリップフロップ１５ｃ，１５ｄで論理状態の保持や反転が行われる。フリップフロップ１５ｃ，１５ｄの論理状態に従い、ドライブ回路部１４ｃ，１４ｄを経てスイッチング素子Ｑ５，Ｑ６のオン／オフが制御される。上述したように、遅延信号ΔＩｄは比較信号ΔＩから遅延期間τだけ遅れて出力される。よってスイッチング素子Ｑ５は、時刻ｔ３３，ｔ３７，ｔ３ｂ，…にオフし、時刻ｔ３５，ｔ３９，…からデッドタイムαだけ遅れてオンする。スイッチング素子Ｑ６は、時刻ｔ３５，ｔ３９，…にオフし、時刻ｔ３３，ｔ３７，ｔ３ｂ，…からデッドタイムαだけ遅れてオンする。

図６に示す不連続モードにおいて、時刻ｔ４１から時刻ｔ４５までの期間、時刻ｔ４５から時刻ｔ４９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。なお、不連続モードはチョークコイル電流ＩＬが０[Ａ]になる期間を含むモードである。以下では説明を簡単にするために、図５に示す連続モードと相違する点について説明する。

不連続モードは、出力電流Ioutが低下し、チョークコイル電流ＩＬが１周期の間にゼロ[Ａ]となる期間を有するモードである。そのため、入力電流Iinも連続モードよりも低い値で推移する。

不連続モードの遅延期間τは連続モードよりも短く設定される。スイッチング素子Ｑ５は、時刻ｔ４２，ｔ４６，ｔ４ａ，…にオフし、時刻ｔ４５，ｔ４９，…からデッドタイムαだけ遅れてオンする。スイッチング素子Ｑ６は、時刻ｔ４５，ｔ４９，…にオフし、時刻ｔ４３，ｔ４７，ｔ４ｂ，…からデッドタイムαだけ遅れてオンする。チョークコイル電流ＩＬが０[Ａ]になる前にスイッチング素子Ｑ５，Ｑ６をオフして逆流状態を阻止するために、ダイオードＤ１２ａ，Ｄ１２ｂによる整流を行う（クロスハッチで図示するダイオード整流期間ＤＲ）。

図７に示す連続モードからの軽負荷への負荷急変時には、連続モードから不連続モードへの切り換えを行う。軽負荷への負荷急変時は、負荷Ｚの状態が大きく変化するような不測の事態が該当する。例えば、断線、回転電機の停止、負荷Ｚの停止などが該当する。図７の制御例では、時刻ｔ５５までが連続モードで制御され、時刻ｔ５５から時刻ｔ５ａまでは過渡モードで制御され、時刻ｔ５ａから不連続モードで制御される。連続モードは図５に示し、不連続モードは図６に示したので、以下では過渡モード（過渡時）について説明する。

時刻ｔ４５に負荷Ｚが急変すると、出力電流Ioutが低下しチョークコイル電流ＩＬが０[Ａ]になる期間を含むようになり、制御指令電流Irefや出力電流Ioutも大きく変化（減少）する。この場合には、入力電流Iinはスイッチング周期Ｔｓの１周期間中ずっと電流閾値Ith以下になり、入力電圧Vinが電圧閾値Vth以下になる。

また、スイッチング周期Ｔｓの１周期以上の間にわたって指令電流Id1が制御比較電流Id2を超えなければ、遅延期間τを初期値（例えばゼロ）で初期化し、過渡期間はスイッチング素子Ｑ５，Ｑ６を強制的にオフにする制御を行う。

その他、遅延期間τを初期値で設定する事態としては、比較器１６の故障や誤動作などにより比較信号ΔＩがスイッチング周期Ｔｓの１周期内に発生しない場合がある。この場合は予めスイッチング素子Ｑ２，Ｑ４のオン時間を入力電圧Vin，出力電圧Vout，入力電流Iinなどから遅延期間τ演算して設定する。スイッチング素子Ｑ２，Ｑ４は、オン時間から一定期間たったら強制的にオフする回路または制御を追加している。このような場合においては位相が制限値を超えた場合（MaxPhase制限）が該当する。

スイッチング素子Ｑ４，Ｑ２のオフとともに、スイッチング素子Ｑ５，Ｑ６も強制的にオフにする（時刻ｔ５６，ｔ５８）。よって、スイッチング素子Ｑ５がオフしてからスイッチング素子Ｑ６がオンするまでの期間と、スイッチング素子Ｑ６がオフしてからスイッチング素子Ｑ５がオンするまでの期間は、いずれもダイオードＤ１２ａ，Ｄ１２ｂによる整流を行う（ダイオード整流期間ＤＲ）。このように制御することで、電流検出が不要になり、過渡時の高速応答性が向上する。

上述した連続モードおよび不連続モードについて、整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）とスイッチ回路１１Ａ（スイッチング素子Ｑ１〜Ｑ４）とに関連するオン／オフ制御についてまとめると次に示す表１のようになる。なお、表中の「同期」には、許容範囲内でオン／オフのタイミングがずれる非同期を含むものとする。

上述した実施の形態１によれば、以下に示す各効果を得ることができる。

（１）電力変換装置１０において、スイッチ回路１１Ａの出力側に接続され、オン／オフ制御される整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）を有し、スイッチ制御部（ドライブ回路１４Ａおよびパルス生成部１５Ａ）は、スイッチ回路１１Ａに入力される入力値（入力電圧Vinや入力電流Iin）とスイッチ回路１１Ａから出力される出力値（出力電圧Ｖoutや出力電流Ｉout）とのうちで一方または双方に基づいて、整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）のオン／オフ制御を行う構成とした（図１を参照）。この構成によれば、入力値や出力値に基づいて整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）のオン／オフ制御を行うので、軽負荷時の効率を従来よりも向上させることができる。本形態ではフルブリッジ型スイッチング電源装置に適用したが、ハーフブリッジ型スイッチング電源装置（スイッチング素子Ｑ１，Ｑ３またはスイッチング素子Ｑ２，Ｑ４に代えてコンデンサを適用する）に適用しても同様の作用効果が得られる。

（２）スイッチ回路１１Ａは、一次コイルＬ１と二次コイルＬ２とを有するトランスＴｒ１を含み、スイッチ制御部（ドライブ回路１４Ａおよびパルス生成部１５Ａ）は、一次コイルＬ１側の検出値を入力値（入力電圧Vinや入力電流Iin）とし、二次コイルＬ２側の検出値を出力値（出力電圧Voutや出力電流Iout）とする構成とした（図１を参照）。この構成によれば、誘導性要素（トランスＴｒ１）を含むスイッチ回路１１Ａであっても、軽負荷時の効率を従来よりも向上させることができる。

（３）スイッチ制御部は、スイッチ回路１１Ａ（スイッチング素子Ｑ１〜Ｑ４）を駆動してから遅延期間τを経過した後、整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）のオン／オフ制御を行う構成とした（図５〜図７を参照）。この構成によれば、整流部１２Ａのオン／オフ制御により、逆流状態になるのを阻止する。また、軽負荷においてスイッチング周期Ｔｓの全区間がダイオード整流（ダイオード整流期間ＤＲ）とはならず、同期整流を適用できるため、軽負荷時の効率をさらに向上させることができる。なお、最初のスイッチング素子Ｑ２，Ｑ３がオンするタイミングでスイッチング素子Ｑ６をオンし、最初のスイッチング素子Ｑ２，Ｑ３がオフするタイミングから遅延期間τを経過した後にスイッチング素子Ｑ６をオフするように制御する構成でも同様の作用効果が得られる。

（４）スイッチ制御部は、入力値（入力電圧Vinや入力電流Iin）と出力値（出力電圧Voutや出力電流Iout）とのうちで一方または双方、検出値のピーク値、スイッチング周期Ｔｓで最初のスイッチング素子Ｑ１〜Ｑ４がオンしてからオフするまでのオン期間Tonのうちで一以上に基づいて、遅延期間τを設定する構成とした（図５〜図７を参照）。この構成によれば、チョークコイル電流ＩＬが負になる前にスイッチング素子Ｑ５，Ｑ６をオフして、ダイオードＤ１２ａ，Ｄ１２ｂによる整流を確実に行うことができる。なお、ダイオードＤ１２ａ，Ｄ１２ｂが無い構成では、スイッチング素子Ｑ５，Ｑ６の内蔵ダイオード（あるいは寄生ダイオード）による整流を行うことができる。

（５）スイッチ制御部は、入力電圧Vin、出力電圧Vout、出力電流Iout、デューティ比Duty、スイッチング周期Ｔｓに基づいて定義される境界条件式ｆを演算することにより、遅延期間τを設定する構成とした。この構成によれば、スイッチング素子Ｑ５，Ｑ６による整流とダイオードＤ１２ａ，Ｄ１２ｂによる整流との使い分けが適切に行われるので、軽負荷時の効率をさらに向上させることができる。

（６）スイッチ制御部は、スイッチング周期Ｔｓで最初のスイッチング素子Ｑ１〜Ｑ４がオンしてからオフするまでのオン期間Tonを、入力値（入力電圧Vinや入力電流Iin）と出力値（出力電圧Voutや出力電流Iout）とに基づいて演算される演算値で除算して得られた値によって、遅延期間τを設定する構成とした。この構成によれば、最適な遅延期間τを設定できるので、スイッチング素子Ｑ５，Ｑ６による整流とダイオードＤ１２ａ，Ｄ１２ｂによる整流との使い分けが適切に行われる。したがって、軽負荷時の効率をさらに向上させることができる。

（７）ドライブ回路１４Ａおよびパルス生成部１５Ａ（スイッチ制御部）は、スイッチ回路１１Ａに含まれるスイッチング素子Ｑ１，Ｑ４（あるいはスイッチング素子Ｑ２，Ｑ３）がオフになり、かつ、入力電圧Vinや入力電流Iin（入力値）がスイッチング周期Ｔｓの１周期の期間ずっと閾値Iref以下になると、スイッチング素子Ｑ５，Ｑ６をオフにする制御を行う構成とした（図７を参照）。この構成によれば、例えば負荷Ｚが急変するような不測の事態が生じても、逆流状態を阻止することができる。また、電流検出が不要になり、過渡モード（過渡時）の高速応答性が向上する。

（１１）フィードバック手段１９によって演算される制御量Irefと、入力値（入力電圧Vinや入力電流Iin）と出力値（出力電圧Voutや出力電流Iout）とを比較して比較信号ΔＩを出力する比較器１６を有し、比較信号ΔＩに基づいて、スイッチ回路１１Ａに含まれるスイッチング素子Ｑ１〜Ｑ４をオフにするとともに、遅延期間τの計時を開始する構成とした（図１，図５〜図７を参照）。この構成によれば、スイッチング素子Ｑ１，Ｑ３とスイッチング素子Ｑ２，Ｑ４との切り換え時に短絡電流が流れるのを防止できる。トランスＴｒの励磁インダクタンスや漏れインダクタンスを利用し、スイッチング素子Ｑ１〜Ｑ４の出力容量との共振によりソフトスイッチング（ZVS:ゼロボルトスイッチング）させることでスイッチング損失を低減することができる。

（１２）スイッチ回路１１Ａはフルブリッジ型回路で構成され、比較信号ΔＩに基づいて、フルブリッジの一方側アームに含まれるスイッチング素子Ｑ１〜Ｑ４のオン／オフ制御を行い、他方側アームに含まれるスイッチング素子Ｑ１〜Ｑ４を一方側アームに含まれるスイッチング素子Ｑ１〜Ｑ４とは逆のオン／オフ制御を行う構成とした（図１，図５〜図７を参照）。この構成によれば、直流を交流に確実に変換して、トランスＴｒ１（特に一次コイルＬ１）を励磁させることができる。

（１３）一方側アームに含まれるスイッチング素子Ｑ１〜Ｑ４と、他方側アームに含まれるスイッチング素子Ｑ１〜Ｑ４とは、同時にオンしないようにデッドタイムαを設ける構成とした（図５〜図７を参照）。この構成によれば、スイッチング素子Ｑ１，Ｑ３（あるいはスイッチング素子Ｑ２，Ｑ４）が同時にオンして短絡状態になるのを確実に阻止することができる。

（１４）スイッチ制御部は、スイッチング周期Ｔｓ内の比較信号ΔＩに基づいて、遅延期間τを初期値で初期化し、整流部１２Ａ（スイッチング素子Ｑ５，Ｑ６）をオフにする制御を行う構成とした（図１，図７を参照）。この構成によれば、例えば負荷Ｚが急変するような不測の事態が生じても、逆流状態を阻止することができ、過渡モード（過渡時）の高速応答性が向上する。

〔実施の形態２〕
実施の形態２は図８と図９を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態１で用いた要素と同一の要素には同一の符号を付して説明を省略する。

実施の形態２は、電圧モードで制御を行うため、フィードバック手段１９の構成が実施の形態１と相違する。実施の形態２のフィードバック手段１９は、図８に示すように、フィードバック演算部１９ｂや指令値設定部１９ｃなどを有する。

本形態のフィードバック演算部１９ｂは、実施の形態１と同様に、指令値設定部１９ｃから伝達される出力電圧指令値Vrefや、第２検出部１Ａから伝達される出力電圧Voutなどに基づいてフィードバック制御の演算を行う。ただし、パルス生成部１５Ａに伝達するのは、制御指令電流Irefではなく位相差δである。位相差δは「制御量」に相当する。よって、パルス生成部１５Ａは位相差δに基づいてパルス幅変調信号ＰＷＭを生成する。

電圧モードでは、スイッチング素子Ｑ１〜Ｑ４のオン期間Tonを固定する。デューティ比は任意に設定してよいが、本形態では「５０％−デッドタイムα」で設定する。実施の形態１に示す比較器１６とは異なり、スイッチング素子Ｑ２，Ｑ４のオフが既知になるので、スイッチング素子Ｑ５，Ｑ６のオフはスイッチング素子Ｑ２，Ｑ４のオフに合わせて行う。ただし、スイッチング素子Ｑ５，Ｑ６のオフは、スイッチング素子Ｑ２，Ｑ４のオフから遅延期間τだけ遅らせて行う。

電圧モードにおける制御例を図９に示す。図９において、時刻ｔ６１から時刻ｔ６５までの期間、時刻ｔ６５から時刻ｔ６９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。電圧モードでは、制御指令電流Irefによらず制御されるため、入力電流Iinは連続モードよりも低い値で推移する。そのため、チョークコイル電流ＩＬは０[Ａ]になる期間を含み、出力電流Ioutも電流モード（特に連続モード）よりも低い値になる。

電圧モードの場合は、スイッチング素子Ｑ４，Ｑ２のフェーズ量やオフタイミング等が分かっている。通常、遅延期間τは電流モードよりも短くなる。スイッチング素子Ｑ４がオンになるのは、スイッチング素子Ｑ１がオフになる時刻ｔ６３，ｔ６７，…から位相差δだけ遅れる。同様に、スイッチング素子Ｑ２がオンになるのは、スイッチング素子Ｑ３がオフになる時刻ｔ６１，ｔ６５，ｔ６９，…から位相差δだけ遅れる。

スイッチング素子Ｑ５は、時刻ｔ６２，ｔ６６，ｔ６ａ，…にオフし、時刻ｔ６５，ｔ６９，…からデッドタイムαだけ遅れてオンする。スイッチング素子Ｑ６は、時刻ｔ６５，ｔ６９，…にオフし、時刻ｔ６３，ｔ６７，ｔ６ｂ，…からデッドタイムαだけ遅れてオンする。チョークコイル電流ＩＬが０[Ａ]になる前にスイッチング素子Ｑ５，Ｑ６をオフして逆流状態を阻止するために、ダイオードＤ１２ａ，Ｄ１２ｂによる整流を行う（ダイオード整流期間ＤＲ）。

上述した実施の形態２によれば、モードが相違するに過ぎず、同様に制御されるので、実施の形態１と同様の作用効果が得られる。

〔実施の形態３〕
実施の形態３は図１０〜図１３を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態１，２で用いた要素と同一の要素には同一の符号を付して説明を省略する。また使用可能な文字の制約上、要素の反転出力には「Ｎ」（"Not"の意味）の接頭辞を用いて表記する。例えば、フリップフロップの反転出力信号は「ＮＱ」（図面ではＱの上にバーを記載）とし、スイッチング素子Ｑ１の反転信号は「ＮＱ１」（図面ではＱ１の上にバーを記載）とする。

図１０に示す電力変換装置１０は、フォワード型スイッチング電源装置の一例であり、実施の形態１，２にかかるスイッチ回路，トランス，整流部の各変形例である。すなわち、スイッチ回路１１Ａに代えてスイッチ回路１１Ｂを適用し、トランスＴｒ１に代えてトランスＴｒ２を適用し、整流部１２Ａに代えて整流部１２Ｂを適用する。本形態では全て適用する例を説明するが、一以上を選択して適用してもよい。

スイッチ回路１１Ｂは、スイッチング素子Ｑ１やトランスＴｒ２などを有する。トランスＴｒ２はトランスＴｒの一例であり、一次コイルＬ１と二次コイルＬ２とを有する。ただし、二次コイルＬ２は中間タップを備えない点で、実施の形態１と相違する。トランスＴｒ２は、一次コイルＬ１の一端側を入力端子Tinの一端側（プラス側）に接続し、他端側をスイッチング素子Ｑ１の入力端子に接続する。スイッチング素子Ｑ１の出力端子は入力端子Tinの他端側（マイナス側）に接続する。

整流部１２Ｂは、整流部１２の一例であり、整流部１２Ａと同じ要素で構成される。ただし、トランスＴｒ２の二次コイルＬ２が中間タップを備えないために接続が相違する。具体的には、ダイオードＤ１２ａ，Ｄ１２ｂのカソードはコイルＬａに接続され、ダイオードＤ１２ｂのアノードが二次コイルＬ２および出力端子Toutに接続される点が相違する。これらの相違に伴って、図１１に示すドライブ回路１４Ｂとパルス生成部１５Ｂを適用する。

図１１において、ドライブ回路１４Ｂは図２に示すドライブ回路１４Ａに代えて適用され、パルス生成部１５Ｂは図２に示すパルス生成部１５Ａに代えて適用される。ドライブ回路１４Ｂはドライブ回路１４の一例であり、ドライブ回路部１４ａ，１４ｃ，１４ｄなどを有する。パルス生成部１５Ｂはパルス生成部１５の一例であり、フリップフロップ１５ｄ，１５ｊ、基準波生成部１５ｅ、遅延信号生成部１５ｉなどを有する。

基準波生成部１５ｅから出力される基準クロックＭＣは、フリップフロップ１５ｊのセット入力端子（Ｓ）に入力される。比較器１６から出力される比較信号ΔＩは、フリップフロップ１５ｊのリセット入力端子（Ｒ）と、遅延信号生成部１５ｉに入力される。フリップフロップ１５ｊの出力端子（Ｑ）はドライブ回路部１４ａ，１４ｃに接続され、それぞれスイッチング素子Ｑ１とスイッチング素子Ｑ５の各制御端子に信号が増幅して伝達される。フリップフロップ１５ｊの反転出力端子（ＮＱ）は、フリップフロップ１５ｄのセット入力端子（Ｓ）に接続される。フリップフロップ１５ｄの出力端子（Ｑ）はドライブ回路部１４ｄに接続され、スイッチング素子Ｑ６の制御端子に信号が増幅して伝達される。

上述したスイッチ制御部（ドライブ回路１４Ｂおよびパルス生成部１５Ｂ）による制御例について、図１２と図１３を参照しながら説明する。図１２と図１３では上から順番に、基準クロックＭＣ、スイッチング素子Ｑ１、スイッチング素子Ｑ１の反転信号ＮＱ１、入力電流Iin、チョークコイル電流ＩＬ、比較信号ΔＩ、遅延信号ΔＩｄ、スイッチング素子Ｑ５，Ｑ６について各々の経時的変化を示す。なお、電流閾値Ithには０を設定する。

図１２に示す連続モードにおいて、時刻ｔ７１から時刻ｔ７５までの期間、時刻ｔ７５から時刻ｔ７９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。

スイッチング素子Ｑ１は、基準クロックＭＣの立ち上がり（時刻ｔ７１，ｔ７５，ｔ７９，…）からデッドタイムαだけ遅れて立ち上がり、入力電流Iinが制御指令電流Irefに達する同時に立ち下がる。反転信号ＮＱ１は、スイッチング素子Ｑ１とは逆のパターンになり、立ち上がりと立ち下がりにデッドタイムαだけ遅れる。

スイッチング素子Ｑ１がオンの期間中に入力電流Iinが流れてトランスＴｒ１の一次コイルＬ１が励磁され、コイルＬａにチョークコイル電流ＩＬが流れる。チョークコイル電流ＩＬは０[Ａ]になる期間を含まず、平均電流（平均値）は点線で示す出力電流Ioutになる。

遅延信号生成部１５ｉは比較信号ΔＩ（時刻ｔ７２，ｔ７６，ｔ７ａ，…）から遅延期間τだけ遅れた遅延信号ΔＩｄを出力する（時刻ｔ７５，ｔ７９，…）。当該遅延信号ΔＩｄに基づいて、スイッチング素子Ｑ５，Ｑ６のオン／オフをトグル状に反転する点と、デッドタイムαの間隔を空けてスイッチング素子Ｑ５，Ｑ６のオン／オフを切り換える点とは実施の形態１，２と同様である。

図１３に示す不連続モードにおいて、時刻ｔ８１から時刻ｔ８５までの期間、時刻ｔ８５から時刻ｔ８９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。なお、以下では図１２に示す連続モードと相違する点について説明する。

不連続モードの遅延期間τは連続モードよりも短く設定される。スイッチング素子Ｑ５は、時刻ｔ８２，ｔ８６，ｔ８ａ，…にオフし、時刻ｔ８５，ｔ８９，…からデッドタイムαだけ遅れてオンする。スイッチング素子Ｑ６は、時刻ｔ８５，ｔ８９，…にオフし、時刻ｔ８３，ｔ８７，ｔ８ｂ，…からデッドタイムαだけ遅れてオンする。チョークコイル電流ＩＬが０[Ａ]になる前にスイッチング素子Ｑ５，Ｑ６をオフして逆流状態を阻止するために、ダイオードＤ１２ａ，Ｄ１２ｂによる整流を行う（ダイオード整流期間ＤＲ）。

上述した連続モードおよび不連続モードについて、整流部１２Ｂ（スイッチング素子Ｑ５，Ｑ６）とスイッチ回路１１Ｂ（スイッチング素子Ｑ１〜Ｑ４）とに関連するオン／オフ制御についてまとめると次に示す表２のようになる。なお、表中の「同期」には、許容範囲内でオン／オフのタイミングがずれる非同期を含むものとする。

上述した実施の形態３によれば、以下に示す各効果を得ることができる。その他の点については、スイッチ回路，トランス，整流部の各変形例に過ぎないので、実施の形態１，２と同様の作用効果が得られる。

（１０）スイッチ回路１１Ｂはフォワード型回路で構成され、電流閾値Ithを０に設定する構成とした。この構成によれば、フォワード型回路スイッチング電源装置でも、フルブリッジ型スイッチング電源装置（あるいはハーフブリッジ型スイッチング電源装置）と同様に、軽負荷時の効率をさらに向上させることができる。

〔実施の形態４〕
実施の形態４は図１４〜図１９を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態１〜３で用いた要素と同一の要素には同一の符号を付して説明を省略する。

図１４に示す電力変換装置１０は、実施の形態１，２に示す電力変換装置１０（フルブリッジ型スイッチング電源装置）の変形例である。実施の形態１，２とは、第１検出部１３ａの接続位置とパルス生成部が相違する。前者の第１検出部１３ａは、スイッチング素子Ｑ１，Ｑ３の接続点と、一次コイルＬ１の一端側との間に接続する。第１検出部１３ａで検出する入力電流Iinは一次コイルＬ１を流れる電流（すなわちトランス電流）を示し、信号演算部１７に入力するとともに、パルス生成部１５Ｃ（具体的には図１６に示す比較器１５ｍ３）にも入力する。パルス生成部１５Ｃは、図２に示すパルス生成部１５Ａに代えて適用する。

図１５に示すドライブ回路１４Ａおよびパルス生成部１５Ｃは「スイッチ制御部」に相当する。パルス生成部１５Ｃはパルス生成部１５の一例であり、遅延信号生成部１５ｉに代えてマスク処理部１５ｍを用いる点でパルス生成部１５Ａと相違する。パルス生成部１５Ｃは、比較信号ΔＩ、入力電流Iin、入力電圧Vinや出力電圧Vout、励磁インダクタンスＬｍ、オン期間Ton、基準クロックＭＣ等に基づいて、励磁電流相当値ΔＩｍを出力する。パルス生成部１５Ｃの一構成例を図１６に示す。

図１６に示すパルス生成部１５Ｃは、励磁電流演算部１５ｍ１、ＤＡＣ１５ｍ２、比較器１５ｍ３、積算回路１５ｍ４、論理否定回路１５ｍ５、フリップフロップ１５ｍ６，１５ｍ８、和算回路１５ｍ７などを有する。

励磁電流演算部１５ｍ１は、入力電圧Vinや出力電圧Vout、トランスＴｒ１の励磁インダクタンスＬｍ、オン期間Ton、トランス励磁時間Tmagなどに基づいて、励磁電流相当値ΔＩｍを演算して出力する。励磁電流相当値ΔＩｍの演算式や演算方法等は任意に設定してよい。演算式の例は、ΔＩｍ＝（Vin／Lm）×Tonなどが該当する。

ただし、入力電圧Vinや入力電流Iin（入力値）の不定時や、出力電圧Voutや出力電流Iout（出力値）の不定時、起動時等の場合には、適切な励磁電流相当値ΔＩｍを設定できない。これらの場合には、最大入力電圧Vin_Max（入力電圧Vinの最大値）、最大出力電圧Vout_Max（出力電圧Voutの最大値）、最大入力電流Iin_Min（励磁電流の最小値）に基づいて励磁電流相当値ΔＩｍを演算するとよい。

また、検出部（第１検出部１３や第２検出部１Ａ）が故障したり誤検出が発生したりする場合でも、適切な励磁電流相当値ΔＩｍを設定できない。これらの場合には、入力電圧Vinの最大入力電圧Vin_Max（あるいは出力電圧Voutの最大出力電圧Vout_Max）、入力電流Iin（励磁電流）の最大入力電流Iin_Min、励磁インダクタンスＬｍの最小インダクタンスLm_Min、デューティ比Dutyの最大デューティ比Duty_maxのうちで一以上を用いて演算される固定値としてもよい。

オン期間Tonはタイマー等で計測され、スイッチング素子Ｑ１がオンしてからスイッチング素子Ｑ４がオフになるまでの期間や、スイッチング素子Ｑ２がオンしてからスイッチング素子Ｑ３がオフになるまでの期間が該当する。演算方法の例は、図１７に示す半周期（Ｔｓ／２；時刻ｔ９１から時刻ｔ９２まで、時刻ｔ９２から時刻ｔ９３まで）ごとにおいて、入力電流Iinとチョークコイル電流ＩＬが同値（許容誤差範囲を含む）になる区間にかかる差分値が該当する。

図１６に戻り、ＤＡＣ１５ｍ２は励磁電流演算部１５ｍ１から伝達される励磁電流相当値ΔＩｍ（データを含むデジタル信号）をアナログ信号に変換して出力する。比較器１５ｍ３は、入力電流Iinと、比較器１５ｍ３から伝達される信号（励磁電流相当値ΔＩｍ）との大小を比較して比較信号ΔImsを出力する。フリップフロップ１５ｍ６は、論理否定回路１５ｍ５によって信号反転される基準クロックＭＣがセット入力端子（Ｓ）に入力され、比較器１６から伝達される比較信号ΔＩが入力される。フリップフロップ１５ｍ８は、基準波生成部１５ｅから伝達される基準クロックＭＣがセット入力端子（Ｓ）に入力され、比較器１６から伝達される比較信号ΔＩが入力される。和算回路１５ｍ７は、フリップフロップ１５ｍ６，１５ｍ８の各出力端子（Ｑ）から伝達される出力信号の論理和演算を行う。積算回路１５ｍ４は、比較器１５ｍ３から伝達される比較信号ΔImsと、和算回路１５ｍ７から伝達される信号との論理積演算を行い、マスク信号Imskとして出力する。

連続モードと不連続モードとにおけるマスク処理部１５ｍから出力されるマスク信号Imskの変化例について、図１８を参照しながら説明する。本形態では、励磁電流相当値ΔＩｍを電流閾値Ithとし、入力電流Iinとの比較を比較器１５ｍ３で比較することで連続モードか不連続モードを判定する。その他、スイッチング素子Ｑ４がオフしてからスイッチング素子Ｑ３がオンするまでの間に入力電流Iinがある値（励磁電流）で一定となったら不連続モードと判定し、それ以外は連続モードと判定してもよい。

図１８の上側に示す連続モードにおいて、入力電流Iinが電流閾値Ithよりも下回るのは、時刻ｔａ３から時刻ｔａ４までの期間に過ぎない。下側に示す不連続モードにおいて、入力電流Iinが電流閾値Ithよりも下回るのは、時刻ｔａ２から時刻ｔａ４までの期間と、時刻ｔａ５から時刻ｔａ６までの期間とがある。これらの期間においてマスク信号Imskがオンするため、フリップフロップ１５ｃ，１５ｄはスイッチング素子Ｑ５，Ｑ６をオフにする信号を伝達する（図１５を参照）。電流閾値Ithには、例えば励磁電流相当値ΔＩｍの１／２以上の値を設定するとよい。

上述したスイッチ制御部（ドライブ回路１４Ｂおよびパルス生成部１５Ｃ）による制御例について、図１９を参照しながら説明する。図１９では上から順番に、基準クロックＭＣ、スイッチング素子Ｑ１，Ｑ３、入力電流Iin、チョークコイル電流ＩＬ、比較信号ΔＩ、スイッチング素子Ｑ４，Ｑ２、マスク信号Imsk、スイッチング素子Ｑ５，Ｑ６について各々の経時的変化を示す。

図１９に示す不連続モードにおいて、時刻ｔｂ１から時刻ｔｂ５までの期間、時刻ｔｂ５から時刻ｔｂ９までの期間、…はスイッチング周期Ｔｓ（１周期）に相当する。スイッチング素子Ｑ５は、時刻ｔｂ２，ｔｂ６，ｔｂａ，…にオフし、時刻ｔｂ５，ｔｂ９，…からデッドタイムαだけ遅れてオンする。スイッチング素子Ｑ６は、時刻ｔｂ４，ｔｂ８，…にオフし、時刻ｔｂ３，ｔｂ７，ｔｂｂ，…からデッドタイムαだけ遅れてオンする。チョークコイル電流ＩＬが０[Ａ]になる前にスイッチング素子Ｑ５，Ｑ６をオフして逆流状態を阻止するために、ダイオードＤ１２ａ，Ｄ１２ｂによる整流を行う（ダイオード整流期間ＤＲ）。なお、励磁電流相当値ΔＩｍが精度よく計算されるならば、チョークコイル電流ＩＬが０[Ａ]になる時点でスイッチング素子Ｑ５，Ｑ６をオフしてもよい。

図１６に示す比較器１５ｍ３が反応しない場合は故障とみなし、スイッチング素子Ｑ５，Ｑ６は停止もしくはオフタイミングを比較器１６と同期させるとよい。言い換えると、比較信号ΔＩに従ってスイッチング素子Ｑ５，Ｑ６のオン／オフをトグル状に反転させる。

比較器１５ｍ３の出力信号がローレベルで固定する場合は連続モードと判定される。図示しないが、スイッチング素子Ｑ５，Ｑ６のオフはスイッチング素子Ｑ３，Ｑ１のオフ信号に同期して行う。その他については、上記不連続モードと同様である。

上述した実施の形態４によれば、以下に示す各効果を得ることができる。その他の点については、第１検出部１３ａの接続位置とパルス生成部１５Ｃの構成との相違を除いて、実施の形態１，２と同様の作用効果が得られる。図示しないが、スイッチング素子Ｑ２，Ｑ４の接続点と、一次コイルＬ１の他端側との間に第１検出部１３ａを接続しても、同様の作用効果が得られる。

（８）電流閾値Ith（閾値Xth）は、入力電圧Vin、出力電圧Vout、トランス励磁時間Tmag、励磁インダクタンスＬｍに基づいて演算される励磁電流相当値ΔIｍの１／２以上の値を設定する構成とした。電圧閾値Vthについても同様の設定を行ってよい。これらの構成によれば、スイッチング素子Ｑ５，Ｑ６による整流と、ダイオードＤ１２ａ，Ｄ１２ｂによる整流の切り換えを的確に行う閾値Xthを設定することができる。閾値Xthを設定によって整流を行う素子の切り換えが確実に行えるので、軽負荷時の効率をさらに向上し得る。

（９）電流閾値Ith（閾値Xth）は、入力電圧Vinや入力電流Iin（入力値）不定時、出力電圧Voutや出力電流Iout（出力値）の不定時、起動時のうちで一以上の期間において、最大入力電圧Vin_Max（入力電圧Vinの最大値）、最大出力電圧Vout_Max（出力電圧Voutの最大値）、最大入力電流Iin_Min（励磁電流の最小値）に基づいて演算される励磁電流相当値ΔＩｍの１／２を設定する構成とした。電圧閾値Vthについても同様の設定を行ってよい。これらの構成によれば、軽負荷時の効率をさらに向上し得る。

〔他の実施の形態〕
以上では本発明を実施するための形態について実施の形態１〜４に従って説明したが、本発明は当該形態に何ら限定されるものではない。言い換えれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することもできる。例えば、次に示す各形態を実現してもよい。

上述した実施の形態１，２，４ではフルブリッジ型スイッチング電源装置（あるいはハーフブリッジ型スイッチング電源装置）に適用した（図１，図８，図１４を参照）。実施の形態３ではフォワード型スイッチング電源装置に適用した（図１０を参照）。これらの形態に代えて、プッシュプル型スイッチング電源装置やフライバック型スイッチング電源装置に適用してもよい。

プッシュプル型スイッチング電源装置におけるトランスＴｒの一次コイルＬ１は、実施の形態１，２に示すトランスＴｒ１の二次コイルＬ２と同様に、中間タップを備える。また、実施の形態３に示す整流部１２Ｂを用いる。プッシュプル型スイッチング電源装置を適用しても軽負荷時の効率をさらに向上し得る。

フライバック型スイッチング電源装置は、プッシュプル型スイッチング電源装置に類似する構成であるものの、整流部１２Ｂを適用する際にダイオードＤ１２ｂおよびスイッチング素子Ｑ６を除く点が相違する。フライバック型スイッチング電源装置を適用しても、軽負荷時の効率をさらに向上し得る。

上述した実施の形態１〜４では、オン／オフ制御が可能な整流部１２（１２Ａ，１２Ｂ）として、スイッチング素子Ｑ５，Ｑ６（すなわちＦＥＴ）を用いる構成とした（図１，図８，図１０，図１４を参照）。この形態に代えて、交流を直流に変換でき、かつ、オン／オフ制御が可能な他の制御素子を用いる構成としてもよい。他の制御素子は、例えばトランジスタ，サイリスタ，トライアックなどのようにオン／オフ制御が可能であればよい。他の制御素子を用いる構成としても、制御素子自体による整流（スイッチング素子整流期間）と、制御素子に内蔵されるか否かを問わず整流素子による整流（ダイオード整流期間ＤＲ）との使い分けをオン／オフ制御できるので、実施の形態１〜４と同様の作用効果が得られる。

上述した実施の形態１〜４では、スイッチ回路１１にトランスＴｒ（Ｔｒ１，Ｔｒ２）を含む構成とした（図１，図８，図１０，図１４を参照）。この形態に代えて、トランスＴｒ以外の他の誘導性要素を含む構成としてもよい。例えば図２０に示すスイッチ回路１１Ｃは、実施の形態１〜４に示すスイッチング素子Ｑ１，Ｑ２のほかに、他の誘導性要素としてコイルＬ１１（チョークコイルを含む）などを有する構成例を示す。コイルＬ１１に代えてインダクタを用いてもよい。要するに、少なくともスイッチング素子を備えて電力変換を行うスイッチ回路１１であればよい。このように構成しても、整流部１２に含まれるスイッチング素子Ｑ５，Ｑ６（あるいは上記他の制御素子）のオン／オフ制御を適切に行うことにより、実施の形態１〜４と同様の作用効果が得られる。

上述した実施の形態１〜４では、スイッチング素子Ｑ１〜Ｑ４の駆動を制御する制御信号としてパルス幅変調信号ＰＷＭを適用する構成とした（図１，図８，図１０，図１４を参照）。この形態に代えて、スイッチング素子Ｑ１〜Ｑ４の駆動を制御可能な他の制御信号を適用してもよい。他の制御信号は、例えばパルス周波数変調信号（ＰＦＭ；Pulse Frequency Modulation）などが該当する。パルス周波数変調信号は、軽負荷時においてスイッチング素子Ｑ１〜Ｑ４のスイッチング回数を減らせるので、実施の形態１〜４と同様の作用効果が得られる。

１０ 電力変換装置
１１（１１Ａ，１１Ｂ） スイッチ回路
１４（１４Ａ，１４Ｂ） ドライブ回路（スイッチ制御部）
１５（１５Ａ，１５Ｂ，１５Ｃ） パルス生成部（スイッチ制御部）
１９ フィードバック手段
Vin，Iin 入力電圧，入力電流（入力値）
Vout，Iout 出力電圧，出力電流（出力値）
Iref 制御電流（制御量）
Ｄ１２ａ，Ｄ１２ｂ ダイオード（整流部，整流素子）
Ｑ１，Ｑ２，Ｑ３，Ｑ４ スイッチング素子（スイッチ回路）
Ｑ５，Ｑ６ スイッチング素子（整流部）

Claims (13)

1. 制御信号（ＰＷＭ）に基づいてスイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を駆動して電力変換を行うスイッチ回路（１１，１１Ａ，１１Ｂ）と、前記スイッチ回路から出力される出力値（Vout，Iout）に基づいてフィードバック制御を行うフィードバック手段（１９）と、前記フィードバック手段の制御量に基づいて前記制御信号を出力するスイッチ制御部（１４，１５）とを備える電力変換装置（１０）において、
   前記スイッチ回路の出力側に接続され、オン／オフ制御される整流部（１２）を有し、
   前記スイッチ制御部は、前記スイッチ回路に入力される入力値（Vin，Iin）と前記出力値とのうちで一方または双方に基づいて、前記スイッチ回路の前記スイッチング素子をオンするとともに前記整流部をオンし、前記スイッチ回路の前記スイッチング素子をオフしてから遅延期間（τ）を経過した後に前記整流部をオフするように前記整流部のオン／オフ制御を行うことを特徴とする電力変換装置。
2. 前記スイッチ回路は、一次コイル（Ｌ１）と二次コイル（Ｌ２）とを有するトランス（Ｔｒ，Ｔｒ１，Ｔｒ２）を含み、
   前記スイッチ制御部は、前記一次コイル側の検出値を前記入力値とし、前記二次コイル側の検出値を前記出力値とすることを特徴とする請求項１に記載の電力変換装置。
3. 前記スイッチ制御部は、前記入力値と前記出力値とのうちで一方または双方、前記検出値のピーク値、スイッチング周期（Ｔｓ）で最初の前記スイッチング素子がオンしてからオフするまでのオン期間（Ton）のうちで一以上に基づいて、前記遅延期間を設定することを特徴とする請求項１または２に記載の電力変換装置。
4. 前記スイッチ制御部は、入力電圧（Vin）、出力電圧（Vout）、出力電流（Iout）、デューティ比（Duty）、スイッチング周期に基づいて定義される境界条件式（ｆ）を演算することにより、前記遅延期間を設定することを特徴とする請求項１から３のいずれか一項に記載の電力変換装置。
5. 前記スイッチ制御部は、スイッチング周期で最初の前記スイッチング素子がオンしてからオフするまでのオン期間（Ton）を、前記入力値と前記出力値とに基づいて演算される演算値で除算して得られた値によって、前記遅延期間を設定することを特徴とする請求項１から４のいずれか一項に記載の電力変換装置。
6. 前記スイッチ制御部は、前記スイッチ回路に含まれる前記スイッチング素子がオフになり、かつ、前記入力値が閾値以下になると、前記整流部をオフにする制御を行うことを特徴とする請求項１から５のいずれか一項に記載の電力変換装置。
7. 前記閾値は、入力電圧、出力電圧、トランス励磁時間（Tmag）、励磁インダクタンス（Ｌｍ）に基づいて演算される励磁電流相当値（ΔＩｍ）の１／２以上の値を設定することを特徴とする請求項６に記載の電力変換装置。
8. 前記閾値は、前記入力値の不定時、前記出力値の不定時、起動時のうちで一以上の期間において、入力電圧の最大値、出力電圧の最大値、励磁電流の最小値に基づいて演算される励磁電流相当値の１／２を設定することを特徴とする請求項６または７に記載の電力変換装置。
9. 前記スイッチ回路がフォワード型回路で構成される場合は、前記閾値を０に設定することを特徴とする請求項６から８のいずれか一項に記載の電力変換装置。
10. 前記フィードバック手段によって演算される制御量と、前記入力値と前記出力値とのうちで一方または双方との大小を比較して比較信号（ΔＩ）を出力する比較器（１６）を有し、
    前記比較信号に基づいて、前記スイッチ回路に含まれるスイッチング素子をオフにするとともに、前記遅延期間の計時を開始することを特徴とする請求項１から９のいずれか一項に記載の電力変換装置。
11. 前記スイッチ回路はフルブリッジ型回路で構成され、
    前記比較信号に基づいて、前記フルブリッジの一方側アームに含まれるスイッチング素子のオン／オフ制御を行い、他方側アームに含まれるスイッチング素子を前記一方側アームに含まれるスイッチング素子とは逆のオン／オフ制御を行うことを特徴とする請求項１０に記載の電力変換装置。
12. 前記一方側アームに含まれるスイッチング素子と、前記他方側アームに含まれるスイッチング素子とは、同時にオンしないようにデッドタイム（α）を設けることを特徴とする請求項１１に記載の電力変換装置。
13. 前記スイッチ制御部は、スイッチング周期内の前記比較信号に基づいて、前記遅延期間を初期値で初期化し、前記整流部をオフにする制御を行うことを特徴とする請求項１０から１２のいずれか一項に記載の電力変換装置。

Images