JP6058289B2 - 表示装置、撮像装置及び階調電圧生成回路 - Google Patents

Description

本技術は、階調画像を表示部に表示可能な表示装置、被写体の階調画像を作成可能な撮像装置、及び階調電圧生成回路に関する。

液晶表示装置や有機ＥＬ（Electro-Luminescence）表示装置等の表示装置においては、入力される画像データに基づいて表示される画像などの彩度や明るさを修正するためのガンマ補正が行われる。このガンマ補正は、様々な手法で行う事が可能であるが、例えば、図１５に示す階調電圧生成回路４００の出力する階調電圧を用いて、画像データを構成する各階調に対応する階調電圧を決定することにより行う事が出来る。

図１５は、従来の階調電圧生成回路の一例を示す図である。同図に示す階調電圧生成回路４００は、ラダー回路とも呼ばれる抵抗分割回路Ｒｓ１，Ｒｓ２，Ｒｓ３と、これら抵抗分割回路の何れかを選択するための抵抗選択回路４１０，４２０を備えている。当該構成において、抵抗選択回路４１０，４２０よって選択されたいずれかのラダー抵抗が、ガンマ補正用の階調電圧を生成するために用いられる。

抵抗分割回路Ｒｓ１，Ｒｓ２，Ｒｓ３は、階調基準電圧ＶＨ，ＶＬの間に直列に接続された複数の抵抗により、それぞれ構成されている。これらの抵抗分割回路においては、階調基準電圧であるＶＨとＶＬの間に、それぞれ異なる電圧を発生する複数の分割点が形成されている。また、複数の抵抗の抵抗値は、各抵抗分割回路の複数の分割点に発生する電圧が所望のγ補正カーブを実現するように適宜に選択されている。

図１６は、抵抗分割回路Ｒｓ１，Ｒｓ２，Ｒｓ３の各分割点の電圧により実現されるγ補正カーブの例を示す図である。同図に示す例では、抵抗分割回路Ｒｓ１を選択すると、図１６に示すγ（Ｒｓ１）に相当するγ補正カーブが実現され、抵抗分割回路Ｒｓ２を選択すると、図１６に示すγ（Ｒｓ２）に相当するγ補正カーブが実現され、抵抗分割回路Ｒｓ３を選択すると、図１６に示すγ（Ｒｓ３）に相当するγ補正カーブが実現される。

すなわち、いずれかの抵抗分割回路Ｒｓ１，Ｒｓ２，Ｒｓ３を選択して、選択した抵抗分割回路の複数の分割点に発生する階調電圧を用いて画像データの各階調の階調電圧を補正することにより、当該画像データに対する所望のガンマ補正が実現される。

その他、引用文献１には、γ補正カーブを生成するための第１の抵抗分割回路と、当該第１の抵抗分割回路の所定の分割点の電圧を変動させるための第２の抵抗分割回路とを備えた液晶駆動回路が開示されている。

引用文献１に記載の液晶駆動回路においては、第２の抵抗分割回路の分割点に生じた電圧を、当該電圧を低インピーダンス化させるためのバッファを介して、第１の抵抗分割回路の所定の分割点に入力できるようになっており、この入力のオン／オフを切り替えることにより２種類のγ補正カーブを実現できるようになっている。

特開２００３−２２３１５３号公報

しかしながら、図１５に示す従来の階調電圧生成回路では、多数のγ補正カーブを切り替えて選択できるようにしようとした場合、そのγ補正カーブの種類に応じた数の抵抗分割回路を設けなければならない。このとき、抵抗の数は、［抵抗分割回路を構成する抵抗の数］に［γ補正カーブの種類数］を乗じた数だけ必要になる。すなわち、図１５に示す従来の階調電圧生成回路を用いて多数のγ補正カーブを切り替えて選択できるように構成するためには、非常に大きな回路面積が必要になるというデメリットがある。

また、図１５に示す従来の階調電圧生成回路では、階調選択回路を切り替えた時に、階調選択回路とバッファの入力容量を充放電するための時間が必要になる。このため、高速動作のためには、抵抗分割回路を構成する抵抗の抵抗値を下げて充放電時間を短縮させたり、抵抗と階調選択回路の間にバッファを挿入することにより各分割点の電圧が所望の電圧になるまでの時間を短縮したりする対応が必要となり、消費電力の増大を招いてしまうというデメリットがある。

また、引用文献１に開示されている技術も、図１５に示す従来の階調電圧生成回路と同様、多数のγ補正カーブを実現しようとすると、第２の抵抗分割回路を複数備える必要があるため、大きな回路面積が必要となるというデメリットがある。

また、引用文献１に開示されている技術では、第２の抵抗分割回路を切り替えて用いる際に、切り替えが行われてから第２の抵抗分割回路の分割点の電圧が安定するまでに、数ｍｓｅｃが必要となる。これは、近年の表示装置の動作周期が約１μｓｅｃであることを考えると、非常に長い遅延が生じることを意味する。すなわち、引用文献１に記載の技術を用いて多様なγ補正カーブを実現しようとすると、高速動作とのトレードオフになり、有効な対策とは言えなかった。

本技術は、以上の課題に鑑みてなされたもので、回路面積や消費電力の増大を抑制しつつ、多様なγ補正カーブの高速な切り替えに対応した表示装置、撮像装置、及び階調電圧生成回路の提供を目的とする。

本技術の態様の１つは、画像を２以上の階調で表示可能な表示装置であって、抵抗分割回路を用いて複数の電圧を生成する分圧回路と、前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、前記増幅回路の増幅率を調整するための調整部と、を備える表示装置である。

当該表示装置においては、前記ガンマ補正部が、前記抵抗分割回路の各分割点に発生する電圧を用いて、表示部に表示する画像の階調を補正する、いわゆるガンマ補正を実現出来る。なお、前記ガンマ補正部が行うガンマ補正において用いる電圧には、上述した抵抗分割回路の分割点に生じる電圧に加えて、前記抵抗分割回路の端部電圧を併せて用いてもよい。

ここで、前記増幅回路の出力電圧は、前記抵抗分割回路の１つの分割点に入力されている。従って、当該１つの分割点の電圧は、前記増幅回路の出力電圧に調整される。このとき、当該１つの分割点の電圧に合わせて、前記抵抗分割回路の他の分割点の電圧も変動する。すなわち、１つの分割点の電圧を調整すると、それに連動して他の分割点の電圧も変動することになる。

そして、前記調整部が前記増幅回路の増幅率を調整可能になっている。すなわち、前記調整部は、前記抵抗分割回路の各分割点に発生する電圧を変動させる制御が可能である。このように、本技術に係る表示装置よれば、１つの分圧回路、１つの増幅回路、及び、１つの調整部にて、前記ガンマ補正部の実行するガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが出来る。従って、回路面積や電力消費も少なくて済む。

また、本技術の他の態様の１つは、画像を２以上の階調で表示部に表示可能な表示装置であって、抵抗分割回路を用いて複数の電圧を生成する分圧回路と、前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、前記抵抗分割回路の分割点の少なくとも２つに生じる電圧を増減調整するための電圧調整部と、を備える表示装置である。

当該表示装置においては、前記ガンマ補正部が、前記抵抗分割回路の各分割点に発生する電圧を用いて、表示部に表示する画像の階調を補正する、いわゆるガンマ補正を実現出来る。なお、前記ガンマ補正部が行うガンマ補正において用いる電圧には、上述した抵抗分割回路の分割点に生じる電圧に加えて、前記抵抗分割回路の端部電圧を併せて用いてもよい。

ここで、前記電圧調整部は、前記抵抗分割回路の少なくとも２つの分割点の電圧を調整できるようになっている。従って、当該２つの分割点の電圧は、前記電圧調整部の調整に応じて適宜に調整される。すなわち、前記調整部は、２つの分割点の電圧を調整することにより、それに連動させて他の分割点の電圧も変動調整することができる。

このように、本技術に係る表示装置よれば、１つの分圧回路、及び、１つの電圧調整部にて、前記ガンマ補正部の実行するガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが可能であり、加えて、前記抵抗分割回路の２つの分割点の電圧を電圧調整部にて調整しているため、γ補正カーブの形状の調整に係る自由度を向上できるという効果もある。むろん、回路面積や電力消費も少なくて済む。

また、本技術の他の態様の１つは、被写体を撮像して階調画像を作成可能な撮像装置であって、抵抗分割回路を用いて複数の電圧を生成する分圧回路と、前記抵抗分割回路の分割点に生じる電圧を用いて、前記階調画像に対してガンマ補正を行うガンマ補正部と、所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、前記増幅回路の増幅率を調整するための調整部と、を備える撮像装置である。

当該撮像装置においては、前記ガンマ補正部が、前記抵抗分割回路の各分割点に発生する電圧を用いて、表示部に表示する画像や記録部に記録する画像の階調を補正する、いわゆるガンマ補正を実現出来る。なお、前記ガンマ補正部が行うガンマ補正において用いる電圧には、上述した抵抗分割回路の分割点に生じる電圧に加えて、前記抵抗分割回路の端部電圧を併せて用いてもよい。

ここで、前記増幅回路の出力電圧は、前記抵抗分割回路の１つの分割点に入力されている。従って、当該１つの分割点の電圧は、前記増幅回路の出力電圧に調整される。このとき、当該１つの分割点の電圧に合わせて、前記抵抗分割回路の他の分割点の電圧も変動する。すなわち、１つの分割点の電圧を調整すると、それに連動して他の分割点の電圧も変動することになる。

そして、前記調整部が前記増幅回路の増幅率を調整可能になっている。すなわち、前記調整部は、前記抵抗分割回路の各分割点に発生する電圧を変動させる制御が可能である。このように、本技術に係る撮像装置よれば、１つの分圧回路、１つの増幅回路、及び、１つの調整部にて、前記ガンマ補正部の実行するガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが出来る。従って、回路面積や電力消費も少なくて済む。

また、本技術の他の態様の１つは、抵抗分割回路を用いて複数の電圧を生成する分圧回路と、前記抵抗分割回路の分割点に生じる電圧を用いて階調電圧を生成する階調電圧生成部と、所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、前記増幅回路の増幅率を調整するための調整部と、を備える階調電圧生成回路である。

当該階調電圧生成回路においては、前記階調電圧生成部が、前記抵抗分割回路の各分割点に発生する電圧を用いて、階調電圧を生成する。この階調電圧は、各種装置において画像の階調を補正する、いわゆるガンマ補正に用いることができる。なお、前記ガンマ補正部が行うガンマ補正において用いる電圧には、上述した抵抗分割回路の分割点に生じる電圧に加えて、前記抵抗分割回路の端部電圧を併せて用いてもよい。

ここで、前記増幅回路の出力電圧は、前記抵抗分割回路の１つの分割点に入力されている。従って、当該１つの分割点の電圧は、前記増幅回路の出力電圧に調整される。このとき、当該１つの分割点の電圧に合わせて、前記抵抗分割回路の他の分割点の電圧も変動する。すなわち、１つの分割点の電圧を調整すると、それに連動して他の分割点の電圧も変動することになる。

そして、前記調整部が前記増幅回路の増幅率を調整可能になっている。すなわち、前記調整部は、前記抵抗分割回路の各分割点に発生する電圧を変動させる制御が可能である。このように、本技術に係る階調電圧生成回路よれば、１つの分圧回路、１つの増幅回路、及び、１つの調整部にて、前記階調電圧を用いて行われるガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが出来る。従って、回路面積や電力消費も少なくて済む。

なお、以上説明した表示装置、撮像装置、及び、階調電圧生成回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記表示装置、撮像装置又は階調電圧生成回路を備えるシステム、前記表示装置、撮像装置又は階調電圧生成回路の構成に対応した工程を有する表示方法、前記表示装置、撮像装置又は階調電圧生成回路の構成に対応した機能をコンピュータに実現させるプログラム、該プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。

本技術によれば、回路面積や消費電力の増大を抑制しつつ、多様なγ補正カーブの高速な切り替えに対応したガンマ補正を行うことが可能となる。

第１実施形態に係る表示装置Ｃ１の構成を概略的に示した図である。 第２実施形態に係る表示装置Ｃ２の構成を概略的に示した図である。 第３実施形態に係る階調電圧生成回路の回路構成を概略的に示した図である。 調整部の具体的な構成の一例を示す図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 調整部による第１抵抗と第２抵抗の調整を説明するための図である。 抵抗分割回路の各分割点に生じる電圧を説明する図である。 第４実施形態に係る階調電圧生成回路の回路構成を概略的に示した図である。 第５実施形態に係るデジタルカメラの構成を示すブロック図である。 従来の階調電圧生成回路の一例を示す図である。 従来の階調電圧生成回路により実現されるγ補正カーブの例を示す図である。

以下、下記の順序に従って本技術を説明する。
（Ａ）第１実施形態：
（Ｂ）第２実施形態：
（Ｃ）第３実施形態：
（Ｄ）第４実施形態：
（Ｅ）第５実施形態：
（Ｆ）まとめ：

（Ａ）第１実施形態：
図１は、本技術の第１実施形態に係る表示装置Ｃ１の構成を概略的に示した図である。同図において、表示装置Ｃ１は、分圧回路Ｃ１１、ガンマ補正部Ｃ１２、ディスプレイＣ１３、増幅回路Ｃ１４、及び調整部Ｃ１５を備えている。なお、表示装置Ｃ１は、当該表示装置Ｃ１を備える撮像装置であってもよい。

分圧回路Ｃ１１は、抵抗分割回路を用いて複数の電圧を生成する。ガンマ補正部Ｃ１２は、分圧回路Ｃ１１の有する抵抗分割回路の分割点に生じる電圧を用いて、ガンマ補正前の画像データに対してガンマ補正を行って、ガンマ補正後の画像データを出力する。このようにして生成されたガンマ補正後の画像データに基づく画像が、ディスプレイＣ１３の画面に表示される。

ここで、増幅回路Ｃ１４は、所定の電圧を入力されており、当該所定の電圧を適宜の増幅率で増幅した増幅電圧を、分圧回路Ｃ１１の抵抗分割回路の分割点の少なくとも１つに入力する。これにより、当該分割点の電圧は、当該増幅電圧に調整されることになる。

そして、調整部Ｃ１５は、増幅回路Ｃ１４の増幅率を調整する。調整部Ｃ１５は、増幅回路Ｃ１４が行う、所定の電圧を増幅電圧に増幅する際の増幅率を調整可能になっている。すなわち、調整部Ｃ１５が増幅回路Ｃ１４の増幅率を調整すると、当該増幅率に応じて増幅電圧が調整され、この調整により、分圧回路Ｃ１１の有する抵抗分割回路の各分割点に発生する電圧も調整される。その結果、ガンマ補正部Ｃ１２の実行するガンマ補正におけるガンマ補正カーブも調整される。

このように、本第１実施形態によれば、１つの抵抗分割回路を有する分圧回路Ｃ１１、１つの増幅回路Ｃ１４、及び、１つの調整部Ｃ１５にて、ガンマ補正部Ｃ１２の実行するガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが出来る。従って、従来に比べて、階調電圧を生成するための構成に必要な回路面積や電力消費が少なくて済む。

（Ｂ）第２実施形態：
図２は、本技術の第２実施形態に係る表示装置Ｃ２の構成を概略的に示した図である。同図において、表示装置Ｃ２は、分圧回路Ｃ２１、ガンマ補正部Ｃ２２、ディスプレイＣ２３、及び電圧調整部Ｃ２４を備えている。なお、表示装置Ｃ２は、当該表示装置Ｃ２を備える撮像装置であってもよい。

分圧回路Ｃ２１は、抵抗分割回路を用いて複数の電圧を生成する。ガンマ補正部Ｃ２２は、分圧回路Ｃ２１の有する抵抗分割回路の分割点に生じる電圧を用いて、ガンマ補正前の画像データに対してガンマ補正を行って、ガンマ補正後の画像データを出力する。このようにして生成されたガンマ補正後の画像データに基づく画像が、ディスプレイＣ２３の画面に表示される。

ここで、電圧調整部Ｃ２４は、分圧回路Ｃ２１の抵抗分割回路の分割点の少なくとも２つの電圧を調整可能になっている。これにより、電圧調整部Ｃ２４によって調整される少なくとも２つの分割点の電圧は、様々に調整されることになる。電圧調整部Ｃ２４が、分割点の電圧を調整すると、分圧回路Ｃ２１の有する抵抗分割回路の各分割点に発生する電圧も調整される。その結果、ガンマ補正部Ｃ２２の実行するガンマ補正におけるガンマ補正カーブも調整される。

このように、本第２実施形態によれば、１つの抵抗分割回路を有する分圧回路Ｃ２１、及び、１つの電圧調整部Ｃ２４にて、ガンマ補正部Ｃ２２の実行するガンマ補正に係るγ補正カーブを、高速かつ多様に変化させることが出来る。従って、階調電圧を生成するための構成に必要な回路面積や電力消費も少なくて済む。また、少なくとも２点の分割点の電圧を調整するため、γ補正カーブの調整に係る自由度が向上する。

（Ｃ）第３実施形態：
図３は、本技術の第３実施形態に係る階調電圧生成回路の回路構成を概略的に示した図である。同図において、階調電圧生成回路１００は、抵抗分割回路１０、階調電圧出力部２０、増幅回路３０，４０、及び増幅率調整部５０を備えている。

なお、本第３実施形態においては、抵抗分割回路１０が上述した第１実施形態における分圧回路Ｃ１１や第２実施形態における分圧回路Ｃ２１に対応し、増幅回路３０，４０が上述した第１実施形態における増幅回路Ｃ１４に対応し、増幅率調整部５０が上述した第１実施形態における調整部Ｃ１５に対応し、増幅回路３０，４０と増幅率調整部５０の組み合わせが上述した第２実施形態における電圧調整部Ｃ２４に対応する。

抵抗分割回路１０は、直列に接続された複数の抵抗としての抵抗Ｒ００１〜Ｒ２５５を備えており、低インピーダンスな階調基準電圧ＶＨの信号ラインＬ１と低インピーダンスな階調基準電圧ＶＬの信号ラインＬ２の間を接続している。

抵抗分割回路１０は、その分割点Ｄ００１〜Ｄ２５４に発生する２５４種類の電圧と、階調基準電圧ＶＨ，ＶＬとを合わせて、複数階調としての２５６階調にそれぞれ対応する複数の電圧Ｖ０００〜Ｖ２５５を発生する。

なお、本第３実施形態においては、複数の階調の一例として２５６階調の場合を例に取り説明を行うが、むろん、階調数はこれに限るものではない。具体的には、本第３実施形態においては、直列に接続した２５５個の抵抗で抵抗分割回路１０を構成していたが、抵抗分割回路１０を構成する抵抗の数は、発生させたい階調電圧数、すなわち、実現したい階調電圧の分解能に合わせて適宜に変更することができる。

抵抗分割回路１０を構成する抵抗Ｒ００１〜Ｒ２５５の抵抗値は、実現したいγ補正カーブの形状に応じて適宜に調整される。例えば、他の抵抗に比べて抵抗値の大きい抵抗を採用した箇所では、階調変化に対する電圧の変化が、他の抵抗における電圧の変化に比べて大きくなるし、他の抵抗に比べて抵抗値の小さい抵抗を採用した箇所では、階調変化に対する電圧の変化が、他の抵抗における電圧の変化に比べて小さくなる。このように各抵抗の抵抗値を適宜に選択することにより、後述の増幅回路等によって電圧を調整しない場合のγ補正カーブの形状を様々に変更することができる。

階調電圧出力部２０は、抵抗分割回路１０が生成する複数の電圧Ｖ０００〜Ｖ２５５を用いて、複数階調のそれぞれに対応する階調電圧Ｖｇ１〜Ｖｇｎ（ｎは２５６以下の正の整数）を生成する。図３においては、階調電圧出力部２０は、階調選択部２１１，２１２，・・・，２１ｎ、バッファ２２１，２２２，・・・，２２ｎ、及び、制御部２３を備えている。

階調選択部２１１，２１２，・・・，２１ｎには、抵抗分割回路１０が生成した複数階調に対応する複数の電圧Ｖ０００〜Ｖ２５５が入力されている。階調選択部２１１，２１２，・・・，２１ｎは、複数の電圧Ｖ０００〜Ｖ２５５の中から何れかを選択し、選択した電圧を、対応するバッファへ出力する。何れの電圧を選択してバッファへ出力するかは、制御部２３の出力する階調選択信号Ｃｔｌ１〜Ｃｔｌｎによって制御される。なお、制御部２３は、後述する制御部５１と共通構成としてもよく、後述する第５実施形態のデジタルカメラ３００等の装置に組み込む場合は、その制御部３７０等の制御主体と共通構成としてもよい。

バッファ２２１，２２２，・・・，２２ｎは、対応する階調選択部から入力される階調電圧を低インピーダンスに変換して出力する。後述する第５実施形態に示す表示装置や撮像装置は、これらの階調電圧Ｖｇ１〜Ｖｇｎを、γ補正を行う信号処理部や表示部３４０の駆動回路に対して入力されており、階調電圧Ｖｇ１〜Ｖｇｎを用いてガンマ補正処理を行い、ガンマ補正後の画像を記録媒体に記録したり、ディスプレイに表示したりする。

ここで、抵抗分割回路１０が出力する複数の電圧Ｖ０００〜Ｖ２５５は、増幅率調整部５０の制御に従って様々な電圧を出力する増幅回路３０，４０によって、様々に変更できるようになっている。すなわち、本第３実施形態においては、抵抗分割回路１０が出力する複数の電圧Ｖ０００〜Ｖ２５５に応じて信号処理部が行うガンマ補正に係るγ補正カーブが、増幅率調整部５０の制御に応じて、調整されることになる。以下、増幅回路３０，４０、及び増幅率調整部５０について詳細に説明する。

増幅回路３０は、オペアンプ３１を用いて、所定電圧を基準とした所定の電位差を適宜の増幅率で増幅して出力する。同様に、増幅回路４０も、オペアンプ４１を用いて、所定電圧を基準とした所定の電位差を適宜の増幅率で増幅して出力する。

具体的には、増幅回路３０は、オペアンプ３１、オペアンプ３１の反転入力端子３１ａと出力端子３１ｃの間を接続することによりオペアンプ３１に負帰還をかける第１抵抗３２、及び、オペアンプ３１の反転入力端子３１ａに接続された第２抵抗３３を備えている。

オペアンプ３１の反転入力端子３１ａには、第２抵抗３３を介して所定電圧Ｖａが入力されており、非反転入力端子３１ｂには、所定電圧Ｖｂが入力されている。そして、出力端子３１ｃは、抵抗分割回路１０を構成する抵抗Ｒ１２８と抵抗Ｒ１２９の間にある分割点Ｄ１２８に対して接続されている。

以上のように構成された増幅回路３０の増幅率Ａ１は、第１抵抗３２の抵抗値をＲ３２とし、第２抵抗３３の抵抗値をＲ３３とすると、これら抵抗値の比率（Ｒ３２／Ｒ３３）により表すことができる。

従って、増幅回路３０は、非反転入力端子３１ｂに入力される所定電圧Ｖｂを基準として、第２抵抗３３を介して反転入力端子３１ａに入力される所定電圧Ｖａと非反転入力端子３１ｂに入力される所定電圧Ｖｂの電位差ΔＶ１（＝Ｖａ−Ｖｂ）を、増幅率Ａ１で反転増幅した電圧「−Ａ１×ΔＶ１」を出力する。すなわち、増幅回路３０の出力電圧ＶＧＨは、ＶＧＨ＝Ｖｂ−Ａ１×ΔＶ１となる。

これにより、抵抗分割回路１０の分割点Ｄ１２８は、増幅回路３０の増幅率Ａ１に応じた出力電圧ＶＧＨに調整されることになる。

一方、増幅回路４０は、オペアンプ４１、オペアンプ４１の反転入力端子４１ａと出力端子４１ｃの間を接続することによりオペアンプ４１に負帰還をかける第１抵抗４２、及びオペアンプ４１の反転入力端子４１ａに接続された第２抵抗４３を備えている。

オペアンプ４１の反転入力端子４１ａには、第２抵抗４３を介して所定電圧Ｖｃが入力されており、非反転入力端子４１ｂには、所定電圧Ｖｄが入力されている。そして、出力端子４１ｃは、抵抗分割回路１０を構成する抵抗Ｒ０３３と抵抗Ｒ０３４の間にある分割点Ｄ０３３に対して接続されている。

以上のように構成された増幅回路４０の増幅率Ａ２は、第１抵抗４２の抵抗値をＲ４２とし、第２抵抗４３の抵抗値をＲ４３とすると、これら抵抗値の比率（Ｒ４２／Ｒ４３）により表すことができる。

従って、増幅回路４０は、非反転入力端子４１ｂに入力される所定電圧Ｖｄを基準として、第２抵抗４３を介して反転入力端子４１ａに入力される所定電圧Ｖｃと非反転入力端子４１ｂに入力される所定電圧Ｖｄの電位差ΔＶ２（＝Ｖｃ−Ｖｄ）を、増幅率Ａ２で反転増幅した電圧「−Ａ２×ΔＶ２」を出力する。すなわち、増幅回路４０の出力電圧ＶＧＬは、ＶＧＬ＝Ｖｄ−Ａ２×ΔＶ２となる。

これにより、抵抗分割回路１０の分割点Ｄ０３３は、増幅回路４０の増幅率Ａ２に応じた出力電圧ＶＧＬに、調整されることになる。

以上のように構成されたオペアンプを用いた増幅回路３０，４０によって抵抗分割回路１０の途中位置にある分割点Ｄ１２８，Ｄ０３３の階調電圧を調整する場合、オペアンプ等の低インピーダンス出力可能な構成を用いずに抵抗分割回路１０の途中位置にある分割点を増幅回路３０，４０で調整する場合に比べて、抵抗分割回路１０の各分割点が所望の電圧に安定するまでの時間が高速化する。

これは、オペアンプ３１やオペアンプ４１の出力端子が低インピーダンスだからである。すなわち、低インピーダンスな階調基準電圧であるＶＨとＶＬの間の途中位置に、低インピーダンスな電圧であるＶＧＨ，ＶＧＬを入力することにより、これら低インピーダンスな電圧の間に配置される抵抗数が減少する。その結果、抵抗分割回路１０の各抵抗を駆動する能力が向上し、抵抗分割回路１０の各分割点が所望の電圧に安定するまでの時間が高速化するのである。

これにより、従来に比べて抵抗分割回路１０を構成する抵抗の抵抗値を大きくしても、十分な高速応答性を実現することができるようになる。そして、抵抗分割回路１０を構成する抵抗の抵抗値を大きくすると、抵抗分割回路１０を流れる貫通電流Ｉが小さくなり、結果として、抵抗分割回路１０における消費電力を低減することが出来ることになる。

以上のように構成された増幅回路３０，４０は、以下に説明する増幅率調整部５０の制御により、その増幅率Ａ１，Ａ２を適宜に調整されるようになっている。

具体的には、増幅率調整部５０は、増幅回路３０の第１抵抗３２と第２抵抗３３の抵抗値を調整することにより第１抵抗３２と第２抵抗３３の抵抗値の比率を制御する機能と、増幅回路４０の第１抵抗４２と第２抵抗４３の抵抗値を調整することにより第１抵抗４２と第２抵抗４３の抵抗値の比率を制御する機能を有している。これにより、増幅率調整部５０は、増幅回路３０の増幅率Ａ１を調整し、増幅回路４０の増幅率Ａ２を調整することができる。

図４は、図３に示してある増幅率調整部５０の具体的な構成の一例を示す図である。なお、図４においては、増幅回路３０における増幅率の調整を増幅率調整部５０が行う場合を例示してあるが、増幅率調整部５０は、増幅回路４０についても同様に増幅率の調整を行うものとする。

同図において、増幅率調整部５０は、複数の抵抗Ｒ１〜Ｒ４を直列に接続した抵抗群５２、抵抗選択回路５３、及び、抵抗選択回路５３を制御するための制御部５１を備えている。本実施形態においては、抵抗選択回路５３は、スイッチング素子としてのＦＥＴ Ｔ１〜Ｔ３により実現されている。なお、以下では、抵抗Ｒ１と抵抗Ｒ２の接続点をノードＮ１と呼び、抵抗Ｒ２と抵抗Ｒ３の接続点をノードＮ２と呼び、抵抗Ｒ３と抵抗Ｒ４の接続点をノードＮ３と呼ぶことにする。

ＦＥＴ Ｔ１は、ソース端子とドレイン端子により、抵抗群５２のノードＮ１と反転入力端子３１ａの間を接続し、ＦＥＴ Ｔ２は、ソース端子とドレイン端子により、抵抗群５２のノードＮ２と反転入力端子３１ａの間を接続し、ＦＥＴ Ｔ３は、ソース端子とドレイン端子により、抵抗群５２のノードＮ３と反転入力端子３１ａの間を接続している。ＦＥＴ Ｔ１〜Ｔ３のゲートは、制御部５１に接続されている。

抵抗群５２は、一方の端部（図では、抵抗Ｒ１の端子）が出力端子３１ｃに接続されており、他方の端部（図では、抵抗Ｒ４の端子）には所定電圧Ｖａを入力されている。そして、抵抗群５２を構成する抵抗Ｒ１〜Ｒ４のノードＮ１，Ｎ２，Ｎ３は、抵抗選択回路５３を介して、オペアンプ３１の反転入力端子３１ａに接続されている。

制御部５１は、増幅回路３０の増幅率を指示するための制御信号として、ＦＥＴ Ｔ１〜Ｔ３のオン／オフを制御する信号をＦＥＴ Ｔ１〜Ｔ３のゲートにそれぞれ入力する。これにより、抵抗群５２の一部が、オペアンプ３１に負帰還をかける第１抵抗３２として機能し、抵抗群５２の他の一部が、オペアンプ３１の反転入力端子３１ａに接続する第２抵抗３３として機能することになる。

以下、抵抗群５２の何れが第１抵抗３２を構成し、何れが第２抵抗３３を構成するか、具体的に説明する。

図５〜図１１は、増幅率調整部５０による第１抵抗３２と第２抵抗３３の調整を説明するための図である。なお、これらの図においては、各素子の状態を把握しやすくするために、実質的に機能していない素子を点線で記載し、図１１においては、オンとオフの中間的な状態に制御されているＦＥＴを他の素子に比べて細い線で示してある。

図５において、制御部５１は、ＦＥＴ Ｔ１〜Ｔ３を全てオンに制御している。この場合、抵抗Ｒ１が第１抵抗３２を構成し、抵抗Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝Ｒ１／Ｒ４となる。

図６において、制御部５１は、ＦＥＴ Ｔ１をオフに制御し、ＦＥＴ Ｔ２，Ｔ３をオンに制御している。この場合、抵抗Ｒ１とＲ２が第１抵抗３２を構成し、抵抗Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝（Ｒ１＋Ｒ２）／Ｒ４となる。

図７において、制御部５１は、ＦＥＴ Ｔ１，Ｔ２をオフに制御し、ＦＥＴ Ｔ３をオンに制御している。この場合、抵抗Ｒ１、Ｒ２，Ｒ３が第１抵抗３２を構成し、抵抗Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ４となる。

図８において、制御部５１は、ＦＥＴ Ｔ１，Ｔ２をオンに制御し、ＦＥＴ Ｔ３をオフに制御している。この場合、抵抗Ｒ１が第１抵抗３２を構成し、抵抗Ｒ３，Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝Ｒ１／（Ｒ３＋Ｒ４）となる。

図９において、制御部５１は、ＦＥＴ Ｔ１をオンに制御し、ＦＥＴ Ｔ２，Ｔ３をオフに制御している。この場合、抵抗Ｒ１が第１抵抗３２を構成し、抵抗Ｒ２，Ｒ３，Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝Ｒ１／（Ｒ２＋Ｒ３＋Ｒ４）となる。

図１０において、制御部５１は、ＦＥＴ Ｔ１，Ｔ３をオフに制御し、ＦＥＴ Ｔ２をオンに制御している。この場合、抵抗Ｒ１，Ｒ２が第１抵抗３２を構成し、抵抗Ｒ３，Ｒ４が第２抵抗３３を構成することになる。従って、増幅回路３０の増幅率Ａ１は、Ａ１＝（Ｒ１＋Ｒ２）／（Ｒ３＋Ｒ４）となる。

その他、各ＦＥＴ Ｔ１〜Ｔ３のゲートに印加する電圧を、オンとオフの中間的な電圧に制御することにより、図６〜図１０に示した状態の中間的なオン状態を実現することも出来る。その一例を図１１に示してある。

図１１において、制御部５１は、ＦＥＴ Ｔ２，Ｔ３をオンに制御し、ＦＥＴ Ｔ１をオンとオフの中間的な電圧Ｖｍｉｄに制御している。このとき、ＦＥＴ Ｔ１のソース−ドレイン間にも電流が流れるため、ノードＮ１にも電圧が生じ、ノードＮ１とノードＮ２の電圧が異なるものとなる。従って、抵抗Ｒ２とＦＥＴ Ｔ１が並列に接続される。この場合、抵抗Ｒ１，Ｒ２及びＦＥＴ Ｔ１の抵抗Ｒ５が第１抵抗３２を構成し、抵抗Ｒ４が第２抵抗３３を構成する。よって、増幅回路３０の増幅率Ａ１は、Ａ１＝（（Ｒ２×Ｒ５）／（Ｒ２＋Ｒ５））＋Ｒ１となる。

以上説明したように、図４に示す増幅率調整部５０を用いて増幅回路３０，４０の増幅率を様々に変更することにより、増幅回路３０，４０の出力を様々に変更し、抵抗分割回路１０の各分割点に発生する電圧を様々に変更することができる。すなわち、様々なガンマ補正を可能とするための多様な階調電圧の組み合わせを、増幅回路３０，４０から出力させることが出来ることが分かる。

図１２は、抵抗分割回路１０の各分割点Ｄ００１〜Ｄ２５４に生じる電圧、及び、階調基準電圧ＶＨ，ＶＬにより形成されるγ補正カーブについて説明する図である。同図には、図３に合わせて、増幅率調整部５０を用いて増幅回路３０，４０の増幅率を調整することにより、抵抗分割回路１０の分割点Ｄ０３３、Ｄ１２８の電圧を調整した場合について示してある。なお、以下では、説明の便宜上、階調の上昇に対して線型的に上昇する仮想的な階調電圧を線型階調電圧と呼ぶことにする。

同図に示す例では、増幅回路４０の出力電圧ＶＧＬは、下限電圧ＶＧＬ１から上限電圧ＶＧＬ２の範囲で調整可能となっている。同様に、増幅回路３０の出力電圧ＶＧＨは、下限電圧ＶＧＨ１から上限電圧ＶＧＨ２の範囲で調整可能となっている。

ここで、増幅回路３０の出力電圧を線型階調電圧よりも低く設定しつつ、増幅回路４０の出力電圧を線型階調電圧よりも低く設定した場合、抵抗分割回路１０の出力する階調電圧は、下に凸のγ補正カーブを実現できることが分かる。

また、増幅回路３０の出力電圧を線型階調電圧よりも高く設定しつつ、増幅回路４０の出力電圧を線型階調電圧よりも高く設定した場合、抵抗分割回路１０の出力する階調電圧は、上に凸のγ補正カーブを実現できることが分かる。

また、増幅回路３０の出力電圧を線型階調電圧よりも高く設定しつつ、増幅回路４０の出力電圧を線型階調電圧よりも低く設定した場合、又は、増幅回路３０の出力電圧を線型階調電圧よりも低く設定しつつ、増幅回路４０の出力電圧を線型階調電圧よりも高く設定した場合には、抵抗分割回路１０の出力する階調電圧は、Ｓ字のγ補正カーブを実現できることが分かる。

以上説明したように、図４に示した増幅率調整部５０を用いてＦＥＴ Ｔ１〜Ｔ３のオン／オフを適宜に調整して増幅回路３０，４０に多様な増幅率を実現させることにより、様々なγ補正カーブを実現できることが分かる。

また、以上説明した様々なγ補正カーブの切り替えは、制御部５１が増幅率調整部５０を制御することにより行われる。制御部５１は、γ補正カーブを変更するための所定の条件が満たされたときに、所定の制御信号を増幅率調整部５０に入力する。増幅率調整部５０は、制御部５１から入力される制御信号に応じて、増幅回路３０の増幅率Ａ１を調整する。γ補正カーブを変更するための所定の条件としては、例えば、階調電圧生成回路１００を備える装置の操作者が操作入力部（不図示）に対してγ補正カーブを変更するために操作入力を行ったこと、等とすることができる。

ここで、増幅回路３０，４０の出力電圧の変動範囲は、形成したいγ補正カーブに応じて、増幅回路３０，４０において増幅の基準電圧となる所定電圧Ｖａ、Ｖｃ、増幅回路３０，４０において増幅される所定の電位差ΔＶ１，ΔＶ２、及び、増幅回路３０，４０の増幅率Ａ１，Ａ２、を適宜に決定することにより設定することができる。

すなわち、分割点Ｄ０３３の階調電圧をＶ１〜Ｖ２の範囲内で変動調整したいのであれば、下記式（１）の関係を満たすように、増幅回路３０の増幅率Ａ１、所定電圧Ｖａ、所定の電位差ΔＶ１を決定する。なお、下記式（１）において、増幅率Ａ１はｘ１〜ｘ２の範囲で変動するものとする。

同様に、分割点Ｄ１２８の階調電圧をＶ３〜Ｖ４の範囲内で変動調整したいのであれば、下記式（２）の関係を満たすように、増幅回路４０の増幅率Ａ２、所定電圧Ｖｃ、所定の電位差ΔＶ２を決定する。なお、下記式（２）において、増幅率Ａ２はｘ３〜ｘ４の範囲で変動するものとする。

なお、本実施形態では、階調電圧生成回路１００が、２つの増幅回路３０，４０を備えている場合を例示してあるが、増幅回路の数は、抵抗分割回路の分割点の数以下であれば複数設けることが可能である。すなわち、増幅回路は、１つだけ設けてもよいし、３つ以上設けてもよい。

増幅回路を設ける数を多くすればするほど、階調電圧により形成されるγ補正カーブは滑らかになり、ガンマ補正後の画像における階調性が向上する。ただし、増幅回路の数を多くすると、回路素子の数が増加したり回路面積が増大したりするといったデメリットがある。そこで、実際には、メリットとデメリットを比較衡量して最適な数の増幅回路を設けることになる。

（Ｄ）第４実施形態：
次に、階調電圧生成回路の第４実施形態について、図１３を参照して説明する。同図に示す階調電圧生成回路２００は、図３に示す第３実施形態と比較すると、オペアンプ３１，４１の反転入力端子や非反転入力端子に対して、所定電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄではなく、トランジスタ分圧回路１７０にて生成した電圧（後述の電圧Ｖｒｅｆ）や階調基準電圧ＶＨ，ＶＬを入力している点を除くと、同一である。そこで、以下の説明では、図３に示す階調電圧生成回路１００と共通する構成については、図３と同じ符号を付して説明を省略する。

図１３において、階調電圧生成回路２００は、オペアンプ３１，４１の非反転入力端子３１ｂ、４１ｂに入力する電圧を生成するための構成として、トランジスタ分圧回路１７０を備えている。トランジスタ分圧回路１７０は、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１７１（以下、ｎＦＥＴ１７１と記載する。）と、ＮチャネルＭＯＳＦＥＴ１７２（以下、ｎＦＥＴ１７２と記載する。）を備えている。

ｎＦＥＴ１７１とｎＦＥＴ１７２は、ｎＦＥＴ１７１のソース端子とｎＦＥＴ１７２のドレイン端子を接続することにより直列接続されている。なお、以下では、ｎＦＥＴ１７１とｎＦＥＴ１７２の接続点Ｎ４に発生する電圧を電圧Ｖｒｅｆと呼ぶことにする。また、図１３には、２つのＮチャネルＭＯＳＦＥＴを直列接続してトランジスタ分圧回路１７０を形成する例を示してあるが、むろん、トランジスタ分圧回路１７０は、２つのＰチャネルＭＯＳＦＥＴを直列接続して形成することもできる。このように、ＭＯＳトランジスタを用いて電圧Ｖｒｅｆを生成する構成とすることにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）製造プロセスを用いてトランジスタ分圧回路１７０を作成することができる。

トランジスタ分圧回路１７０は、階調基準電圧ＶＨの信号ラインＬ１と階調基準電圧ＶＬの信号ラインＬ２の間を接続している。これにより、ｎＦＥＴ１７１のドレインには階調基準電圧ＶＨが入力され、ｎＦＥＴ１７２のソースには階調基準電圧ＶＬが入力される。また、ｎＦＥＴ１７１のゲートは、階調基準電圧ＶＨの信号ラインＬ１に接続され、ｎＦＥＴ１７２のゲートは、当該ｎＦＥＴ１７２のドレインに接続されている。すなわち、ｎＦＥＴ１７１，１７２は、ゲートとドレインを接続した、いわゆるダイオード接続の構成になっている。

これにより、ｎＦＥＴ１７１は、階調基準電圧ＶＨと電圧Ｖｒｅｆとの電位差に応じた抵抗として機能する。すなわち、ｎＦＥＴ１７１には、階調基準電圧ＶＨと電圧Ｖｒｅｆとの電位差に応じた電流が流れることになる。

同様に、ｎＦＥＴ１７２は、電圧Ｖｒｅｆと階調基準電圧ＶＬとの電位差に応じた抵抗として機能する。すなわち、ｎＦＥＴ１７２には、電圧Ｖｒｅｆと階調基準電圧ＶＬとの電位差に応じた電流が流れることになる。

このとき、接続点Ｎ４に発生する電圧Ｖｒｅｆは、階調基準電圧ＶＨと階調基準電圧ＶＬの電位差（ＶＨ−ＶＬ）を、ｎＦＥＴ１７１のソース−ドレイン間に発生する電位差ΔＶ１と、ｎＦＥＴ１７２のソース−ドレイン間に発生する電位差ΔＶ２との比率（ΔＶ１：ΔＶ２）に応じて分圧した電圧（（ＶＨ−ＶＬ）×（ΔＶ２／（ΔＶ１＋ΔＶ２）））となる 。

ここで、電圧Ｖｒｅｆは、ｎＦＥＴ１７１とｎＦＥＴ１７２の寸法の比率、又はｎＦＥＴ１７１とｎＦＥＴ１７２のアスペクト比の比率に応じた値となる。すなわち、ｎＦＥＴ１７１とｎＦＥＴ１７２の寸法もしくはアスペクト比を同一にすれば、接続点Ｎ４に発生する電圧Ｖｒｅｆを、階調基準電圧ＶＨと階調基準電圧ＶＬの中間電圧Ｖｍとすることができる。なお、ＦＥＴの寸法とはチャネル幅Ｗとチャネル長Ｌのことであり、ＦＥＴのアスペクト比とはチャネル幅Ｗとチャネル長Ｌの比率、すなわち、Ｗ／Ｌのことである。

以上のように構成されたトランジスタ分圧回路１７０の接続点Ｎ４は、増幅回路３０のオペアンプ３１の非反転入力端子３１ｂ及び増幅回路４０のオペアンプ４１の非反転入力端子４１ｂに接続されており、これら非反転入力端子３１ｂ、４１ｂには、トランジスタ分圧回路１７０の有する電圧／電流変換機能及び電流／電圧変換機能を用いて生成された電圧Ｖｒｅｆが入力されることになる。

ここで、電圧Ｖｒｅｆとして中間電圧Ｖｍを入力する場合、増幅回路３０は、中間電圧Ｖｍよりも高電圧側の分割点Ｄ１２８を調整することになり、増幅回路４０は、中間電圧Ｖｍよりも低電圧側の分割点Ｄ０３３を調整することになる。このとき、増幅回路３０を構成するオペアンプ３１の反転入力端子３１ａに対しては、第１抵抗３２を介して階調基準電圧ＶＬを入力し、増幅回路４０のオペアンプ４１を構成する反転入力端子４１ａには、第１抵抗４２を介して階調基準電圧ＶＨを入力する。

これにより、増幅回路３０の出力電圧ＶＧＨや増幅回路４０の出力電圧ＶＧＬは、下記式（３）、（４）に示す値に調整されることになる。

すなわち、増幅回路３０の出力電圧の調整可能範囲は、中間電圧Ｖｍから階調基準電圧ＶＨの範囲となり、増幅回路４０の出力電圧の調整可能範囲は、階調基準電圧ＶＬから中間電圧Ｖｍの範囲になる。これにより、増幅回路３０，４０によって調整された階調電圧を用いて形成されるγ補正カーブを適切且つ滑らかなものとすることができる。

（Ｅ）第５実施形態：
次に、上述した第３実施形態や第４実施形態に係る階調電圧生成回路を備えた具体的な機器の一例について説明する。図１４は、図３若しくは図１３に示す階調電圧生成回路を備えるデジタルカメラ３００（撮像装置、表示装置）の構成を示すブロック図である。なお、デジタルカメラ３００としては、静止画を撮像するデジタルスチルカメラであってもよいし、動画を撮影するデジタルビデオカメラであってもよい。

図１４に示すデジタルカメラ３００は、ズーム光学系を含むレンズ３１０、イメージセンサ部３２０、信号処理部３３０、表示部３４０、コーデック処理部３５０、媒体記録部３６０、制御部３７０、及び操作入力部３８０を備える。

イメージセンサ部３２０は、撮像信号（画素データに対応する信号）を信号処理部３３０に供給する。

信号処理部３３０は、供給される撮像信号に対して、ホワイトバランス処理、ガンマ補正処理、色分離処理等の所定の信号処理を施し、表示部３４０およびコーデック処理部３５０に供給する。なお、信号処理部３３０は、表示部３４０とコーデック処理部３５０のそれぞれに対して独立して信号処理を施すことが可能である。

なお、デジタルカメラ３００は、上述した第３実施形態に係る階調電圧生成回路１００又は第４実施形態に係る階調電圧生成回路２００に相当する階調電圧生成回路３９０を備えており、信号処理部３３０又は表示部３４０の駆動回路は、階調電圧生成回路３９０から供給される階調電圧に応じてガンマ補正を行う。

表示部３４０は、例えば、液晶ディスプレイや有機ＥＬディスプレイ等で構成され、信号処理部３３０からの画像信号に基づいた画像を画面に表示する。これらのディスプレイは、表示部３４０に入力される画像データに基づいて、液晶表示パネルやＥＬ表示パネルを駆動するための駆動回路を備えている。そして、表示部３４０は、この駆動回路においてガンマ補正を行うように構成することも可能であり、この場合、当該駆動回路に対し、上述した階調電圧を入力することになる。

コーデック処理部３５０は、信号処理部３３０からの撮像信号を所定の圧縮方式により圧縮し、媒体記録部３６０に供給する。媒体記録部３６０は、制御部３７０の制御に基づいて、信号処理部３３０からの撮像信号を、例えば、半導体メモリ、磁気ディスク、光磁気ディスク、光ディスクなどの記録媒体に記憶する。この記録媒体は、デジタルカメラ３００に対して着脱可能なようになされていても良い。

制御部３７０は、操作入力部３８０により入力されたユーザの操作入力に基づいて、イメージセンサ部３２０、信号処理部３３０、表示部３４０、コーデック処理部３５０、媒体記録部３６０、及び階調電圧生成回路３９０を制御する。

デジタルカメラ３００の使用者は、操作入力部３８０を介して制御部３７０に対する操作入力を行うことができる。操作入力部３８０は、撮像を指令するシャッタボタンをはじめとして、例えば、ジョグダイヤル、キー、レバー、ボタン、またはタッチパネルなどにより構成可能である。操作入力部３８０は、ユーザによる操作を受け付けると、当該操作に対応する操作信号を制御部３７０に入力する。

制御部３７０は、例えば、操作入力部３８０から供給されるγ補正カーブを変更するための操作信号に応じて、増幅回路３０又は増幅回路４０における増幅率を変更するための制御信号を階調電圧生成回路３９０に入力する。これにより、階調電圧生成回路３９０の出力する階調電圧が、所望のγ補正カーブを表す階調電圧に変更される。

このとき、信号処理部３３０又は表示部３４０の駆動回路は、変更された階調電圧に基づいてガンマ補正を行う。従って、イメージセンサ部３２０から入力された画像データや記録媒体から読み出した画像データに対して所望のガンマ補正が為される。これにより、所望のガンマ補正が行われた画像が表示部３４０に表示されたり、媒体記録部３６０に記録されたりする。

（Ｆ）まとめ：
上述した第１実施形態に係る表示装置は、画像を２以上の階調で表示可能であって、抵抗分割回路を用いて複数の電圧を生成する分圧回路Ｃ１１と、前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部Ｃ１２と、所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路Ｃ１４と、増幅回路Ｃ１４の増幅率を調整するための調整部Ｃ１５と、を備えている。これにより、回路面積や消費電力の増大を抑制しつつ、多様なγ補正カーブの高速な切り替えに対応したガンマ補正が可能となる。

また、上述した第２実施形態に係る表示装置は、画像を２以上の階調で表示部に表示可能であって、抵抗分割回路を用いて複数の電圧を生成する分圧回路Ｃ２１と、前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部Ｃ２２と、前記抵抗分割回路の分割点の少なくとも２つに生じる電圧を増減調整するための電圧調整部Ｃ２４と、を備えている。これにより、回路面積や消費電力の増大を抑制しつつ、多様なγ補正カーブの高速な切り替えに対応したガンマ補正が可能となる。また、γ補正カーブの調整に係る自由度が向上する。

また、上述した第３実施形態や第４実施形態に係る階調電圧生成回路は、抵抗分割回路１０を用いて複数の電圧を生成する分圧回路と、抵抗分割回路１０の分割点に生じる電圧を用いて階調電圧を生成する階調電圧出力部２０と、所定の電位差を適宜の増幅率で増幅して抵抗分割回路１０の分割点の少なくとも１つに入力する増幅回路３０，４０と、増幅回路３０，４０の増幅率を調整するための増幅率調整部５０と、を備えている。これにより、様々なγ補正カーブに対応する階調電圧を適宜に出力可能となる。これにより、回路面積や消費電力の増大を抑制しつつ、多様なγ補正カーブの高速な切り替えに対応したガンマ補正が可能となる。

なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

そして、本技術は、以下のような構成を取ることができる。

（１） 画像を２以上の階調で表示可能な表示装置であって、
抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
前記増幅回路の増幅率を調整するための調整部と、
を備える表示装置。

（２） ２つ以上の前記増幅回路を備え、
前記抵抗分割回路は、少なくとも３つの抵抗を直列接続して構成され、
２つ以上の前記増幅回路は、前記抵抗分割回路の互いに異なる分割点に前記所定の電圧を増幅した電圧を入力する（１）に記載の表示装置。

（３） 前記増幅回路は、低インピーダンス出力である（１）又は（２）に記載の表示装置。

（４） 前記増幅回路は、所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記抵抗分割回路の分割点のいずれかに接続されている（１）〜（３）の何れか１項に記載の表示装置。

（５） 前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも高電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の低い方を入力されている（１）〜（４）の何れか１項に記載の表示装置。

（６） 前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも低電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の高い方を入力されている（１）〜（４）の何れか１項に記載の表示装置。

（７） 前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、 前記調整部は、前記オペアンプに負帰還をかける第１抵抗の抵抗値と、前記オペアンプの反転入力端子に接続して入力を加えるための第２抵抗の抵抗値と、の比率を調整することにより、前記増幅回路の増幅率を調整する（１）〜（６）の何れか１項に記載の表示装置。

（８） 前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
当該表示装置は、直列接続した２以上のトランジスタを用いて前記２つの階調基準電圧の電位差を分圧するトランジスタ分圧回路を更に備え、
前記増幅回路は、前記２つの階調基準電圧の何れかと、前記トランジスタ分圧回路の出力する分圧との電位差を、前記所定の電圧として増幅する（１）〜（７）の何れか１項に記載の表示装置。

（９） 前記トランジスタ分圧回路は、２つのトランジスタで構成され、
前記トランジスタ分圧回路を構成する２つのトランジスタは、同一のアスペクト比である（８）に記載の表示装置。

（１０） 前記トランジスタ分圧回路は、２つのトランジスタで構成され、
前記トランジスタ分圧回路を構成する２つのトランジスタは、同一寸法である（８）に記載の表示装置。

（１１） 画像を２以上の階調で表示部に表示可能な表示装置であって、
抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
前記抵抗分割回路の分割点の少なくとも２つに生じる電圧を増減調整するための電圧調整部と、
を備える表示装置。

（１２） 被写体を撮像して階調画像を作成可能な撮像装置であって、
抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
前記抵抗分割回路の分割点に生じる電圧を用いて、前記階調画像に対してガンマ補正を行うガンマ補正部と、
所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
前記増幅回路の増幅率を調整するための調整部と、
を備える撮像装置。

（１３） 抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
前記抵抗分割回路の分割点に生じる電圧を用いて階調電圧を生成する階調電圧生成部と、
所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
前記増幅回路の増幅率を調整するための調整部と、
を備える階調電圧生成回路。

Ｃ１…表示装置、Ｃ１１…分圧回路、Ｃ１２…ガンマ補正部、Ｃ１３…ディスプレイ、Ｃ１４…増幅回路、Ｃ１５…調整部、
Ｃ２…表示装置、Ｃ２１…分圧回路、Ｃ２２…ガンマ補正部、Ｃ２３…ディスプレイ、Ｃ２４…電圧調整部、
１０…抵抗分割回路、２０…階調電圧出力部、２３…制御部、３０…増幅回路、３１…オペアンプ、３１ａ…反転入力端子、３１ｂ…非反転入力端子、３１ｃ…出力端子、３２…第１抵抗、３３…第２抵抗、４０…増幅回路、４１…オペアンプ、４１ａ…反転入力端子、４１ｂ…非反転入力端子、４１ｃ…出力端子、４２…第１抵抗、４３…第２抵抗、５０…増幅率調整部、５１…制御部、５２…抵抗群、５３…抵抗選択回路、１００…階調電圧生成回路、２１１，２１２，２１ｎ…階調選択部、２２１，２２２，２２ｎ…バッファ、Ａ１…増幅率、Ａ２…増幅率、Ｄ００１〜Ｄ２５４…分割点、Ｉ…貫通電流、Ｌ１…信号ライン、Ｌ２…信号ライン、Ｎ１，Ｎ２，Ｎ３…ノード、Ｒ１〜Ｒ４…抵抗、Ｒ５…抵抗、Ｒ００１〜Ｒ２５５…抵抗、Ｔ１〜Ｔ３…ＦＥＴ、ＶＨ…階調基準電圧、ＶＬ…階調基準電圧、Ｖｍ…電圧、Ｖａ…所定電圧、Ｖｂ…所定電圧、Ｖｃ…所定電圧、Ｖｄ…所定電圧、ＶＧＨ…出力電圧、ＶＧＬ…出力電圧、ＶＧＨ１…下限電圧、ＶＧＨ２…上限電圧、ＶＧＬ１…下限電圧、ＶＧＬ２…上限電圧、Ｖｇ１〜Ｖｇｎ…階調電圧、Ｖ０００〜Ｖ２５５…電圧、
２００・・・階調電圧生成回路、１７０・・・トランジスタ分圧回路、１７１・・・ＮチャネルＭＯＳＦＥＴ、１７２・・・ＮチャネルＭＯＳＦＥＴ
３００・・・デジタルカメラ、３１０・・・レンズ、３２０・・・イメージセンサ部、３３０・・・信号処理部、３４０・・・表示部、３５０・・・コーデック処理部、３６０・・・媒体記録部、３７０・・・制御部、３８０・・・操作入力部、３９０・・・階調電圧生成回路

Claims (13)

1. 画像を２以上の階調で表示可能な表示装置であって、
   抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
   前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
   所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
   前記増幅回路の増幅率を調整するための調整部と、
   を備え、
   前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
   前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも高電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の低い方を入力されている表示装置。
2. 画像を２以上の階調で表示可能な表示装置であって、
   抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
   前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
   所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
   前記増幅回路の増幅率を調整するための調整部と、
   を備え、
   前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
   前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも低電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の高い方を入力されている表示装置。
3. 前記増幅回路は、低インピーダンス出力である請求項１又は請求項２に記載の表示装置。
4. 前記調整部は、前記オペアンプに負帰還をかける第１抵抗の抵抗値と、前記オペアンプの反転入力端子に接続して入力を加えるための第２抵抗の抵抗値と、の比率を調整することにより、前記増幅回路の増幅率を調整する請求項１〜請求項３の何れか１項に記載の表示装置。
5. 当該表示装置は、直列接続した２以上のトランジスタを用いて前記２つの階調基準電圧の電位差を分圧するトランジスタ分圧回路を更に備え、
   前記増幅回路は、前記２つの階調基準電圧の何れかと、前記トランジスタ分圧回路の出力する分圧との電位差を、前記所定の電圧として増幅する請求項１〜請求項４の何れか１項に記載の表示装置。
6. 前記トランジスタ分圧回路は、２つのトランジスタで構成され、
   前記トランジスタ分圧回路を構成する２つのトランジスタは、同一のアスペクト比である請求項５に記載の表示装置。
7. 前記トランジスタ分圧回路は、２つのトランジスタで構成され、 前記トランジスタ分圧回路を構成する２つのトランジスタは、同一寸法である請求項５又は請求項６に記載の表示装置。
8. 画像を２以上の階調で表示部に表示可能な表示装置であって、
   抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
   前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
   前記抵抗分割回路の分割点の少なくとも２つに生じる電圧を増減調整するための電圧調整部と、
   を備え
   前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
   前記電圧調整部は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも高電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の低い方を入力されている表示装置。
9. 画像を２以上の階調で表示部に表示可能な表示装置であって、
   抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
   前記抵抗分割回路の分割点に生じる電圧を用いて前記画像に対してガンマ補正を行うガンマ補正部と、
   前記抵抗分割回路の分割点の少なくとも２つに生じる電圧を増減調整するための電圧調整部と、
   を備え、
   前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
   前記電圧調整部は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも低電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の高い方を入力されている表示装置。
10. 被写体を撮像して階調画像を作成可能な撮像装置であって、
    抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
    前記抵抗分割回路の分割点に生じる電圧を用いて、前記階調画像に対してガンマ補正を行うガンマ補正部と、
    所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
    前記増幅回路の増幅率を調整するための調整部と、
    を備え、
    前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
    前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも高電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の低い方を入力されている撮像装置。
11. 被写体を撮像して階調画像を作成可能な撮像装置であって、
    抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
    前記抵抗分割回路の分割点に生じる電圧を用いて、前記階調画像に対してガンマ補正を行うガンマ補正部と、
    所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
    前記増幅回路の増幅率を調整するための調整部と、
    を備え、
    前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
    前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも低電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の高い方を入力されている撮像装置。
12. 抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
    前記抵抗分割回路の分割点に生じる電圧を用いて階調電圧を生成する階調電圧生成部と、
    所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
    前記増幅回路の増幅率を調整するための調整部と、
    を備え、
    前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
    前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも高電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の低い方を入力されている階調電圧生成回路。
13. 抵抗分割回路を用いて複数の電圧を生成する分圧回路と、
    前記抵抗分割回路の分割点に生じる電圧を用いて階調電圧を生成する階調電圧生成部と、
    所定の電圧を増幅して前記抵抗分割回路の分割点の少なくとも１つに入力する増幅回路と、
    前記増幅回路の増幅率を調整するための調整部と、
    を備え、
    前記抵抗分割回路は、２つの階調基準電圧の間を接続しており、
    前記増幅回路は、前記所定の電圧を増幅出力するオペアンプを有し、当該オペアンプの出力端子が前記２つの階調基準電圧の中間電圧よりも低電圧寄りの前記分割点に接続されており、前記オペアンプの反転入力端子に、前記２つの階調基準電圧の高い方を入力されている階調電圧生成回路。

Images