JP6033215B2 - パワーモジュール半導体装置 - Google Patents

パワーモジュール半導体装置 Download PDF

Info

Publication number
JP6033215B2
JP6033215B2 JP2013507288A JP2013507288A JP6033215B2 JP 6033215 B2 JP6033215 B2 JP 6033215B2 JP 2013507288 A JP2013507288 A JP 2013507288A JP 2013507288 A JP2013507288 A JP 2013507288A JP 6033215 B2 JP6033215 B2 JP 6033215B2
Authority
JP
Japan
Prior art keywords
semiconductor device
power module
module semiconductor
copper plate
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013507288A
Other languages
English (en)
Other versions
JPWO2012132709A1 (ja
Inventor
将 笹川
将 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2012132709A1 publication Critical patent/JPWO2012132709A1/ja
Application granted granted Critical
Publication of JP6033215B2 publication Critical patent/JP6033215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワーモジュール半導体装置に関し、特に、放熱特性を改善したパワーモジュール半導体装置に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
従来、半導体パワーモジュールの分野で使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などのＳｉデバイスでは、動作可能な温度範囲が１５０℃程度までであるため、従来のＳｎ−Ａｇ系などの低融点半田を使用しても駆動することが可能であった。
しかしながら、ＳｉＣデバイスでは、理論的に、約４００℃まで動作可能であり、従来の低融点半田を使用する場合、ＳｉＣデバイスを高温で駆動すると、低融点半田による結合部が溶融し、電極間のショート、ＳｉＣデバイスとベースプレート間の剥離などを生じ、ＳｉＣデバイスの信頼性を損なうものとなっていた。
このため、ＳｉＣデバイスを高温で駆動することができず、ＳｉＣデバイスの特徴を最大限に生かすことができなかった。
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、ＴＬＰ接合技術を用いて結合されている。
また、半導体素子を裏面から冷却器を介して液体冷却する機器についても開示されている（例えば、特許文献３参照。）。
国際公開第ＷＯ２００６／０７４１６５号 米国特許出願公開第ＵＳ２００６／０１５１８７１号明細書 特開２０１０−２４５３２９号公報
本発明の目的は、放熱特性に優れたパワーモジュール半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、第１銅プレート層と、前記第１銅プレート層上に配置された半導体デバイスと、前記半導体デバイス上に配置された熱伝導性絶縁層と、前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極と、前記熱伝導性絶縁層上に配置された第２銅プレート層とを備え、前記熱伝導性絶縁層と前記第２銅プレート層の積層構造の一部に熱応力を緩和するための応力緩和構造を有し、前記半導体デバイスの裏面と表面の両面から放熱を行うパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、第１銅プレート層と、前記第１銅プレート層上に配置された半導体デバイスと、前記半導体デバイス上に配置された熱伝導性絶縁層と、前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極とを備え、前記第１銅プレート層は、裏面に第２銅プレート層を有する第１セラミック基板上に配置され、前記第１セラミック基板上に配置された第２セラミック基板と、前記第２セラミック基板上、前記熱伝導性絶縁層との間に配置された第３セラミック基板と、前記熱伝導性絶縁層上に配置された第４セラミック基板とを備え、前記第１〜第４セラミック基板は、積層面において互いに接着樹脂層で接着されており、前記半導体デバイスの裏面と表面の両面から放熱を行うパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、第１銅プレート層と、前記第１銅プレート層上に配置された半導体デバイスと、前記半導体デバイス上に配置された熱伝導性絶縁層と、前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極とを備え、前記熱伝導性絶縁層は、前記半導体デバイスを被覆するコーナー部分に削除部を形成しており、前記半導体デバイスの裏面と表面の両面から放熱を行うパワーモジュール半導体装置が提供される。
本発明によれば、放熱特性に優れたパワーモジュール半導体装置を提供することができる。
（ａ）第１の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図、（ｂ）図１（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置の模式的分解組み立て図。 図１（ｂ）のＡ部分の拡大図。 第１の実施の形態の変形例１に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例３に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例４に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置を搭載したパワーモジュール部とゲートドライブ部の配線接続を説明する模式的平面パターン構成図。 第１の実施の形態に係るパワーモジュール半導体装置の近傍にゲートドライブ回路を搭載したパワーモジュール部を説明する模式的平面パターン構成図。 第１の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相インバータの模式的回路構成図。 第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 （ａ）第２の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図、（ｂ）図１２（ａ）に適用するＤＢＣ基板の模式的断面構造図。 第２の実施の形態の変形例１に係るパワーモジュール半導体装置の模式的断面構造図。 第２の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図１４のＩＩ−ＩＩ線に沿う模式的断面構造図。 第２の実施の形態の変形例３に係るパワーモジュール半導体装置の模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図１７のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の模式的分解組み立て図。 第３の実施の形態の変形例に係るパワーモジュール半導体装置の模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置を３相インバータに適用した例であって、熱伝導性絶縁フィルムの模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュール半導体装置の半導体デバイス近傍の熱伝導性絶縁フィルムの模式的平面パターン構成図。 図２２のＩＶ−ＩＶ線に沿う模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の半導体デバイスおよび第２端子電極近傍の熱伝導性絶縁フィルムの模式的平面パターン構成図。 図２４のＶ−Ｖ線に沿う模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の半導体デバイス近傍の熱伝導性絶縁フィルムの別の模式的平面パターン構成図。 第４の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 図２７の応力緩和構造部分の拡大図。 第４の実施の形態に係るパワーモジュール半導体装置において、熱応力が加わった状態の模式的断面構造図。 第４の実施の形態に係るパワーモジュール半導体装置を３相インバータに適用した例であって、応力緩和構造の配置パターンを説明する模式的平面パターン構成図。 図３０の半導体デバイス近傍の拡大図。 図３０において、熱応力が加わった状態の模式的平面パターン構成図。 第４の実施の形態に係るパワーモジュール半導体装置において、応力緩和構造部分の模式的断面構造であって、（ａ）三角構造例、（ｂ）矩形構造例、（ｃ）台形構造例、（ｄ）半円構造例、（ｅ）別の矩形構造例、（ｆ）別の半円構造例。 第５の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 第５の実施の形態の変形例１に係るパワーモジュール半導体装置の模式的断面構造図。 第５の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図３６のＶＩ−ＶＩ線に沿う模式的断面構造図。 第５の実施の形態の変形例３に係るパワーモジュール半導体装置の模式的平面パターン構成図。 比較例に係るパワーモジュール半導体装置の柱状電極構造部分の模式的鳥瞰構造図。 比較例に係るパワーモジュール半導体装置の模式的鳥瞰構造図。 第６の実施の形態に係るパワーモジュール半導体装置の模式的鳥瞰構造図。 第６の実施の形態の変形例に係るパワーモジュール半導体装置の模式的鳥瞰構造図。 第６の実施の形態およびその変形例に係るパワーモジュール半導体装置に適用する金属板の模式的平面パターン構成であって、（ａ）矩形スリットの例、（ｂ）長円形スリットの例、（ｃ）複数の円形パターンの例、（ｄ））別の矩形スリットの例。 第６の実施の形態に係るパワーモジュール半導体装置に適用する金属板のスリット端部の模式的平面パターン構成であって、（ａ）矩形構造例、（ｂ）楔型構造例、（ｃ）鋭角三角構造例。 第７の実施の形態に係るパワーモジュール半導体装置に適用するヒートスプレッダの鳥瞰構造であって、（ａ）半導体デバイスを搭載する部分に高熱伝導率金属層を埋め込む構造例、（ｂ）図４５（ａ）上にＤＢＣ基板を配置した構造例、（ｃ）半導体デバイスおよび端子電極を搭載する部分に高熱伝導率金属層を埋め込む構造例、（ｄ）放熱セラミック基板を搭載する部分に高熱伝導率金属層を埋め込む構造例、（ｅ）半導体デバイスを搭載する部分およびネジ穴から遠い部分に高熱伝導率金属層を埋め込む構造例。 第８の実施の形態に係るパワーモジュール半導体装置において、高周波駆動を説明する回路図。 第８の実施の形態に係るパワーモジュール半導体装置において、反射波を考慮した高周波駆動を説明する回路図。 第８の実施の形態に係るパワーモジュール半導体装置において、金属配線の表面・裏面を粗面化する構成例の説明図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図３に示すように、第１銅プレート層１６1と、第１銅プレート層１６1上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された第１セラミック基板１８1と、第１セラミック基板１８1に開口された第１開口部２を介して半導体デバイス２４表面に接続された第１端子電極１０と、第１セラミック基板１８1に開口された第２開口部３を介して第１銅プレート層１６1に接続された第２端子電極１２とを備える。ここで、第１の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
図１〜図３に示すように、例えば、第１端子電極１０は、第１開口部２を介して、半導体デバイス２４のソースコンタクトＣＳ／ゲートコンタクトＣＧに接続され、第２端子電極１２は、第２開口部３を介して、半導体デバイス２４のドレインコンタクトＣＤに接続される。
また、第１の実施の形態に係るパワーモジュール半導体装置１において、第１銅プレート層１６1は、裏面に第２銅プレート層１６2を有する第２セラミック基板１８2上に配置されていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１に示すように、第２セラミック基板１８2上に配置された第３セラミック基板１８3と、第３セラミック基板１８3上、第１セラミック基板１８1との間に配置された第４セラミック基板１８4と、第１セラミック基板１８1上に配置された第５セラミック基板１８5とを備えていても良い。ここで、第１〜第５セラミック基板１８1〜１８5は、積層面において互いに接着樹脂層２０で接着されている。ここで、接着樹脂層２０には、例えば、エポキシ系樹脂もしくはシリコーン系樹脂などを適用することができる。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１に示すように、第１端子電極１０、第２端子電極１２、および第５セラミック基板１８5上に配置された保護層１４を備えていても良い。ここで、保護層１４には、例えば、ＰＰＳ（ポリフェニルサルファイド）などを適用することができる。
第１の実施の形態に係るパワーモジュール半導体装置は、図３に示すように、第１銅プレート層１６と半導体デバイス２４間には、銅合金または銅モリブデン電極層２５を備えていても良い。また、半導体デバイス２４と第１端子電極１０・銅合金または銅モリブデン電極層２５間は、半田層２４ａによって接続され、銅合金または銅モリブデン電極層２５と第１銅プレート層１６間は、半田層２５ａによって接続されている。このように、第１銅プレート層１６と半導体デバイス２４間に、銅合金または銅モリブデン電極層２５を配置することによって、半導体デバイス２４と第１銅プレート層１６との間の密着性を向上し、熱伝導性を良好にすることができる。２５は、銅合金またはモリブデン（Ｍｏ）からなる電極層であっても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置において、第１〜第５セラミック基板１８1〜１８5は、例えば、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3、）、若しくは窒化シリコン（ＳｉＮ）のいずれかで形成されていても良い。このような材料で形成することによって、熱伝導性を良好にすることができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、半導体デバイス２４表面・裏面の両面から放熱を行う構造とすることで、裏面のみから放熱する時よりも、大電力動作時の半導体デバイス２４表面の温度を１０℃以上下げることが可能となる。
例えば、半導体デバイス２４をＳｉＣで形成したＳｉＣＭＯＳＦＥＴにおいても２００℃以上の高温動作では、電気抵抗が上昇するため、半導体デバイス２４の両面から放熱を行う構造とすることで、大電力動作時の半導体デバイス２４の損失を低減することができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、第１〜第５セラミック基板１８1〜１８5を層状に貼り付けることで、高放熱性の構造を実現することができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、図１（ｂ）の全体の高さは、３ｍｍ程度と薄くすることができ、従来構造に比較して、約６０％薄層化可能である。
第１の実施の形態に係るパワーモジュール半導体装置においては、半導体デバイスの表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
（変形例）
第１の実施の形態の変形例１〜４に係るパワーモジュール半導体装置１においては、図４〜図７に示すように、第１端子電極１０・第２端子電極１２は、屈曲した端子電極先端部０ａ・１２ａを備えていても良い。このような屈曲した端子電極先端部１０ａ・１２ａを備えることによって、後述するヒートスプレッダとの密着性を向上させ、或いは第１端子電極１０・第２端子電極１２からの電極取り出しを容易にすることができる。このような屈曲した端子電極先端部０ａ・１２ａは、第１端子電極１０・第２端子電極１２をエッチング加工することによっても形成することができる。
第１の実施の形態の変形例３に係るパワーモジュール半導体装置１においては、図６に示すように、エッチング加工によって、端子電極内側コーナー部１０ｂ・１２ｂが滑らかな曲面を有する例が示されている。
一方、第１の実施の形態の変形例４に係るパワーモジュール半導体装置１においては、図７に示すように、エッチング加工によって、端子電極内側コーナー部１０ｃ・１２ｃがオーバーエッチングされた曲面を有する例が示されている。第１端子電極１０・第２端子電極１２のエッチング時のエッチング液の濃度、配合、時間、温度などの加工条件を調整することによって、図５〜図７に示すように、第１端子電極１０・第２端子電極１２の端子電極先端部０ａ・１２ａの形状を加工可能である。
第１の実施の形態に係るパワーモジュール半導体装置を搭載したパワーモジュール部５２とゲートドライブ部５０の配線接続を説明する模式的平面パターン構成は、図８に示すように表される。図８において、パワーモジュール部５２には、３相交流インバータ用のパワーモジュール半導体装置６０1〜６０6が配置されており、パワーモジュール半導体装置６０1〜６０6は、ゲートドライブ部５０との間を、それぞれゲート駆動配線１０1〜１０6により接続されている。
また、第１の実施の形態に係るパワーモジュール半導体装置６０1〜６０6の近傍にゲートドライブ回路７０1〜７０6を搭載したパワーモジュール部８０の模式的平面パターン構成は、図９に示すように表される。図９の例では、パワーモジュール半導体装置６０1〜６０6の近傍にゲートドライブ回路７０1〜７０6を配置することによって、ゲートドライブ信号の信号遅延を低減し、３相交流インバータ用のパワーモジュール半導体装置６０1〜６０6の高周波、高効率の動作を実現可能である。
（パワーモジュールの構成）
第１の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相インバータの模式的回路構成は、図１０に示すように、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相モータ部５３とを備える。パワーモジュール部５２は、３相モータ部５３のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
パワーモジュール部５２は、コンデンサＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ２、Ｑ３・Ｑ４、およびＱ５・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
第１の実施の形態およびその変形例に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、このようなパワーモジュール半導体装置を用いて構成した３相インバータは、裏面のみから放熱する時よりも、大電力動作時の半導体デバイス２４表面の温度を１０℃以上下げることが可能となり、大電力動作時の損失を低減することができ、しかも薄層化により、小型化、高効率化を実現することができる。
第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイス２４の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１１に示すように、ｎ-エピタキシャル成長層１２６と、ｎ-エピタキシャル成長層１２６の表面側に形成されたｐベース領域１２８と、ｐベース領域１２８の表面に形成されたソース領域１３０と、ｐベース領域１２８間のｎ-エピタキシャル成長層１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０に接続されたソース電極１３４と、ｎ-エピタキシャル成長層１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域（ｎ+基板）１２４と、ｎ+ドレイン領域（ｎ+基板）１２４に接続されたドレイン電極１３６とを備える。
ドレイン電極１３６は、例えば、図３に示すように、半田層２４ａ、銅合金または銅モリブデン電極層２５、半田層２５ａを介して、第１銅プレート層１６1に接続されている。
なお、第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例として、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮＦＥＴなどを適用することもできる。
第１の実施の形態およびその変形例に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、熱放散が容易となり、ヒートスプレッダの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
[第２の実施の形態]
第２の実施の形態に係るパワーモジュール半導体装置１の模式的断面構造は、図１２（ａ）に示すように、半導体デバイス２４と、半導体デバイス２４の表面側に配置された第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）と、半導体デバイス２４の裏面側に配置された第２ＤＢＣ基板（１６ｂ・１８ｂ・１６ｂ）と、第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）に接続された第１端子電極１０と、第２ＤＢＣ基板（１６ｂ・１８ｂ・１６ｂ）に接続された第２端子電極１２とを備える。ここで、第２の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
図１２（ａ）に適用するＤＢＣ基板の模式的断面構造は、図１２（ｂ）に示すように、セラミック基板１８と、セラミック基板１８の表面と裏面に配置された銅（Ｃｕ）プレート層１６とを備える。
また、第２の実施の形態に係るパワーモジュール半導体装置１において、半導体デバイス２４と、第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）と、第２ＤＢＣ基板（１６ｂ・１８ｂ・１６ｂ）と、第１端子電極１０と、第２端子電極１２とを封止する封止樹脂層２２を備えていても良い。ここで、封止樹脂層２２は、例えば、ポリイミド系樹脂、エポキシ系樹脂、若しくはシリコーン系樹脂などを適用可能である。
第２の実施の形態に係るパワーモジュール半導体装置１においては、ＤＢＣ基板を半導体デバイス２４の表と裏の両側に接合することにより、裏面からだけでなく表面からも放熱することが可能になる。
第２の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイス２４の両面から放熱を行う構造とすることで、裏面のみから放熱する時よりも、大電力動作時の半導体デバイス２４表面の温度を１０℃以上下げることが可能となる。
例えば、半導体デバイス２４をＳｉＣで形成したＳｉＣＭＯＳＦＥＴにおいても２００℃以上の高温動作では、電気抵抗が上昇するため、半導体デバイス２４の両面から放熱を行う構造とすることで、大電力動作時の半導体デバイス２４の損失を低減することができる。
また、第２の実施の形態に係るパワーモジュール半導体装置においては、半導体デバイスの表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
（変形例）
第２の実施の形態の変形例１に係るパワーモジュール半導体装置１の模式的断面構造は、図１３に示すように、第２端子電極１２は、屈曲した端子電極先端部１２ａを備えていても良い。このような屈曲した端子電極先端部１２ａを備えることによって、後述するヒートスプレッダとの密着性を向上させ、或いは第２端子電極１２からの電極取り出しを容易にすることができる。このような屈曲した端子電極先端部１２ａは、第２端子電極１２をエッチング加工することによって形成することができる。
また、第２の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的平面パターン構成は、図１４に示すように表され、図１４のＩＩ−ＩＩ線に沿う模式的断面構造は、図１５に示すように表される。
第２の実施の形態の変形例２に係るパワーモジュール半導体装置１は、図１４および図１５に示すように、半導体デバイス２４と第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）間を接続する柱状電極４８をさらに備えていても良い。
図１４および図１５に示すように、第１端子電極１０は、ゲートコンタクトＣＧ／ソースコンタクトＣＳにおいて、第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）の銅（Ｃｕ）プレート層１６ａと接続され、第２端子電極１２は、ドレインコンタクトＣＤにおいて、第２ＤＢＣ基板（１６ｂ・１８ｂ・１６ｂ）の銅（Ｃｕ）プレート層１６ｂと接続されている。
第２の実施の形態の変形例２に係るパワーモジュール半導体装置１においても、図１５に示すように、半導体デバイス２４と、第１ＤＢＣ基板（１６ａ・１８ａ・１６ａ）と、第２ＤＢＣ基板（１６ｂ・１８ｂ・１６ｂ）と、第１端子電極１０と、第２端子電極１２と、柱状電極４８を封止する封止樹脂層２２を備えていても良い。
また、第２の実施の形態の変形例３に係るパワーモジュール半導体装置１の模式的断面構造は、図１６に示すように、図１３と同様に、第２端子電極１２が屈曲した端子電極先端部１２ａを備えていても良い。
第２の実施の形態およびその変形例に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、熱放散が容易となり、ヒートスプレッダの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
[第３の実施の形態]
第３の実施の形態に係るパワーモジュール半導体装置１は、図１７〜図１９に示すように、第１銅プレート層１６・１６Ｇと、第１銅プレート層１６・１６Ｇ上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された熱伝導性絶縁フィルム５４と、熱伝導性絶縁フィルム５４に開口された第１開口部２を介して半導体デバイス２４表面に接続された第１端子電極１０と、熱伝導性絶縁フィルム５４に開口された第２開口部３を介して第１銅プレート層１６に接続された第２端子電極１２とを備える。ここで、第３の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図１７および図１９に示すように、熱伝導性絶縁フィルム５４に開口された第３開口部４を介して第１銅プレート層１６Ｇ表面に接続されたゲート端子電極８を備える。ここで、第１銅プレート層１６Ｇは、ゲート配線電極８Ｇを介して、半導体デバイス２４のゲート電極１３８に接続されている。
図１７〜図１９に示すように、例えば、第１端子電極１０は、第１開口部２を介して、半導体デバイス２４のソースコンタクトＣＳ／ゲートコンタクトＣＧに接続され、第２端子電極１２は、第２開口部３を介して、半導体デバイス２４のドレインコンタクトＣＤに接続され、ゲート端子電極８は、第３開口部４を介して、銅プレート層１６Ｇ表面のゲートコンタクトＣＧに接続される。
さらに、図１８および図１９に示すように、第３の実施の形態に係るパワーモジュール半導体装置１全体は、セラミック基板１８上に配置されたセラミックパッケージ外壁５６に収納されている。ここで、セラミック基板１８上に配置されたセラミックパッケージ外壁５６は、図１８に示すように、側面部のみならず、上面部も備える。尚、中空部分には、希ガス、若しくは窒素ガスなどが封入されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図１７〜図１９に示すように、第１銅プレート層１６1は、裏面に第２銅プレート層１６2を有するセラミック基板１８上に配置されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図３と同様に、第１銅プレート層１６1と半導体デバイス２４間には、銅合金または銅モリブデン電極層２５を備えていても良い。また、半導体デバイス２４と第１端子電極１０・銅合金または銅モリブデン電極層２５間は、半田層２４ａによって接続され、銅合金または銅モリブデン電極層２５と第１銅プレート層１６1間は、半田層２５ａによって接続されていても良い。このように、第１銅プレート層１６1と半導体デバイス２４間に、銅合金または銅モリブデン電極層２５を配置することによって、半導体デバイス２４と第１銅プレート層１６1との間の密着性を向上し、熱伝導性を良好にすることができる。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、セラミック基板１８は、例えば、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3、）、若しくは窒化シリコン（ＳｉＮ）のいずれかで形成されていても良い。このような材料で形成することによって、熱伝導性を良好にすることができる。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、第１端子電極１０および第２端子電極１２は、図４〜図７、或いは図１３および図１６と同様に、屈曲した端子電極先端部を備えていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、熱伝導性絶縁フィルム５４は、例えば、ポリイミドフィルムなどを適用可能である。
尚、ポリイミドフィルムは、熱圧着により形成することができる。また、ポリイミドフィルムの厚さは、例えば、約５０μｍである。
電気的な絶縁性能は、ポリイミドフィルムのみで充分であるため、第３の実施の形態に係るパワーモジュール半導体装置の厚さは、実質的に放熱用第１銅プレート層１６1のＣｕ板の厚さが主要な厚さに寄与する。このため、第３の実施の形態に係るパワーモジュール半導体装置の全体的な厚さを相対的に薄く形成することができる。
(変形例)
第３の実施の形態の変形例に係るパワーモジュール半導体装置１は、図２０に示すように、熱伝導性絶縁フィルム５４上に第２銅プレート層１６3をさらに備えていても良い。ここで、第２銅プレート層１６3の厚さは、例えば、約５０μｍ〜２ｍｍ程度である。
第３の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイス２４の表面上に熱伝導性絶縁フィルムを形成し、半導体デバイス２４の裏面上に第１銅プレート層１６1および裏面に第２銅プレート層１６2を有するセラミック基板１８を形成することによって、裏面からだけでなく表面からも放熱することが可能になる。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置１においては、半導体デバイス２４の両面から放熱を行う構造とすることで、裏面のみから放熱する時よりも、大電力動作時の半導体デバイス２４表面の温度を１０℃以上下げることが可能となる。
例えば、半導体デバイス２４をＳｉＣで形成したＳｉＣＭＯＳＦＥＴにおいても２００℃以上の高温動作では、電気抵抗が上昇するため、半導体デバイス２４の両面から放熱を行う構造とすることで、大電力動作時の半導体デバイス２４の損失を低減することができる。
また、第３の実施の形態およびその変形例に係るパワーモジュール半導体装置１においては、半導体デバイスの表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、熱放散が容易となり、ヒートスプレッダの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
―熱伝導性絶縁フィルムによる被覆例―
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置を３相インバータに適用した配置例において、熱伝導性絶縁フィルム５４の模式的平面パターン構成は、図２１に示すように表される。図２１において、インバータを構成する半導体デバイス２４1・２４4、２４2・２４5、２４3・２４6上に開口部５６ａを設けると共に、第１銅プレート層１６1に対する開口部５８が設けられている。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置の半導体デバイス２４近傍の熱伝導性絶縁フィルム５４の模式的平面パターン構成は、図２２に示すように表され、図２２のＩＶ−ＩＶ線に沿う模式的断面構造は、図２３に示すように表される。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置において、熱伝導性絶縁フィルム５４は、図２２に示すように、半導体デバイス２４を被覆するコーナー部分Ｃに、削除部５４ａを形成しても良い。このように、半導体デバイス２４を被覆するコーナー部分Ｃに、削除部５４ａを形成することによって、図２３に示される半導体デバイス２４の角部Ｂを被覆する熱伝導性絶縁フィルム５４のステップカバレッジを良好にすることができる。尚、図２３に示す例では、半導体デバイス２４と第１銅プレート層１６1間は、半田層２４ａで接続される例が示されている。
第３の実施の形態に係るパワーモジュール半導体装置において、半導体デバイス２４および第２端子電極１２の配線部近傍の熱伝導性絶縁フィルム５４の模式的平面パターン構成例は、図２４に示すように表され、図２４のＶ−Ｖ線に沿う模式的断面構造は、図２５に示すように表される。図２４および図２５に示すように、第３の実施の形態に係るパワーモジュール半導体装置において、半導体デバイス２４を被覆するコーナー部分に、削除部５４ａを形成して、図２５に示される半導体デバイス２４の角部を被覆する熱伝導性絶縁フィルム５４のステップカバレッジを良好にしている。
また、図２４および図２５に示すように、熱伝導性絶縁フィルム５４に開口された第１開口部２を介して半導体デバイス２４表面上のソースコンタクトＣＳと第１端子電極１０とを接続し、熱伝導性絶縁フィルム５４に開口された第２開口部３を介して第１銅プレート層１６上のドレインコンタクトＣＤと第２端子電極１２とを接続している。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置の半導体デバイス２４近傍の熱伝導性絶縁フィルム５４の別の模式的平面パターン構成は、図２６に示すように表される。図２６の削除部５４ｂは、図２２の削除部５４ａに比べて、削除部５４ｂの面積が小さい。
第３の実施の形態およびその変形例に係るパワーモジュール半導体装置において、熱伝導性絶縁フィルム５４は、半導体デバイス２４を被覆するコーナー部分に、削除部５４ｂを形成することによって、図２３に示される半導体デバイス２４の角部Ｂを被覆する熱伝導性絶縁フィルム５４のステップカバレッジを良好にすることができる。
[第４の実施の形態]
第４の実施の形態に係るパワーモジュール半導体装置１は、図２７に示すように、第１銅プレート層１６Ｓ・１６Ｇと、第１銅プレート層１６Ｓ上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された熱伝導性絶縁フィルム６４と、熱伝導性絶縁フィルム６４に開口された第１開口部を介して半導体デバイス２４表面に接続された第２銅プレート層６８Ｓと、熱伝導性絶縁フィルム６４に開口された第２開口部を介して第１銅プレート層１６Ｇに接続された第２銅プレート層６８Ｇとを備える。
また、第４の実施の形態に係るパワーモジュール半導体装置１は、図２７に示すように、第１銅プレート層１６Ｓ・１６Ｇは、裏面に第３銅プレート層１６を有するセラミック基板１８上に配置されていても良い。ここで、第４の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
図２７の応力緩和構造部分の拡大構造は、図２８に示すように表され、凸型形状の熱伝導性絶縁フィルム６４と、この凸型形状の熱伝導性絶縁フィルム６４上に積層された銅プレート層６８とを備える。セラミック基板１８と凸型形状の熱伝導性絶縁フィルム６４間には、空隙部７４を備える。
第４の実施の形態に係るパワーモジュール半導体装置１は、図２７に示すように、熱伝導性絶縁フィルム６４上に第２銅プレート層６８Ｓ・６８Ｇを備える。
また、第４の実施の形態に係るパワーモジュール半導体装置１は、図２７〜図２８に示すように、熱伝導性絶縁フィルム６４と第２銅プレート層６８Ｓの積層構造の一部に熱応力を緩和するための応力緩和構造７２を有する。
第４の実施の形態に係るパワーモジュール半導体装置１において、熱応力が加わった状態の模式的断面構造は、図２９に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置１において、応力緩和構造７２は、図２９に示すように、熱応力によるセラミック基板１８の反りによって、引延ばされるように形成されている。
第４の実施の形態に係るパワーモジュール半導体装置を３相インバータに適用した配置例であっての配置パターンを説明する模式的平面パターン構成は、図３０に示すように表される。図３０おいて、応力緩和構造７２は、インバータを構成する半導体デバイス２４1・２４4、２４2・２４5、２４3・２４6の周囲を取り囲むように、セラミック基板１８上に配置されている。
また、図３０の半導体デバイス２４近傍の拡大は、図３１に示すように表され、図３１において、熱応力が加わった状態の模式的平面パターン構成は、図３２に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置１において、応力緩和構造７２は、図３０〜図３２に示すように、セラミック基板１８の反りによって、引延ばされる方向に垂直な方向に延伸して配置されていても良い。
第４の実施の形態に係るパワーモジュール半導体装置において、応力緩和構造部分の模式的断面構造であって、三角構造例は図３３（ａ）に示すように表され、矩形構造例は、図３３（ｂ）に示すように表され、台形構造例は、図３３（ｃ）に示すように表され、半円構造例は、図３３（ｄ）に示すように表され、別の矩形構造例は、図３３（ｅ）に示すように表され、別の半円構造例は、図３３（ｆ）に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置において、応力緩和構造７２は、図３３（ａ）〜図３３（ｆ）に示すように、セラミック基板１８の反りによって、引延ばされる方向の断面が、三角形、矩形、半円形、台形のいずれかを基調とするパターンを備えていても良い。
第４の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイス２４の表面上に、熱伝導性絶縁フィルム６４と第２銅プレート層６８Ｓを形成し、セラミック基板１８の表面上に熱伝導性絶縁フィルム６４と第２銅プレート層６８Ｓからなる応力緩和構造を形成し、半導体デバイス２４の裏面上に第１銅プレート層１６Ｓおよび裏面に第３銅プレート層１６を有するセラミック基板１８を形成することによって、裏面からだけでなく表面からも放熱することが可能になる。
第４の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイス２４の両面から放熱を行う構造とすることで、裏面のみから放熱する時よりも、大電力動作時の半導体デバイス２４表面の温度を１０℃以上下げることが可能となる。
例えば、半導体デバイス２４をＳｉＣで形成したＳｉＣＭＯＳＦＥＴにおいても２００℃以上の高温動作では、電気抵抗が上昇するため、半導体デバイス２４の両面から放熱を行う構造とすることで、大電力動作時の半導体デバイス２４の損失を低減することができる。
また、第４の実施の形態に係るパワーモジュール半導体装置においては、応力緩和構造によって、セラミック基板の反りに伴う応力を緩和し、クラックの発生を抑制することができる。
また、第４の実施の形態に係るパワーモジュール半導体装置においては、半導体デバイス２４の表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
また、第４の実施の形態に係るパワーモジュール半導体装置においては、半導体デバイスの表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
第４の実施の形態に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、熱放散が容易となり、ヒートスプレッダの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
[第５の実施の形態]
第５の実施の形態に係るパワーモジュール半導体装置１は、図３４に示すように、第１銅プレート層１６1と、第１銅プレート層１６1（１６Ｄ）上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された第１セラミック基板１８1と、第１セラミック基板１８1に開口された第１開口部を介して半導体デバイス２４表面に接続された第１端子電極１０と、１セラミック基板１８1上に配置され、半導体デバイス２４を駆動するゲートドライブ集積回路７６とを備える。ここで、第５の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
また、第５の実施の形態に係るパワーモジュール半導体装置１において、第１銅プレート層１６1は、裏面に第２銅プレート層１６2を有する第２セラミック基板１８2上に配置されていても良い。また、第１端子電極１０は、第２セラミック基板１８2上に配置された第１銅プレート層１６1（１６Ｓ）に接続されている。
また、第５の実施の形態に係るパワーモジュール半導体装置１は、図３４に示すように、第２セラミック基板１８2上に配置された第３セラミック基板１８3と、第３セラミック基板１８3上、第１セラミック基板１８1との間に配置された第４セラミック基板１８4と、第１セラミック基板１８1上に配置された第５セラミック基板１８5と、ゲートドライブ集積回路７６上に封止樹脂層２２を介して配置された第６セラミック基板１８6とを備えていても良い。
また、半導体デバイス２４とゲートドライブ集積回路７６との間は、ゲート端子電極８を介して接続され、さらに、ゲートドライブ集積回路７６には、ゲート端子電極８Ｉが接続されている。
また、第５の実施の形態に係るパワーモジュール半導体装置１は、図３４に示すように、第１端子電極１０、ゲート端子電極８、第６セラミック基板１８6およびゲート端子電極８Ｉ上に配置された第７セラミック基板１８7と、第７セラミック基板１８7上に配置された保護層１４を備えていても良い。ここで、保護層１４には、例えば、ＰＰＳ（ポリフェニルサルファイド）などを適用することができる。また、第１〜第７セラミック基板１８1〜１８5は、積層面において互いに接着樹脂層２０で接着されている。ここで、接着樹脂層２０には、例えば、エポキシ系樹脂もしくはシリコーン系樹脂などを適用することができる。
第５の実施の形態に係るパワーモジュール半導体装置によれば、半導体デバイス２４上にセラミック基板を層状に重ねて形成し、その中にゲートドライブ集積回路７６を搭載することで、半導体デバイス２４とゲートドライブ集積回路７６の距離を近付けて配置することができるため、ゲート駆動用配線にノイズが重畳することを抑えることができる。
また、第５の実施の形態に係るパワーモジュール半導体装置によれば、層状に積み重ねたセラミック基板の間に、銅プレート層や半導体デバイスを内蔵することで、ゲートドライブ集積回路もパワーモジュール半導体装置内に内蔵することができ、パワーモジュール半導体装置の小型化を図ることができる。
（変形例）
第５の実施の形態の変形例１に係るパワーモジュール半導体装置１は、図３５に示すように、第１銅プレート層１６1（１６Ｄ）と、第１銅プレート層１６1（１６Ｄ）上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された熱伝導性絶縁フィルム５４と、熱伝導性絶縁フィルム５４に開口された開口部を介して半導体デバイス２４表面に接続された第１端子電極１０と、熱伝導性絶縁フィルム５４上に配置されたゲートドライブ集積回路７６とを備える。ここで、第５の実施の形態の変形例１に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。また、第１端子電極１０は、セラミック基板１８1上に配置された第１銅プレート層１６1（１６Ｓ）に接続されている。
また、半導体デバイス２４とゲートドライブ集積回路７６との間は、ゲート端子電極８を介して接続され、さらに、ゲートドライブ集積回路７６には、ゲート端子電極８Ｉが接続されている。
第５の実施の形態の変形例１に係るパワーモジュール半導体装置によれば、半導体デバイス２４上に熱伝導性絶縁フィルムを形成し、熱伝導性絶縁フィルム上にゲートドライブ集積回路７６を搭載することで、半導体デバイス２４とゲートドライブ集積回路７６の距離を近付けて配置することができるため、ゲート駆動用配線にノイズが重畳することを抑えることができる。
また、第５の実施の形態の変形例１に係るパワーモジュール半導体装置によれば、半導体デバイス２４上に熱伝導性絶縁フィルムを形成し、銅プレート層や半導体デバイスを内蔵することで、ゲートドライブ集積回路もパワーモジュール半導体装置内に内蔵することができ、パワーモジュール半導体装置の小型化を図ることができる。
第５の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的平面パターン構成は、図３６に示すように表され、図３６のＶＩ−ＶＩ線に沿う模式的断面構造は、図３７に示すように表される。
第５の実施の形態の変形例２に係るパワーモジュール半導体装置は、図３６〜図３７に示すように、第１銅プレート層１６Ｄと、第１銅プレート層１６Ｄ上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された熱伝導性絶縁フィルム５４と、熱伝導性絶縁フィルム５４に配置されたゲートドライブ集積回路７６と、半導体デバイス２４表面に接続された第１端子電極１０（ＣＳ）およびゲート配線電極８Ｇと、ゲートドライブ集積回路７６とゲート配線電極８Ｇとを接続するゲート配線電極８２とを備える。ここで、第５の実施の形態の変形例２に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
第５の実施の形態の変形例２に係るパワーモジュール半導体装置によれば、半導体デバイス２４上に熱伝導性絶縁フィルムを介してゲートドライブ集積回路７６を配置することで、ゲートドライブ集積回路もパワーモジュール半導体装置内に内蔵することができ、パワーモジュール半導体装置の小型化を図ることができる。
また、第５の実施の形態の変形例２に係るパワーモジュール半導体装置においては、ゲート配線電極８２を流れる信号電流ＩGLの向きと、半導体デバイス２４内を流れる電流ＩGTの向きが反対になることから、ゲート配線電極８２に伴うインダクタンス成分を打ち消すことができる。
第５の実施の形態の変形例３に係るパワーモジュール半導体装置の模式的平面パターン構成は、図３８に示すように表される。第５の実施の形態の変形例３に係るパワーモジュール半導体装置においては、半導体デバイス２４表面に接続されたゲート配線電極８Ｇと、ゲートドライブ集積回路７６とゲート配線電極８Ｇとを接続するゲート配線電極８２のパターンレイアウトが異なるが、その他の構成は、変形例３に係るパワーモジュール半導体装置と同様である。
第５の実施の形態の変形例３に係るパワーモジュール半導体装置においても、半導体デバイス２４上に熱伝導性絶縁フィルムを介してゲートドライブ集積回路７６を配置することで、ゲートドライブ集積回路もパワーモジュール半導体装置内に内蔵することができ、パワーモジュール半導体装置の小型化を図ることができる。
また、第５の実施の形態の変形例３に係るパワーモジュール半導体装置においても、ゲート配線電極８２を流れる信号電流ＩGLの向きと、半導体デバイス２４内を流れる電流ＩGTの向きが反対になることから、ゲート配線電極８２に伴うインダクタンス成分を打ち消すことができる。
[第６の実施の形態]
比較例に係るパワーモジュール半導体装置の柱状電極構造部分の模式的鳥瞰構造は、図３９に示すように、セラミック基板１８と、セラミック基板１８上に配置された半導体デバイス２４と、半導体デバイス２４上に配置された柱状電極９０と、柱状電極９０上に配置された金属板９２とを備える。
また、比較例に係るパワーモジュール半導体装置の模式的鳥瞰構造は、図４０に示すように、ヒートスプレッダ１００と、ヒートスプレッダ１００上に配置されたセラミック基板１８と、セラミック基板１８上に配置された半導体デバイス２４1、２４2、２４3と、半導体デバイス２４1、２４2、２４3上に配置された柱状電極９０1、９０2、９０3と、柱状電極９０1、９０2、９０3上に配置された金属板９２とを備える。
比較例に係るパワーモジュール半導体装置は、柱状電極を使用することで、電気的にも熱的にもモジュール性能が向上する。しかしながら、図４０に示すように、柱状電極構造とした時に、ヒートスプレッダ１００の反りの方向Ａ＋―Ａ＋／Ａ−―Ａ−と、金属板９２の反りの方向Ｃ＋―Ｃ＋／Ｃ−―Ｃ−が直交しているため、歩留まりが低下する。
第６の実施の形態に係るパワーモジュール半導体装置１の模式的鳥瞰構造は、図４１に示すように、ヒートスプレッダ１００と、ヒートスプレッダ１００上に配置されたセラミック基板１８と、セラミック基板１８上に配置された半導体デバイス２４1、２４2、２４3と、半導体デバイス２４1、２４2、２４3上に配置された柱状電極９０1、９０2、９０3と、柱状電極９０1、９０2、９０3上に配置された金属板９４とを備える。ここで、金属板９４は、図４１に示すように、スリット構造を備える。ここで、第６の実施の形態に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
第６の実施の形態に係るパワーモジュール半導体装置１の模式的鳥瞰構造は、図４１に示すように、ヒートスプレッダ１００の反りの方向Ａ＋―Ａ＋／Ａ−―Ａ−と、スリット構造を備える金属板９４の反りの方向Ｂ＋―Ｂ＋／Ｂ−―Ｂ−が平行になされているため、歩留まりが向上する。また、柱状電極９０1、９０2、９０3を使用することで、電気的にも熱的にもモジュール性能が向上する。
第６の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイス上に柱状電極を立てる構造のモジュールを作製する際に、柱上の金属板の形をヒートスプレッダの形に合わせる構造にすることで、機械的な応力を抑え、金属接合部のクラックの発生を抑制することができる。
第６の実施の形態に係るパワーモジュール半導体装置１においては、モジュールの温度が上昇、下降する時の金属材料の反りが、金属接合部分に応力を発生させるため、ヒートスプレッダ１００の反りの方向と柱上の金属板９４の反りの方向を合わせるように形状を揃えることで、応力を小さくし、金属接合後の冷却時に発生する応力を抑え、組み立て歩留まりを増大することができる。
ヒートスプレッダ１００と柱上の金属板９４の反りの方向を合わせなかったときの組み立て歩留まりは、１８モジュール中５モジュールが良品であり、約２８％であるが、ヒートスプレッダ１００と柱上の金属板９４の反りの方向を合わせたときの組み立て歩留まりは、１８モジュール中１８モジュールが良品であり、１００％である。
長方形の金属は、反りが発生する際に、長手方向に反るため、ヒートスプレッダ１００と柱上の金属板９４のそれぞれの長手方向を同じ向きにすることで、ヒートスプレッダと柱上の金属板の反りの方向を合わせることができる。
（変形例）
第６の実施の形態の変形例に係るパワーモジュール半導体装置１の模式的鳥瞰構造は、図４２に示すように、ＤＢＣ基板（１６・１８・１６）と、ＤＢＣ基板（１６・１８・１６）上に配置された複数の半導体デバイス２４と、複数の半導体デバイス２４上に配置された熱伝導性絶縁フィルム５４と、熱伝導性絶縁フィルム５４に開口された開口部を介して半導体デバイス２４上に配置された柱状電極９０と、柱状電極９０上に配置されたスリット構造を有する金属板９４とを備える。ここで、第６の実施の形態の変形例に係るパワーモジュール半導体装置１は、半導体デバイス２４の裏面と表面の両面から放熱を行うことができる。
第６の実施の形態およびその変形例に係るパワーモジュール半導体装置に適用可能な金属板９４の模式的平面パターン構成であって、矩形スリットを有する例は、図４３（ａ）に示すように表され、長円形スリットを有する例は、図４３（ｂ）に示すように表され、複数の円形パターンを有する例は、図４３（ｃ）に示すように表され、別の矩形スリット有する例は、図４３（ｄ）に示すように表される。第６の実施の形態およびその変形例に係るパワーモジュール半導体装置に適用可能な金属板９４のスリット端部の模式的平面パターン構成であって、矩形構造例は、図４４（ａ）に示すように表され、楔型構造例は、図４４（ｂ）に示すように表され、鋭角三角構造例は、図４４（ｃ）に示すように表される。
第６の実施の形態およびその変形例に係るパワーモジュール半導体装置において、スリット形状は、ヒートスプレッダの長手方向に沿う櫛形、長方形、円形ドット配列のいずれかであっても良い。
また、第６の実施の形態およびその変形例に係るパワーモジュール半導体装置において、スリット形状は、ヒートスプレッダの長手方向に沿う櫛形もしくは長方形を備え、かつスリット形状の端部は、曲線形、矩形もしくは三角形を有していても良い。
第６の実施の形態およびその変形例に係るパワーモジュール半導体装置においては、柱状電極および金属板を適用することによって、さらに放熱性能の向上を図ることができる。
第６の実施の形態およびその変形例に係るパワーモジュール半導体装置においては、半導体デバイスの表裏両面から放熱することにより、小型化、高放熱化を実現することができる。
第６の実施の形態およびその変形例に係るパワーモジュール半導体装置は、両面冷却構造を備えるため、熱放散が容易となり、ヒートスプレッダの軽量化、半導体デバイスの熱暴走の抑制、高周波特性および消費電力効率などの性能向上をはかることができ、結果として、電力変換効率を増大することができる。
[第７の実施の形態]
第７の実施の形態に係るパワーモジュール半導体装置に適用するヒートスプレッダの鳥瞰構造であって、半導体デバイスを搭載する部分に高熱伝導率金属層を埋め込む構造例は、図４５（ａ）に示すように表され、図４５（ａ）上にＤＢＣ基板を配置した構造例は、図４５（ｂ）に示すように表される。
また、第７の実施の形態に係るパワーモジュール半導体装置に適用するヒートスプレッダの鳥瞰構造であって、半導体デバイスおよび端子電極を搭載する部分に高熱伝導率金属層を埋め込む構造例は、図４５（ｃ）に示すように表され、放熱セラミック基板を搭載する部分に高熱伝導率金属層を埋め込む構造例は、図４５（ｄ）に示すように表される。
また、第７の実施の形態に係るパワーモジュール半導体装置に適用するヒートスプレッダの鳥瞰構造であって、半導体デバイスを搭載する部分およびネジ穴から遠い部分に高熱伝導率金属層を埋め込む構造例は、図４５（ｅ）に示すように表される。
第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２は、図４５（ａ）に示すように、半導体デバイス２４を搭載する部分に、高熱伝導率金属層１０４を埋め込む構造を備えていても良い。
また、第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２上には、図４５（ｂ）に示すように、さらにＤＢＣ基板（１８・１６Ｄ）を備えていても良い。
また、第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２は、図４５（ｃ）に示すように、さらに第１端子電極１０おとび第２端子電極１２を搭載する部分に、高熱伝導率金属層１０５を埋め込む構造を備えていても良い。
また、第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２は、図４５（ｄ）に示すように、セラミック基板１８を搭載する部分に、高熱伝導率金属層１０６を埋め込む構造を備えていても良い。
また、第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２は、半導体デバイス２４を搭載する部分、およびヒートスプレッダ１０２を固定するために形成されたネジ穴１１０から遠い部分に高熱伝導率金属層１０４・１０８を埋め込む構造を備えていても良い。
また、第７の実施の形態に係るパワーモジュール半導体装置１において、ヒートスプレッダ１０２はＣｕＭｏで形成され、かつ高熱伝導率金属層１０４・１０５・１０６・１０８は、Ｃｕで形成されていても良い。
半導体デバイス下は、Ｃｕ材をヒートスプレッダとして、Ｃｕ材の周りをＣｕＭｏ材とすることで、低応力、高放熱のヒートスプレッダを形成することができ、しかも高放熱で反りが少ないヒートスプレッダを形成することができる。
第７の実施の形態に係るパワーモジュール半導体装置１においては、ヒートスプレッダ１０２の半導体デバイス２４下を高熱伝導の銅で形成して、それ以外のヒートスプレッダ全体をＣｕＭｏのような低線熱膨張率でかつ高強度の金属で形成することで、低応力、高放熱のモジュールを提供することができる。
第７の実施の形態に係るパワーモジュール半導体装置１においては、ヒートスプレッダ１０２の半導体デバイス２４下にＣｕなどの低熱抵抗の材料を使用することで、大電力動作時の半導体デバイスの温度を１０℃以上下げることが可能となる。また、ＣｕＭｏのような低線熱膨張率の材料を使用することで、半導体デバイス下の金属接合部の応力を１０％以上下げることが可能となる。
[第８の実施の形態]
第８の実施の形態に係るパワーモジュール半導体装置において、高周波駆動を説明する回路構成は、図４６に示すように、ゲートドライブ部５０と、ゲートドライブ部５０から供給されたゲートドライブ信号ＶGを供給される半導体デバイスＱとを備える。
第８の実施の形態に係るパワーモジュール半導体装置において、反射波Ｉrを考慮した高周波駆動を説明する回路構成は、図４７に示すように、ゲートドライブ部５０と、ゲートドライブ部５０から供給されたゲートドライブ信号ＶGを供給される半導体デバイスＱとを備え、ゲートドライブ部５０から半導体デバイスＱまでの金属配線の配線長Ｌをゲートドライブ信号波長の半波長の奇数倍としている。
また、半導体デバイスＱのゲート電極は、金属材料で形成されていることが望ましい。
第８の実施の形態に係るパワーモジュール半導体装置において、半導体デバイスＱを高周波駆動する時に、ゲートドライブ部５０からゲートドライブ信号ＶGを半導体デバイスＱに入力した時、半導体デバイスＱへの入射波Ｉiと、半導体デバイスＱから反射してくる反射波Ｉrが弱め合わないように、ゲートドライブ信号ＶGの半波長の奇数倍の配線長Ｌとする。
半導体デバイスＱを１０ｋＨｚ〜２０ｋＨｚで動作させるときには、動作周波数がスイッチング時間に対応する周波数帯域に比べて充分に小さいため、特性上大きな影響はない。しかしながら、動作周波数が、例えば１０ＭＨｚを超えると、スイッチング時間は無視できなくなり、入力信号の反射波の影響が出るようになる。
低周波駆動のときは、半導体デバイスＱのゲート電極は、シート抵抗に値が、約数１００ｍΩ／□〜約数Ω／□のポリシリコンを使用していても特性上大きな影響はないが、高周波駆動では、ゲートへの入力インピーダンスを下げるためにゲート電極を金属電極で形成する必要があり、これにより動作周波数を数ＭＨｚまで上昇することが可能となる。
非接触給電やＤＣ−ＤＣコンバータでは、高周波駆動することで効率が上昇し、或いは使用する部品を小型化できる。高周波駆動する時に、ゲートドライブ部５０からゲートドライブ信号ＶGを半導体デバイスＱに入力した時、半導体デバイスＱへの入射波Ｉiと、半導体デバイスＱから反射してくる反射波Ｉrが弱め合わないように、ゲートドライブ信号ＶGの半波長の奇数倍の配線長Ｌとする。このように、パワーモジュールへ入力するゲートドライブ信号を、ゲートドライブ部５０から半導体デバイスＱへの配線長Ｌを駆動周波数の半波長の奇数倍の長さにすることで、入射波と反射波の打ち消しをなくすことができる。
より詳細には、ゲートドライブ部５０から半導体デバイスＱのゲート酸化膜までの配線長を駆動周波数の半波長の奇数倍の長さにすると良い。
ここで、半導体デバイスＱは、Ｓｉ、ＳｉＣもしくはＧａＮ系半導体のいずれかである。
第８の実施の形態に係るパワーモジュール半導体装置において、複数チップを同相で駆動する制御時に、パワーモジュールへ入力するゲートドライブ信号を、ゲートドライブ部５０から半導体デバイスＱへの配線長Ｌを駆動周波数の半波長の奇数倍の長さにすることで、入射波と反射波の打ち消しをなくすことが、特に有効である。
第８の実施の形態に係るパワーモジュール半導体装置において、ＤＢＣ基板（１６・１８・１６）上に配置された半導体デバイス２４とボンディングワイヤＢＷで接続された配線基板９８上の金属配線９６の表面９６ａ・裏面９６ｂを粗面化する構成例は、図４８に示すように表される。
第８の実施の形態に係るパワーモジュール半導体装置において、金属配線９６の表面９６ａ・裏面９６ｂともに粗面形成し、周辺材料との接着性を上げると共に、金属配線９６の表面９６ａと裏面９６ｂで、信号伝達速度を調整し、整合化することができる。
以上に述べたように、本発明によれば、放熱特性に優れたパワーモジュール半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、電気自動車、ハイブリッド自動車、産業用機器、インバータ、家電製品に搭載されるパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に適用可能である。
１、６０、６０1〜６０6…パワーモジュール半導体装置
２…第１開口部
３…第２開口部
４…第３開口部
８Ｇ、８２、９６…ゲート配線電極
８、８Ｉ、１０、１０1〜１０6、１２…端子電極
１０1〜１０6…ゲート駆動配線
１０ａ、１２ａ…端子電極先端部
１０ｂ、１０ｃ、１２ｂ、１２ｃ…端子電極内側コーナー部
１４…保護層（ＰＰＳ）
１５…ＤＢＣ基板
１６、１６1、１６2、１６3、１６ａ、１６ｂ、１６Ｇ、１６Ｓ、１６Ｄ、６８、６８Ｓ、６８Ｇ…銅（Ｃｕ）プレート層
１８、１８1〜１８7、１８ａ、１８ｂ…セラミック基板
２０…接着樹脂層
２２…封止樹脂層
２４、２４1〜２４6…半導体デバイス
２４ａ、２５ａ…半田層
２５…銅合金または銅モリブデン電極層
４８、９０、９０1〜９０3…柱状電極
５０…ゲートドライブ部
５２…パワーモジュール部
５３…３相モータ部
５４、６４…熱伝導性絶縁フィルム
５４ａ、５４ｂ…削除部
５６…セラミックパッケージ外壁
５６ａ、５８…開口部
７０1〜７０6…ゲートドライブ回路
７２…応力緩和構造
７４…空隙部
７６…ゲートドライブ集積回路
８０…半導体パワーモジュール実装基板
９２、９４…金属板
９６…金属配線
９６ａ…表面
９６ｂ…裏面
９８…配線基板
１００、１０２…ヒートスプレッダ
１０４、１０５、１０６、１０８…高熱伝導金属層
１１０…ネジ穴
１２４…ｎ+ドレイン領域(ｎ+基板)
１２６…ｎ-エピタキシャル成長層
１２８…ベース領域
１３０…ソース／ドレイン領域
１３２…ゲート絶縁膜
１３４…ソース電極
１３６…ドレイン電極
１３８…ゲート電極
ＣＳ…ソースコンタクト
ＣＧ…ゲートコンタクト
ＣＤ…ドレインコンタクト

Claims (23)

  1. 第１銅プレート層と、
    前記第１銅プレート層上に配置された半導体デバイスと、
    前記半導体デバイス上に配置された熱伝導性絶縁層と、
    前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、
    前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極と、
    前記熱伝導性絶縁層上に配置された第２銅プレート層と
    を備え、
    前記熱伝導性絶縁層と前記第２銅プレート層の積層構造の一部に熱応力を緩和するための応力緩和構造を有し、
    前記半導体デバイスの裏面と表面の両面から放熱を行うことを特徴とするパワーモジュール半導体装置。
  2. 第１銅プレート層と、
    前記第１銅プレート層上に配置された半導体デバイスと、
    前記半導体デバイス上に配置された熱伝導性絶縁層と、
    前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、
    前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極と
    を備え、
    前記第１銅プレート層は、裏面に第２銅プレート層を有する第１セラミック基板上に配置され、
    前記第１セラミック基板上に配置された第２セラミック基板と、
    前記第２セラミック基板上、前記熱伝導性絶縁層との間に配置された第３セラミック基板と、
    前記熱伝導性絶縁層上に配置された第４セラミック基板と
    を備え、前記第１〜第４セラミック基板は、積層面において互いに接着樹脂層で接着されており、
    前記半導体デバイスの裏面と表面の両面から放熱を行うことを特徴とするパワーモジュール半導体装置。
  3. 前記第１銅プレート層と前記半導体デバイス間には、モリブデン−銅合金または銅モリブデンのいずれかからなる電極層を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記半導体デバイス上に配置された柱状電極をさらに備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  5. 前記パワーモジュール半導体装置を搭載するヒートスプレッダと、
    前記柱状電極上に配置された金属板と
    を備え、前記金属板と前記ヒートスプレッダの反りの方向を合わせたことを特徴とする請求項４に記載のパワーモジュール半導体装置。
  6. 前記ヒートスプレッダ上にはさらにＤＢＣ基板を備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  7. 前記半導体デバイスのゲート電極は、金属材料で形成されたことを特徴とする請求項６に記載のパワーモジュール半導体装置。
  8. 前記第１銅プレート層は、裏面に第２銅プレート層を有するセラミック基板上に配置されたことを特徴とする請求項１に記載のパワーモジュール半導体装置。
  9. 前記第１銅プレート層と前記半導体デバイス間には、銅合金または銅モリブデン電極層を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  10. 第１銅プレート層と、
    前記第１銅プレート層上に配置された半導体デバイスと、
    前記半導体デバイス上に配置された熱伝導性絶縁層と、
    前記熱伝導性絶縁層に開口された第１開口部を介して前記半導体デバイス表面に接続された第１端子電極と、
    前記熱伝導性絶縁層に開口された第２開口部を介して前記第１銅プレート層に接続された第２端子電極と
    を備え、
    前記熱伝導性絶縁層は、前記半導体デバイスを被覆するコーナー部分に削除部を形成しており、
    前記半導体デバイスの裏面と表面の両面から放熱を行うことを特徴とするパワーモジュール半導体装置。
  11. 前記応力緩和構造は、前記半導体デバイスの周囲を取り囲み配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  12. 前記応力緩和構造は、前記セラミック基板の反りによって、引延ばされる方向に垂直な方向に延伸して配置されることを特徴とする請求項８に記載のパワーモジュール半導体装置。
  13. 前記応力緩和構造は、前記セラミック基板の反りによって、引延ばされる方向の断面が、三角形、矩形、半円形、台形のいずれかを基調とするパターンを有することを特徴とする請求項８に記載のパワーモジュール半導体装置。
  14. 前記パワーモジュール半導体装置を搭載するヒートスプレッダをさらに備え、
    前記第１端子電極は、前記半導体デバイス上に配置された柱状電極と、前記柱状電極上に配置された金属板とを備え、
    前記金属板と前記ヒートスプレッダの反りの方向を合わせたことを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール半導体装置。
  15. 前記金属板は、前記ヒートスプレッダの長手方向に沿ってスリット形状を備えることを特徴とする請求項５または１４に記載のパワーモジュール半導体装置。
  16. 前記スリット形状は、前記ヒートスプレッダの長手方向に沿う櫛形、長方形、円形ドット配列のいずれかであることを特徴とする請求項１５に記載のパワーモジュール半導体装置。
  17. 前記スリット形状は、前記ヒートスプレッダの長手方向に沿う櫛形もしくは長方形を備え、かつ前記スリット形状の端部は、曲線形、矩形もしくは三角形を有することを特徴とする請求項１５に記載のパワーモジュール半導体装置。
  18. 前記ヒートスプレッダは、前記半導体デバイスを搭載する部分に、高熱伝導率の金属を埋め込む構造を備えることを特徴とする請求項５または１４に記載のパワーモジュール半導体装置。
  19. 前記ヒートスプレッダは、さらに前記第１端子電極および前記第２端子電極を搭載する部分と、前記熱伝導性絶縁層を搭載する部分とのいずれか一方または両方に、高熱伝導率の金属を埋め込む構造を備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  20. 前記ヒートスプレッダは、前記半導体デバイスを搭載する部分、および前記ヒートスプレッダを固定するために形成されたネジ穴から遠い部分に高熱伝導率の金属を埋め込む構造を備えることを特徴とする請求項５または１４に記載のパワーモジュール半導体装置。
  21. 前記ヒートスプレッダはＣｕＭｏで形成され、かつ前記高熱伝導率の金属は、Ｃｕで形成されたことを特徴とする請求項１８〜２０のいずれか１項に記載のパワーモジュール半導体装置。
  22. 前記熱伝導性絶縁層上に前記半導体デバイスを駆動するゲートドライブ集積回路をさらに備えることを特徴とする請求項１〜３、８〜２１のいずれか１項に記載のパワーモジュール半導体装置。
  23. 前記半導体デバイスを駆動するためのゲートドライブ回路を備え、
    前記ゲートドライブ回路から前記半導体デバイスまでの金属配線の配線長をゲートドライブ信号波長の半波長の奇数倍とし、
    前記半導体デバイスのゲート電極は、金属材料で形成され、
    前記金属配線の表面と裏面に粗面化し、前記金属配線の表面と裏面で、信号伝達速度を合わせたことを特徴とする請求項請求項１〜３、８〜２１のいずれか１項に記載のパワーモジュール半導体装置。
JP2013507288A 2011-03-29 2012-02-28 パワーモジュール半導体装置 Active JP6033215B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011072395 2011-03-29
JP2011072395 2011-03-29
JP2011072389 2011-03-29
JP2011072389 2011-03-29
JP2011072387 2011-03-29
JP2011072387 2011-03-29
PCT/JP2012/054908 WO2012132709A1 (ja) 2011-03-29 2012-02-28 パワーモジュール半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012132709A1 JPWO2012132709A1 (ja) 2014-07-24
JP6033215B2 true JP6033215B2 (ja) 2016-11-30

Family

ID=46930462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013507288A Active JP6033215B2 (ja) 2011-03-29 2012-02-28 パワーモジュール半導体装置

Country Status (2)

Country Link
JP (1) JP6033215B2 (ja)
WO (1) WO2012132709A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110376A (ko) * 2018-03-20 2019-09-30 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
US11521920B2 (en) 2021-01-08 2022-12-06 Jmj Korea Co., Ltd. Plurality of power semiconductor chips between a substrate and leadframe

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337163B2 (en) * 2012-11-13 2016-05-10 General Electric Company Low profile surface mount package with isolated tab
JP2014120638A (ja) * 2012-12-18 2014-06-30 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
DE112014000862T8 (de) * 2013-07-31 2016-01-07 Fuji Electric Co., Ltd. Halbleitervorrichtung
US9148946B1 (en) 2014-03-28 2015-09-29 Deere & Company Electronic assembly for an inverter
GB2526172B (en) * 2014-03-28 2018-12-19 Deere & Co Electronic assembly for an inverter
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
CN107078126B (zh) * 2014-11-06 2020-10-02 三菱电机株式会社 半导体模块以及半导体模块用的导电构件
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
JP2018107481A (ja) * 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111431A (ja) * 2002-09-13 2004-04-08 Yaskawa Electric Corp パワーモジュールとその製造方法
JP2009224546A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974747B2 (ja) * 2000-11-29 2007-09-12 株式会社日立製作所 パワー回路
JP3829641B2 (ja) * 2001-04-17 2006-10-04 株式会社日立製作所 パワー半導体モジュール
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5479703B2 (ja) * 2008-10-07 2014-04-23 株式会社東芝 半導体装置及びその製造方法
JP5083226B2 (ja) * 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法
JP2011035308A (ja) * 2009-08-05 2011-02-17 Mitsubishi Materials Corp 放熱板、半導体装置及び放熱板の製造方法
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111431A (ja) * 2002-09-13 2004-04-08 Yaskawa Electric Corp パワーモジュールとその製造方法
JP2009224546A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110376A (ko) * 2018-03-20 2019-09-30 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
US11521920B2 (en) 2021-01-08 2022-12-06 Jmj Korea Co., Ltd. Plurality of power semiconductor chips between a substrate and leadframe

Also Published As

Publication number Publication date
WO2012132709A1 (ja) 2012-10-04
JPWO2012132709A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6033215B2 (ja) パワーモジュール半導体装置
JP3723869B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5784722B2 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
US20090256161A1 (en) Power conversion apparatus
US9721875B2 (en) Power module and fabrication method for the same
JP2007234690A (ja) パワー半導体モジュール
JP4645406B2 (ja) 半導体装置
US11398448B2 (en) Semiconductor module
JP5895220B2 (ja) 半導体装置の製造方法
JP2009105389A (ja) パワーモジュール
JP2012175070A (ja) 半導体パッケージ
JP2010283053A (ja) 半導体装置及びその製造方法
US20160141224A1 (en) Power module and fabrication method for the same
JP2013197560A (ja) パワー半導体モジュール
JP2021190505A (ja) 半導体装置
JPWO2020116116A1 (ja) 半導体装置
JP2011036016A (ja) 電力変換装置
CN107611111B (zh) 半导体模块、电力转换装置
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP7357302B2 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
JP2019212809A (ja) 半導体装置
WO2020174741A1 (ja) 半導体装置
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
WO2022059052A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161025

R150 Certificate of patent or registration of utility model

Ref document number: 6033215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250