TWI517312B - 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板 - Google Patents
具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板 Download PDFInfo
- Publication number
- TWI517312B TWI517312B TW102137101A TW102137101A TWI517312B TW I517312 B TWI517312 B TW I517312B TW 102137101 A TW102137101 A TW 102137101A TW 102137101 A TW102137101 A TW 102137101A TW I517312 B TWI517312 B TW I517312B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- build
- shielding
- layer
- semiconductor component
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本發明係關於一種具有內嵌元件和電磁屏障之線路板,尤指一種具有屏蔽蓋和屏蔽狹槽的線路板,其中,屏蔽蓋和屏蔽狹槽可分別做為內嵌元件之水平及垂直屏障。
半導體元件易受到電磁干擾(EMI)或是其他內部元件干擾,例如在高頻模式操作時的電容、感應、導電耦合等。當半導體晶片為了微型化而與彼此緊密地設置時,這些不良干擾的嚴重性可能會大幅上升。為了減少電磁干擾,在某些半導體元件及模組上可能需要屏障。
Bolognia等人的美國專利號8,102,032、Pagaila等人的美國專利號8,105,872、Fuentes等人的美國專利號8,093,691、Chi等人的美國專利號8,314,486及美國專利號8,349,658揭示用於半導體元件屏障之各種方法,包括金屬罐、線狀網(wire fences)、或球狀網(ball fences)。上述所有方法皆設計用於組裝於基板及屏蔽材料(例如金屬罐、金屬
膜、線狀或球狀網)上之元件,屏蔽材料皆為外部添加的形式,其需要額外空間,因而增加半導體封裝的尺寸及額外耗費。
Ito等人之美國專利號7,929,313、美國專利號7,957,154及美國專利號8,168,893揭露一種使用位於樹脂層中的導電盲孔以形成電磁屏障層之方法,該電磁屏障層環繞用於容納內嵌半導體元件之凹陷部分。此種結構確保在小空間中內嵌元件之優異電性屏蔽,但導電盲孔的深度需要如同半導體元件的厚度,故鑽孔及被覆孔洞時受到高縱橫比之限制,且僅能容納一些超薄的元件。此外,由於作為晶片放置區域之凹陷部分係於導電盲孔金屬化後形成,因對準性差造成半導體元件錯位,進而使此方法在大量製造時產率極低。
本發明係有鑑於以上的情形而發展,其目的在於提供一種具有內嵌元件和電磁屏障之電路板,電磁屏障可有效屏蔽內嵌元件免於電磁干擾。據此,本發明提供一種包括半導體元件、核心層、屏蔽狹槽、屏蔽蓋、第一增層電路、及選擇性地包含第二增層電路之線路板。此外,本發明亦提供另一線路板,其包含半導體元件、核心層、屏蔽狹槽、第一增層電路、及具有屏蔽蓋之第二增層電路。
在一較佳實施態樣中,屏蔽狹槽及屏蔽蓋係與半導體元件之至少一接地接觸墊電性連接,且可分別做為半導體元件之水平及垂直屏障。核心層於垂直於該垂直方
向之側面方向側向覆蓋該半導體元件,屏蔽蓋於第二垂直方向覆蓋半導體元件,第一增層電路及第二增層電路分別自第一及第二垂直方向覆蓋半導體元件及核心層。
本發明之線路板可更包括一定位件,其可作為半導體元件之配置導件,該定位件於側面方向靠近及側向對準該半導體元件之外圍邊緣。該定位件可於第一垂直方向接觸該第二增層電路之屏蔽蓋或絕緣層,及於第一垂直方向自該第二增層電路之屏蔽蓋或絕緣層朝延伸,或自該第一增層電路之絕緣層於第二垂直方向延伸。例如,該定位件可自第二增層電路之絕緣層或屏蔽蓋於第一垂直方向延伸,並延伸超過該半導體元件之非主動面;或自第一增層電路之絕緣層於第二垂直方向延伸,或延伸超過該半導體元件之主動面。在任何條件下,該定位件係位於半導體元件之外圍邊緣外,並靠近半導體元件之外圍邊緣。
該半導體元件包含一具有複數個接觸墊之主動面、及與該主動面相反之一非主動面。該半導體元件之主動面面朝該第一垂直方向並背向該第二增層電路或屏蔽蓋,且該半導體元件之非主動面面朝該第二垂直方向並朝向該第二增層電路或屏蔽蓋。該半導體元件可利用一黏著劑固定在第一或第二增層電路上、或設置在屏蔽蓋上。
該核心層可接觸並環繞該半導體元件之側壁及該定位件,且與該半導體元件之側壁及該定位件同形被覆,及自該半導體元件及該定位件側向延伸至該線路板之外圍邊緣。該核心層可由預浸材料製成,例如環氧樹指、
BT、聚醯亞胺及它種樹脂或樹脂/玻璃複合物。
該屏蔽狹槽可自該第一增層電路於第二垂直方向延伸至屏蔽蓋或定位件。例如,該屏蔽狹槽可於一第一端延伸至第一增層電路之外或內導電層,並電性連接至第一增層電路之外或內導電層;且於一第二端可延伸至屏蔽蓋或定位件,並電性連接至屏蔽蓋或定位件。另一方面,屏蔽狹槽可自第二增層電路於第一垂直方向延伸至定位件。例如,於第一端之該屏蔽狹槽可延伸至定位件,並電性連接至定位件;且於第二端可延伸至第二增層電路之屏蔽蓋,或電性連接至第二增層電路之屏蔽蓋。與第一增層電路間隔的屏蔽狹槽可透過導電盲孔或一個以上被覆穿孔而電性連接至第一增層電路,該些導電盲孔係與定位件電性接觸,該些被覆穿孔係與屏蔽蓋和第一增層電路電性接觸。在任何條件下,屏蔽狹槽延伸穿過核心層且側向覆蓋半導體元件,並可透過第一增層電路而電性連接至半導體元件之至少一個接地接觸墊。該些屏蔽狹槽可藉由形成延伸穿過核心層的狹孔、接著電鍍該些狹孔的內側壁而形成。屏蔽狹槽各自可為一連續的金屬化狹槽,且可具有一面朝第一或第二垂直方向之開放端。為了提供有效的側向EMI屏障,每一屏蔽狹槽較佳是沿著半導體元件之每一側面邊緣側向延伸,且屏蔽狹槽之兩側端較佳為向外側向延伸超過半導體元件之外圍邊緣,甚至側向延伸至線路板之外圍邊緣。例如,線路板可設計為具有四個屏蔽狹槽,各自於側面方向沿著半導體元件之四個側邊而連續延伸超過半導體元件
之外圍邊緣。據此,屏蔽狹槽可完全覆蓋半導體元件之側面,以減少側面電磁干擾。或者,在屏蔽狹槽延伸至定位件之情況下,半導體元件之側面可由定位件和屏蔽狹孔之組合完全覆蓋。
屏蔽蓋係從第二垂直方向對準該半導體元件並覆蓋該半導體元件,且可透過第一增層電路而電性連接至半導體元件之至少一接地接觸墊。屏蔽蓋可為一連續金屬層,且為了提供有效的垂直EMI屏障,較佳為至少側向延伸至與半導體元件之外圍邊緣重合。例如,屏蔽蓋可於側面方向側向延伸至與半導體元件之外圍邊緣共平面,或向外側向延伸超過半導體元件之外圍邊緣,且甚至側向延伸至線路板之外圍邊緣。據此,屏蔽蓋可自第二垂直方向完全覆蓋半導體元件,以減少垂直的電磁干擾。與第一增層電路間隔之屏蔽蓋可透過屏蔽狹槽而電性連接至第一增層電路,屏蔽狹槽係與第一增層電路電性連接。例如,本發明之一態樣中,具有屏蔽狹槽之線路板於第二端延伸至屏蔽蓋,屏蔽狹槽接觸屏蔽蓋並可提供屏蔽蓋與第一增層電路間之電性連接。並且,根據另一態樣中,當定位件自屏蔽蓋朝第一垂直方向延伸,且屏蔽狹槽於第二端延伸至定位件時,屏蔽蓋可透過定位件及屏蔽狹槽而電性連接至第一增層電路。再一實施態樣之具有屏蔽狹槽之線路板,屏蔽狹槽於第二端延伸至定位件,其中,定位件藉由第二增層電路之絕緣層而與屏蔽蓋間隔開來,屏蔽蓋可透過第二增層電路之導電盲孔或導電溝而電性連接至定位件,因
此,屏蔽狹槽、定位件及導電盲孔或導電溝之組合可提供屏蔽蓋與第一增層電路間之電性連接。或者,屏蔽蓋可透過一個以上之延伸穿過核心層之被覆穿孔而電性連接至第一增層電路。例如,於第一端之被覆穿孔可延伸至第一增層電路,並電性連接至第一增層電路;且於第二端可延伸至屏蔽蓋,並電性連接至屏蔽蓋。因此,被覆穿孔可提供屏蔽蓋與第一增層電路間之電性連接。
第一增層電路自第一垂直方向覆蓋半導體元件及核心層,且可包含第一絕緣層及一個以上之第一導線。例如,第一絕緣層於第一垂直方向覆蓋半導體元件及核心層,且可延伸至線路板之外圍邊緣,及第一導線自第一絕緣層朝第一垂直方向延伸。第一絕緣層可包含複數個第一盲孔,其設置為鄰接於半導體元件之該些接觸墊。一個以上之第一導線自第一絕緣層於第一垂直方向延伸,且於第一絕緣層上側向延伸,並於第二垂直方向延伸進入第一盲孔以形成第一導電盲孔,因而提供半導體元件之訊號接觸墊之訊號路由、及半導體元件之接地接觸墊之接地。此外,一實施態樣之線路板,其定位件自第一絕緣層於第一垂直方向延伸,第一絕緣層可更包括一或多個額外的第一盲孔,其係設置為鄰接於定位件之選定部位。第一導線可於第二垂直方向更延伸進入額外的第一盲孔,以形成一或多個額外的第一導電盲孔,其係與定位件電性接觸,因而提供半導體元件之接地接觸墊與定位件間之接地。因此,與定位件電性連接之屏蔽狹槽可透過定位件與第一導電盲孔而電
性連接至半導體元件之接地接觸墊。簡言之,第一增層電路係透過第一導電盲孔而電性連接至半導體元件之接觸墊,以提供半導體元件之訊號路由及接地,並可更透過額外的第一導電盲孔而電性連接至接定位件,以提供定位件之接地。當第一導線可直接接觸半導體元件之接觸墊與定位件時,半導體元件與第一增層電路件間、定位件與第一增層電路間之電性連接可不含焊料。
根據具有半導體元件設至於屏蔽蓋上之線路板態樣,可選擇性地提供第二增層電路,其自第二垂直方向覆蓋屏蔽蓋及核心層。在此態樣中,第二增層電路可包含第二絕緣層及一個以上第二導線。例如,第二絕緣層自第二垂直方向覆蓋屏蔽蓋及核心層,且可延伸至線路板之外圍邊緣,及第二導線自第二絕緣層於第二垂直方向延伸,並於第二絕緣層上側向延伸。第二絕緣層可包含一個以上第二盲孔,其係設置為鄰接於屏蔽蓋之選定部位。第二導線可於第一垂直方向更延伸進入第二盲孔,以形成一個以上的第二導電盲孔,因而提供屏蔽蓋之電性連接。另一線路板態樣,其屏蔽蓋內建於第二增層電路中,第二增層電路自第二垂直方向覆蓋半導體元件及核心層,並可包含第二絕緣層、屏蔽蓋及選擇性包含第二導線。例如,第二絕緣層自第二垂直方向覆蓋半導體元件及核心層,並可延伸至線路板之外圍邊緣,且屏蔽蓋及第二導線自第二絕緣層朝第二垂直方向延伸,並於第二絕緣層上側向延伸。在線路板之一實施態樣中,定位件自第二絕緣層朝第一垂直方
向延伸,第二絕緣層可包含一個以上第二盲孔或溝孔,其係設置為鄰接於定位件之選定部位,並可被金屬化以形成一個以上的第二導線或導電溝。據此,於第二端之屏蔽狹槽延伸至定位件之條件下,屏蔽蓋可透過屏蔽狹槽、定位件、及第二導電盲孔或導電溝而電性連接至第一增層電路以接地。在另一態樣之線路板中,屏蔽狹槽自第一增層電路延伸至第二增層電路之屏蔽蓋,屏蔽蓋可透過屏蔽狹槽而電性連接至第一增層電路。
若需要額外的訊號路由,第一及第二增層電路可包含額外介電層、額外盲孔層、及額外導線層。例如,第一增層電路可更包含第三絕緣層及第三導線。第三絕緣層自第一絕緣層及第一導線於第一垂直方向延伸,並可延伸至線路板之外圍邊緣,且第三導線自第三絕緣層朝第一垂直方向延伸。在屏蔽狹槽於第一端延伸至第一導線且具有朝向第一垂直方向之開放端之情況下,第三絕緣層可於屏蔽狹槽之開放端更延伸進入屏蔽狹槽。第一及第二增層電路之最外導線可分別包含一個以上第一及第二內連接墊,以提供如半導體晶片、塑膠封裝或另一半導體組體之電子元件之電性接點。第一內連接墊可包含面朝第一垂直方向之外露接觸表面,同時第二內連接墊可包含面朝第二垂直方向之外露接觸表面。因此,線路板可包含電性接點(例如第一及第二內連接墊),其係互相電性連接且位於面朝相反垂直方向之相反表面,使線路板可堆疊且電子元件可利用各種連接媒介電性連接至該線路板,連接媒介包括打線或
焊錫凸塊以作為電性接點。
本發明之線路板可更包含一個以上之延伸穿過核心層之被覆穿孔,被覆穿孔可提供第一增層電路與第二增層電路間之電性連接。例如,於第一端之被覆穿孔可延伸至第一增層電路之外或內導電層,並電性連接至第一增層電路之外或內導電層;及於第二端可延伸至第二增層電路之外或內導電層或屏蔽蓋,並電性連接至第二增層電路之外或內導電層或屏蔽蓋。因此,被覆穿孔可提供垂直方向訊號路由之電性連接或接地。
定位件可由金屬、光敏性塑膠材料、或非光敏性材料製備而成,例如,定位件可大致由銅、鋁、鎳、鐵、錫、其合金所組成,定位件亦可由環氧樹脂、或聚醯亞胺所組成。此外,定位件可具有圖案以防止半導體元件之不必要位移。如,定位件可包含一連續或不連續之條板或突柱陣列。具體來說,該定位件可側向對齊該半導體元件之四個側表面,以防止該半導體元件之橫向位移。舉例來說,該定位件可沿著該半導體元件之四個側面、兩個對角、或四個角對齊,且該半導體元件以及該定位件間之間隙較佳約於0.001至1毫米的範圍之內。因此,未於屏蔽狹槽和半導體元件之定位件可防止半導體元件之位置誤差超過最大可接受誤差限制。此外,在屏蔽狹槽延伸至定位件之情況下,定位件亦可作為半導體元件之水平屏障之部分。此外,定位件較佳為具有10-200微米之厚度。
本發明更提供了一種三維堆疊組體,其由複數
個各自具有內嵌元件及電磁屏障之線路板所堆疊而成,複數個線路板係利用分別位於兩相鄰線路板間之內介電層,以背對背(back-to-back)或面對背(face-to-back)的方式堆疊,並透過一或多個被覆穿孔與彼此電性連接。
本發明具有許多優點,其中,屏蔽狹槽和屏蔽蓋可分別做為半導體元件之水平及垂直EMI屏障,以降低電磁干擾。該半導體元件之該些接地接觸墊與該些屏蔽側狹槽/屏蔽蓋間之電性連接可經由該增層電路提供,以提供嵌埋於該線路板中之該半導體元件之有效的電磁屏障效果。因該增層電路之高路由選擇能力(routing capability),該增層電路可提供訊號路由並利於展現高I/O值以及高性能。此外,可因實際需求而選擇性地提供定位件。例如,在線路板中嵌埋具有精細間距(pitch)之晶片之情況下,該定位件可準確地限制晶片之放置位置,以避免因晶片橫向位移導致晶片以及增層電路間之電性連接錯誤,進而大幅度的改善了產品良率。該線路板及使用其之該堆疊組體之可靠度高、價格低廉、且非常適合大量製造生產。
本發明之上述及其他特徵與優點將於下文中藉由各種較佳實施例進一步加以說明。
100,200,300,400,500,600,700,800‧‧‧線路板
101,102‧‧‧堆疊組體
11,21,22‧‧‧金屬層
110,120,130,140‧‧‧電路板
111‧‧‧開口
121‧‧‧凹穴
123‧‧‧定位件
13‧‧‧介電層
15‧‧‧支撐板
16‧‧‧黏著劑
201,202,203‧‧‧增層電路
21’‧‧‧第一被覆層
211‧‧‧第一絕緣層
213‧‧‧第一盲孔
215‧‧‧第一導線
217‧‧‧第一導電盲孔
22'‧‧‧第二被覆層
221‧‧‧第二絕緣層
222‧‧‧端子
223‧‧‧第二盲孔
224‧‧‧屏蔽蓋
225‧‧‧第二導線
226‧‧‧溝孔
227‧‧‧第二導電盲孔
228‧‧‧導電溝
231‧‧‧第三絕緣層
233‧‧‧第三盲孔
235‧‧‧第三導線
237‧‧‧第三導電盲孔
245‧‧‧第四導線
261‧‧‧內介電層
31‧‧‧半導體元件
311‧‧‧主動面
312‧‧‧接觸墊
313‧‧‧非主動面
41‧‧‧核心層
411‧‧‧狹孔
414‧‧‧屏蔽狹槽
511‧‧‧穿孔
515‧‧‧被覆穿孔
參考隨附圖式,本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
圖1至圖5係本發明一較佳實施例之線路板之製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、
屏蔽蓋、屏蔽狹槽、端子、增層電路及被覆穿孔;其中圖1A、2A及4A分別為圖1、圖2及圖4之俯視圖,且圖1B至圖1G為定位件之其他參考圖案之俯視圖。
圖6至圖15係本發明另一較佳實施例之另一線路板之製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、屏蔽蓋、屏蔽狹槽、雙增層電路及被覆穿孔。
圖16至圖21係本發明再一較佳實施例之再一線路板之製造方法剖視圖,該線路板包含與定位件電性接觸之屏蔽狹槽。
圖22至圖27係本發明一較佳實施例之線路板之另一製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、屏蔽狹槽及雙增層電路;其中圖22’至圖23’為圖22至圖23之另一實施態樣之剖視圖。
圖26’至27’係圖26至圖27之另一實施態樣之剖視圖。
圖28至圖30係本發明另一較佳實施例之另一線路板之製造方法剖視圖,該線路板包含與定位件和屏蔽蓋電性連接之屏蔽狹槽。
圖31至圖33係本發明再一較佳實施例之再一線路板之製造方法剖視圖,其中屏蔽蓋透過與定位件接觸之導電溝而電性連接至第一增層電路;其中圖32A為圖32之仰視圖。
圖33’係圖33之另一實施態樣之剖視圖。
圖34至圖36係本發明又一較佳實施例之又一線路板之
製造方法剖視圖,其中屏蔽蓋透過被覆穿孔而電性連接至第一增層電路。
圖37至圖39係本發明一較佳實施例之三維堆疊組體之製造方法剖視圖,該三維堆疊組體包含複數個線路板,其係以面對背的方式堆疊。
圖40至圖42係本發明另一較佳實施例之另一三維堆疊組體之製造方法剖視圖,該三維堆疊組體包含複數個線路板,其係以背對背的方式堆疊。
在下文中,將提供實施例以詳細說明本發明之實施態樣。本發明之其他優點以及功效將藉由本發明所揭露之內容而更為顯著。應當注意的是,該些隨附圖式為簡化之圖式,圖式中所示之組件數量、形狀、以及大小可根據實際條件而進行修改,且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用,且不背離本發明所定義之精神與範疇之條件下,可進行各種變化以及調整。
[實施例1]
圖1至圖5係本發明一較佳實施例之線路板之製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、屏蔽蓋、屏蔽狹槽、端子、增層電路及被覆穿孔515。
如圖5所示,線路板100包含定位件123、半導體元件31、核心層41、屏蔽蓋224、屏蔽狹槽414、端子222、增層電路201、及被覆穿孔515。半導體元件31包含
主動面311、與主動面311相反之非主動面313、及位於主動面311之接觸墊312。定位件123設置於半導體元件31之外圍邊緣外,並靠近半導體元件31之外圍邊緣。核心層41側向覆蓋定位件123及半導體元件31,並側向延伸至線路板100之外圍邊緣。增層電路201包含第一絕緣層211及第一導線215,並透過第一導線215電性連接至半導體元件31。屏蔽狹槽414自第一導線215於向下方向延伸至屏蔽蓋224,並側向覆蓋半導體元件31。屏蔽蓋224於向下方向覆蓋半導體元件31,端子222自核心層41於向下方向延伸並與屏蔽蓋224間隔開來,被覆穿孔515延伸穿過增層電路201及核心層41,並提供增層電路201及端子222間之電性連接。
圖1及圖1A分別為具有形成於金屬層11上之定位件123之結構剖視圖以及俯視圖。金屬層11一般由銅製成,但銅合金或其他材料亦可使用,金屬層11之厚度範圍為5至200微米。在此實施例中,金屬層11繪示為厚度50微米之銅板,定位件123可被各種技術如電鍍、無電電鍍、蒸鍍、濺鍍及其組合結合微影技術而沉積於金屬層11上及被圖案化。定位件123一般由銅製成,但其他金屬材料亦可使用,此外,定位件123較佳具有10至200微米範圍內之厚度。在此圖中,定位件123由厚度35微米之連續銅條所組成,且與隨後設置於金屬層11上之半導體元件的四側相符合。然而,定位件的形式並不受限於此,且可為防止隨後設置之半導體元件之不必要位移之任何圖案。
圖1B至圖1G為定位件之各種參考形式。舉例來說,定位件123可由一不連續之條板(如圖1B、1D及1F所示)、或矩形陣列之複數個金屬突柱(如圖1C、1E及1G所示)所組成,且符合隨後設置之半導體元件之四側(如圖1B及1C所示)、兩個對角(如圖1D及1E所示)、或四個角落(如圖1F及1G)。
圖2及圖2A分別為使用黏著劑16將半導體元件31設置在金屬層11上的結構剖視圖和俯視圖,其中黏著劑16位於金屬層11和半導體元件31之間,且黏著劑16接觸金屬層11和半導體元件31。半導體元件31包含主動面311、與主動面311相反之非主動面313、及位於主動面311之複數個接觸墊312。定位件123可作為半導體元件31之配置導件,使半導體元件31以其非主動面313面朝金屬層11而準確地放置在預定位置。定位件123自金屬層11朝向上方向延伸超過半導體元件31之非主動面313,並對準半導體元件31之四側。當定位件123於側面方向靠近半導體元件31的四個側表面且符合半導體元件31的四個側表面,及在半導體元件31下方的黏著劑16低於定位件123時,可防止因黏著劑固化而導致之半導體元件31之任何不必要位移。半導體元件31及定位件123間之間隙較佳於0.001至1毫米之範圍內。然而,對於具有粗間距(coarse pitch)的半導體元件,由黏著劑固化引起的元件錯位一般不會造成微孔連接錯誤,故亦可省略定位件123,且半導體元件31可使用任何已知對位技術而貼附在金屬層11上。
圖3為層疊有核心層41、第一絕緣層211及金屬層21之結構剖視圖。核心層41於施加壓力以及高溫下與半導體元件31、定位件123及金屬層11壓合然後固化。因此,核心層41於向上方向接觸定位件123和金屬層11,並自定位件123和金屬層11於向上方向延伸,及側向覆蓋、環繞半導體元件31和定位件123,並與半導體元件31和定位件123同型被覆,且自半導體元件31和定位件123側向延伸至結構之外圍邊緣。第一絕緣層211接觸金屬層21及半導體元件31,且位於金屬層21及半導體元件31之間、及金屬層21及核心層41之間。第一絕緣層211一般具有50微米的厚度,金屬層21繪示為17微米厚度之銅層,於施加壓力以及高溫下,藉由施加於金屬層21向下之壓力或/及施加金屬層11向上之壓力,第一絕緣層211係被融熔且壓縮,據此,第一絕緣層211之固化提供了金屬層21與半導體元件31之間、以及金屬層21與核心層41之間安全穩固之機械性連接。核心層41及第一絕緣層211可為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物。
圖4和圖4A分別為具有第一盲孔213、狹孔411及穿孔511之結構剖視圖及俯視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211,且對齊半導體元件31之接觸墊312。第一盲孔213可藉由各種技術形成,其包括雷射鑽孔、電漿蝕刻及微影技術,且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能,或者,可使用金屬光罩以及掃描式雷射光束。舉例來說,可先蝕刻銅板以製造
一金屬窗口後再照射雷射。狹孔411延伸穿過金屬層21、第一絕緣層211及核心層41,以顯露金屬層11之選定部位。如圖4A所示,狹孔411係經由機械切割,沿著四條對準半導體元件31之四個側邊之切割線穿過金屬層21、第一絕緣層211及核心層41而形成。穿孔511係於垂直方向延伸穿過金屬層21、第一絕緣層211、核心層41及金屬層11。穿孔511可藉由機械性鑽孔而形成,也可經由其他技術如雷射鑽孔以及濕式或非濕式之電漿蝕刻而形成。
請參照圖5,經由在金屬層21上沉積第一被覆層21’並沉積進入第一盲孔213、接著圖案化金屬層21及其上之第一被覆層21’而於第一絕緣層211上形成第一導線215。或者,在先前的步驟中沒有在第一絕緣層211上壓合金屬層21時,第一絕緣層211可被直接金屬化以形成第一導線215。第一導線215自第一絕緣層211於向上方向延伸,於第一絕緣層211上側向延伸,並於向下方向延伸進入第一盲孔213以形成第一導電盲孔217,該第一導電盲孔217係直接接觸接觸墊312。因此,第一導線215可提供半導體元件31之訊號路由及接地。
亦如圖5所示,沉積於狹孔411及穿孔511中之第一被覆層21’係提供屏蔽狹槽414及被覆穿孔515,且第一被覆層21’更沉積於金屬層11上。端子222及屏蔽蓋224係經由於結構底面圖案化金屬層11及第一被覆層21’所定義出來。屏蔽狹槽414自第一導線215於向上方向延伸至屏蔽蓋224,且側向覆蓋半導體元件31及作為半導體元
件之水平EMI屏障。屏蔽蓋224於向下方向覆蓋半導體元件31、定位件123及屏蔽狹槽414,並作為半導體元件31之垂直EMI屏障。端子222與屏蔽蓋224間隔開來,並經由被覆穿孔515而電性連接至第一導線215。
第一被覆層21’可藉由各種技術沉積形成單層或多層結構,其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。舉例來說,其結構係首先藉由將該結構浸入活化劑溶液中,使絕緣層與無電鍍銅產生觸媒反應,接著以無電電鍍方式被覆一薄銅層作為晶種層,然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者,於晶種層上沉積電鍍銅層前,該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度,即可使用各種技術圖案化被覆層以形成第一導線215、端子222及屏蔽蓋224,其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其與蝕刻光罩(圖未示)之組合,以定義出第一導線215、端子222及屏蔽蓋224。
為了便於說明,金屬層11,21及第一被覆層21’係以單一層表示,由於銅為同質被覆,金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺,然而第一被覆層21’與第一絕緣層211之間、及第一被覆層21’與核心層41之間之界線則清楚可見。
據此,如圖5所示,完成之線路板100包含定位件123、半導體元件31、核心層41、屏蔽蓋224、屏蔽狹槽414、增層電路201、端子222及被覆穿孔515。在此實
施例中,增層電路201包含第一絕緣層211及第一導線215,且被覆穿孔515實質上由核心層41、增層電路201及端子222共享。半導體元件31利用定位件123作為配置導件而設置於屏蔽蓋224上的預定位置,且半導體元件31由屏蔽狹槽414側向包圍;其中屏蔽狹槽414自第一導線215向下延伸至屏蔽蓋224,且向外延伸超過半導體元件31之外圍邊緣。屏蔽狹槽414具有一朝向向上方向之開放端,並透過第一導線215而電性連接至半導體元件31之接地接觸墊,且可作為半導體元件31之水平屏障。屏蔽蓋224係透過屏蔽狹槽414而電性連接至半導體元件31之接地接觸墊,其中屏蔽狹槽414與屏蔽蓋224和第一導線215電性接觸且可作為半導體元件31之垂直屏障。被覆穿孔515提供增層電路201和端子222間之電性連接,其中端子222自核心層41於向下方向延伸。
[實施例2]
圖6至圖15係本發明另一較佳實施例之另一線路板之製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、屏蔽蓋、屏蔽狹槽、雙增層電路及被覆穿孔。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖6為一層壓基板之剖視圖,其包含金屬層11、介電層13、和支撐板15。介電層13通常為環氧樹脂、玻璃環氧樹脂、聚醯亞胺、及其類似物所製成,且具有50微米
之厚度。在此實施態樣中,介電層13介於金屬層11以及支撐板15之間。然而,支撐板15在某些態樣下可被省略。支撐板15通常由銅所製成,但銅合金或其他材料皆可被使用,支撐板15之厚度可於25至1000微米之範圍內,而以製程及成本作為考量,其較佳為35至100微米之範圍內。在此實施態樣中,支撐板15為厚度35微米之銅板。
圖7為具有形成於金屬層11上之定位件123之結構剖視圖。定位件123可被各種技術如電鍍、無電電鍍、蒸鍍、濺鍍及其組合結合微影技術而沉積於金屬層11上及被圖案化。
圖8為於介電層13上定義出屏蔽蓋224之結構剖視圖。屏蔽蓋224可藉由微影技術以及溼式蝕刻法移除金屬層11之選定部位而形成,屏蔽蓋224對應至用於放置半導體元件之預定位置,並可作為垂直EMI屏障。
圖9為利用黏著劑16將半導體元件31設置於屏蔽蓋224上之結構剖視圖,其中黏著劑16位於屏蔽蓋224和半導體元件31之間,並接觸屏蔽蓋224和半導體元件31。半導體元件31以其非主動面313面朝屏蔽蓋224而貼附於屏蔽蓋224上,定位件123自屏蔽蓋224於向上方向延伸並延伸超過半導體元件31之非主動面313,且定位件123告進半導體元件31之外圍邊緣以作為半導體元件31之配置導件。
圖10為疊合有核心層41、第一絕緣層211及金屬層21之結構剖視圖。核心層41接觸半導體元件31、
定位件123、屏蔽蓋224及介電層13,並與半導體元件31、定位件123、屏蔽蓋224及介電層13壓合。第一絕緣層211接觸金屬層21、半導體元件31及核心層41,並提供金屬層21和半導體元件31之間、金屬層21和核心層41之間穩固地機械性連結。第一絕緣層211較佳為和介電層13具有相同材料,其中介電層13作為第二絕緣層221。
圖11為具有第一盲孔213之結構剖視圖。第一盲孔213延伸穿過金屬層21和第一絕緣層211,以顯露半導體元件31之接觸墊312。
請參照圖12,經由在金屬層21上沉積第一被覆層21'及沉積進入第一盲孔213、然後圖案化金屬層21及其上第一被覆層21’,以於第一絕緣層211上形成第一導線215。第一導線215自第一絕緣層211於向上方向延伸,於第一絕緣層211上側向延伸,並於向下方向延伸進入第一盲孔213以形成第一導電盲孔217,其係與接觸墊312直接接觸。
圖13為疊合有第三絕緣層231之結構剖視圖。第三絕緣層231接觸第一絕緣層211及第一導線215,並於向上方向覆蓋第一絕緣層211及第一導線215。
圖14為具有第二盲孔223、第三盲孔233、狹孔411及穿孔511之結構剖視圖。第二盲孔223延伸穿過支撐板15及第二絕緣層221,以顯露屏蔽蓋224之選定部位。第三盲孔233延伸穿過第三絕緣層231,以顯露第一導線215之選定部位。狹孔411延伸穿過第三絕緣層231、第一絕緣
層211及核心層41,以顯露屏蔽蓋224之選定部位。穿孔511於垂直方向延伸穿過第三絕緣層231、第一絕緣層211、核心層41、第二絕緣層221及支撐板15。
請參照圖15,第二導線225及第三導線235係分別形成在第二及第三絕緣層221,231上,其係經由在支撐板15及第三絕緣層231上沉積第二被覆層22',並沉積進入第二及第三盲孔223,233,接著圖案化第二被覆層22'及支撐板15所形成。第二導線225自第二絕緣層221於向下方向延伸,於第二絕緣層221上側向延伸,並於向上方向延伸進入第二盲孔223以形成第二導電盲孔227,其係電性接觸屏蔽蓋224。第三導線235自第三絕緣層231於向上方向延伸,於第三絕緣層231上側向延伸,並於向下方向延伸進入第三盲孔233以形成第三導電盲孔237,其係電性接觸第一導線215。並且,第二被覆層22'更沉積於狹孔411及穿孔511中,以提供屏蔽狹槽414及被覆穿孔515。
據此,如圖15所示,完成之線路板200包含定位件123、半導體元件31、核心層41、屏蔽蓋224、屏蔽狹槽414、雙增層電路202,203及被覆穿孔515。第一增層電路202於向上方向覆蓋半導體元件31及核心層41,且包含第一絕緣層211、第一導線215、第三絕緣層231及第三導線235。第二增層電路203於向下方向覆蓋屏蔽蓋224及核心層41,且包含第二絕緣層221及第二導線225。屏蔽狹槽414接觸第三導線235並自第三導線235於向下方向延伸至屏蔽蓋224,且透過第一及第三導線215,235而電性連接
至半導體元件31之接地接觸墊。屏蔽蓋224於向下方向覆蓋半導體元件31,並透過屏蔽狹槽414、第一及第三導線215,235而電性連接至半導體元件31之接地接觸墊。被覆穿孔515實質上由核心層41、第一增層電路202及第二增層電路203共享,並提供第二導線225和第三導線235間之電性連接。
[實施例3]
圖16至圖21係本發明再一較佳實施例之再一線路板之製造方法剖視圖,該線路板包含與定位件電性接觸之屏蔽狹槽。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖16為由圖1至圖3所示相同步驟所製造之結構剖視圖。
圖17為具有第一盲孔213及狹孔411之結構剖視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211,以顯露半導體元件31之接觸墊312。狹孔411延伸穿過金屬層21、第一絕緣層211及核心層41,以顯露定位件123之選定部位。
請參照圖18,經由在金屬層21上沉積第一被覆層21',並沉積進入第一盲孔213,接著圖案化金屬層21及其上之第一被覆層21',以在第一絕緣層211上形成第一導線215。第一被覆層21'亦沉積進入狹孔411,以提供屏蔽狹槽414。第一導線215透過第一導線215提供半導體元件
31之訊號路由、及半導體元件31之接地接觸墊與屏蔽狹槽414間之接地。並且,開口111形成穿過金屬層11之用於後續形成被覆穿孔之預定位置。在此實施例中,金屬層11作為屏蔽蓋224,以提供半導體元件31之垂直EMI屏障效果。
圖19為具有第二絕緣層221及第三絕緣層231之結構剖視圖。第二絕緣層221於向下方向覆蓋屏蔽蓋224並填充開口111。第三絕緣層231於向上方向覆蓋第一絕緣層211及第一導線215,並自狹孔414之開方端延伸進入狹孔414。
圖20為具有第二盲孔223、第三盲孔233及穿孔511之結構剖視圖。第二盲孔223延伸穿過第二絕緣層221,並對準屏蔽蓋224之選定部位。第三盲孔233延伸穿過第三絕緣層231,並對準第一導線215之選定部位。穿孔511對應開口111,軸向對準開口111,並位於開口111之中心,且於垂直方向延伸穿過第三絕緣層231、第一絕緣層211、核心層41及第二絕緣層221。
請參照圖21,第二導線225及第三導線235分別經由金屬沉積及圖案化而形成在第二及第三絕緣層221,231上。第二導線225自第二絕緣層221於向下方向延伸,於第二絕緣層221上側向延伸,並於向上方向延伸進入第二盲孔223以形成第二導電盲孔227,其係電性接觸屏蔽蓋224。第三導線235自第三絕緣層231於向上方向延伸,於第三絕緣層231上側向延伸,並於向下方向延伸進入第三
盲孔233以形成第三導電盲孔237,其係電性接觸第一導線215。並且,被覆穿孔515係經由在穿孔511中沉積金屬而形成。
據此,如圖21所示,完成之線路板300中,定位件123和屏蔽狹槽414之組合可作為半導體元件31之水平屏障,且屏蔽蓋224可作為半導體元件31之垂直屏障。屏蔽狹槽414接觸第一導線215,並自第一導線215朝向下方向延伸至定位件123,且透過第一導線215而電性連接至半導體元件31之接地接觸墊。屏蔽蓋224於向下方向覆蓋半導體元件31,並透過定位件123、屏蔽狹槽414及第一導線215而電性連接至半導體元件31之接地接觸墊。被覆穿孔515實質上由核心層41、第一增層電路202及第二增層電路203共享,且提供第二導線225及第三導線235間之電性連接。
[實施例4]
圖22至圖27係本發明一較佳實施例之線路板之另一製造方法剖視圖,該線路板包含定位件、半導體元件、核心層、屏蔽狹槽及雙增層電路。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖22及圖23為在介電層上形成定位件之流程剖視圖。
圖22為一層壓基板之剖視圖,其包含金屬層12、介電層13、和支撐板15。在此實施例中,介電層13
位於金屬層12和支撐板15之間。然而,支撐板15在某些態樣下可被省略。金屬層12繪示為35微米之銅層,但其他材料皆可被使用而不限於銅層。此外,金屬層12可藉由各種技術於介電層13上沉積形成單層或多層結構,其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合,且較佳為10至200微米間之厚度。
圖23為具有於介電層13上形成定位件123之結構剖視圖。定位件123可藉由光影技術和溼式蝕刻移除金屬層12之選定部位而形成。
圖22’至23’係於介電層上形成定位件之另一實施態樣之剖視圖。
圖22’為具有一組凹穴121之層壓基板剖視圖。如上所述,層壓基板包含金屬層12、介電層13及支撐板15,且凹穴121係透過移除金屬層12之選定部位而形成。
圖23’為具有於介電層13上形成定位件123之結構剖視圖。定位件123可經由於凹穴121中分散或印刷一光敏性塑膠材料(如環氧樹脂、聚醯亞胺等)或非光敏性材料,接著移除整體金屬層12而形成。
圖24為使用黏著劑16將半導體元件31設置在介電層13上的結構剖視圖和俯視圖,其中黏著劑16位於介電層13和半導體元件31之間,且黏著劑16接觸介電層13和半導體元件31。半導體元件31以其主動面311面朝介電層13而貼附於介電層13上,其中介電層13係作為第一絕緣層211。定位件123自介電層13於向上方向延伸並延
伸超過半導體元件31之主動面311,且靠近半導體元件31之外圍邊緣以作為半導體元件31之配置導件。
圖25為疊合有核心層41、第二絕緣層221及金屬層22之結構剖視圖。核心層41接觸半導體元件31、定位件123及第一絕緣層211,並與半導體元件31、定位件123及第一絕緣層211壓合。第二絕緣層221接觸金屬層22、半導體元件31、核心層41,並提供金屬層22與半導體元件31之間、金屬層22與核心層41之間穩固的機械式連結。第一絕緣層211及第二絕緣層221較佳為使用相同材料。
圖26為具有第一盲孔213及狹孔411之結構剖視圖。第一盲孔213延伸穿過支撐板15、第一絕緣層211及黏著劑16,以顯露半導體元件之接觸墊312。狹孔411延伸穿過之支撐板15、第一絕緣層211、核心層41及第二絕緣層221,以顯露金屬層22之選定部位。
請參照圖27,經由於支撐板15上沉積第一被覆層21'並沉積進入第一盲孔213,然後圖案化支撐板15及其上之第一被覆層21',以於第一絕緣層211上形成第一導線215。第一導線215自第一絕緣層211於向下方向延伸,於第一絕緣層211上側向延伸,並於向上方向延伸進入第一盲孔213以形成第一導電盲孔217,其係與接觸墊312直接接觸。並且,第一被覆層21'更沉積於狹孔411中以提供屏蔽狹孔414,且沉積於金屬層22上,然後圖案化金屬層22及其上之第一被覆層21',以定義出屏蔽蓋224及第二導線225。屏蔽狹槽414可作為半導體元件31之水平屏障,
並透過第一導線215而電性連接至半導體元件31之接地接觸墊。屏蔽蓋224可作為半導體元件31之垂直屏障,且透過屏蔽狹槽414和第一導線215而電性連接至半導體元件31之接地接觸墊。
據此,如圖27所示,完成之線路板400包含定位件123、半導體元件31、核心層41、屏蔽狹槽414及雙增層電路202,203。第一增層電路202於向下方向覆蓋半導體元件31、定位件123、及核心層41,且第一增層電路202包含第一絕緣層211及第一導線215。第二增層電路203於向上方向覆蓋半導體元件31及核心層41,且第二增層電路203包含第二絕緣層221和屏蔽蓋224。屏蔽狹槽414接觸第一導線215,並自第一導線215於向上方向延伸至屏蔽蓋224,及側向覆蓋半導體元件31,以及具有朝向向下方向之開放端。屏蔽蓋224於向上方向覆蓋半導體元件31並向外側向延伸至線路板400之外圍邊緣。
圖26’至27’係形成與屏蔽蓋224及第一導線215電性接觸之屏蔽狹槽414之另一實施態樣之剖視圖。
圖26’為具有第一盲孔213及狹孔411之結構剖視圖。該結構相似於圖26所示之結構,除了狹孔411延伸穿過金屬層22、第二絕緣層221、核心層41及第一絕緣層211,以顯露支撐板15之選定部位。
圖27'為完成之線路板500之剖視圖,其中經由金屬沉積及圖案化以提供第一導線215、屏蔽狹槽414及屏蔽蓋224。線路板500與圖27所示結構相似,除了屏蔽
狹槽414具有朝向向上方向之開放端,且屏蔽蓋側向延伸至線路板500之外圍邊緣。
[實施例5]
圖28至圖30係本發明另一較佳實施例之另一線路板之製造方法剖視圖,該線路板包含與定位件電性連接之屏蔽狹槽和屏蔽蓋。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖28為由圖22至圖25所示相同步驟所製造之結構剖視圖。
圖29為具有第一盲孔213、狹孔411及穿孔511之結構剖視圖。第一盲孔213延伸穿過支撐板15、第一絕緣層211及黏著劑16,以於向下方向顯露半導體元件31之接觸墊312及定位件123之選定部位。狹孔411延伸穿過金屬層22、第二絕緣層221及核心層41,以於向上方向顯露定位件123之選定部位。穿孔511於垂直方向延伸穿過金屬層22、第二絕緣層221、核心層41、第一絕緣層211及支撐板15。
請參照圖30,完成之電路板600,其係經由金屬沉積及圖案化以提供第一導線215、屏蔽狹槽414、屏蔽蓋224及被覆穿孔515。經由在支撐板15上沉積第一被覆層21'及沉積進入第一盲孔213,接著圖案化支撐板15及其上的第一被覆層21’,以於第一絕緣層211上形成第一導線215。第一導線215自第一絕緣層211於向下方向延伸,
於第一絕緣層211上側向延伸,並於向上方向延伸進入第一盲孔213以形成第一導電盲孔217,其係與接觸墊312和定位件123電性接觸。
並且,第一被覆層21’更沉積於狹孔411及穿孔511中,以提供屏蔽狹孔411和被覆穿孔515,並沉積於金屬層22上。在此實施例中,金屬層22及第一被覆層21’之組合作為屏蔽蓋224,以提供半導體元件31之垂直屏障效果。屏蔽狹槽414自屏蔽蓋224於向下方向延伸至定位件123,且透過定位件123及第一導線215而電性連接至半導體元件31之接地接觸墊。屏蔽蓋224自第二絕緣層221於向上方向延伸,且向外側向延伸至線路板600之外圍邊緣,即透過屏蔽狹槽414、定位件123及第一導線215而電性連接至半導體元件31之接地接觸墊。並且,被覆穿孔515提供屏蔽蓋224和第一增層電路202間、屏蔽狹槽414及第一增層電路202間之另一電性連接路徑。
[實施例6]
圖31至圖33係本發明再一較佳實施例之再一線路板之製造方法剖視圖,其中屏蔽蓋透過與定位件接觸之導電溝而電性連接至第一增層電路。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖31為由圖22至圖25所示相同步驟所製造之結構剖視圖,除了半導體元件31以其非主動面313面朝介電層13而設置於介電層13上,且第一絕緣層211及金屬
層21係提供以於向上方向覆蓋半導體元件31及核心層41。在此實施例中,定位件123自介電層13於向上方向延伸並延伸超過半導體元件31之非主動面313。核心層41接觸半導體元件31、定位件123及介電層13,並與半導體元件31、定位件123及介電層13壓合,其中介電層13作為第二絕緣層221。第一絕緣層211接觸金屬層21、半導體元件31、及核心層41,並提供金屬層21與半導體元件31之間、金屬層21與核心層41之間穩固的機械性連結。
圖32及圖32A分別為具有第一盲孔213、溝孔226、及狹孔411之結構剖視圖及仰式圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211,以顯露半導體元件31之接觸墊312。溝孔226延伸穿過支撐板15及第二絕緣層221,以於向下方向顯露定位件123之選定部位。狹孔411延伸穿過金屬層21、第一絕緣層211及核心層41,以於向上方向顯露定位件123之選定部位。如圖32A所示,溝孔226係經由機械切割,沿著四條對準定位件123之四個側邊之切割線穿過支撐板15及第二絕緣層221而形成。
圖33為完成之線路板700之剖視圖,其經由金屬沉積及圖案化,以提供第一導線215、屏蔽狹槽414、屏蔽蓋224及導電溝228。經由在金屬層21上沉積第一被覆層21'並沉積進入第一盲孔213,然後圖案化金屬層21及其上之第一被覆層21’,以於第一絕緣層211上形成第一導線215。並且,第一被覆層21’更沉積進入狹孔411及溝孔226以提供屏蔽狹槽414及導電溝228,及沉積於支撐板
15上。在此實施例中,支撐板15和第一被覆層21’之組合視為屏蔽蓋224。屏蔽狹槽414和定位件123之組合可作為半導體元件31之水平屏障,且透過第一導線215而電性連接至半導體元件31之接地接觸墊。屏蔽蓋224可作為半導體元件31之垂直屏障,且透過導電溝228、定位件123、屏蔽狹槽414及第一導線215而電性連接至半導體元件31之接地接觸墊。
另一實施態樣如圖33’所示,屏蔽蓋224可透過第二導電盲孔227而電性連接至定位件123。據此,線路板800中,屏蔽蓋224透過第二導電盲孔227、定位件123、屏蔽狹槽414及第一導線215而電性連接至半導體元件31之接地接觸墊。
[實施例7]
圖34至圖36係本發明又一較佳實施例之又一線路板之製造方法剖視圖,其中屏蔽蓋透過被覆穿孔而電性連接至第一增層電路。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖34為如圖31所示相同結構之剖視圖。
圖35為具有第一盲孔213、狹孔411及穿孔511之結構剖視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211,以顯露半導體元件31之接觸墊312。溝孔411延伸穿過金屬層21、第一絕緣層211及核心層41,已於向上方向顯露定位件123之選定部位。穿孔511於垂直方
向延伸穿過金屬層21、第一絕緣層211、核心層41、第二絕緣層211及支撐板15。
圖36為完成之電路板900之剖視圖,其係經由金屬沉積及圖案化以提供第一導線215、屏蔽狹槽414、屏蔽蓋224及被覆穿孔515。經由在金屬層21上沉積第一被覆層21'及沉積進入第一盲孔213,接著圖案化金屬層21及其上的第一被覆層21’,以於第一絕緣層211上形成第一導線215。並且,第一被覆層21’更沉積於狹孔411及穿孔511中以提供屏蔽狹槽414及被覆穿孔515,且沉積於支撐板15上。在此實施例中,支撐板15和第一被覆層21’之組合作為屏蔽蓋224。屏蔽狹槽414和定位件123之組合可作為半導體元件31之水平屏障,且透過第一導線215而電性連接至半導體元件31之接地接觸墊。屏蔽蓋224可作為半導體元件31之垂直屏障,且透過被覆穿孔515及第一導線215而電性連接至半導體元件31之接地接觸墊。
[實施例8]
圖37至圖39係本發明一較佳實施例之三維堆疊組體之製造方法剖視圖,該三維堆疊組體包含複數個線路板,其係以面對背的方式堆疊。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖37為具有位於兩相鄰電路板110,120間之內介電層261之結構剖視圖。線路板110,120與圖27所示相同,除了線路板110,120更分別包括第三絕緣層231及第
四絕緣層241。線路板110,120為垂直堆疊並利用內介電層261而互相結合,其中內介電層261接觸並位於線路板110之第二絕緣層221/屏蔽蓋224/第二導線225及線路板120之第一絕緣層211/第一導線215之間。第三絕緣層231於向下方向覆蓋及接觸線路板110之第一絕緣層211及第一導線215,且包含對準第一導線215之選定部位之第三盲孔233。第四絕緣層241於向上方向覆蓋及接觸線路板120之第二絕緣層221、屏蔽蓋224及第二導線225。
圖38為具有穿孔511之結構剖視圖。穿孔511於垂直方向延伸穿過線路板110,120及內介電層261。
請參照圖39,線路板110,120分別具有第三導線235及第四導線245。第三導線235字第三絕緣層231朝向下方向延伸,於第三絕緣層231上側向延伸,並延伸進入第三盲孔233以形成第三導電盲孔237,其係與第一導線215電性接觸。第四導線245自第四絕緣層241於向上方向延伸,並於第四絕緣層241上側向延伸。亦如圖39所示,被覆穿孔515係經由在穿孔511中沉積金屬所形成。據此,完成之堆疊組體101包含複數個線路板110,120、內介電層261及被覆穿孔515。線路板110,120各自包含定位件123、半導體元件31、核心層41、屏蔽狹槽414、第一增層電路202及第二增層電路203。被覆穿孔515實質上由線路板110,120共享,且延伸穿過內介電層261及線路板110,120,以提供線路板110,120間之電性連接。
[實施例9]
圖40至圖42係本發明另一較佳實施例之另一三維堆疊組體之製造方法剖視圖,該三維堆疊組體包含複數個線路板,其係以背對背的方式堆疊。
為了簡要說明之目的,於實施例1中之任何敘述可合併至此處之相同應用部分,且不再重複相同敘述。
圖40為具有設於複數個線路板130,140間之內介電層261之結構剖視圖。線路板130,140為與圖3所示相同,並以背對背的方式垂直堆疊,且利用內介電層261而互相結合,其中內介電層261設於線路板130,140之間,並接觸各線路板130,140之屏蔽蓋224。
圖41為具有第一盲孔213、狹孔411及穿孔511之結構剖視圖。第一盲孔213延伸穿過金屬層21及第一絕緣層211,以顯露各線路板130,140中半導體元件31之接觸墊312。狹孔411延伸穿過金屬層21、第一絕緣層211及核心層41,以顯露各線路板130,140中屏蔽蓋224之選定部位。穿孔511於垂直方向延伸穿過線路板130,140及內介電層261。
請參照圖42,各線路板130,140透過金屬沉積及圖案化以形成第一導線215。第一導線215自第一絕緣層211垂直延伸,於第一絕緣層211上側向延伸,並延伸進入第一盲孔213以形成第一導電盲孔217,其係與半導體元件31之接觸墊312電性連接。亦如圖42所示,透過在狹孔411及穿孔511中沉積金屬,以形成屏蔽狹槽414和被覆穿孔515。據此,完成之堆疊組體102包含線路板130,140、內
介電層261及被覆穿孔515。各線路板130,140包含定位件123、屏蔽蓋224、屏蔽狹槽414、半導體元件31、核心層41及增層電路201。被覆穿孔515實質上由線路板130,140共享,並延伸穿過內介電層261及線路板130,140,以提供線路板130,140間之電性連接。
上述之線路板以及三維堆疊組體僅為說明範例,本發明尚可透過其他多種實施例實現。此外,上述實施例可基於設計及可靠度之考量,彼此混合搭配使用或與其他實施例混合搭配使用。線路板可包括複數個陣列排序之屏蔽狹槽及屏蔽蓋,用於複數個並排的半導體元件;且增層電路可包括額外導線,以容納額外的半導體元件、屏蔽狹槽及屏蔽蓋。同理,線路板可包含複數組定位件以容納額外的半導體元件。
半導體元件可為已封裝或未封裝晶片。此外,該半導體元件可為裸晶片或晶圓級封裝晶片(wafer level packaged die)等。定位件、屏蔽蓋以及由屏蔽狹槽定義區域可客製化以容納單一半導體元件,舉例來說,定位件之圖案可為正方形或矩形,俾與單一半導體元件之形狀相同或相似。四個屏蔽狹槽之各組可定義為正方形或矩形,俾與單一半導體元件之形狀相同或相似。同理,屏蔽蓋亦可客製化以與單一半導體元件之形狀相同或相似。
在本文中,「鄰接」一詞意指元件係一體成型(形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如,接觸墊鄰接於第一導線,但並未鄰接於第二導線。
「重疊」一詞意指位於上方並延伸於一下方元件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如,在第一增層電路面朝向上方向時,第一增層電路係重疊於半導體元件,此乃因一假想垂直線可同時貫穿第一增層電路與半導體元件,不論第一增層電路與半導體元件之間是否存有另一同樣被該假想垂直線貫穿之元件(如:黏著劑),且亦不論是否有另一假想垂直線僅貫穿第一增層電路而未貫穿半導體元件(半導體元件之周緣外)。同樣地,第一增層電路係重疊於核心層,且核心層係被第一增層電路重疊。此外,「重疊」與「位於上方」同義,「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如,第一導電盲孔接觸半導體元件之接觸墊,但第二導電盲孔並未接觸半導體元件之接觸墊。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如,在第一增層電路面朝向上方向之狀態下,第一增層電路於向上方向覆蓋半導體元件,不論是否有另一元件(如:黏著劑)位於半導體元件與第一增層電路之間。
「層」字包含圖案化及未圖案化之層體。例如,當金屬層設置於介電層上時,金屬層可為一空白未經光刻及濕式蝕刻之平板。此外,「層」可包含複數疊合層。
「對準」、「對齊」一詞意指元件間之相對位置,不論元件之間是否彼此保持距離或鄰接,或一元件***且
延伸進入另一元件中。例如,當假想之水平線貫穿定位件及半導體元件時,定位件側向對準於半導體元件,不論定位件與半導體元件之間是否具有其他被假想線貫穿之元件,且不論是否具有另一貫穿半導體元件但不貫穿定位件之假想垂直線、或另一貫穿定位件但不貫穿半導體元件之假想垂直線。同樣地,屏蔽狹槽係側向對準半導體元件,第一盲孔對準半導體元件之接觸墊、且屏蔽蓋對準半導體元件。
「靠近」一詞意指元件間之間隙的寬度不超過最大可接受範圍。如本領域習知通識,當半導體元件以及定位件間之間隙不夠窄時,由於半導體元件於間隙中之橫向位移而導致半導體元件之位置誤差可能會超過可接受之最大誤差限制,一旦半導體元件之位置誤差超過最大極限時,則不可能使用雷射光束對準接觸墊,而導致半導體元件以及增層電路間的電性連接錯誤。因此,根據半導體元件之接觸墊的尺寸,於本領域之技術人員可經由試誤法以確認半導體元件以及定位件間之間隙的最大可接受範圍,從而避免半導體元件以及增層電路間之電性連接錯誤。由此,「定位件靠近半導體元件之外圍邊緣」之用語係指半導體元件之外圍邊緣以及定位件間之間隙係窄到足以防止半導體元件之位置誤差超過可接受之最大誤差限制。
「設置」、「層疊」、「附著」、及「貼附」一語包含接觸與非接觸單一或多個支撐元件。例如,半導體元件係設置於屏蔽蓋上,不論此半導體元件係實際接觸屏蔽
蓋或與屏蔽蓋以一黏著劑相隔。
「電性連接」一詞意指直接或間接電性連接。例如,被覆穿孔提供了第一導線之電性連接,其不論被覆穿孔是否鄰接第一導線、或經由第三導線電性連接至第一導線。
「上方」一詞意指向上延伸,且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如,當第一增層電路面朝向下方向時,定位件於其上方延伸,鄰接第一絕緣層並自第一絕緣層突伸而出。
「下方」一詞意指向下延伸,且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如,在第一增層電路面朝向下方向時,第一增層電路於向下方向延伸於半導體元件下方,不論第一增層電路是否鄰接該半導體元件。
「第一垂直方向」及「第二垂直方向」並非取決於線路板之定向,凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如,半導體元件之主動面面朝第一垂直方向,且半導體元件之非主動面面朝第二垂直方向,此與線路板是否倒置無關。屏蔽狹槽或被覆穿孔之第一端面朝第一垂直方向,且屏蔽狹槽或被覆穿孔之第二端面朝第二垂直方向。同樣地,定位件係沿一側向平面「側向」對準半導體元件,此與線路板是否倒置、旋轉或傾斜無關。因此,該第一及第二垂直方向係彼此相反且垂直於側面方向,且側向對準之元件係在垂直於第一與第二垂直方向之側向平面相交。再者,當半導體元件之主動面面朝向下方
向時,第一垂直方向為向下方向,第二垂直方向為向上方向;當半導體元件之非主動面面朝向上方向時,第一垂直方向為向上方向,第二垂直方向為向下方向。
本發明之線路板以及使用其之三維堆疊組體具有多項優點。屏蔽狹槽及屏蔽蓋可分別作為半導體元件之水平及垂直EMI屏障,以減少電磁干擾。由於增層電路之高路由選擇能力,由增層電路提供之訊號路由利於高I/O值以及高性能之應用。可依實際需求選擇性地於線路板中提供定位件。例如,定位件可作為被屏蔽之半導體元件之精準的配置導件。由於半導體元件由黏著劑結合至增層電路或屏蔽蓋,在固化期間可避免因配置錯誤或黏著劑回流造成之任何位移。因此,線路板及三維堆疊組體之可靠度高、價格平實且極適合量產。
本案之製作方法具有高度適用性,且係以獨特、進步之方式結合運用各種成熟之電性連結及機械性連結技術。此外,本案之製作方法不需昂貴工具即可實施。因此,相較於傳統封裝技術,此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用,其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟,以免模糊本發明之特點。同樣地,為使圖式清晰,圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如,前述之材料、
尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下,進行變化、調整與均等技藝。
雖然本發明已於較佳實施態樣中說明,然而應當了解的是,在不悖離本發明申請專利範圍的精神以及範圍的條件下,可對於本發明進行可能的修改以及變化。
100‧‧‧線路板
11,21‧‧‧金屬層
123‧‧‧定位件
201‧‧‧增層電路
211‧‧‧第一絕緣層
21’‧‧‧第一被覆層
215‧‧‧第一導線
213‧‧‧第一盲孔
222‧‧‧端子
217‧‧‧第一導電盲孔
224‧‧‧屏蔽蓋
31‧‧‧半導體元件
312‧‧‧接觸墊
311‧‧‧主動面
41‧‧‧核心層
313‧‧‧非主動面
414‧‧‧屏蔽狹槽
411‧‧‧狹孔
515‧‧‧被覆穿孔
511‧‧‧穿孔
Claims (15)
- 一種具有內嵌元件、及電磁屏障之線路板,包括:一屏蔽蓋;一半導體元件,其利用一黏著劑設置於該屏蔽蓋上,且該半導體元件包含一主動面及與該主動面相反之一非主動面,該主動面上具有複數個接觸墊,其中該主動面面朝一第一垂直方向並背向該屏蔽蓋,及該非主動面面朝與該第一垂直方向相反之一第二垂直方向並朝向該屏蔽蓋;一核心層,其於垂直於該第一垂直方向以及該第二垂直方向之側面方向側向覆蓋該半導體元件;一第一增層電路,其自該第一垂直方向覆蓋該半導體元件及該核心層,且該第一增層電路係透過複數個第一導電盲孔而電性連接至該半導體元件之該些接觸墊;複數個屏蔽狹槽,其延伸穿過該核心層並側向覆蓋該半導體元件,且向外側向延伸超過該半導體元件之外圍邊緣,其中該些屏蔽狹槽及該屏蔽蓋係透過該第一增層電路而與該些接觸墊之至少一者電性連接以接地;以及一定位件,其作為該半導體元件之一配置導件,且該定位件自該屏蔽蓋朝該第一垂直方向延伸,靠近該半導體元件之外圍邊緣,並側向對準該半導體元件之外圍邊緣。
- 如申請專利範圍第1項所述之線路板,更包括:一第二增層電路,其自該第二垂直方向覆蓋該屏蔽蓋及該核心層;以及 一被覆穿孔,其延伸穿過該核心層,以電性連接該第一增層電路與該第二增層電路。
- 如申請專利範圍第1項所述之線路板,其中,該些屏蔽狹槽自該第一增層電路朝該第二垂直方向延伸至該屏蔽蓋。
- 如申請專利範圍第1項所述之線路板,其中,該些屏蔽狹槽自該第一增層電路朝該第二垂直方向延伸至該定位件。
- 如申請專利範圍第1項所述之線路板,其中,該些屏蔽狹槽係各自為一連續之金屬化狹槽,並向外側向延伸至該線路板之外圍邊緣。
- 如申請專利範圍第1項所述之線路板,其中,該屏蔽蓋係一連續金屬層,並向外側向延伸超過該半導體元件之外圍邊緣。
- 如申請專利範圍第1項所述之線路板,其中,該定位件包括一連續或不連續之條板或突柱陣列。
- 如申請專利範圍第1項所述之線路板,其中,該半導體元件與該定位件間之間隙係於0.001至1mm之範圍內。
- 如申請專利範圍第1項所述之線路板,其中,該定位件之高度係於10至200微米之範圍內。
- 一種具有內嵌元件、及電磁屏障之線路板,包括:一半導體元件,其包含一主動面及與該主動面相反之一非主動面,該主動面上具有複數個接觸墊,其中該主動 面面朝一第一垂直方向,及該非主動面面朝與該第一垂直方向相反之一第二垂直方向;一核心層,其於垂直於該第一垂直方向以及該第二垂直方向之側面方向側向覆蓋該半導體元件;一第一增層電路,其自該第一垂直方向覆蓋該半導體元件及該核心層,且該第一增層電路係透過複數個第一導電盲孔而電性連接至該半導體元件之該些接觸墊;一第二增層電路,其自該第二垂直方向覆蓋該半導體元件及該核心層,且該第二增層電路包含一屏蔽蓋,該屏蔽蓋係對準該半導體元件;複數個屏蔽狹槽,其延伸穿過該核心層並側向覆蓋該半導體元件,且向外側向延伸超過該半導體元件之外圍邊緣,其中該屏蔽蓋及該些屏蔽狹槽係透過該第一增層電路而與該些接觸墊之至少一者電性連接以接地;以及一定位件,其作為該半導體元件之一配置導件,且該定位件自該屏蔽蓋朝該第一垂直方向延伸,靠近該半導體元件之外圍邊緣,並側向對準該半導體元件之外圍邊緣。
- 如申請專利範圍第10項所述之線路板,其中,該屏蔽蓋係透過該些屏蔽狹槽而電性連接至該第一增層電路,該些屏蔽狹槽係自該第一增層電路朝該第二垂直方向延伸至該屏蔽蓋。
- 如申請專利範圍第10項所述之線路板,其中,該些屏蔽狹槽自該第一增層電路朝該第二垂直方向延伸至該定位件。
- 如申請專利範圍第12項所述之線路板,其中,該屏蔽蓋係透過該些屏蔽狹槽、該定位件及該第二增層電路之一第二導電盲孔而電性連接至該第一增層電路。
- 如申請專利範圍第12項所述之線路板,其中,該屏蔽蓋係透過該些屏蔽狹槽、該定位件及該第二增層電路之一導電溝而電性連接至該第一增層電路。
- 如申請專利範圍第12項所述之線路板,其中,該屏蔽蓋係透過一被覆穿孔而電性連接至該第一增層電路,該被覆穿孔係延伸穿過該核心層。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261714960P | 2012-10-17 | 2012-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201417222A TW201417222A (zh) | 2014-05-01 |
TWI517312B true TWI517312B (zh) | 2016-01-11 |
Family
ID=50571417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102137101A TWI517312B (zh) | 2012-10-17 | 2013-10-15 | 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI517312B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11058012B2 (en) | 2019-07-11 | 2021-07-06 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI572258B (zh) * | 2014-10-22 | 2017-02-21 | 欣興電子股份有限公司 | 內埋式元件封裝結構的製作方法 |
CN116209135A (zh) | 2021-11-30 | 2023-06-02 | 鹏鼎控股(深圳)股份有限公司 | 电路板总成及其制造方法 |
-
2013
- 2013-10-15 TW TW102137101A patent/TWI517312B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11058012B2 (en) | 2019-07-11 | 2021-07-06 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN103779333A (zh) | 2014-05-07 |
TW201417222A (zh) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209154B2 (en) | Semiconductor package with package-on-package stacking capability and method of manufacturing the same | |
US9147587B2 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
TWI599284B (zh) | 介電材凹穴內設有電性元件之可堆疊式線路板製作方法 | |
US9640518B2 (en) | Semiconductor package with package-on-package stacking capability and method of manufacturing the same | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
US20140048326A1 (en) | Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding | |
US9299651B2 (en) | Semiconductor assembly and method of manufacturing the same | |
US20140048914A1 (en) | Wiring board with embedded device and electromagnetic shielding | |
US20150115433A1 (en) | Semiconducor device and method of manufacturing the same | |
US9087847B2 (en) | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
US20140048951A1 (en) | Semiconductor assembly with dual connecting channels between interposer and coreless substrate | |
TWI487043B (zh) | 製造具有內建定位件之複合線路板之方法 | |
US20170194300A1 (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
US20140061877A1 (en) | Wiring board with embedded device, built-in stopper and electromagnetic shielding | |
TW201409653A (zh) | 具有內嵌元件及電磁屏障之線路板 | |
US20140048319A1 (en) | Wiring board with hybrid core and dual build-up circuitries | |
US9064878B2 (en) | Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device | |
TWI517312B (zh) | 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板 | |
US20140048950A1 (en) | Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same | |
TW201415600A (zh) | 具有內嵌元件、內建定位件、及電磁屏障之線路板 | |
US20140048955A1 (en) | Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers | |
US20140183752A1 (en) | Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same | |
TW201407744A (zh) | 具有內建定位件、半導體元件、以及增層電路之半導體組體,及其製造方法 | |
TW201419458A (zh) | 具有背對背內嵌半導體元件及內建定位件之半導體組體板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |